JP4873332B2 - リードフレーム及びこの製造方法、この疲労特性の向上方法、これを用いた電子部品及び電子デバイス - Google Patents
リードフレーム及びこの製造方法、この疲労特性の向上方法、これを用いた電子部品及び電子デバイス Download PDFInfo
- Publication number
- JP4873332B2 JP4873332B2 JP2009120333A JP2009120333A JP4873332B2 JP 4873332 B2 JP4873332 B2 JP 4873332B2 JP 2009120333 A JP2009120333 A JP 2009120333A JP 2009120333 A JP2009120333 A JP 2009120333A JP 4873332 B2 JP4873332 B2 JP 4873332B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- tin
- plating
- lead frame
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000007747 plating Methods 0.000 claims description 161
- 229910000679 solder Inorganic materials 0.000 claims description 63
- 229910052738 indium Inorganic materials 0.000 claims description 47
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 47
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 42
- 238000012360 testing method Methods 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 24
- 239000010949 copper Substances 0.000 claims description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 16
- 229910045601 alloy Inorganic materials 0.000 claims description 15
- 239000000956 alloy Substances 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 238000009713 electroplating Methods 0.000 claims description 13
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 10
- 229910001152 Bi alloy Inorganic materials 0.000 claims description 9
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 claims description 9
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 8
- JWVAUCBYEDDGAD-UHFFFAOYSA-N bismuth tin Chemical compound [Sn].[Bi] JWVAUCBYEDDGAD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 229910000597 tin-copper alloy Inorganic materials 0.000 claims description 7
- 229910000969 tin-silver-copper Inorganic materials 0.000 claims description 7
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 113
- 229910001128 Sn alloy Inorganic materials 0.000 description 17
- 238000010438 heat treatment Methods 0.000 description 16
- 238000005476 soldering Methods 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 238000002844 melting Methods 0.000 description 8
- 230000008018 melting Effects 0.000 description 8
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 238000005406 washing Methods 0.000 description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 238000005238 degreasing Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 229910001369 Brass Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 239000010951 brass Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000009661 fatigue test Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- RYGMFSIKBFXOCR-OUBTZVSYSA-N copper-65 Chemical compound [65Cu] RYGMFSIKBFXOCR-OUBTZVSYSA-N 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 230000010534 mechanism of action Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- KERTUBUCQCSNJU-UHFFFAOYSA-L nickel(2+);disulfamate Chemical compound [Ni+2].NS([O-])(=O)=O.NS([O-])(=O)=O KERTUBUCQCSNJU-UHFFFAOYSA-L 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000010583 slow cooling Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
Description
本発明は、鉛を含まないめっき被膜を有するリードフレーム及びこの製造方法、この疲労特性の向上方法、これを用いた電子部品及び電子デバイスに関する。
ＩＣやＬＳＩ等の半導体素子等を実装するに際し、半導体素子を銅合金や鉄、ニッケル合金等からなるリードフレームに装着し、ワイヤーボンディング等により内部配線してから樹脂などで封止する方法が広く採用されている。このとき、半導体素子の両サイド又は四方サイドにアウターリードを配置したものを用いる方法が挙げられ、特にメモリー容量の大きい素子を用いる分野ではその大きな素子をできるだけ狭小なパット間隔に収めるために、リードの一部が素子上に配置されるＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）型のリードフレームが適用されている。
図９は、一般的なＬＯＣ型リードフレームを模式的に示した一部平面図である。このリードフレーム１００は、４方向にリード群を備えた４方向リードフレームであり、リード１０２群と外枠１０１、及び半導体素子を載置するダイパッド１０８とが打ち抜き成形により一体成形されている。このリードフレームを用いた一般的なパッケージング工程は、一例を挙げれば、以下の手順で行われる。まず、中央のダイパッド１０８に半導体素子を装着した後、半導体素子（ダイ）とリード端子とを金ワイヤーないしは高融点はんだを介して電気的に接続してから樹脂等のパッケージ材料により半導体素子とリード端子との電気的接続を維持したまま封止する。その後、ダイバー１０９を切断してパッケージの側方に延びる各リードを電気的に切り離し、更に外枠１０１を切り離してリード１０２をそれぞれ独立させてから曲げ、半導体素子部材を得る。このようなリードフレームには、導電性基材を所定のパターンに加工した後にスズないしスズ合金のめっきを施したものが広く用いられており、代表的なものといえる。このようにすることで、リード部における耐食性と良好なはんだ付け性を実現することができる。
特許文献１は、スズ又はスズ合金のめっき皮膜を設けためっき材に対して通常行われるリフロー処理を省略して、良好なめっき性能を発現させることを試みる。しかし、この方法では、リフローを省略できたとしても、スズ又はスズ合金とは別の金属めっき層を連続又は不連続に配設し下地のスズ又はスズ合金めっきの一部が露出するように被着させる必要があり、きわめて複雑な構造のめっき被膜を形成しなければならない。
特許文献２はスズめっきの上にインジウムめっきを施したものを開示する。これにより外観とはんだ付け性が良好となるとされる。また、特許文献３はスズの電気めっき層の上に銀、ビスマス、銅、インジウム、又は亜鉛の電気めっき層を施したものを開示し、これにより、摺動性、はんだ付け性、耐食性を改善しうるとされる。しかし、これらの文献により開示されたものは主にコネクタ端子に適した、スズめっき層（第１層）が極めて薄いものである（実施例に開示されたものは約１μｍ又はそれ以下である。）。これを、そのまま電子部品を実装するためには表面の処理状態が適さず、十分なはんだ付け性が得られない。
ところで、近年はんだ材料の成分が大きく変わった。従来、６３Ｓｎ−３７Ｐｂ（スズ−鉛）はんだが汎用されていたが、廃棄物処理法などの環境関連法規制により、鉛は特別管理物質に指定されるなど環境への影響が懸念されており、鉛を含まないはんだ（鉛フリーはんだ）への移行が急速に進んでいる。これに対応するために、スズめっきについても鉛を含まないものを適用し、その上で上記鉛フリーはんだに対するはんだ付け性を良好なものとすることが望まれる。
本発明者は、上述のように急速に代替が進む鉛フリーはんだに対応しうる、鉛を含まないめっき層を構成する材料や製造方法の探索を精力的にすすめ、とくに個別の技術分野や個々の要求特性をみると、従来のスズ−鉛はんだ及び鉛を含むめっき層がもつ諸特性を満たしていないことを考えた。かかる状況において、本発明者は、スズ又はスズ合金によるめっき皮膜に発生するウィスカを抑制することで、良好な電気的接続性・はんだ付け性（はんだ濡れ性）を実現すること、さらに半導体素子部材等をはんだを介して実装したときの電子部品や半導体デバイスにおいて長期間使用したときのはんだ接合部の疲労耐久性や耐熱性に基づく実装信頼性をも向上することに着目した。
電子部品や半導体製品が適用される分野は、屋内で使用される静的な使用環境から、近年、自動車に搭載されるナビゲーションシステムや、携帯電話や携帯型コンピュータなど動的なものに益々広がってきている。一般的な要求として情報処理速度の向上も当然求められ、そこに適用される半導体素子の回路配線は精密化・複雑化し、ダイサイズも大型化している。しかもその動的な使用条件に対応しなければならず、とくにリードフレームとの接続部においても長期間使用されるときの耐衝撃性の向上が求められる。また、静的に使用される大型コンピュータやパーソナルコンピュータであっても疲労耐久性や耐熱性が必要ないとはいえない。コンピュータの内部、とくに内蔵されるＣＰＵ（中央処理装置）の周辺はかなりの高温になり、この使用時の温度の上昇と非使用時の徐冷とが日常頻繁に繰り返される。すると、そのリード端子の接合部もその熱による膨張と収縮とが繰り返し生じ、長期間使用されると導体接合部に疲労が蓄積し場合によっては亀裂破損する懸念がある。用途によっては十分に余裕をみた設計が求められる。
本発明は、上述したような鉛を含まないめっき被膜に求められる特有の課題に鑑み、コストが高くまた将来的な入手困難性も指摘されるレアメタルの使用量を抑えつつ、鉛フリーはんだに対するはんだ付け性（濡れ性）の向上はもとより、ウィスカの発生を抑制ないし防止することができるリードフレーム及びその製造方法及びこの疲労特性の向上方法の提供を目的とする。また、上記の良好な特性とともに、電子部品や半導体製品とするときの実装において特に求められるはんだ付け時のリフロー処理温度の低減を実現し、しかも疲労耐久性に優れ実装信頼性の高いリードフレーム、これを用いた電子部品及び半導体デバイスの提供を目的とする。また、前記優れた性能を発揮するリードフレームの製造方法及びこの疲労特性の向上方法の提供を目的とする。
本発明者は上記課題に鑑み鋭意検討を重ねた結果、特に電子部品等の製造におけるはんだ付け性を考慮しスズないしスズ合金のめっきを厚くしたときに、その上層にインジウムめっきを厚くせず薄く敷設することにより、リフロー処理を施すと、ウィスカの発生を抑え、鉛フリーはんだに対する良好なはんだ付け性を実現し、しかも疲労耐久性及び耐熱性に優れたものとしうることを見いだした。本発明は上記知見に基づきなされたものである。すなわち、上記の課題は下記の手段により解決された。
（１）導電性基材に第１めっき層を形成し、該第１めっき層の表面に第２めっき層を形成しためっき材からなるリードフレームであって、
前記第１めっき層が、スズ、スズ−銀合金、スズ−ビスマス合金、スズ−銅合金、及びスズ−銀−銅合金の群から選ばれる少なくとも１種からなり、第２めっき層がインジウムからなり、
前記第１めっき層の厚さを５μｍ超１０μｍ以下とし、かつ第２めっき層の厚さを０．０５μｍ以上０．４μｍ以下とし、さらに前記第１めっき層の厚さ（ｔ１）と第２めっき層の厚さ（ｔ２）の比率（ｔ２／ｔ１）を０．００５〜０．０８の範囲とし、
前記めっき材にリフロー処理を施し、前記第２めっき層のインジウムの濃度がめっき表面側から導電性基材側にむけ傾斜的に減少するようにしたことを特徴とするリードフレーム。
（２）前記第２めっき層表面に対する、ＪＩＳ Ｃ００５３に基づくはんだ濡れ性試験において、ゼロクロス時間が１．０秒未満である（１）に記載のリードフレーム。
（３）前記第１めっき層と前記導電性基材との間に、ニッケルまたはニッケル合金からなる下地めっき層が介在されている（１）又は（２）に記載のリードフレーム。
（４）前記第１めっき層と前記導電性基材との間に、銅または銅合金からなる下地めっき層が介在されている（１）又は（２）に記載のリードフレーム。
（５）（１）〜（４）のいずれか１項に記載のリードフレームを介して半導体素子を実装した電子部品。
（６）（５）に記載の電子部品を備えた電子デバイス。
（７）導電性基材に、スズ、スズ−銀合金、スズ−ビスマス合金、スズ−銅合金、及びスズ−銀−銅合金の群から選ばれる少なくとも１種からなる第１めっき層を電気めっきにより厚さ５μｍ超１０μｍ以下で形成し、該第１めっき層の表面にインジウムからなる第２めっき層を電気めっきにより厚さ０．０５μｍ以上０．４μｍ以下で形成し、前記第１めっき層の厚さ（ｔ１）と第２めっき層の厚さ（ｔ２）の比率（ｔ２／ｔ１）を０．００５〜０．０８の範囲としためっき材をリフローすることを特徴とするリードフレームの製造方法。
（８）導電性基材に、スズ、スズ−銀合金、スズ−ビスマス合金、スズ−銅合金、及びスズ−銀−銅合金の群から選ばれる少なくとも１種からなる第１めっき層を電気めっきにより厚さ５μｍ超１０μｍ以下で形成し、該第１めっき層の表面にインジウムからなる第２めっき層を電気めっきにより厚さ０．０５μｍ以上０．４μｍ以下で形成し、前記第１めっき層の厚さ（ｔ１）と第２めっき層の厚さ（ｔ２）の比率（ｔ２／ｔ１）を０．００５〜０．０８の範囲としためっき材にリフロー処理を施して、耐はんだ接合疲労性を付与することを特徴とするリードフレームに対する疲労特性の向上方法。
前記第１めっき層が、スズ、スズ−銀合金、スズ−ビスマス合金、スズ−銅合金、及びスズ−銀−銅合金の群から選ばれる少なくとも１種からなり、第２めっき層がインジウムからなり、
前記第１めっき層の厚さを５μｍ超１０μｍ以下とし、かつ第２めっき層の厚さを０．０５μｍ以上０．４μｍ以下とし、さらに前記第１めっき層の厚さ（ｔ１）と第２めっき層の厚さ（ｔ２）の比率（ｔ２／ｔ１）を０．００５〜０．０８の範囲とし、
前記めっき材にリフロー処理を施し、前記第２めっき層のインジウムの濃度がめっき表面側から導電性基材側にむけ傾斜的に減少するようにしたことを特徴とするリードフレーム。
（２）前記第２めっき層表面に対する、ＪＩＳ Ｃ００５３に基づくはんだ濡れ性試験において、ゼロクロス時間が１．０秒未満である（１）に記載のリードフレーム。
（３）前記第１めっき層と前記導電性基材との間に、ニッケルまたはニッケル合金からなる下地めっき層が介在されている（１）又は（２）に記載のリードフレーム。
（４）前記第１めっき層と前記導電性基材との間に、銅または銅合金からなる下地めっき層が介在されている（１）又は（２）に記載のリードフレーム。
（５）（１）〜（４）のいずれか１項に記載のリードフレームを介して半導体素子を実装した電子部品。
（６）（５）に記載の電子部品を備えた電子デバイス。
（７）導電性基材に、スズ、スズ−銀合金、スズ−ビスマス合金、スズ−銅合金、及びスズ−銀−銅合金の群から選ばれる少なくとも１種からなる第１めっき層を電気めっきにより厚さ５μｍ超１０μｍ以下で形成し、該第１めっき層の表面にインジウムからなる第２めっき層を電気めっきにより厚さ０．０５μｍ以上０．４μｍ以下で形成し、前記第１めっき層の厚さ（ｔ１）と第２めっき層の厚さ（ｔ２）の比率（ｔ２／ｔ１）を０．００５〜０．０８の範囲としためっき材をリフローすることを特徴とするリードフレームの製造方法。
（８）導電性基材に、スズ、スズ−銀合金、スズ−ビスマス合金、スズ−銅合金、及びスズ−銀−銅合金の群から選ばれる少なくとも１種からなる第１めっき層を電気めっきにより厚さ５μｍ超１０μｍ以下で形成し、該第１めっき層の表面にインジウムからなる第２めっき層を電気めっきにより厚さ０．０５μｍ以上０．４μｍ以下で形成し、前記第１めっき層の厚さ（ｔ１）と第２めっき層の厚さ（ｔ２）の比率（ｔ２／ｔ１）を０．００５〜０．０８の範囲としためっき材にリフロー処理を施して、耐はんだ接合疲労性を付与することを特徴とするリードフレームに対する疲労特性の向上方法。
本発明のリードフレームは、鉛を含まないめっき被膜に求められる特有の課題を解決し、コストが高くまた将来的な入手困難性も指摘されるレアメタルの使用量を抑えつつ、鉛フリーはんだに対するはんだ付け性（濡れ性）の向上はもとより、ウィスカの発生及び成長を抑制・防止する。また、本発明のリードフレームは、上記の良好な特性とともに、電子部品や半導体製品とするときの実装において特に求められるはんだ付け時のリフロー処理温度の低減を実現し、しかも高い疲労耐久性及び耐熱性に基づく実装信頼性を有するという優れた作用効果を奏する。
本発明のリードフレームを介して半導体素子等を組み込んだ電子部品及び半導体デバイスは、安定した導通とともに長期間の使用においてもはんだ接合部の破損等を起こさない高い耐久性を実現する。
また、本発明の製造方法及びこの疲労特性の向上方法によれば、上述した良好な特性を有するリードフレームを好適に製造することができる。
また、本発明の製造方法及びこの疲労特性の向上方法によれば、上述した良好な特性を有するリードフレームを好適に製造することができる。
本発明のリードフレームに用いることができる導電性基材の材料、形状は特に限定されず、通常この種の製品に用いられる材料、形状のものを用いることができる。具体的には少なくともその表面が導電性を有する材料であればよく、例えば、銅、鉄、ニッケル、アルミニウム、及びこれらの組み合せによる基材などをあげることができる。目的や用途に応じて適宜に選定することができ、中でも、少なくとも表面を構成する材料が、銅単体、銅合金、ステンレス、鉄系合金などであることが好ましい。また、導電性基材の形状や金属層の積層数等は限定されない。
本発明において第１めっき層は、スズ（Ｓｎ）、スズ（Ｓｎ）−銀（Ａｇ）合金、スズ（Ｓｎ）−ビスマス（Ｂｉ）合金、スズ（Ｓｎ）−銅（Ｃｕ）合金、及びスズ（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）合金の群から選ばれる少なくとも１種からなる。ここで、各金属ないし合金の融点は以下のとおりであり、後述するリフロー処理温度やインジウムの融点との関係で適用する材料を選定してもよい。なかでも、第１めっき層を構成する材料は、スズ、スズ−銀合金、スズ−ビスマス合金、又はスズ−銀−銅合金が好ましく、スズ又はスズ−銀合金がより好ましい。スズ単体の融点は２３１．９℃、スズ−３質量％銀合金は２２０℃、スズ−５質量％ビスマス合金は２２７℃、スズ−０．７質量％銅合金は２２７℃、スズ−３質量％銀−０．５質量％銅合金の融点は２１９℃である。スズ−銀合金の場合は銀含有量の上限値を４質量％とすることが好ましい。スズ−ビスマス合金の場合はビスマス含有量の上限値を５質量％とすることが好ましい。スズ−銅合金の場合は銅の含有量の上限値を１質量％とすることが好ましい。これらの合金において上記上限値の範囲内であると、クラックの抑制性やはんだ濡れ性が高まり好ましい。また、第２めっき層を構成するインジウムは、その融点が低く（１５６℃）、膜厚を細かく制御する目的から、第１めっき層の材料や厚さをそのばらつきの影響を打ち消すことができる範囲で適宜選定・調節することが好ましい。
本発明のリードフレームにおいて、第１めっき層の厚さは５μｍ超１０μｍ以下μｍとされるが、その範囲で使用目的や用途に応じて適宜選択することができる。半導体装置の部材等に使用したときのはんだ付け性等を特に考慮して具体的には第１めっき層の厚さを５μｍ超８μｍ以下μｍとすることが好ましく、６μｍ以上８μｍ以下μｍとすることがより好ましい。
本発明のリードフレームにおいて、第２めっき層にはインジウムが用いられる。第２めっき層の厚さは０．０５μｍ以上０．４μｍ以下とされるが、使用目的等に応じて適宜選択することができる。上記インジウムめっき層の厚さを上記の下限値以上とすることによりウィスカの発生を顕著に抑え、高い疲労耐久性が発現し、上記上限値以下とすることにより耐熱性が良化し、例えばリフロー時に生じるめっき表面の微細な凹凸も好適に防ぐことができる。
本発明においては、前述のとおりめっき表面層側にあるインジウムと基材層側のスズないしスズ合金との厚さを上記範囲に規定したことにより、典型的な鉛フリーはんだであるＳｎ−３Ａｇ−０．５Ｃｕはんだと接合される場合に固液拡散が起こりはんだ濡れ性が高まる。また、表面層側のインジウムは低融点金属であるので、この点も相俟って実装する際のはんだ付け温度を低くすることが可能となる。さらに、本発明によれば、第２めっき層（表面層）のインジウムを０．０５μｍ以上０．４μｍ以下という薄い厚さに抑えながら第１めっき層のスズないしその合金と組み合わせて所望の効果を奏するため、コスト面のみならず、レアメタルであるインジウムの使用量を僅少に抑えることができるという省資源の観点からも利点を有する。
本発明のリードフレームは、上述の利点とともに、さらに第２めっき層を構成するインジウム層を薄層化し、これをリフロー処理することにより傾斜した濃度分布としたことにより特有の作用がもたらされる。
まず、ウィスカの発生を抑制する作用が挙げられる。このように両層の金属が濃度勾配をもって傾斜的に存在することによる相互作用について推定を含めていえば下記のように説明される。すなわち、上記特定の厚さで敷設されたスズもしくはスズ合金層と表面層側のインジウム層とをリフローすることによって、表面相側のインジウムを下地金属側に適度に拡散し傾斜的に配置すると、インジウムのもつ適度なクリープ性が得られ、ウィスカの発生・成長を抑止すると考えられる。つまりスズないしスズ合金層中の内部応力が緩和され、その結果ウィスカの発生が効果的に抑制される。
まず、ウィスカの発生を抑制する作用が挙げられる。このように両層の金属が濃度勾配をもって傾斜的に存在することによる相互作用について推定を含めていえば下記のように説明される。すなわち、上記特定の厚さで敷設されたスズもしくはスズ合金層と表面層側のインジウム層とをリフローすることによって、表面相側のインジウムを下地金属側に適度に拡散し傾斜的に配置すると、インジウムのもつ適度なクリープ性が得られ、ウィスカの発生・成長を抑止すると考えられる。つまりスズないしスズ合金層中の内部応力が緩和され、その結果ウィスカの発生が効果的に抑制される。
さらに本発明においては、上記のようにスズないしスズ合金の層に対してインジウム層の厚さを上記の範囲を超えないよう薄く規定したことで、リフローしたときにかえってはんだ付けしたものの疲労耐久性を高めることができる。そのため、例えば精密機器や電子デバイスなどにおいて不慮の停止等が許されないような分野や用途に適用される場合にも、極めて高い信頼性を実現することができる。さらには、内部温度の上昇／下降の大きい大型のコンピュータ等においても長期間の連続使用に好適に対応することができる。特に現在主流のはんだであるＳｎ−３Ａｇ−０．５Ｃｕでは従前のＳｎ−３７Ｐｂはんだに比べクラックが入りやすく疲労寿命が短くなるとの懸念もあるが、本発明によればそのような点が顕在化しうるアプリケーションにも好適に対応することができる。このような効果が得られる作用機序については未だ未解明の点があるが、上述した２種の金属を傾斜的に配置したためにもたらされるめっき被膜膜内での応力緩和効果が関与するものと考えられる。
ところで、電子機器等の実装はんだ付け温度は、鉛入りはんだであるＳｎ−３７Ｐｂを使用していた２１０℃から、鉛フリーはんだのＳｎ−３Ａｇ−０．５Ｃｕの２３０℃以上へ移行したため、その差の分大きく上昇している。これに伴ってはんだ付け時のリフロー炉の温度保持のための電気エネルギーの消費量も急激に増大している。とりわけ半導体製造においては、リードフレーム等に取り付けられる電子素子や各部品には様々な大きさや材質のものがあり均一な温度制御がきわめて難しい。例えば、大型部品の温度は上がりにくく、反対に小型部品の温度は上がりやすい。これらの状況を判断して、通常、温度が上がりづらいところを基準としてはんだ付け温度が設定されるが、本来不必要な部分においても加熱されるためエネルギー消費の観点で無駄が多い。また信頼性の面でも不利であり、温度に弱い部材等をもちいることができず回路設計上の大きな制約ともなる。これに対し本発明によれば、個々の部品の電極のはんだ濡れ性を高め、より低温で濡れやすくすることができる。そのため、上記半導体装置製造工程での実装はんだ付け温度を下げることができ大幅なエネルギー削減、信頼性の向上につながるとともに、基板等に用いる樹脂などの材料の選択肢を豊富化する。
本発明のリードフレームは、プリント基板やリードフレームへのはんだを介した素子の実装に好適に適用することができる。具体的には、クリームはんだを塗布した上に本発明のリードフレームないしそれを有する電子部品等を装着し、加熱することでクリームはんだを溶融させ、めっき表面にフィレットを形成させる方法が挙げられる。この方法に適用することを考慮したとき、本発明のリードフレームにおいては、そのめっき表面を平滑にすることが好ましく、下地めっきを含む導電性基材の金属間化合物のめっき表面への露出がなく、ウィスカの発生の無い状態であることが好ましい。
リードフレームの熱処理としてのリフローの前の第１めっき層の厚さと第２めっき層の厚さの関係を以下のように調節する。すなわち、前述の第１のめっき層の厚さと第２のめっき層の厚さの範囲のみでなく、第１めっき層の厚さ（ｔ１）と第２めっき層の厚さ（ｔ２）の比率（ｔ２／ｔ１）も考慮する。第１層の厚さと第２層の厚さとの比率（ｔ２／ｔ１）は０．００５〜０．０８の範囲とし、０．０１〜０．０２の範囲とすることがより好ましい。この比率（ｔ２／ｔ１）を上記上限値以下とすることでウィスカの抑制・防止効果を一層好適には発現させることができ、上記下限値以上とすることで耐熱性を発揮させリフロー後の外観を良化することができる。
図１は、本発明のリードフレームの一実施形態を模式的に示す部分断面図であり、図１（ａ）がリフロー前のリードフレーム、図１（ｂ）がリフロー後のリードフレームの状態を示す。リフロー前においては、導電性基材４の表面に、第１めっき層（スズもしくはスズ合金）１ａ及び第２めっき層（インジウム）２ａが、その順で、上述したそれぞれの特定の層厚さｄ１及びｄ２で電気めっきにより形成されている。これにより多層めっき被膜３ａが構成されている。この熱処理前のリードフレーム１０ａをリフロー処理することにより、特に融点の低いインジウムからなる第２めっき層２ａが溶けて流動し、インジウムがスズもしくはスズ合金からなる第１めっき層に拡散していく。この拡散の結果、インジウムの濃度がめっき層表面から基材４に向かって高−低の連続的な傾斜層ｄ３を呈することになる。つまり、リフロー後のめっき被膜層３は、傾斜していないか若干傾斜した濃度分布とされた第１めっき層（主にスズ，スズ合金）１と傾斜した濃度分布とされた第２めっき層（インジウム−スズないしスズ合金）２とからなる。これにより熱処理後のリードフレーム１０となる。なお、本発明においては、上記２層のめっき層を傾斜状態とする熱処理（リフロー）を行う前のものであっても、その後のものであってもリードフレームとして好適に用いることができる。このとき前記リードフレームの熱処理のためのリフローを行う前のリードフレームについては、例えば、電子部品に組み込んだ後に、これを実装する時のリフロー等により熱処理を施し、表面のめっき層を傾斜状態にすることが好ましい。
インジウムが傾斜した濃度で配置された傾斜層ｄ３の厚さは特に限定されないが、リフロー前の第１めっき層と第２めっき層との厚さの合計（ｄ１＋ｄ２）の１〜１０％であることが好ましく、１〜５％であることがより好ましい。具体的な厚さでいうと、例えば電子部品としての利用を考慮したとき、傾斜層ｄ３が０．１〜０．５μｍであることが好ましい。
上記リードフレームの熱処理としてのリフローの条件は、基材及びめっきの厚さや幅、目的とする上記傾斜層の厚さ等により設定してもよい。本発明においてはリードフレームの熱処理としてのリフロー温度を雰囲気温度で３００〜６００℃とすることが好ましい。当該リードフレームの熱処理に係るリフロー処理時間は１〜１０秒であることが好ましく、２〜５秒であることがより好ましい。リードフレームの熱処理としてのリフロー処理温度が上記下限値以上であるとインジウムの拡散を十分に進行させ、所望の傾斜状態が得られる点で好ましい。リードフレームの熱処理としてのリフロー温度が上記上限値以下であると、インジウムの傾斜を必要以上に進行させず例えばウィスカの抑制性を十分に発揮させることができ、また電子部品等の品質の維持にも対応できる。
本発明のリードフレームにおいては、スズないしスズ合金のめっきに先立ち、導電性基材の表面に予め下地層を配設しておくことが好ましい。下地層としては、ニッケルまたはニッケル合金からなる層を電気めっきにより形成することが挙げられる。これらの下地めっき層は導電性基材の銅などの熱拡散を抑制するためのバリアとして有効に機能し、この上に形成された２層構造のめっき層の耐熱性を向上させることができる。また、ニッケル合金を下地めっきとして施しておくと、リフロー時の銅のめっき層への拡散を抑制ないし防止することができ好ましい。さらにまた、導電性基材の表面に予め銅または銅合金を下地めっきしておくことにより、一層良好な導電性を付与することができ好ましい。また、これらニッケル合金と銅合金を下地として併用することも必要に応じて実施することができる。
本発明の製造方法の好ましい実施態様を挙げると、下記（１）〜（９）の工程を適宜組み合せることが挙げられ、これらをその順で順次行うことが好ましい。（１）導電性基材を浸漬脱脂し必要により水洗する工程、（２）電解脱脂し必要により水洗する工程、（３）酸洗浄し必要により水洗する工程、（４）ニッケルめっき（電気めっき）を施し必要により水洗する工程、（５）スズめっき（電気めっき）を施し必要により水洗する工程、（６）インジウムめっき（電気めっき）を施し必要により水洗する工程、（７）乾燥工程、（８）リードフレームの熱処理としてのリフロー処理を施す工程、（９）電子部品を実装する工程（実装時のリフロー処理を含む。）。
浸漬脱脂する工程（１）では、市販の浸漬脱脂液を濃度２〜４％の範囲で、温度５０℃、約２０秒間で行うことが可能である。電解脱脂する工程（２）でも、それぞれ市販の電解脱脂液を濃度５％程度で、室温付近で電流密度２〜４Ａ／ｄｍ２、約２０秒間で行うことが可能である。酸洗浄工程（３）は、好ましくは濃度５％硫酸で、室温、２０秒間で行うことが可能である。ニッケルめっき工程（４）は、スルファミン酸ニッケル浴を用いて約５５℃で、電流密度５Ａ／ｄｍ２、３０秒間で行うことが可能である。スズめっき工程（５）は、酸性スズめっき浴を用いて約３０℃で、電流密度５Ａ／ｄｍ２、４０秒間で行うことが可能である。インジウムめっき工程（６）は、めっき浴を用いて約３０℃で、電流密度０．５Ａ／ｄｍ２、１２０秒間で行うことが可能である。このように、めっき工程における電流密度及びめっき処理時間を適宜設定して、第１めっき層（スズ，スズ合金）及び第２めっき層（インジウム）の厚さを上記特定のものとすることができる。
図２は、本発明の電子部品の一実施形態としてのＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）を装備したものを模式的に示す一部断面図である。本実施形態の電子部品２０は、ガラスクロスにエポキシ樹脂を含浸させたプリプレグと銅箔を張り合わせたＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ：銅張積層板）を回路形成したプリント配線板２４上に、ソルダーレジストを保護膜として形成し、端子パッドないしランド２２に、半導体素子部材（ＤＩＰ）２１が載置されたものである。この端子パッド２２の表面はたとえば銅を導電性基材としてニッケルの下地めっき層を施し、さらにその表面に金めっき層を設けて構成することができる。この端子パッドに対して、同図に示したようにはんだペーストＨを介してＤＩＰ２１が接続固定される。
本実施形態のＤＩＰはリードフレーム１０におけるダイパッド１０ｋ（図９のものと形態的に異なること意図するものではないが区別のために符号を変えた。リード１０ｊについても同様。）にダイ（Ｄｉｅ、回路が組み込まれているシリコン半導体素子）２３を載せて固定し、ダイ２３からダイボンディングワイヤ（Ｄｉｅ Ｂｏｎｄｉｎｇ Ｗｉｒｅ）２６を引き出し、これをリードフレームに接続する。このようにダイ２３とリードフレーム１０とをワイヤーボンディングした後に、これらを包囲するようモールド樹脂２５により所定の外形になるよう成形して封止する。このリードフレームの端部においてモールド樹脂２５の外方に延在するリード１０ｊをはんだペーストＨを介して端子パッド２２に載せ、リフロー炉により表面実装されることで電気的に接続される。
本実施形態においては、リードフレーム１０の表面は上下両面において、上述したように、熱処理としてのリフローされたスズからなる第１めっき層側の非・微傾斜第１層１とインジウムからなる第２めっき層側の傾斜第２層２とからなる、２種の金属が傾斜した分布を有するめっき被覆層３を有する。このため、前記のとおりウィスカの発生が抑えられ、実装時のリフロー温度が低減され、しかもリード１０ｊと基板に配した端子パッド２２とのはんだペーストＨを介した接続部分において極めて高い疲労耐久性を実現する。
回路基材（マザーボード）に実装される半導体素子部材の種類は特に限定されない。図示した実施形態のＤＩＰのほか、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）などが挙げられる。また、回路基材へのリードフレームを介した半導体素子の実装において、はんだＨの付与は、予めはんだペーストを所定の位置に印刷しておいてもよく、これに代えてはんだメッキを施してもよい。
既に述べた点を含め本発明の好ましい実施態様によりもたらされる利点、特に半導体素子部材等の実装に関する個別の利点を含め、下記に列挙する。
○耐ウィスカ性、鉛フリーはんだにおけるはんだ付け性、はんだ接合疲労寿命に優れる。
○特にリード端子等の接合部において温度変化により熱膨張・収縮が繰り返される条件でも十分な疲労耐久性が得られる。
○僅少のインジウム使用量で高い効果が得られる。
○たとえばアルミニウム電解コンデンサは液体を封入している性質上、破裂等の懸念から実装時のリフロー温度の管理に慎重を要する。本発明の好ましい実施形態によれば、温度が上がりにくい箇所に使用される部品であってもはんだが濡れ性が高まり全体的な実装温度を下げられるため、上記のようなデリケートな部品にも好適に対応しうる。
○携帯電話の基板に装着される電源バックアップ用コンデンサ等は、その落下によりはんだ付け部分が外れやすく、電極部の形状を変更しはんだ付けのフィレットをできるだけ多くする工夫がなされている。本発明の好ましい実施形態によれば、はんだ接合部の耐久性が高まりこのような用途に好適に対応しうる。
○実装はんだ付け温度は，鉛入りはんだから鉛フリーはんだに移行し上昇した。これにともない、はんだ付け実装工程において、はんだ槽やはんだ付けリフロー炉の温度保持のための電気エネルギーの消費量は急激に増大した。本発明の好ましい実施形態によればこのような鉛フリーはんだへの代替における特有の課題に好適に対応しうる。
○鉛フリーはんだは、従来の鉛入りはんだと比較して接合部にクラックが入りやすく、用途や分野によっては疲労寿命について不足することが考えられる。本発明の好ましい実施形態によればこのような鉛フリーはんだ特有の課題に好適に対応しうる。
○耐ウィスカ性、鉛フリーはんだにおけるはんだ付け性、はんだ接合疲労寿命に優れる。
○特にリード端子等の接合部において温度変化により熱膨張・収縮が繰り返される条件でも十分な疲労耐久性が得られる。
○僅少のインジウム使用量で高い効果が得られる。
○たとえばアルミニウム電解コンデンサは液体を封入している性質上、破裂等の懸念から実装時のリフロー温度の管理に慎重を要する。本発明の好ましい実施形態によれば、温度が上がりにくい箇所に使用される部品であってもはんだが濡れ性が高まり全体的な実装温度を下げられるため、上記のようなデリケートな部品にも好適に対応しうる。
○携帯電話の基板に装着される電源バックアップ用コンデンサ等は、その落下によりはんだ付け部分が外れやすく、電極部の形状を変更しはんだ付けのフィレットをできるだけ多くする工夫がなされている。本発明の好ましい実施形態によれば、はんだ接合部の耐久性が高まりこのような用途に好適に対応しうる。
○実装はんだ付け温度は，鉛入りはんだから鉛フリーはんだに移行し上昇した。これにともない、はんだ付け実装工程において、はんだ槽やはんだ付けリフロー炉の温度保持のための電気エネルギーの消費量は急激に増大した。本発明の好ましい実施形態によればこのような鉛フリーはんだへの代替における特有の課題に好適に対応しうる。
○鉛フリーはんだは、従来の鉛入りはんだと比較して接合部にクラックが入りやすく、用途や分野によっては疲労寿命について不足することが考えられる。本発明の好ましい実施形態によればこのような鉛フリーはんだ特有の課題に好適に対応しうる。
以下、本発明について実施例に基づきさらに詳細に説明するが、本発明がこれにより限定して解釈されるものではない。
（実施例１）
厚さ０．３ｍｍ×縦１．０ｍｍ×横２０ｍｍの黄銅（亜鉛３５％／銅６５％）からなる導電性基材に、ニッケルからなる下地めっきを１μｍの厚さで設けた。その後、上記下地めっきの表面にスズめっき層５．１μｍを施し、さらにそのスズめっき層の表面にインジ
ウムめっき層０．０５μｍ形成してめっき材前駆体を得た。このめっき材前駆体に対し、雰囲気温度４００〜４５０℃の条件でリフロー処理を行ない、リードフレーム片（めっき被覆材）としての試験体を得た。この試験体について、インジウム表面側から基材側にエッチングしスズとインジウムとの組成を測定するオージェ分析を行なった。その結果、表面側にインジウムが高濃度で存在し、基材側に進むにつれその濃度が減少していくことが確認できた（図３参照）。このとき、インジウムが傾斜的に配置された傾斜層ｄ３の厚さは０．１μｍと算定された。
（実施例１）
厚さ０．３ｍｍ×縦１．０ｍｍ×横２０ｍｍの黄銅（亜鉛３５％／銅６５％）からなる導電性基材に、ニッケルからなる下地めっきを１μｍの厚さで設けた。その後、上記下地めっきの表面にスズめっき層５．１μｍを施し、さらにそのスズめっき層の表面にインジ
ウムめっき層０．０５μｍ形成してめっき材前駆体を得た。このめっき材前駆体に対し、雰囲気温度４００〜４５０℃の条件でリフロー処理を行ない、リードフレーム片（めっき被覆材）としての試験体を得た。この試験体について、インジウム表面側から基材側にエッチングしスズとインジウムとの組成を測定するオージェ分析を行なった。その結果、表面側にインジウムが高濃度で存在し、基材側に進むにつれその濃度が減少していくことが確認できた（図３参照）。このとき、インジウムが傾斜的に配置された傾斜層ｄ３の厚さは０．１μｍと算定された。
（実施例２〜１２、比較例１〜７）
第１めっき層、第２めっき層を表１のように変えた以外、上記実施例１と同様にしてリードフレーム片（めっき被覆材）としての試験体を作製した。実施例４の試験体について、実施例１と同様にオージェ分析を行なった。その結果、表面側にインジウムが高濃度で存在し、基材側に進むにつれその濃度が減少していくことが確認できた（図４参照）。このとき、インジウムが傾斜的に配置された傾斜層ｄ３の厚さは０．１〜０．２μｍと算定された。
第１めっき層、第２めっき層を表１のように変えた以外、上記実施例１と同様にしてリードフレーム片（めっき被覆材）としての試験体を作製した。実施例４の試験体について、実施例１と同様にオージェ分析を行なった。その結果、表面側にインジウムが高濃度で存在し、基材側に進むにつれその濃度が減少していくことが確認できた（図４参照）。このとき、インジウムが傾斜的に配置された傾斜層ｄ３の厚さは０．１〜０．２μｍと算定された。
＜はんだ濡れ性試験＞
はんだ濡れ性は、ＪＩＳ Ｃ００５３ 環境試験方法−電気・電子−はんだ付け試験方法（平衡法）に準拠して行なった。溶融したはんだ（千住金属工業社製、Ｓｎ−３Ａｇ−０．５Ｃｕ、フラックスマイルドロジン ＮＡ２００［商品名］）に、上で得た試験体をはんだ温度２４５℃で２秒間浸漬して、そのはんだの濡れ性をゼロクロス時間として測定した。ゼロクロス時間とははんだが濡れ始めてから作用力がゼロとなるまでの時間であり短いほどはんだがめっき表面に濡れやすいことを示す。結果を下記評価基準に基づき表１に示した。
◎・・・ゼロクロス時間が１．０秒未満の場合
△・・・ゼロクロス時間が１．０秒以上２秒未満の場合
×・・・ゼロクロス時間が２秒以上の場合
はんだ濡れ性は、ＪＩＳ Ｃ００５３ 環境試験方法−電気・電子−はんだ付け試験方法（平衡法）に準拠して行なった。溶融したはんだ（千住金属工業社製、Ｓｎ−３Ａｇ−０．５Ｃｕ、フラックスマイルドロジン ＮＡ２００［商品名］）に、上で得た試験体をはんだ温度２４５℃で２秒間浸漬して、そのはんだの濡れ性をゼロクロス時間として測定した。ゼロクロス時間とははんだが濡れ始めてから作用力がゼロとなるまでの時間であり短いほどはんだがめっき表面に濡れやすいことを示す。結果を下記評価基準に基づき表１に示した。
◎・・・ゼロクロス時間が１．０秒未満の場合
△・・・ゼロクロス時間が１．０秒以上２秒未満の場合
×・・・ゼロクロス時間が２秒以上の場合
上記はんだ濡れ性試験について、実施例５の試験体、比較例１の試験体（リフローＳｎ）、比較例１の試験体においてリフローを行わなかったもの（半光沢Ｓｎ）を用い、はんだ付け温度を２４５、２４０、２３０℃で行なった。そのときのゼロクロスタイムの結果を図５に示した。
＜ウィスカ感受性試験＞
各試験体を常温（約２８℃）で２０００時間放置後に、ＳＥＭにより観察しめっき表面の状態を調べた。結果を下記評価基準に基づき表１に示した。また、リフロー前の第１めっき層（スズめっき層）を７μｍとし第２めっき層（インジウムめっき層）の厚さを０．２μｍとしリフローを行った試験体（実施例）、そのリフローを行わなかった試験体（比較例）［半光沢Ｓｎ］について上記ウィスカ発生試験を行った。該試験後の表面状態（ＳＥＭ像）をそれぞれ図６及び７に示した。
◎・・・ウィスカの発生が認められない
△・・・ウィスカの発生がわずかに認められた
×・・・ウィスカの発生が認められた
各試験体を常温（約２８℃）で２０００時間放置後に、ＳＥＭにより観察しめっき表面の状態を調べた。結果を下記評価基準に基づき表１に示した。また、リフロー前の第１めっき層（スズめっき層）を７μｍとし第２めっき層（インジウムめっき層）の厚さを０．２μｍとしリフローを行った試験体（実施例）、そのリフローを行わなかった試験体（比較例）［半光沢Ｓｎ］について上記ウィスカ発生試験を行った。該試験後の表面状態（ＳＥＭ像）をそれぞれ図６及び７に示した。
◎・・・ウィスカの発生が認められない
△・・・ウィスカの発生がわずかに認められた
×・・・ウィスカの発生が認められた
＜はんだ接合疲労試験＞
図８に示すように、導電性基材（黄銅）４の上にめっき被覆（第１めっき層及び第２めっき層）３を施した試験体１０同士を、めっき層３同士が対面するよう重ね合わせ、その間に５０〜１００μｍ厚さに塗布したＳｎ−３Ａｇ−０．５ＣｕはんだＨを介在させ２４５℃の条件ではんだ付け処理を行なった。これをはんだ接合疲労試験の供試材とし低サイクル疲労を評価した。このとき、歪み１％、速度５μｍ/sec、５００サイクルの条件を供試材の末端においてその長さ方向（図中の振幅方向）に付加し、接合部の状態を目視または拡大観察によりに相対評価した。
◎・・・クラック発生なし、またはクラックほとんどなし
○・・・ややクラックの発生あり
―・・・試験を実施していない
図８に示すように、導電性基材（黄銅）４の上にめっき被覆（第１めっき層及び第２めっき層）３を施した試験体１０同士を、めっき層３同士が対面するよう重ね合わせ、その間に５０〜１００μｍ厚さに塗布したＳｎ−３Ａｇ−０．５ＣｕはんだＨを介在させ２４５℃の条件ではんだ付け処理を行なった。これをはんだ接合疲労試験の供試材とし低サイクル疲労を評価した。このとき、歪み１％、速度５μｍ/sec、５００サイクルの条件を供試材の末端においてその長さ方向（図中の振幅方向）に付加し、接合部の状態を目視または拡大観察によりに相対評価した。
◎・・・クラック発生なし、またはクラックほとんどなし
○・・・ややクラックの発生あり
―・・・試験を実施していない
＜耐熱性＞
めっきを施したリードフレームを２００℃に１０分間保持後、表面形状を目視又は拡大観察した。
◎・・・試験後の表面に凹凸発生なし
△・・・試験後の表面に凹凸発生あり
めっきを施したリードフレームを２００℃に１０分間保持後、表面形状を目視又は拡大観察した。
◎・・・試験後の表面に凹凸発生なし
△・・・試験後の表面に凹凸発生あり
上記の結果から分かるように、本発明によればリフロー処理によりインジウムとスズとの傾斜的な濃度分布が実現され、良好なはんだ濡れ性及びウィスカの発生防止性を示し、さらに第２めっき層（インジウム）のリフロー前の厚さを規定の範囲とすることで高い耐疲労性（亀裂抑制性）及び耐熱性が実現されることが分かる。
（実施例１３）
厚さ０．２ｍｍ×幅５０ｍｍの銅製の長尺の導電性基材に、図９の形状となるよう打ち抜き加工を施し、実施例１と同様にしてスズ及びインジウムの多層めっき被覆を形成した。このめっき材を実施例１と同様にしてリフロー処理を行い本発明のリードフレーム（試験体）を作製した。このリードフレームに市販のダイを載置し、さらにワイヤーボンディング及びトランスファモールドにより樹脂成形をした図２に示した形態のＤＩＰ（試験体）を作製した。このＤＩＰを市販のマザーボードの端子パッドに前記溶融はんだを介して設置し、試料温度がプリヒート１５０〜１９０℃ ９０〜１２０秒後、ピーク２２５〜２４０℃ １０〜３０秒となる条件でリフロー表面実装した。このようにして作製した電子部品は外観、はんだ濡れ、信頼性評価において良好な性能を発揮することを確認した。
厚さ０．２ｍｍ×幅５０ｍｍの銅製の長尺の導電性基材に、図９の形状となるよう打ち抜き加工を施し、実施例１と同様にしてスズ及びインジウムの多層めっき被覆を形成した。このめっき材を実施例１と同様にしてリフロー処理を行い本発明のリードフレーム（試験体）を作製した。このリードフレームに市販のダイを載置し、さらにワイヤーボンディング及びトランスファモールドにより樹脂成形をした図２に示した形態のＤＩＰ（試験体）を作製した。このＤＩＰを市販のマザーボードの端子パッドに前記溶融はんだを介して設置し、試料温度がプリヒート１５０〜１９０℃ ９０〜１２０秒後、ピーク２２５〜２４０℃ １０〜３０秒となる条件でリフロー表面実装した。このようにして作製した電子部品は外観、はんだ濡れ、信頼性評価において良好な性能を発揮することを確認した。
１ リフロー後の第１めっき層側の領域（非・微傾斜第１層）
１ａ 第１めっき層
２ リフロー後の第２めっき層側の領域（傾斜第２層）
１ａ 第２めっき層
３ リフロー後のめっき被膜層
３ａ 多層めっき被膜
４ 導電性基材
１０ 熱処理後のリードフレーム
１０ａ 熱処理前のリードフレーム
２０ 電子部品
２１ 半導体素子部材（ＤＩＰ）
２２ 端子パッド
２３ ダイ
２４ 基板
２５ モールド樹脂
２６ ボンディングワイヤ
２７ 保護レジスト
１０２ リード
１０１ 外枠
１０８ ダイパッド
１０９ ダイバー
Ｈ はんだペースト
１ａ 第１めっき層
２ リフロー後の第２めっき層側の領域（傾斜第２層）
１ａ 第２めっき層
３ リフロー後のめっき被膜層
３ａ 多層めっき被膜
４ 導電性基材
１０ 熱処理後のリードフレーム
１０ａ 熱処理前のリードフレーム
２０ 電子部品
２１ 半導体素子部材（ＤＩＰ）
２２ 端子パッド
２３ ダイ
２４ 基板
２５ モールド樹脂
２６ ボンディングワイヤ
２７ 保護レジスト
１０２ リード
１０１ 外枠
１０８ ダイパッド
１０９ ダイバー
Ｈ はんだペースト
Claims (8)
- 導電性基材に第１めっき層を形成し、該第１めっき層の表面に第２めっき層を形成しためっき材からなるリードフレームであって、
前記第１めっき層が、スズ、スズ−銀合金、スズ−ビスマス合金、スズ−銅合金、及びスズ−銀−銅合金の群から選ばれる少なくとも１種からなり、第２めっき層がインジウムからなり、
前記第１めっき層の厚さを５μｍ超１０μｍ以下とし、かつ第２めっき層の厚さを０．０５μｍ以上０．４μｍ以下とし、さらに前記第１めっき層の厚さ（ｔ１）と第２めっき層の厚さ（ｔ２）の比率（ｔ２／ｔ１）を０．００５〜０．０８の範囲とし、
前記めっき材にリフロー処理を施し、前記第２めっき層のインジウムの濃度がめっき表面側から導電性基材側にむけ傾斜的に減少するようにしたことを特徴とするリードフレーム。 - 前記第２めっき層表面に対する、ＪＩＳ Ｃ００５３に基づくはんだ濡れ性試験において、ゼロクロス時間が１．０秒未満である請求項１に記載のリードフレーム。
- 前記第１めっき層と前記導電性基材との間に、ニッケルまたはニッケル合金からなる下地めっき層が介在されている請求項１又は２に記載のリードフレーム。
- 前記第１めっき層と前記導電性基材との間に、銅または銅合金からなる下地めっき層が介在されている請求項１又は２に記載のリードフレーム。
- 請求項１〜４のいずれか１項に記載のリードフレームを介して半導体素子を実装した電子部品。
- 請求項５に記載の電子部品を備えた電子デバイス。
- 導電性基材に、スズ、スズ−銀合金、スズ−ビスマス合金、スズ−銅合金、及びスズ−銀−銅合金の群から選ばれる少なくとも１種からなる第１めっき層を電気めっきにより厚さ５μｍ超１０μｍ以下で形成し、該第１めっき層の表面にインジウムからなる第２めっき層を電気めっきにより厚さ０．０５μｍ以上０．４μｍ以下で形成し、前記第１めっき層の厚さ（ｔ１）と第２めっき層の厚さ（ｔ２）の比率（ｔ２／ｔ１）を０．００５〜０．０８の範囲としためっき材をリフローすることを特徴とするリードフレームの製造方法。
- 導電性基材に、スズ、スズ−銀合金、スズ−ビスマス合金、スズ−銅合金、及びスズ−銀−銅合金の群から選ばれる少なくとも１種からなる第１めっき層を電気めっきにより厚さ５μｍ超１０μｍ以下で形成し、該第１めっき層の表面にインジウムからなる第２めっき層を電気めっきにより厚さ０．０５μｍ以上０．４μｍ以下で形成し、前記第１めっき層の厚さ（ｔ１）と第２めっき層の厚さ（ｔ２）の比率（ｔ２／ｔ１）を０．００５〜０．０８の範囲としためっき材にリフロー処理を施して、耐はんだ接合疲労性を付与することを特徴とするリードフレームに対する疲労特性の向上方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009120333A JP4873332B2 (ja) | 2009-05-18 | 2009-05-18 | リードフレーム及びこの製造方法、この疲労特性の向上方法、これを用いた電子部品及び電子デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009120333A JP4873332B2 (ja) | 2009-05-18 | 2009-05-18 | リードフレーム及びこの製造方法、この疲労特性の向上方法、これを用いた電子部品及び電子デバイス |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010265540A JP2010265540A (ja) | 2010-11-25 |
| JP2010265540A5 JP2010265540A5 (ja) | 2011-06-02 |
| JP4873332B2 true JP4873332B2 (ja) | 2012-02-08 |
Family
ID=43362756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009120333A Active JP4873332B2 (ja) | 2009-05-18 | 2009-05-18 | リードフレーム及びこの製造方法、この疲労特性の向上方法、これを用いた電子部品及び電子デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4873332B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012140678A (ja) * | 2010-12-28 | 2012-07-26 | Kyowa Densen Kk | 曲げ加工部のウィスカ発生を防止するめっき被膜部材、これを用いた電気電子部品、並びにめっき被膜部材の製造方法とめっき皮膜部材のウィスカ発生防止方法 |
| JP5637965B2 (ja) * | 2011-10-20 | 2014-12-10 | 株式会社神戸製鋼所 | リードフレーム用アルミニウム板条及びリードフレーム板条 |
| JP2013188888A (ja) * | 2012-03-12 | 2013-09-26 | Omron Corp | シール性を有する金属インサート成形品、当該金属インサート成形品を備えたシール性を有する電子部品、およびシール性を有する金属インサート成形品の製造方法 |
| JP5138827B1 (ja) * | 2012-03-23 | 2013-02-06 | Ｊｘ日鉱日石金属株式会社 | 電子部品用金属材料、それを用いたコネクタ端子、コネクタ及び電子部品 |
| JP5980746B2 (ja) * | 2013-08-27 | 2016-08-31 | Ｊｘ金属株式会社 | 電子部品用金属材料及びその製造方法、それを用いたコネクタ端子、コネクタ及び電子部品 |
| JP2015155571A (ja) * | 2014-02-21 | 2015-08-27 | 株式会社Ｋａｎｚａｃｃ | 複合金属材 |
| JP7080942B2 (ja) * | 2020-09-14 | 2022-06-06 | Ｊｘ金属株式会社 | 電子部品用めっき材料及び電子部品 |
| JP7155312B2 (ja) * | 2021-02-22 | 2022-10-18 | Ｊｘ金属株式会社 | 電子部品用めっき材料及び電子部品 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3108302B2 (ja) * | 1994-12-28 | 2000-11-13 | 古河電気工業株式会社 | 電気接触特性および半田付性に優れたＳｎ合金めっき材の製造方法 |
| JPH11279791A (ja) * | 1998-03-27 | 1999-10-12 | Nippon Mining & Metals Co Ltd | 錫−インジウムはんだ合金めっき層の形成方法 |
| JP4305699B2 (ja) * | 1999-10-12 | 2009-07-29 | 協和電線株式会社 | 電子部品用錫系めっき条材とその製造法 |
| JP2002317295A (ja) * | 2001-04-19 | 2002-10-31 | Furukawa Electric Co Ltd:The | リフロー処理Ｓｎ合金めっき材料、それを用いた嵌合型接続端子 |
| JP2008021501A (ja) * | 2006-07-12 | 2008-01-31 | Hitachi Cable Ltd | 配線用電気部品及び端末接続部並びに配線用電気部品の製造方法 |
| JP2010084228A (ja) * | 2008-10-02 | 2010-04-15 | Kyowa Densen Kk | リードフレーム材、それを用いた半導体装置 |
-
2009
- 2009-05-18 JP JP2009120333A patent/JP4873332B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010265540A (ja) | 2010-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4873332B2 (ja) | リードフレーム及びこの製造方法、この疲労特性の向上方法、これを用いた電子部品及び電子デバイス | |
| DK2617515T3 (en) | Binding material for semiconductor device | |
| JP4632380B2 (ja) | めっき被膜接続端子部材、これを用いた接続端子、これに用いられるめっき被膜材及び多層めっき材料、並びにめっき被膜接続端子部材の製造方法 | |
| JPH05190245A (ja) | 接合方法、高密度回路ボード製造方法及び高密度プリント回路ボード | |
| US9773721B2 (en) | Lead-free solder alloy, connecting member and a method for its manufacture, and electronic part | |
| JPH11350188A (ja) | 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品 | |
| JP5373598B2 (ja) | プリント基板端子 | |
| JPH11350189A (ja) | 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品 | |
| JP5614507B2 (ja) | Ｓｎ−Ｃｕ系鉛フリーはんだ合金 | |
| KR20140110926A (ko) | 접합 방법, 접합 구조체 및 그 제조 방법 | |
| JP2004114069A (ja) | 無電解Ｎｉメッキ部分へのはんだ付け用はんだ合金 | |
| JP3878978B2 (ja) | 鉛非含有はんだ、および鉛非含有の継手 | |
| TW590836B (en) | Method of mounting electronic parts with Sn-Zn solder free of Pb without reduction in bonding strength | |
| JP2003332731A (ja) | Ｐｂフリー半田付け物品 | |
| JP2012140678A (ja) | 曲げ加工部のウィスカ発生を防止するめっき被膜部材、これを用いた電気電子部品、並びにめっき被膜部材の製造方法とめっき皮膜部材のウィスカ発生防止方法 | |
| JP2013012739A (ja) | 電気接続端子構造体及びその製造方法 | |
| JPH11350190A (ja) | 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品 | |
| JPH11343594A (ja) | 電気・電子部品用材料とその製造方法、それを用いた電気・電子部品 | |
| JP4409356B2 (ja) | ヒートシンク用の表面処理Ａｌ板の製造方法 | |
| KR102579479B1 (ko) | 접속핀 | |
| JP2006083410A (ja) | 電子部品の製造方法 | |
| WO2001076335A1 (en) | Mounting structure of electronic device and method of mounting electronic device | |
| JP6543890B2 (ja) | 高温はんだ合金 | |
| JP4324032B2 (ja) | 部品実装部を有するフレキシブルプリント配線基板および電解めっき処理方法 | |
| JPH0529517A (ja) | 半導体装置用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110415 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110415 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20110415 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20110511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110815 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110928 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4873332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |