KR100708299B1 - 전자장치 제조용 다층금속 기판 - Google Patents

Abstract

본 발명은 구리계 합금 기저층 위에 주석 함유 합금으로 이루어진 하지 도금층을 형성하고 그 위에 팔라듐 함유 합금으로 이루어진 중간 도금층 및, 금으로 이루어진 외각 도금층을 형성하여 납땜 젖음성, 와이어본딩성 및 내부식성 등을 개선한 전자장치 제조용 다층금속 기판에 관한 것이다. 본 발명에서는 하지 도금층으로서 주석 합금을 사용함으로써 기저 금속인 구리의 확산을 방지함과 동시에 제조된 반도체칩 패키지를 인쇄회로기판에 실장시 용접성을 개선하며 주석 합금의 특성상 자성을 띠지 않으므로 RF(Radio Frequency)의 영향을 받지 않는 이점이 있고, 또한, 종래의 니켈층과 비교하여 내식성이 탁월하며 최근 문제로 되고 있는 Ni 알레르기와 관련하여 Ni의 사용을 배제함으로써 문제를 해소함에 기여할 수 있다.

다층, 하지 도금층, 주석-구리 합금, 기판, 반도체

Description

전자장치 제조용 다층금속 기판{Multi-layer Metallic Substrate for fabricating Electronic Device}

도 1은 종래 사용되는 기판의 사용예를 도시한 도면,

도 2는 도 1 도시 기판의 종래 사용되는 일예로서의 구조를 도시한 단면도,

도 3은 본 발명에 따른 반도체 장치 제조용 기판의 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

1, 11:기저 금속층 2, 12:하지 도금층

3, 13:중간 도금층 4, 14:외각 도금층

본 발명은 전자장치 제조용 기판에 관한 것으로서, 특히 구리계 합금 기저층 위에 주석 함유 합금으로 이루어진 하지 도금층을 형성하고 그 위에 팔라듐 함유 합금으로 이루어진 중간 도금층 및, 금으로 이루어진 외각 도금층을 형성하여 납땜 젖음성, 와이어본딩성 및 내부식성 등을 개선한 전자장치 제조용 다층금속 기판에 관한 것이다.

잘 알려져 있는 바와 같이, 전자장치 제조용 기판이라함은 반도체칩과 인쇄회로기판과 같은 전기, 전자장치를 전기적으로 연결해주는 매개수단이다. 즉, 일예로서 반도체장치에 사용되는 기판인 리드프레임(leadframe)은 반도체칩(chip)과함께 반도체 패키지(package)를 구성하는 핵심 구성요소의 하나로서 반도체 패키지의 내부와 외부를 연결해주는 도선(lead)의 역할과 반도체칩을 지지해주는 지지구조물(frame)의 역할을 한다.

이러한 반도체의 리드프레임은 도 1 도시와 같이, 기본적으로 반도체 기억소자인 칩을 탑재하여 정적인 상태로 유지하여 주는 다이패드부(34)와 와이어본딩에 의하여 칩과 연결되는 인너 리드부(31) 및 외부 회로와 연결하기 위한 아우터 리드부(32)를 구비하여 이루어지는 데, 와이어본딩된 칩과 와이어본딩된 인너 리드부가 수지 보호막인 에폭시 몰딩 컴파운드(EMC:Epoxy Molding Compound)에 의해 밀봉되어 반도체 패키지를 구성한다. 이러한 구조를 갖는 반도체의 리드프레임 본체(30)는 통상 스탬핑 공정(stamping process) 혹은 에칭 공정(etching process)을 통해 제조된다.

그런데 상기 구조의 반도체 패키지 조립 공정에서는 반도체칩과 리드프레임의 인너 리드부와의 와이어본딩성과 다이 패드부의 밀착성을 양호하게 유지하기 위하여 패드부와 인너 리드부에 금속 소재를 도금함이 일반적이며, 또한 몰딩후 기판 실장을 위한 납땜성을 향상시키기 위하여 아우터 리드부의 소정 개소에 Sn-Pb 솔더 도금을 수행한다.

그러나 상기 솔더 도금 과정에 있어서 도금액이 인너 리드부 영역까지 침투 하는 경우가 일반적이므로 이를 제거하기 위하여 추가 공정을 반드시 거쳐야 하는 문제가 존재하였다.

이러한 문제점을 해결하기 위하여 제안된 것이 선도금 리드프레임(pre-plated frame) 방식인 데, 반도체 패키지 조립 전에 반도체 기판에 납땜 젖음성(solder-wettability)이 우수한 소재를 미리 도금하여 도금층을 형성하는 것이다.

이와 같은 반도체 기판에 도금층을 형성하는 방식에서는 반도체 장치 제조용 기판으로 구리 함유 합금, 또는 니켈 함유 합금을 사용하며 표면의 산화를 방지하고 전기, 전자장치와의 납땜성을 개선하기 위하여 기판 표면에 다양한 도금층을 형성하여 사용하여 왔다.

종래의 이러한 목적을 달성하기 위한 방법으로서 구리계 기판의 표면상에 주석(Sn)/납(Pb) 합금을 도금하여 사용하였으나 납의 환경비친화적인 물질로 사용이 규제됨에 따라 이를 대체하기 위한 여러 방법이 제안되었다.

이러한 종래기술의 예로서 일본 특허공개 평4-115558이 있는 데, 도 2 도시와 같이 일본 특허공개 평4-115558에서는 구리 함유 합금 으로 된 기저 금속층(11) 위에 니켈 함유 합금으로 된 하지 도금층(12)을 형성후에 그 위에 팔라듐 함유 합금층(13)을 중간 도금층으로 형성하며, 맨 위에 금 도금층(14)을 형성한 구조이다.

그러나 이러한 종래기술에 개시된 방안에서는 팔라듐의 특성상 반도체칩과의 접합성 및 와이어본딩성은 우수하나 고온의 반도체 조립공정중에서 팔라듐이 산화되어 도금층이 따딱해지고 융점이 높아져서 납땜성이 저하하는 문제가 존재하였다.

본 발명은 상기와 같은 종래기술의 문제점을 해소하기 위하여 이루어진 것으로서, 구리계 기판의 산화를 방지하고 와이어본딩 공정시의 본딩 결합력을 증가시키며 몰딩 화합물과의 결합력을 강화하여 반도체칩 패키지의 신뢰성을 향상시킬 수 있는 전자장치 제조용 다층금속 기판을 제공함에 그 목적이 있다.

이를 위해 본 발명에서는 구리 함유 합금으로 이루어진 기저 금속층;

상기 기저 금속층의 적어도 일측면에 형성되는 주석 합금으로 이루어진 하지 도금층;

상기 하지 도금층 위에 형성되는 팔라듐 함유 합금으로 이루어진 중간 도금층; 및,

상기 중간 도금층 위에 형성되는 금으로 이루어진 최외각 도금층을 포함하는 것을 특징으로 하는 전자장치 제조용 다층금속 기판을 제공함으로서 기술적 과제를 달성한다.

본 발명의 상기 목적, 및 다른 목적들과 이점, 그리고 본 발명의 효과는 양호한 실시예와 관련하여 이루어지는 이하의 본 발명의 상세한 설명을 통하여 명확해질 것이다.

이하에서는 양호한 실시예와 관련하여 본 발명을 상세하게 설명한다.

본 발명의 반도체 제조용 기판은, 도 3 도시와 같이 구리 함유 합금으로 이 루어진 기저 금속층(1); 상기 기저 금속층의 적어도 일측면에 형성되는 주석 합금으로 이루어진 하지 도금층(2); 상기 하지 도금층 위에 형성되는 팔라듐 함유 합금으로 이루어진 중간 도금층(3); 및, 상기 중간 도금층 위에 형성되는 금으로 이루어진 최외각 도금층(4)을 포함하는 것을 특징으로 하는 구성이다.

본 발명은 기저 금속인 구리의 확산을 방지함과 동시에 제조된 반도체칩 패키지를 인쇄회로기판에 실장시 용접성을 개선하며 주석 합금의 특성상 자성을 띠지 않으므로 RF(Radio Frequency)의 영향을 받지 않는 이점이 있고, 또한 종래의 니켈층과 비교하여 내식성이 탁월하며 최근 문제로 되고 있는 Ni 알레르기와 관련하여 Ni의 사용을 배제함으로써 문제를 해소함에 기여할 수 있는 주석 합금층으로 하지금속층(2)을 구성함에 특징이 있다.

본 발명에서 상기 주석함유 합금으로 이루어진 하지 도금층(2)은 두께가 10~100μ"임이 바람직하며, 팔라듐 함유 합금으로 이루어진 중간 도금층(3)은 1~4μ"이며, 상기 중간 도금층 위에 형성된 금 도금층(4)은 두께 0.5~4μ"이다.

상기 본 발명에서 구리 함유 기저 합금은 구리만으로도 이루어진 경우를 포함하며, 팔라듐 함유 합금의 경우도 동일하게 팔라듐만으로 이루어진 경우를 포함한다.

본 발명에서 도금의 방법으로는 전해도금 또는 무전해도금 방법을 사용할 수가 있다. 보편적으로 균일한 도금층을 얻기 위한 목적에서 무전해도금 방법을 사용하기도 하나, 본 발명에서는 전해도금 방법 또는 무전해 도금방법을 모두 채택을 할 수가 있음은 물론이다.

한편, 본 발명에서 상기 하지 도금층을 구성하는 주석 합금층은 주석과, Cu, Ag, Bi, Sb, Fe으로 이루어진 그룹에서 선택된 일종의 금속으로 이루어진 이원합금으로 구성될 수 있다.

또한, 본 발명에서 상기 주석 합금층은, Sn 및 Cu와, Sb, Ti, Se, Au, Pd, Zn로 이루어진 그룹에서 선택된 하나의 금속으로 이루어진 3원합금일 수 있다.

더우기, 본 발명에서 상기 주석 합금층은 20중량% ~ 80중량%의 Sn과 80중량%~20중량%의 Cu로 구성됨이 바람직하며, 각각 50중량%로 구성됨이 가장 바람직하다. 상기 주석 합금층에서 주석의 함량이 20중량% 보다 작으면 내부식성, 내크랙성이 저하하며, 80중량% 보다 많으면 와이어본딩성이 불량하므로 상기 범위 조성으로 한다.

이를 보다 상세하게 설명하면, 반도체장치 제조용 리드프레임과 같은 기판의 기지 금속인 구리함유 합금으로 이루어진 기저 금속층(1) 위에 하지 도금층(2)으로서 주석 합금층이 도금되는 데, 이는 납땜시 납땜 성분과 융착되어 피납땜체를 지지하고 상부 도금층과 기저 금속과의 접착성을 높이면서 상부 도금층의 평활성을 유지하도록 작용하는 바, 기저 금속인 구리의 확산을 방지함과 동시에 제조된 반도체칩 패키지를 인쇄회로기판에 실장시 용접성을 개선하며 주석 합금의 특성상 자성을 띠지 않으므로 RF(Radio Frequency)의 영향을 받지 않는 이점이 있다.

또한 종래의 니켈층과 비교하여 내식성이 탁월하며 최근 문제로 되고 있는 Ni 알레르기와 관련하여 Ni의 사용을 배제함으로써 문제를 해소함에 기여할 수 있다. 이러한 하지 금속층(2)으로서의 주석 함유 합금층은 10~100μ" 두께로 형성하 는 데, 10μ" 아래에서는 하지 금속층으로서의 역할을 수행하기어려우며 100μ" 보다 두꺼우면 조립 공정에 따른 포밍(forming) 작업시 크랙이 발생할 수 있다.

본 발명에서 상기 하지 도금층(2) 위에 형성되는 팔라듐 함유 합금으로 이루어진 중간 도금층(3)은 화학적으로 안정하고 납땜성 및 와이어본딩성이 양호하고 조직이 치밀하고 마이그레이션(migration) 현상이 없어 양호하게 선택되는 데, 이러한 중간 도금층(3)은 하지 금속층(2) 및 외각 금속층(4)과의 접착성이 양호하여 도금이 용이하고 열적 환경에서 기저 금속과 하지 금속층으로의 확산 및 산화를 방지하고 외각 도금층의 고유의 품질 특성을 유지하도록 보조하는 역할을 수행한다. 이를 위한 적절한 두께로서 1~4μ"(0.025~0.1㎛) 두께로 도금을 형성하는 데, 1μ" 보다 작으면 하지 도금층을 충분히 덮지 못하여 중간 도금층의 역할을 제대로 수행하지 못하며 4μ" 보다 두꺼우면 두께가 두꺼워지는 만큼 품질 개선 효과가 미미하면서 제품 가격만 상승하며 납땜 젖음성이 저하한다.

한편, 최외각 도금층(4)을 구성하는 금 도금층은 팔라듐(Pd) 함유 합금으로 이루어진 중간 도금층(3)의 보호층으로서 작용하며 중간 도금층(3)의 산화에 의한 열화를 방지할 수 있어서, 양 도금층의 본래적인 납땜성을 유지할 수 있으며, 이로써 납땜 젖음시간을 단축할 수 있어서 작업성의 향상을 기대할 수 있다. 상기 중간 도금층 위에 형성된 금 도금층(4)은 두께 0.5~44μ"(0.0125~0.1㎛)이다. 이러한 두께 범위로 형성됨으로써 적절한 내부식성, 와이어본딩성, 몰드 접착성 및 납땜성을 양호하게 유지할 수 있다.

이하에서는 양호한 실시예와 관련하여 본 발명을 더욱 구체적으로 설명한다.

실시예 1~ 5

하기 표 1은 본 발명의 실시예 1~5를 나타낸 것이나, 이는 본 발명을 한정하기 위함이 아니다. 본 실시예에서는 각 도금층의 가장 바람직한 합금층의 조성을 도출하기 위하여 조건을 상이하게 하여 실험을 실시하였다. 물성을 평가하기 위한 실험의 구체적인 방법을 설명하면 다음과 같다. 즉, 금(Au) 와이어본딩 시험은 시료를 와이어 본딩 장비를 이용하여 와이어본딩후에 본딩풀시험기(Bonding Pull Tester)를 이용하여 실험을 실행하였다.

납땜성은 시료를 175℃에서 7시간 30분간 열처리후 95℃ 온도 및 상대습도 95%의 조건에서 8시간 동안 강제노화시킨다. 이후에 MIL-STD-883D 방법을 따라 용접성을 시험하였다.

한편, 몰딩 화합물과의 접착성은 시료를 170℃의 몰딩온도에서 90초간 몰딩 작업을 시행한 후에 175℃에서 6시간 동안 열처리후 에폭시 몰딩 화합물과 반도체장치 제조용 기판과의 접착성 실험을 MRT(Moisture Ressssistance Test)에 의하여 실행후 SAT(Scanning Acoustic Tomograph) 검사를 실행하였다.

그리고 내부식성 시험은 KS M 8012 중성 염수분무시험법에 의하여 시험을 실행하였는 데, 염화나트륨의 농도는 40g/ℓ이며, 압축공기 압력은 1.2㎏/㎠, 분무량은 1.51㎖/80㎤/h, 공기 포화기 온도는 47℃, 염수탱크 온도는 35℃, 시험조 온도는 35℃이었다. 내크랙성은 열충격후의 크랙 발생 여부로서 측정하는 바, 시료를 121℃ 2atm의 100% RH 조건에서 가열사이클(-65℃에서 150℃)을 1000회 이상 처리후 크랙 발생 여부를 평가하였다.

구 분		실시예1	실시예2	실시예3	실시예4	실시예5	비고
도금층	외각도금층	Au(1μ")	Au(1μ")	Au(1μ")	Au(1μ")	Au(1μ")	기판 기저금속:Cu
	중간도금층	Pd(4μ")	Pd(4μ")	Pd(4μ")	Pd(4μ")	Pd(4μ")
	하지도금층 (중량%)	Sn(20)- Cu(80) (25μ")	Sn(40)- Cu(60) (25μ")	Sn(50)- Cu(50) (25μ")	Sn(60)- Cu(40) (25μ")	Sn(80)- Cu(20) (25μ")
와이어본딩성		○	⊙	⊙	○	△
납땜성		○	○	⊙	⊙	⊙
몰딩 결합력		⊙	⊙	⊙	⊙	⊙
내부식성		○	○	⊙	⊙	⊙
내크랙성		○	○	⊙	⊙	⊙

⊙ : 우수 ○ : 양호 △ : 보통 × : 불량

비교예 1~5

한편 비교를 위하여 통상의 방법에 따라 종래 구조의 반도체장치 제조용 기판을 제조하여 실시예와 같은 방법으로 각각의 물성을 평가하고 그 결과를 하기 표 2에 나타내었다.

구 분		비교예1	비교예2	비교예3	비교예4	비교예5	비고
도금층	외각도금층	-	-	-	-	Au(1μ")	기판 기저금속:Cu
	중간도금층 (중량%)	Ag(4μ")	Pd(4μ")	Pd(20)-Ag (80)합금 (4μ")	Pd(4μ")	Pd(4μ")
	하지도금층	Ni(25μ")	Ni(25μ")	Ni(25μ")	Sn-Cu합금 (25μ")	Ni(25μ")
와이어본딩성		△	0	0	0	⊙
납땜성		△	○	0	⊙	⊙
몰딩 결합력		△	⊙	⊙	⊙	⊙
내부식성		△	⊙	⊙	⊙	⊙
내크랙성		0	⊙	⊙	⊙	⊙

⊙ : 우수 ○ : 양호 △ : 보통 × : 불량

상기 표 1을 참조하여 본 발명 실시예들과 비교예들을 검토하면 본 실시예들은 모든 조건에서 몰딩결합성이 우수하였다. 그러나 주석합금으로 구성된 하지 도금층(2)의 조성 비율에 따라 본딩성과 납땜성, 그리고 내부식성 내지 내크랙성은 변화됨을 알 수 있는 바, Sn-Cu 합금에서 성분 비율은 중요한 변수로 작용하여 적정수준(실시예3; 주석 50중량%-구리50중량%) 보다 주석의 비율이 증가할수록(실시예4, 5) 내부식성과 내크랙성은 향상되고 상대적으로 Sn의 비율이 작을수록(실시예 1, 2) 내부식성과 내크랙성은 저하하였다. 그러나 Sn의 비율이 적정수준 보다 높아질수록 납땜성은 향상되나 본딩성은 저하하였다. 이는 주석의 특성상 경도(Hardness)의 영향에서 발생하는 것으로 공정시 중요한 변수로 작용함을 알 수 있다.

한편, 표 2를 참고하면, 니켈 또는 니켈합금으로 구성된 하지 도금층 상부에 은 도금층을 형성한 비교예 1이나 팔라듐 도금층을 형성한 비교예 2의 경우 본딩성과 납땜성에서 탁월한 결과를 얻지 못하였다. 그리고 팔라듐-은 합금층을 최외각층으로 하는 비교예 3의 경우 몰딩 결합성, 내부식성 및 내크랙성에서 양ㅎ한 결과를 얻을 수 있으나 본딩성과 납땜성에서는 본 실시예의 탁월한 수준에 미치지 못하였다. 니켈층 대신 Sn-Cu 합금을 하지 도금층으로 구성하고 그 위에 Pd 도금층을 형성한 비교예 4의 경우 납땜성, 몰딩 결합성, 내부식성 및 내크랙성에서 모두 우수한 결과를 얻었으나 본딩성은 저하함을 알 수 있다. 비교예 5의 경우 상기와 같은 본딩성을 해소하여 탁월한 본딩성을 얻을 수 있으나 하지 도금층으로서 니켈층을 사용하는 경우 앞서 언급한 니켈층의 문제점인 RF의 영향을 받는 점, Sn-Cu합금층에 비해 상대적으로 약한 내식성, 니켈 알레르기에 기인한 인체 유해성, 폐수처리의 상대적인 곤란성, 주석 합금에 비하여 높은 비용의 문제로 인하여 바람직하지 않다.

본 발명이 이상의 양호한 실시예에서는 반도체장치 제조용 기판인 리드프레임을 예로 하는 실시예와 관련하여 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, COF(Chip on Film), PCB, 커넥터(Connector)와 같은 전자장치에 사용하는 기판에도 동일한 방식으로 적용할 수 있음은 물론이다.

상기 설명한 바와 같이, 본 발명의 전자장치 제조용 기판에 의하면, 하지 도금층으로서 주석 합금을 사용함으로써 기저 금속인 구리의 확산을 방지함과 동시에 제조된 반도체칩 패키지를 인쇄회로기판에 실장시 용접성을 개선하며 주석 합금의 특성상 자성을 띠지 않으므로 RF(Radio Frequency)의 영향을 받지 않는 이점이 있다.

또한, 종래의 니켈층과 비교하여 내식성이 탁월하며 최근 문제로 되고 있는 Ni 알레르기와 관련하여 Ni의 사용을 배제함으로써 문제를 해소함에 기여할 수 있다.

더우기, Sn 합금을 하지 도금층에 사용함으로써 Ni 합금을 사용하는 경우 보다 폐수 처리가 용이하므로 친환경적인 반도체 패키지를 제공할 수 있으며, Ni 금 속 가격에 비교하여 대단히 저렴한 Sn-Cu 합금을 사용함으로써 제조비용의 절감 효과를 도모할 수 있다.

본 발명에 의하면 상기와 같은 효과 외에 금 도금층이 팔라듐 중간층의 보호층으로서 작용하므로 팔라듐 중간층이 산화에 의하여 열화되는 것을 방지하고 이로써 양 도금층의 본래적인 납땜성을 양호하게 유지하며, 납땜 젖음시간을 단축하여 작업 시간이 향상되는 효과를 얻을 수 있다.

Claims (6)

1. 구리 합금으로 이루어진 기저 금속층(1);

   상기 기저 금속층의 적어도 일측면에 형성되고, 주석 합금으로 이루어진 하지 도금층(2);

   상기 하지 도금층(2) 위에 형성되고, 팔라듐 함유 합금으로 이루어진 중간 도금층(3); 및,

   상기 중간 도금층(3) 위에 형성되고, 금으로 이루어진 외각 도금층(4)을 포함하는 것을 특징으로 하는 전자장치 제조용 다층금속 기판.
2. 제 1항에 있어서, 상기 주석 합금층은 20~80중량% Sn과 80~20중량%의 Cu로 구성되는 것을 특징으로 하는 전자장치 제조용 다층금속 기판.
3. 제 1항 또는 제 2항에 있어서, 상기 주석 합금층은 두께가 10~100㎛ 인 것을 특징으로 하는 전자장치 제조용 다층금속 기판.
4. 제 1항에 있어서, 상기 주석합금층은 주석과, Cu, Ag, Bi, Sb, Fe으로 이루어진 그룹에서 선택된 일종의 금속으로 이루어진 이원합금인 것을 특징으로 하는 전자장치 제조용 다층금속 기판.
5. 제 1항에 있어서, 상기 주석합금층은, Sn-Cu 및, Sb, Ti, Se, Au, Pd, Zn로 이루어진 그룹에서 선택된 하나의 금속으로 이루어진 3원합금인 것을 특징으로 하는 전자장치 제조용 다층금속 기판.
6. 제 1항 또는 제 2항에 있어서, 반도체 제조용 리드프레임, COF, PCB 또는 커넥터에 사용되는 것을 특징으로 하는 전자장치 제조용 다층금속 기판.

Images