KR20110044793A - Ｓｎ-필름 내의 휘스커의 완화 - Google Patents

Ｓｎ-필름 내의 휘스커의 완화 Download PDF

Info

Publication number
KR20110044793A
KR20110044793A KR1020117006285A KR20117006285A KR20110044793A KR 20110044793 A KR20110044793 A KR 20110044793A KR 1020117006285 A KR1020117006285 A KR 1020117006285A KR 20117006285 A KR20117006285 A KR 20117006285A KR 20110044793 A KR20110044793 A KR 20110044793A
Authority
KR
South Korea
Prior art keywords
dopant
tin
concentration
electronic device
creep
Prior art date
Application number
KR1020117006285A
Other languages
English (en)
Inventor
존 더블류. 오센바흐
Original Assignee
에이저 시스템즈 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이저 시스템즈 인크 filed Critical 에이저 시스템즈 인크
Publication of KR20110044793A publication Critical patent/KR20110044793A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C10/00—Solid state diffusion of only metal elements or silicon into metallic material surfaces
    • C23C10/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C10/00—Solid state diffusion of only metal elements or silicon into metallic material surfaces
    • C23C10/04—Diffusion into selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

전자 디바이스는 표면을 갖는 금속 전도성 리드를 포함한다. 표면 상의 사전-땜납 코팅은 본질적으로 Al 또는 희토류 원소로부터 선택된 하나 이상의 도펀트 및 주석으로 이루어진다.

Description

Ｓｎ-필름 내의 휘스커의 완화{MITIGATION OF WHISKERS IN SN-FILMS}
본 발명은 Sn(주석) 필름을 포함하는 전자 패키지에 관한 것으로서, 더 구체적으로는 Sn 필름 내의 휘스커(whisker) 형성의 억제에 관한 것이다.
Sn(주석) 필름 내의 "휘스커"의 형성은 상당한 관심이 있는 연구의 주제이다. 다수의 전자 디바이스는 10년 이상의 예상 작동 수명을 갖는다. 또한 휘스커는 수개월 이하의 기간에 형성될 수 있다. 몇몇 휘스커는 수 밀리미터의 길이에 도달하는 것으로 관찰되어 왔다. 이들과 같은 휘스커는 바람직하지 않는 전도성 경로(또는 단락)를 형성하거나 디스크 드라이브와 같은 입자 민감성 디바이스에 기계적 손상을 유발하는 가능성에 기인하여 전자 시스템에 상당한 신뢰성 위험을 제시한다.
Sn과 납(Pb)을 합금하는 것은 Sn 휘스커의 형성을 감소시키는 것이 오랫동안 알려져 왔다. 그러나, Pb의 생태학적 악영향에 대한 환경적인 문제점이 전자 기기에 Pb의 사용을 명시적으로 규제하는 법령화를 세계의 다양한 지역에서 초래하였다. 예를 들어, 2003년에 유럽 연합에 의해 채택되어 2006년에 시행되고 있는 유해 물질 규제(RoHS) 지침은 임의의 균질 성분의 납의 농도를 0.1%(1000 ppm) 이하로 규제하고 있다. 허용된 Pb의 농도는 일반적으로 이러한 휘스커가 허용 불가능한 신뢰성 위험을 제시하는 모든 경우에 Sn 휘스커의 형성을 억제하기에는 너무 낮다.
Sn 휘스커의 형성은 여전히 불충분하게 이해되고 있다. 현재의 이론은 환경적으로 양호하고 저비용인 Pb-도핑에 대한 허용 가능한 대안을 제공하는데 불충분한 길잡이를 제공하고 있다.
종래 기술의 전술된 결점을 처리하기 위해, 전자 디바이스의 일 실시예가 제시된다. 전자 디바이스는 표면을 갖는 금속 전도성 리드를 포함한다. 사전-땜납 코팅이 표면 상에 있고, 본질적으로 Al 또는 희토류 원소로부터 선택된 하나 이상의 도펀트 및 주석으로 이루어진다.
다른 실시예는 전기 리드 상에 사전-땜납 코팅을 형성하는 방법이다. 방법은 표면을 갖는 금속 전도성 리드를 제공하는 단계를 포함한다. 주석층은 표면 상에 형성된다. 주석층은 결정입계 영역에 의해 분리된 결정립을 포함한다. 주석층은 하나 이상의 도펀트가 평균보다 결정입계 영역에서 실질적으로 큰 농도를 갖게 하는 Al 또는 희토류 원소로부터 선택된 하나 이상의 도펀트의 평균 농도를 갖고 도핑된다.
상기에는 당 기술 분야의 숙련자들이 이어지는 본 발명의 상세한 설명을 더 양호하게 이해할 수 있도록 본 발명의 특징을 약술하였다. 본 발명의 청구범위의 요지를 형성하는 본 발명의 추가의 특징이 이하에 설명될 것이다. 당 기술 분야의 숙련자들은 이들이 본 발명의 동일한 목적을 수행하기 위해 다른 구조를 설계하거나 수정하기 위한 기초로서 개시된 개념 및 특정 실시예를 즉시 사용할 수 있다는 것을 이해할 수 있을 것이다. 당 기술 분야의 숙련자들은 또한 이러한 등가의 구조가 본 발명의 사상 및 범주로부터 벗어나지 않는다는 것을 이해할 수 있을 것이다.
본 발명의 더 완전한 이해를 위해, 이제 첨부 도면과 함께 취한 이하의 설명을 참조한다.
도 1은 본 발명에 따라 형성된 다양한 예시적인 전자 디바이스를 도시하는 도면.
도 2는 기판 상의 주석 필름을 도시하는 도면.
도 3은 주석 필름 상의 휘스커를 도시하는 도면.
도 4a 및 도 4b는 결정립 및 결정입계의 양태를 도시하는 도면.
도 5는 순수 주석 필름, Cu 도핑된 주석 필름 및 Pb 도핑된 주석 필름의 크리프(creep) 특징을 도시하는 도면.
도 6은 전자 디바이스의 제조 방법을 도시하는 도면.
도 7a 및 도 7b는 전자 디바이스의 제조 방법의 일 예를 도시하는 도면.
주석 필름 내의 납의 농도를 감소시키기 위한 최근의 노력은 거의 오로지 주석 필름의 순도를 향상시키는 것에만 초점을 맞춰왔다. 예를 들어, 전해 도금 프로세스는 격자 확산 메커니즘을 피닝(pinning)할 수 있는 함유물을 유도할 수 있는 유기 화합물의 농도를 감소시키도록 정렬되어 있다. 이하에 더 설명되는 바와 같이, 이러한 피닝은 휘스커 성장을 생성하는 원기 왕성하게 적당한 이완 추진 확산 메커니즘을 생성할 수 있는 것으로 고려된다.
휘스커 성장은 주석 필름 내의 응력 이완에 의해 추진되고 결정입계 피닝이 민감한 시스템 내의 긴 범위의 결정입계 확산에 의해 가능하게 된 크리프의 형태인 것으로 이해될 수 있는 것이 현재 인식된다. 이 인식은 휘스커를 발달시키는 주석 필름의 경향을 상당히 감소시키는 것으로 예측되는 도펀트의 종류 및 개별 도펀트를 식별하는 것을 가능하게 한다. 이러한 도펀트의 첨가는 결정입계 피닝을 감소시켜, 이에 의해 확산 경로가 휘스커 형성에 기여하지 않는 확산 경로에 의해 응력 이완을 초래하는 것을 가능하게 하는 것으로 고려된다. 이러한 도펀트를 사용하는 본 명세서에 제시된 실시예는 예를 들어, 제 2 단계 피닝과 같은 확산 피닝 메커니즘을 감소시키기 위해 주석 필름의 순도를 증가시키는 지식에 반하는 것이다.
도 1을 먼저 참조하면, 본 발명의 예시적인 전자 디바이스(100)의 부분의 사시도가 도시되어 있다. 전자 디바이스(100)는 그 상부에 형성된 주석층을 가질 수 있는 구성 요소가 형성되거나 부착되어 있는 기판(105)을 포함한다. 기판(105)은 그 상부에 장착된 디바이스 패키지(110)를 갖는다. 특정 실시예에서, 디바이스 패키지(110)는 리드 프레임으로부터 형성된다. 리드 프레임은 칩 실장 영역, 지지 구조체 및 지지 구조체로부터 레이저 절단되어 패키지 리드를 형성하도록 만곡되는 리드를 포함할 수 있는 금속 구조체이다. 리드 프레임은 패키징 프로세스에서 그 상부에 배치된 다수의 집적 회로의 패키징을 용이하게 하는데 사용될 수 있다. 리드 프레임으로부터 형성된 패키지의 비한정적인 예는 플라스틱 이중 인라인 집적 회로 패키지(PDIP), 소형 아웃라인 집적 회로(SOIC), 쿼드 플랫 패키지(QFP), 얇은 QFP(TQFP), 소형 수축 아웃라인 플라스틱 패키지(SSOP), 얇은 SSOP(TSSOP), 얇은 매우 소형 아웃라인 패키지(TVSOP) 또는 다른 리드 수납 패키지를 포함한다. 디바이스 패키지(110)는 예를 들어 분위기 습기에 대한 RF 차폐 또는 밀봉 배리어를 제공하기 위한 금속 구성 요소를 포함할 수 있다.
디바이스 패키지(110)는 하나 이상의 리드(120)를 포함한다. 구성 요소 리드(120)는 임의의 통상적인 또는 비통상적인 금속 전도체일 수 있다. 구성 요소 리드(120)는 인쇄 회로 상호 접속부(130)에 접속될 수 있다. 접속은 땜납(135)을 포함할 수 있다. 상호 접속부(130)는 카드 에지 커넥터(140), 커넥터 핀(150) 또는 관통 구멍 비아(via)(160)에 차례로 안내될 수 있다. 커넥터 소켓(미도시)은 카드 에지 커넥터(140) 또는 커넥터 핀(150)에 접속될 수 있다. 전자 디바이스(100)는 하나 이상의 디바이스 패키지의 온도 제어를 지원하기 위한 히트 싱크(170)를 포함할 수 있다. 금속 와이어 리드(185)를 갖는 하나 이상의 이산 디바이스(180)가 또한 기판(105)에 부착될 수 있다. 상기 금속 구성 요소들 중 임의의 하나, 뿐만 아니라 유사한 범주의 다른 금속 전도 리드가 본 명세서에 설명된 실시예와 함께 사용을 위해 고려된다.
도 2를 참조하면, 금속 기판(210)이 도시된다. 금속 기판(210)은 전술된 또는 유사한 범주의 금속 구성 요소 중 임의의 하나일 수 있다. 선택적 언더플레이트층(underplate layer)(220)이 금속 기판(210)과 도핑된 주석 필름(230) 사이에 배치된다. 도핑된 주석 필름(230)은 얇은 필름일 수 있는데, 즉 도핑된 주석 필름(230)은 약 50 ㎛ 미만, 더 바람직하게는 약 25 ㎛ 미만, 더욱 더 바람직하게는 약 12 ㎛ 미만인 두께를 갖는 것을 의미한다. 얇은 필름은 예를 들어 벌크 영역에 대한 표면 영역의 더 큰 자유 에너지에 기인하여 더 두꺼운 필름과는 상이하게 거동하는 것으로 예측된다. 이 점은 아래에 설명된다. 금속 기판(210)은 무휘스커 주석 마무리층이 요구되는 임의의 금속 재료일 수 있다. 몇몇 경우에, 기판은 전자 구성 요소 또는 구성 요소의 부분이다. 예는 회로 기판 상호 접속부(도금된 리드 및 관통 구멍을 포함함), 히트 싱크, 커넥터 핀, 크림프 접점, 디바이스 패키지 또는 패키지 리드를 포함한다. 몇몇 실시예에서, 금속 기판(210)은 구리 또는 구리/베릴륨 합금을 포함하지만, 본 발명은 이와 같이 한정되는 것은 아니다. 언더플레이트층(220)은 예를 들어 통상의 니켈, 은, 금 또는 다른 금속층일 수 있다. 언더플레이트층(220)은 몇몇 경우에 금속 기판(210)과 도핑된 주석 필름(230) 사이의 상호 확산(interdiffusion)을 감소시키는 것이 바람직할 수 있다.
도핑된 주석 필름(230)은 개념적으로는 벌크 및 표면 영역으로 분리될 수 있다. 벌크 영역은 주석 원자가 섭동 없이 예측될 수 있는 위치를 점유하는 도핑된 주석 필름(230)의 부분이다. 달리 말하면, 주석 원자는 방해받지 않은 격자의 결정 구조 및 원자 간격과 일치하는 방식으로 서로에 대해 위치된다. 표면 영역은 원자가 이들의 예측된 격자 위치로부터 방해되는 분위기와 도핑된 주석 필름(230) 사이의 계면 부근의 영역이다. 무질서(disorder)가 예를 들어 표면의 자유 에너지의 감소로부터 발생될 수 있다. 일반적으로, 표면 영역은 표면/분위기 계면 아래의 소수의(2 내지 3개) 단층에 한정된다. 방해된 격자에 기인하여, 표면 영역 내의 재료 특성은 벌크 내의 것들로부터 현저하게 다양할 수 있다.
주석층이 충분히 얇을 때, 표면 영역의 특성은 층의 특성에 상당한 효과를 가질 수 있다. 더욱이, 주석층의 두께가 입경의 정도 또는 그 미만일 때, 층 내의 대부분의 결정입계는 층의 표면을 교차하는 것으로 예측된다. 몇몇 경우에, 표면에서의 결정입계로의 접근은 필름에 도펀트를 도입하기 위한 유리한 경로를 제공한다. 그 미만에서 주석층이 이러한 이득을 제공하는 것으로 고려되는 두께는 약 50 ㎛이다. 이 범위를 초과하는 두께의 주석층의 도핑은 휘스커 성장을 완화할 수 있지만, 본 명세서에 설명된 실시예는 이 값 미만의 두께를 갖는 필름에서 특정 이득을 갖는 것으로 예측된다. 주석 필름 내의 결정입계의 비율은 일반적으로 필름 두께가 감소됨에 따라 증가하는 것으로 또한 고려된다. 몇몇 실시예에서, 도핑된 주석 필름(230)의 70% 초과의 결정입계는 표면을 교차한다. 그러나, 주석 필름이 너무 얇을 때, 공동 및 핀홀 결함의 위험이 너무 커지게 된다. 이 주석 필름 두께의 하한은 약 0.1 ㎛인 것으로 고려된다. 약 0.1 ㎛ 내지 약 50 ㎛ 범위의 두께를 갖는 필름은 본 명세서에서 "주석 얇은 필름"이라 칭한다.
도 3은 통상의 무연(lead-free) 주석 필름(310)을 도시한다. 주석 필름(310)은 결정입계(330a, 330b)를 갖는 결정립(320a, 320b, 320c)을 포함한다. 결정립(320a, 320b)은 응력 벡터(340a, 340b)에 의해 도시된 바와 같이 압축 응력 하에 있다. 압축 응력은 예를 들어 주석 필름(310)의 전체 자유 에너지를 감소시키기 위해 다양한 경로에 의해 주석 원자가 확산함에 따라 이완 후에 발생된 응력 또는 후증착 응력에 기인할 수 있다. 몇몇 경우에, 이완 프로세스는 결정입계(330a)와 같은 결정입계에서 기원할 수 있는 휘스커(350)의 형성에 의해 명시되는 크리프를 생성한다. 용어 휘스커는 본 명세서에 사용될 때 적어도 약 10 미크론의 장축 길이(360) 및 적어도 약 4:1의 형성의 기초에서 장축 길이(360) 대 폭(370)의 비를 갖는 주석 필름 상의 성장 형성을 칭한다.
결정립이 재료의 원자가 결정질 재료와 관련된 주기성을 나타내는 고체 재료의 영역인 것이 당 기술 분야의 숙련자들에 의해 이해될 수 있을 것이다. 특정 결정립은 통상적으로 결정질 특성을 나타내고 특정 결정 방위를 갖는 내부 영역을 가질 수 있다. 일반적으로, 필름의 결정립은 서로에 대해 임의로 배향된다. 결정립 사이의 계면은 결정입계라 칭하고, 결정 격자에 대한 원자의 비교적 열악한 질서화를 특징으로 한다. 결정입계는 통상적으로 공극(vacancy), 왜곡된 결합 길이 및 댕글링 결합(dangling bond)이 풍부하다. 더욱이, 불순물이 통상적으로 결정립의 핵형성 및 성장에 의해 결정입계에 집중된다. 불순물 원자 및 주 재료의 원자의 확산은 일반적으로 결정립의 내부(벌크)에서보다 결정입계를 따라 더 크다. 그러나, 몇몇 불순물은 결정입계를 따른 확산에 간섭할 수 있어, 그렇지 않으면 확산할 수 있는 원자를 "피닝"한다.
도 4a 및 도 4b는 결정입계의 성질을 더 상세히 도시하는 기능을 한다. 도 4a에서, 다수의 결정립은 이들이 예를 들어 주석 필름(310)의 표면 상에 하강하는 것으로 나타날 수 있는 것으로서 도시되어 있다. 통상적으로 결정립의 핵형성 및 성장의 프로세스가 고유하게 성질이 가변성이기 때문에 결정립은 통상적으로 불규칙한 형상이고 다양한 크기를 갖는다. 2개의 특정 결정립이 이론에 의한 제한 없이 설명을 위해 강조되어 있다. 결정립(410)은 예를 들어 수직 방향에서 [100] 결정 방위를 갖고, 결정립(420)은 결정립(410)의 것에 대해 45°회전된 [100] 결정 방위를 갖는다. 도 4b에서, 이들 결정립은 그 각각이 원자 격자의 간단한 도시를 갖고 도시되어 있다. 격자는 상이하게 배향되기 때문에, 이들은 일반적으로 정렬되지 않고 결정립(410, 420)이 만나게 된다. 질서화된 격자의 종결은 결정입계 영역(430) 내의 원자의 비교적 높은 자유 에너지 상태를 생성한다. 원자는 이들이 그렇지 않으면 로컬 시스템의 자유 에너지를 감소시키는 것으로 예측될 수 있는 격자 위치로부터 시프트될 수 있다. 따라서, 결정입계 영역(430) 내의 원자는 결정립 격자 내의 것들에 대해 상응하게 무질서화된다. 결정입계 영역의 크기는 약 1 내지 2 nm의 폭의 다수의 격자 상수일 수 있다. 더욱이, 주석 필름(310) 내의 몇몇 불순물은 성장하는 결정립으로부터 배제될 수 있어, 불순물이 결정입계 영역에 집중될 수 있게 한다. 따라서, 불순물 원자(440)는 주석 필름(310) 내의 불순물 원자의 평균 농도보다 결정입계 영역(430) 내에서 높은 농도를 갖는다.
도 3을 참조하면, 시간 경과에 따라, 주석 필름(310) 내의 응력은 통상적으로 크리프를 유도한다. 크리프는 본 명세서에 사용될 때, 시스템이 저에너지 상태의 경향이 있게 하도록 하는 응력 유도 고에너지 위치로부터 저에너지 위치로의 고상 이동을 칭한다. 이와 관련하여, 주석 필름(310)은 저에너지 상태를 찾는 시스템을 구성한다. 다양한 크리프 모델이 당 기술 분야의 숙련자들에게 알려져 있다.
일 양호하게 특징화된 메커니즘은 거듭제곱 법칙 크리프(power law creep)이다. 거듭제곱 법칙 크리프 모델은 전위(dislocation) 글라이드(glide) 및/또는 클라임(climb)에 기인하는 응력 이완과 관련된다. 예를 들어, 맥카베(McCabe) 및 파인(Fine)의 Met Mater Trans, 33A, 1531, 2002년을 참조하라. 이와 같이, 이는 결정립의 격자를 통한 주석 원자의 이동에 기인하는 크리프를 설명한다. 모델은 이하의 식에 의해 설명될 수 있고,
Figure pct00001
여기서,
Figure pct00002
는 s-1 단위의 유효 변형율이고,
A는 실험 재료 계수이고,
μ는 시간 의존성 전단 계수이고,
R은 가스 상수이고,
T는 절대 온도이고,
b는 버거스 벡터(Berger's vector)이고,
GS는 평균 입경이고,
p는 상수이고,
Ea는 유효 활성화 에너지이고,
σ는 인가된 응력이고,
n은 응력 지수이다.
뵈팅거(Boettinger) 등에 의해 최근에 제안된 모델은 투(Tu) 및 허친슨(Hutchinson)의 개별 작업에 의해 유도된 휘스커 성장률에 기초한다. 예를 들어, Acta Mater. 53, 5033, 2005년을 참조하라. 뵈팅거 모델은 투 및 허친슨의 기여의 인식에서 본 명세서에서 BHT 모델이라 칭한다. BHT 모델은 장범위 결정입계 확산 및 휘스커 성장을 통한 응력 이완과 관련된다. 모델은 이하의 식에 의해 설명되고,
Figure pct00003
여기서, Ω는 몰 체적이고,
δ는 유효 결정입계 폭이고,
Dgb는 결정입계 확산 계수이고,
GS는 평균 입경이고,
c는 장범위 확산 거리이고,
a는 휘스커의 반경이다.
거듭제곱 법칙 크리프 모델에서, 크리프는 n번째 멱(power)으로 상승된 σ에 비례하고, BHT 모델에서 크리프는 σ에 선형 비례한다.
일반적으로, 다결정질 금속 필름 내의 원자는 벌크(격자) 확산 및 결정입계 확산을 비한정적으로 포함하는 다수의 메커니즘에 의해 확산될 수 있다. 도핑된 주석 필름(230) 내의 압축 응력은 주석 원자의 확산을 위한 구동력을 제공한다. 각각의 확산 경로와 관련된 에너지에 의존하여, 주석 원자가 결정립(320a, 320b, 320c)의 격자를 통해 확산되거나 결정입계(330a, 330b)를 따라 확산하는 것이 원기 왕성하게 더 적당할 수 있다.
일반적으로, 결정입계 확산은 융점의 약 70% 미만의 임계 온도에서 격자 확산보다 원기 왕성하게 더 적당하다. 주석에 대해, 예를 들어 이 임계 온도는 약 80℃이다. 순수 주석 필름은 이 방식으로 거동하는 것으로 예측될 수 있다. 그러나, 다른 미도핑된 주석 필름은 통상적으로 측정이 산소를 배제하도록 고려되지 않으면 소량의 산소를 포함한다. 산소가 주석 필름 내의 불순물로서 존재할 때, 결정입계에서의 주석 원자는 결정입계(330a, 330b)에서 편석된 산소에 의해 효율적으로 피닝될 수 있다. 몇몇 경우에, 지배적인 확산 메커니즘은 주석 필름(310) 내의 응력에 따라 상이할 수 있다.
이 양태는 구리 기판 상의 다수의 16 ㎛ 주석 필름에 대해 공개된 문헌에 보고되어 있고 로그-로그 스케일로 플롯팅되어 있는 실험적인 크리프율을 포함하는 도 5에 의해 도시되어 있다. 예를 들어, 상기의 뵈팅거 문헌을 참조하라. 로그-로그 플롯으로 제시된 응력의 함수로서의 필름의 유효 변형율은 본 명세서에서 크리프 특징이라 칭한다. 크리프 특징(510)은 순수 필름에 대한 크리프율을 나타낸다. 크리프 특징(520)은 Cu-도핑된 필름에 대한 크리프율을 나타낸다. 크리프 특징(530)은 Pb-도핑된 주석 필름에 대한 크리프율을 나타낸다. 크리프 특징(540)은 16 ㎛ 주석 필름에 적절한 파라미터 값을 사용하여 수학식 2로부터 유도된 바와 같은 BHT(휘스커) 크리프율, BHT 모델을 나타낸다.
도 5의 다수의 특징은 주목할 가치가 있다. 첫째로, 각각의 크리프 특징(510, 520, 530)은 좌표축의 로그-로그 스케일 상의 직선 세그먼트에 의해 명시된 바와 같이 각각의 적어도 일부에 걸쳐 거듭제곱 법칙 거동을 나타낸다. 예를 들어, 순수 주석 크리프 특징(510)은 응력이 약 1E7 Pa을 초과할 때 n
Figure pct00004
6.6, 응력이 약 1E7 Pa 미만일 때 n
Figure pct00005
2.2를 갖는 거듭제곱 법칙을 나타낸다. Cu-도핑된 주석 크리프 특징(520)은 n>7을 갖는 거듭제곱 법칙 크리프를 나타낸다. Pb-도핑된 주석 크리프 특징(530)은 더 높은 응력에서 n
Figure pct00006
2.2 및 더 낮은 응력에서 n
Figure pct00007
2를 갖는 거듭제곱 법칙 크리프를 나타낸다. 특징의 거듭제곱 법칙 거동은 코블 크리프(Coble Creep)에 책임이 있는 것들과 같은 더 큰 유효 크리프율을 갖는 크리프 메커니즘이 피닝되는 것을 지시한다.
둘째로, Cu-도핑된 주석 크리프 특징(520)은 약 3E7 Pa에서 BHT 크리프 특징(540)을 교차한다. 외삽된 순수 주석 크리프 특징(510)은 약 2E5 Pa에서 BHT 크리프 특징(540)을 교차한다. 외삽된 Pb-도핑된 주석 크리프 특징(530)이 외삽된 BHT 크리프 특징(540)에 대략 평행하여, 이들 특징이 매우 낮은 응력값에서 교차하지 않거나 교차하게 된다.
셋째로, BHT 크리프 특징(540)은 응력 증가에 따라 로그함수적으로 증가한다(로그-로그 스케일에서 선형적으로). BHT 크리프 특징(540) 상의 더 높은 크리프율은 휘스커가 발달되기 전에 낮은 지연 시간(지연)과 관련된다.
Cu-도핑된 주석 필름의 휘스커 성장 특징은 약 3E7 Pa의 응력 및 약 6e-11 s-1의 유효 변형율에서 거듭제곱 법칙 크리프로부터 BHT 크리프로의 교차에 기인하는 것으로 이해된다. Cu-도핑된 주석 크리프 특징(520)이 BHT 특징(540) 아래로 강하될 때, 휘스커가 형성되는 것으로 예측된다. 교점에서의 변형율은 비교적 높기 때문에, 휘스커 성장 지연은 비교적 짧은 것으로 예측된다. 다른 한편으로, BHT 크리프 특징(540)은 Cu-도핑된 주석 크리프 특징(520)의 것보다 작은 약 2차의 크기의 변형율에서 외삽된 순수 주석 크리프 특징(510)을 교차한다. 재차, 휘스커가 형성되는 것으로 예측되지만, 지연은 순수 주석의 경우에서보다 큰 것으로 예측된다. 이 예측은 순수한 16 ㎛ 주석 필름의 경우에 관찰된 수개월의 지연과 정합되지만[크리프 특징(510)], Cu-도핑된 16 ㎛ 주석 필름에 대해 단지 며칠에 정합된다[크리프 특징(520)]. Pb-도핑된 16 ㎛ 주석 필름 내의 관찰된 휘스커 성장의 결여[크리프 특징(530)]는 관찰 기간에 걸쳐 필름 응력의 전체 범위에 걸쳐 거듭제곱 법칙 크리프(예를 들어,
Figure pct00008
3 차수의 크기의 큰 크리프율)의 지배에 부분적으로 기인하는 것으로 이해된다. 예를 들어 코블 크리프와 같은 결정입계 확산에 의존하는 것으로 고려되는 다른 이완 메커니즘의 비피닝이 또한 휘스커 성장의 감소에 역할을 하는 것으로 고려된다.
상기 관점에서, 도 5에 도시된 크리프 특징은 주석 필름 내의 휘스커 성장을 추진하는 동역학을 이해하기 위한 골격을 제공하는 것으로 현재 인식된다. 휘스커 형성을 억제하는 무연 도펀트의 일반적인 속성은 크리프 특징(510, 520, 530)의 거듭제곱 법칙 형태의 관계 및 BHT 크리프 특징(540)에 대한 이들의 관계로부터 부분적으로 결정될 수 있다. 예를 들어, 도펀트를 포함할 수 있는 주석 필름의 크리프 특징이 주어진 응력에서 BHT 크리프율보다 낮을 때, BHT 크리프 메커니즘은 필름의 크리프 거동을 지배하는 것으로 예측된다. 따라서, 이러한 경우에, 휘스커는 2개의 특징이 교차하는 유효 변형율에 관련된 지연 기간 후에 필름 내에 형성되는 것으로 예측된다. 역으로, 주석 필름의 크리프 특징이 주어진 응력에서 BHT 크리프율보다 클 때, 거듭제곱 법칙 크리프 메커니즘은 필름의 크리프 거동을 지배하는 것으로 예측된다. 이러한 경우에, 휘스커가 거의 또는 전혀 형성되지 않는 것으로 예측된다.
따라서, 도펀트를 억제하는 무연 휘스커의 일반적인 표준은 이하와 같다, 도펀트의 첨가가 1) 도핑된 주석 필름의 크리프 특징을 더 높은 변형율로 시프트하고, 2) 특정 유효 변형율에 대해 응력을 낮추고, 3) 응력 지수(n)의 값을 감소시켜 주석 필름의 응력 특징이 BHT 특징을 가로지르면 원하는 관찰 기간 동안 얻어질 수 없는 응력값에서 이와 같은 것이 수행되게 한다. 이들 표준에 일치하는 방식으로 크리프 특징을 시프트하는 원소는 층 도펀트의 종류 내에 포함된다. 이러한 도펀트는 실질적으로 주석 휘스커가 없는 주석 함유층을 생성하는 것으로 예측된다. 이러한 주석 함유층은 예를 들어 디바이스 패키지의 구성 요소 납 및 금속부에 대한 사전-땜납 코팅으로서 사용하기에 양호하게 적합하다. 주석 함유층은 또한 예를 들어 히트 싱크에 납땜되지 않을 수 있는 구성 요소 상의 마무리 코팅부로서 양호하게 적합된다.
본 명세서에 사용될 때, 실질적으로 주석이 없는 휘스커는, 표면이 표준 조건(25℃, 1기압, 약 60% RH 미만 및 약 20% O2/80% N2) 하에서 10년의 평균 기간 동안 주석층의 표면 상에 1 cm2당 약 10 ㎛보다 큰 길이를 갖는 약 하나 미만의 휘스커를 갖는 것을 의미한다. 도핑된 주석 필름의 10년 성능은 가속화 분위기 내의 가속화 모델에 의해 평가될 수 있다. 예를 들어, 그대로 재현된 것처럼 본 명세서에 포함되어 있는 "Sn-휘스커: 진실 및 통념(Sn-Whiskers: Truths and Myths)", 제이. 더블유. 오센바하(J. W. Osenbach), 제이. 엠. 델루카(J. M. DeLucca), 비. 디. 포테이거(B. D. Potteiger), 에이. 에이민(A. Amin) 및 에프. 에이. 바이오치(F. A. Baiocchi)의 J. Materials Science: Materials in Electronics, vol. 18, 2007년 pp. 283-305. 본 발명의 설명을 위해, 표준 조건 하에서의 도핑된 주석 필름의 10년 성능은 60℃ 및 85 %RH에서 대략 3200 내지 4000 시간 동안의 필름의 성능에 의해 판정된다.
이론에 의한 제한 없이, 주석을 갖는 몇몇 금속간 화합물을 형성하는 주석 필름으로의 도펀트의 첨가는 거듭제곱 법칙 확산 메커니즘을 피닝하는 석출물을 생성하여, 거듭제곱 법칙 특징을 더 높은 응력 및 더 높은 응력 지수로 시프트하는 것으로 예측된다. 예를 들어, 주석은 예를 들어 구리, 금 및 철을 포함하는 다수의 금속 원소를 갖는 화학 화합물을 형성하는 것으로 알려져 있다. 구리에 대해, 주석 및 구리는 예를 들어 Cu6Sn5, Cu3Sn 및 Cu31Sn8을 포함하는 다수의 금속간 화합물을 형성하고, Cu-도핑된 16 ㎛ 필름의 Cu-도핑된 크리프 특징(520)은 크리프 특징(510, 520)보다 높은 응력값에 놓이는 것으로 관찰되고, 높은 응력 지수(n)의 값을 갖고, 허용 불가능한 휘스커 성장과 관련된다. 따라서, 구리와 같은 원소는 도펀트에 대한 열악한 후보자이다. 다른 한편으로, Al과 같은 약 300℃ 미만의 온도에서 주석을 갖는 화학 화합물을 형성하지 않는 금속 원소의 결정입계에서의 함유물은 원하는 방식으로 필름의 크리프 특징을 시프트하는 확산 경로를 비피닝하거나 생성하는 것으로 고려된다.
그러나, 주석의 금속간 화합물 및 희토류 원소는 비교적 적고 주석 결정입계를 피닝하는 것으로 나타나지는 않지만 실제로 크리프율을 향상시킨다. 따라서, 희토류 원소는 Pb 및 Al과 유사하게 거동하는 것으로, 예를 들어 휘스커 성장이 없이 응력 이완과 관련된 비피닝 결정입계 확산 메커니즘과 결정입계에서 편석되는 것으로 예측된다. 따라서, 전술된 특징을 생성하는 것으로 예측되는 도펀트는 희토류 원소를 포함한다. 희토류 원소는 란탄계열(La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu), Sc 및 Y를 포함한다. 이들 원소는 주석층 도펀트의 종류에 포함된다. 희토류 원소 중에, Gd, Yd, Eu, Nd 및 Ce가 상대적인 풍부성 및 따라서 저가에 기인하여 몇몇 경우에 바람직하다.
Al로 얇은 주석 필름을 도핑하는 것은 또한 무-Pb 도펀트의 전술된 특징을 생성하는 것으로 예측된다. 이 경우에, Al은 슬립 평면 및 전위를 피닝하는 작용을 할 수 있는 주석 격자 내의 산소의 추적량을 위한 게터로서 작용하여, 따라서 격자 확산의 속도를 증가시키는 것으로 고려된다. 예측된 결과는 거듭제곱 법칙 크리프 특징을 갖는 순수 주석 크리프 특징(510)을 더 높은 변형율 및 더 낮은 응력으로 시프트하여, 재차 휘스커 성장을 억제하는 것이다. 따라서, Al은 주석층 도펀트의 종류에 포함된다.
원하는 크리프 특징은 전술된 도펀트 원소 중 하나 이상의 첨가에 의해 생성될 수 있다. 이러한 도핑은 주석 필름의 순도를 증가시킴으로써 휘스커 형성을 감소시키기 위한 현재의 노력과는 대조적이다. 몇몇 경우에, 단일 도펀트의 사용이 최종 사전 납땜 코팅의 특성의 더 큰 예측성 및 균일성의 모두에 대해 형성될 수 있는 금속간 화합물의 수를 제한하는 것이 바람직하다. 따라서, 사전-땜납 코팅은 본질적으로 단지 주석과 전술된 도펀트 중 하나로 이루어질 수 있고, 또는 단지 주석과 전술된 도펀트 중 2개 이상으로 이루어질 수 있다. 본 명세서에서 사용될 때, "본질적으로 이루어진다"는 것은, 존재하는 경우 주석 및 도펀트(또는 도펀트들) 이외의 원소가 모든 도펀트의 누적 농도 미만의 농도로 존재하는 것을 의미한다. 이러한 이질적인 원소는 본 명세서에서 "오염물"이라 칭한다.
도핑된 주석 필름(230) 내의 도펀트 또는 도펀트들의 평균 농도가 최대값을 초과할 때, 도펀트 또는 금속간 화합물의 석출물을 형성하는 위험은 도펀트의 이득을 상쇄하기 위해 충분히 크다. 다른 한편으로는, 최소값 미만에서, 도펀트 또는 도펀트들의 누적 농도는 이득을 제공하기에 불충분하다. 최대값 및 최소값은 사용된 도펀트에 의존하는 것으로 고려된다. 도펀트가 희토류 원소인 실시예에서, 평균 농도의 유리한 범위는 약 0.1 wt% 내지 약 7 wt%인 것으로 고려된다. 약 1.5 wt% 내지 약 3.5 wt%의 더 작은 범위는 몇몇 실시예에서 예를 들어 도핑 프로세스 마진을 제공하기 위해 바람직할 수 있다. 도핑된 주석 필름(230)이 Al로 도핑되는 실시예에서, 유리한 도펀트 농도는 약 0.1 wt% 내지 약 4 wt%의 범위인 것으로 고려된다. 재차, 더 작은 농도는 예를 들어 약 1 wt% 내지 약 2 wt%의 범위인 프로세스 마진을 위해 바람직할 수 있다. 오염물에 대해, 모든 오염물의 바람직한 누적 농도는 모든 도펀트의 누적 농도의 약 10% 미만으로 제한된다. 이 제한은 도핑된 주석 필름의 특성이 의도적으로 도입된 도펀트 또는 도펀트들에 의해 지배되는 것을 보장하는 것으로 예측된다.
도펀트 농도가 설명된 범위 내에 있을 때, 도펀트 원소는 필름 전체에 걸쳐 균일하게 분포되지만, 벌크 내에서보다 결정입계에서 실질적으로 더 높은 농도를 갖는 것으로 고려된다. 이와 관련하여, 이는 실질적으로 적어도 3배 큰 것을 의미한다. 이러한 경우에, 결정입계를 따른 주석의 확산 속도는 결정립을 통한 것보다는 결정입계를 따라 적어도 약 2개 큰 것으로 예측된다. 도펀트의 농도가 이들 범위 외에 있으면, 휘스커 형성은 이론에 의해 한정되지 않고 제시되는 이하의 이유에 의해 더 가능하게 되는 것으로 고려된다. 농도가 하한 범위 미만일 때, 도펀트의 농도는 결정입계 영역의 높은 충분한 부분에 불충분하게 집중되는 것으로 고려된다. 따라서, 도펀트가 효율적으로 존재하지 않고 필름이 미도핑된 주석으로서 거동하도록, 즉 휘스커 형성 및 성장의 경향이 있는 것으로 예측된다. 도펀트 농도가 더 높은 농도 한계를 초과하는 경우에, 농도는 도펀트 원소 또는 주석과 도펀트의 금속간 물질의 국부 석출 및 성장을 초래하는데 충분히 높은 것으로 고려된다. 일단 석출이 발생하면, 다수의 큰 석출물이 형성되게 하여, 도펀트의 석출물 부근의 영역을 고갈하게 하는데 원기 왕성하게 적당한 것으로 고려된다. 고갈은 너무 적은 도펀트가 존재하는 필름의 영역을 생성한다. 이들 영역은 전술된 바와 같이 휘스커 성장에 민감할 수 있다. 석출물은 또한 주석 필름과는 상이한 탄성율을 가져, 필름이 이완될 때 국부 응력 구배를 발생시켜, 휘스커 성장을 더 추진하는 것으로 예측된다.
몇몇 실시예에서, 도핑된 주석 필름(230)은 도펀트가 소스(예를 들어, 타겟 또는 도금욕) 내에 존재하는 예를 들어 스퍼터링 또는 전해 도금과 같은 통상의 방법에 의해 형성될 수 있다. 다른 실시예에서, 도펀트는 재차 예를 들어 스퍼터링 또는 전해 도금에 의해 얇은 오버층(overlayer)으로서 증착 후에 순수 주석 필름에 순수 형태로 적용될 수 있다.
주석층을 처리하는 방법은 휘스커 성장에 대한 경향에 상당한 영향을 미치는 것으로 예측된다. 예를 들어, 압연과 같은 기계적 변형을 포함하는 방법은 전위 및 공극과 같은 다수의 결함을 도입하는 것으로 예측된다. 이들 결함은 전술된 바와 같이 석출물의 형성을 조력하는 방식으로 국부 확산 동역학을 추진하여 증가된 휘스커 성장을 생성하는 것으로 예측된다. 이 효과는 온도가 예를 들어 주석에 대해 약 80℃인 결정입계 확산 임계치 미만이고 단기간 이완 경로가 효율적으로 급냉되는 냉간 압연에서 특히 현저한 것으로 예측된다. 압연 방법은 일반적으로 본 명세서에서 시트라 칭하는 밀리미터 이상의 두께를 갖는 층에 대해 사용된다.
압연 및 주석층을 형성하는 다른 기계적 방법과는 대조적으로, 본 명세서에 설명된 제조 방법은 2개의 관련 특징에 의해 특징화된 주석 필름을 제공한다. 먼저, 필름은 형성 직후에 비교적 적은 결함을 갖는다. 따라서, 예를 들어 전위 및 공극의 농도가 낮다. 둘째로, 필름은 예를 들어 도펀트 또는 금속간 석출의 형성을 추진하는 임의의 국부 응력의 영역이 있으면 적은 비교적 균일한 초기 응력을 갖는다. 이들 특징은 주석 필름의 결정입계에서 도펀트의 전술된 유리한 분배에 상당히 기여하는 것으로 고려된다.
도 6은 전자 디바이스 제조 방법(600)의 예시적인 실시예에서의 선택된 단계를 도시하는 흐름도를 제시한다. 단계 610에서, 표면을 갖는 금속 성분이 제공된다. 용어 "제공된"은 한정적인 것은 아니지만, 방법(600)의 후속의 단계가 수행되는 국부적인 제조 환경에서 금속 성분을 제조하는 것과, 국부적인 제조 환경의 외부에서 소스로부터 금속 성분을 수용하는 것을 포함한다. 표면은 선택적으로 니켈, 은 또는 금의 층과 같은 금속 성분 이외의 금속의 층을 포함할 수 있다.
단계 620에서, 주석 함유층이 표면 상에 형성되고, 주석 함유층은 결정입계 영역에 의해 분리된 결정질 주석 결정립을 포함한다. 몇몇 경우에, 약 70% 초과의 결정입계 영역이 주석 함유층과 분위기 사이의 계면을 교차한다. 단계 630에서, 주석층은 Al 또는 희토류 원소로부터 선택된 하나 이상의 도펀트의 평균 농도를 갖고 도핑된다. 몇몇 경우에, 도펀트는 Al 또는 희토류 원소 중 단지 하나이다. 단계 640에서, 결정입계 영역은 주석층의 도펀트의 평균 농도보다 큰 도펀트의 농도를 갖고 도핑된다. 단계 620 내지 640을 수행하는 순서는 단계들이 예시적인 실시예에 제시되어 있는 순서에 한정되는 것은 아니라는 것이 주목된다. 예를 들어, 주석 및 도펀트를 동시에 도금할 때와 같이, 단계 630은 선택적으로 단계 620과 동시에 수행될 수도 있다.
도 7a 및 도 7b는 주석 필름이 형성 후에 도핑되는 방법(600)의 비한정적인 예시적인 실시예를 도시한다. 도 7a에서, 기판(705)이 제공된다. 순수 주석 필름(710)이 예를 들어 전해 도금 또는 스퍼터링에 의해 기판(705) 상에 형성된다. 주석 필름(710)은 결정립(720a, 720b, 720c)과, 주석 필름(710)의 표면을 교차하는 그 사이의 결정입계(730a, 730b)를 포함한다. Al 또는 희토류 원소를 포함하는 도펀트의 소스(740)가 필름(710) 상에 도펀트층(750)을 형성한다. 소스(740)는 재차 예를 들어 전해 도금 또는 스퍼터링 프로세스일 수 있고, 주석 필름을 제공하는데 사용된 동일한 유형의 프로세스일 필요는 없다.
도 7b에서, 복사열, 가열된 플랫폼 또는 오븐과 같은 열원(760)이 예를 들어 도펀트층(750)을 주석 필름(710) 내로 확산시키기 위한 활성화 에너지를 제공하여, 주석 필름(710) 내의 도펀트의 평균 농도를 생성한다. 도펀트층(750)은 바람직하게는 결정입계 영역(730a, 730b) 내로 확산되어, 주석 필름(710) 내의 도펀트의 평균 농도보다 높은 결정입계 영역(730a, 730b) 내의 도펀트의 농도를 생성한다. 몇몇 실시예에서, 결정입계 영역(730a, 730b) 내의 도펀트의 농도는 주석 필름(710) 내의 평균 도펀트 농도의 농도보다 적어도 약 10% 크다. 몇몇 경우에, 결정립(720a, 720b, 720c) 및 결정입계 영역(730a, 730b) 내로의 도펀트의 차등 확산 속도는 평균 농도보다 결정입계 영역(730a, 730b)에서 적어도 약 50% 높은 농도를 생성할 수 있다. 특히 큰 확산 속도의 차이를 갖는 도펀트에 있어서, 결정입계 영역(730a, 730b)에서의 도펀트의 농도는 평균 농도보다 적어도 약 90% 클 수 있다. 한정 없이, 이 방법은 격자 크리프 메커니즘을 피닝하는 작용을 할 수 있는 결함의 수 밀도가 도핑된 소스를 사용하는 방법에 비해 감소되는 것으로 예측되기 때문에, 도핑된 소스로부터의 증착에 비해 소정의 이득을 제공하는 것으로 예측된다. 더욱이, 주석 필름(710) 내의 국부 응력 및 도펀트 고갈을 발생시킬 수 있는 금속간 석출물이 주석 필름(710)으로부터 상당히 감소되거나 배제되는 것으로 예측된다.
본 발명이 상세하게 설명되었지만, 당 기술 분야의 숙련자들은 그 가장 넓은 형태의 본 발명의 사상 및 범주로부터 벗어나지 않고 다양한 변경, 치환 및 변형을 수행할 수 있다는 것을 이해할 수 있을 것이다.
100: 전자 디바이스 105: 기판
110: 디바이스 패키지 120: 리드
130: 인쇄 회로 상호 접속부 135: 땜납
140: 카드 에지 커넥터 150: 커넥터 핀
160: 관통 구멍 비아 170: 히트 싱크
180: 이산 디바이스 185: 금속 와이어 리드
210: 금속 기판 220: 언더플레이트층
230: 주석 필름 310: 주석 필름
320a, 320b, 320c: 결정립 330a, 330b: 결정입계
350: 휘스커 410, 420: 결정립
430: 결정입계 영역 440: 불순물 원자

Claims (22)

  1. 전자 디바이스로서,
    표면을 갖는 금속 전도성 리드와,
    본질적으로 Al 또는 희토류 원소로부터 선택된 하나 이상의 도펀트들 및 주석으로 이루어진 상기 표면 상의 사전-땜납 코팅을 포함하는 전자 디바이스.
  2. 제 1 항에 있어서, 상기 사전-땜납 코팅은 본질적으로 주석 및 상기 도펀트 중 단지 하나만으로 이루어지는 전자 디바이스.
  3. 제 1 항에 있어서, 상기 전도성 리드는 리드 프레임의 일부분인 전자 디바이스.
  4. 제 1 항에 있어서, 상기 희토류 도펀트는 Gd, Yb, Eu, Nd 및 Ce로 이루어진 그룹으로부터 선택되는 전자 디바이스.
  5. 제 1 항에 있어서, 상기 도펀트는 희토류 원소이고, 상기 사전-땜납 코팅 내의 상기 도펀트의 농도는 약 0.1 wt% 내지 약 7 wt%의 범위인 전자 디바이스.
  6. 제 5 항에 있어서, 상기 농도는 약 1.5 wt% 내지 약 3.5 wt%의 범위인 전자 디바이스.
  7. 제 1 항에 있어서, 상기 도펀트는 Al이고, 상기 사전-땜납 코팅 내의 상기 도펀트의 농도는 약 0.1 wt% 내지 약 4 wt%의 범위인 전자 디바이스.
  8. 제 7 항에 있어서, 상기 농도는 약 1 wt% 내지 약 2 wt%의 범위인 전자 디바이스.
  9. 제 1 항에 있어서, 상기 사전-땜납 코팅의 두께는 약 0.1 ㎛ 내지 약 50 ㎛의 범위의 두께를 갖는 전자 디바이스.
  10. 제 1 항에 있어서, 상기 전도성 리드는,
    인쇄 회로 상호 접속부,
    커넥터,
    디바이스 패키지 리드 및
    와이어로 이루어진 그룹으로부터 선택되는 전자 디바이스.
  11. 제 1 항에 있어서, 상기 사전-땜납 코팅을 포함하는 디바이스 패키지 또는 히트 싱크를 추가로 포함하는 전자 디바이스.
  12. 전기 리드 상에 사전-땜납 코팅을 형성하는 방법으로서,
    표면을 갖는 금속 전도성 리드를 제공하는 단계와,
    상기 표면 상에 주석층을 형성하는 단계로서, 상기 주석층은 결정입계 영역들에 의해 분리된 결정립들을 포함하는 단계와,
    상기 하나 이상의 도펀트들이 평균보다 상기 결정입계 영역들에서 실질적으로 더 큰 농도를 갖도록 Al 또는 희토류 원소로부터 선택된 상기 하나 이상의 도펀트들의 평균 농도를 갖고 상기 주석층을 도핑하는 단계를 포함하는 방법.
  13. 제 11 항에 있어서, 상기 사전-땜납 코팅은 적어도 2개의 Al 및 희토류 원소를 포함하는 방법.
  14. 제 11 항에 있어서, 상기 도펀트는 약 0.1 wt% 내지 약 4 wt%의 범위의 상기 사전-땜납 코팅 내의 농도를 갖는 Al인 방법.
  15. 제 11 항에 있어서, 상기 도펀트는 약 1 wt% 내지 약 2 wt%의 범위의 상기 사전-땜납 코팅 내의 농도를 갖는 Al인 방법.
  16. 제 11 항에 있어서, 상기 도펀트는 Gd, Yb, Eu, Nd 및 Ce로 이루어진 그룹으로부터 선택되는 방법.
  17. 제 16 항에 있어서, 상기 도펀트는 약 0.1 wt% 내지 약 7 wt%의 범위의 상기 사전-땜납 코팅 내의 농도를 갖는 희토류 원소인 방법.
  18. 제 17 항에 있어서, 상기 도펀트는 약 1.5 wt% 내지 약 3.5 wt%의 범위의 상기 사전-땜납 코팅 내의 농도를 갖는 방법.
  19. 제 11 항에 있어서, 상기 사전-땜납 코팅은 약 0.1 ㎛ 내지 약 50 ㎛의 범위의 두께를 갖는 방법.
  20. 제 11 항에 있어서, 상기 금속 전도성 리드는 리드 프레임인 방법.
  21. 제 11 항에 있어서, 상기 주석층은 상기 도핑 전에 형성되는 방법.
  22. 제 11 항에 있어서, 상기 도펀트는 상기 결정입계들을 통해 상기 주석층 내로 확산되는 방법.
KR1020117006285A 2008-08-21 2008-08-21 Ｓｎ-필름 내의 휘스커의 완화 KR20110044793A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2008/073850 WO2010021624A1 (en) 2008-08-21 2008-08-21 Mitigation of whiskers in sn-films

Publications (1)

Publication Number Publication Date
KR20110044793A true KR20110044793A (ko) 2011-04-29

Family

ID=40548639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117006285A KR20110044793A (ko) 2008-08-21 2008-08-21 Ｓｎ-필름 내의 휘스커의 완화

Country Status (7)

Country Link
US (1) US8653375B2 (ko)
EP (1) EP2329698A1 (ko)
JP (1) JP2012500493A (ko)
KR (1) KR20110044793A (ko)
CN (1) CN102132638B (ko)
TW (1) TWI399461B (ko)
WO (1) WO2010021624A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110044793A (ko) 2008-08-21 2011-04-29 에이저 시스템즈 인크 Ｓｎ-필름 내의 휘스커의 완화
EP2395131A4 (en) 2009-02-06 2013-02-06 Kenji Dewaki BATH FOR THE SEPARATION OF SILVER-CONTAINING ALLOY AND METHOD FOR ELECTROLYTIC DEPOSITION USING THEREOF
EP2460910B1 (en) * 2009-07-31 2014-11-05 Shinji Dewaki Tin-containing alloy plating bath, electroplating method using same, and base having electroplated material deposited thereon
US8907225B1 (en) * 2013-04-11 2014-12-09 The United States Of America As Represented By The Secretary Of The Navy Structures and methods related to detection, sensing, and/or mitigating undesirable structures or intrusion events on structures

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3386161A (en) * 1965-06-24 1968-06-04 Gen Motors Corp Method of making bearing material
US3763403A (en) * 1972-03-01 1973-10-02 Gen Electric Isolated heat-sink semiconductor device
JPS5827357B2 (ja) * 1980-03-03 1983-06-08 日本鉱業株式会社 リ−ド材用被覆鉄基合金
JPS5935694A (ja) * 1982-08-23 1984-02-27 Mitsubishi Electric Corp 錫ウイスカ発生防止法
JPS59123394A (ja) * 1982-12-29 1984-07-17 Fujitsu Ltd 共同加入電話方式
US4630355A (en) * 1985-03-08 1986-12-23 Energy Conversion Devices, Inc. Electric circuits having repairable circuit lines and method of making the same
US4806704A (en) * 1987-06-08 1989-02-21 General Electric Company Metal matrix composite and structure using metal matrix composites for electronic applications
US5435857A (en) * 1994-01-06 1995-07-25 Qualitek International, Inc. Soldering composition
JPH07266080A (ja) * 1994-03-25 1995-10-17 Toyota Central Res & Dev Lab Inc はんだ材料およびその製造方法
JPH11189894A (ja) * 1997-12-24 1999-07-13 Murata Mfg Co Ltd Ｓｎ合金メッキ皮膜、電子部品およびチップ型セラミック電子部品
JP3620703B2 (ja) * 1998-09-18 2005-02-16 キヤノン株式会社 二次電池用負極電極材、電極構造体、二次電池、及びこれらの製造方法
JP2000094181A (ja) * 1998-09-24 2000-04-04 Sony Corp はんだ合金組成物
JP2001047276A (ja) * 1999-06-02 2001-02-20 Sony Corp はんだ材料
US20020192492A1 (en) * 2001-05-11 2002-12-19 Abys Joseph Anthony Metal article coated with near-surface doped tin or tin alloy
JP2003023123A (ja) 2001-07-09 2003-01-24 Shindo Denshi Kogyo Kk 回路基板および回路基板の製造方法
JP2003211283A (ja) * 2002-01-22 2003-07-29 Japan Science & Technology Corp 鉛フリーはんだ材料
US7282175B2 (en) * 2003-04-17 2007-10-16 Senju Metal Industry Co., Ltd. Lead-free solder
JP4329532B2 (ja) * 2003-07-15 2009-09-09 日立電線株式会社 平角導体及びその製造方法並びにリード線
JP4367149B2 (ja) * 2004-01-30 2009-11-18 日立電線株式会社 フラットケーブル用導体及びその製造方法並びにフラットケーブル
CN1977368B (zh) * 2004-06-01 2010-04-07 千住金属工业株式会社 软钎焊方法、芯片焊接用软钎料颗粒、芯片焊接软钎料颗粒的制造方法及电子零件
US20060113683A1 (en) * 2004-09-07 2006-06-01 Nancy Dean Doped alloys for electrical interconnects, methods of production and uses thereof
WO2006134665A1 (ja) * 2005-06-17 2006-12-21 Fujitsu Limited 錫を主成分とする皮膜が形成された部材、皮膜形成方法、及びはんだ処理方法
US7749336B2 (en) * 2005-08-30 2010-07-06 Indium Corporation Of America Technique for increasing the compliance of tin-indium solders
US7749340B2 (en) * 2005-10-24 2010-07-06 Indium Corporation Of America Technique for increasing the compliance of lead-free solders containing silver
JP4758813B2 (ja) 2006-04-26 2011-08-31 新光電気工業株式会社 実装基板
US20070275262A1 (en) * 2006-05-23 2007-11-29 Dechao Lin Reducing formation of tin whiskers on a tin plating layer
CN101081463A (zh) * 2006-05-30 2007-12-05 何礼君 一种Sn－Ag－Cu－Dy无铅焊料合金
JP5376553B2 (ja) * 2006-06-26 2013-12-25 日立金属株式会社 配線用導体及び端末接続部
JP2008150690A (ja) * 2006-12-20 2008-07-03 Hitachi Ltd 金属条、コネクタ、および金属条の製造方法
KR20110044793A (ko) 2008-08-21 2011-04-29 에이저 시스템즈 인크 Ｓｎ-필름 내의 휘스커의 완화

Also Published As

Publication number Publication date
JP2012500493A (ja) 2012-01-05
EP2329698A1 (en) 2011-06-08
CN102132638B (zh) 2014-01-29
US8653375B2 (en) 2014-02-18
US20110155418A1 (en) 2011-06-30
TWI399461B (zh) 2013-06-21
WO2010021624A1 (en) 2010-02-25
TW201016896A (en) 2010-05-01
CN102132638A (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
US20070117475A1 (en) Prevention of Sn whisker growth for high reliability electronic devices
EP2248164B1 (en) Microstructure modification in copper interconnect structure
JP3465108B2 (ja) 電気・電子部品用銅合金
WO2011001737A1 (ja) 電気部品の製造方法及び電気部品
KR101951162B1 (ko) 땜납 합금, 땜납 볼 및 땜납 조인트
TWI512121B (zh) 用於接合應用之銅線
US20150064496A1 (en) Single crystal copper, manufacturing method thereof and substrate comprising the same
KR20150090132A (ko) 접합 적용을 위한 알루미늄 합금 와이어
JP2007270266A (ja) Ｓｎめっき銅合金材料およびその製造方法
KR20110044793A (ko) Ｓｎ-필름 내의 휘스커의 완화
JP2008506038A (ja) スズリッチ堆積層を有する電子部品及びスズリッチ堆積層を堆積させるためのプロセス
JP5922702B2 (ja) Ｓｎ膜におけるウイスカの軽減
KR102187539B1 (ko) 반도체 장치용 본딩 와이어
KR20100095431A (ko) 동합금 판재
Illés et al. Corrosion-induced tin whisker growth in electronic devices: A review
Tu et al. Mechanism and prevention of spontaneous tin whisker growth
JP4895827B2 (ja) めっき部材およびその製造方法
US20130171405A1 (en) Particle enhanced composition for whisker mitigation
JP4434669B2 (ja) 電子部品
JP2000349085A (ja) 半導体装置及び半導体装置の製造方法
JP2010126766A (ja) Ｓｎめっき層を有するめっき基材およびその製造方法
US20100119868A1 (en) Plated member and method for manufacturing the same
US5565380A (en) Semiconductor device and process for production thereof
WO2010001208A2 (en) Plated member and method of forming plating layer
JP2008252103A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right