JP2000077253A - 電子部品、チップ型セラミック電子部品、およびそれらの製造方法 - Google Patents
電子部品、チップ型セラミック電子部品、およびそれらの製造方法Info
- Publication number
- JP2000077253A JP2000077253A JP10248245A JP24824598A JP2000077253A JP 2000077253 A JP2000077253 A JP 2000077253A JP 10248245 A JP10248245 A JP 10248245A JP 24824598 A JP24824598 A JP 24824598A JP 2000077253 A JP2000077253 A JP 2000077253A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- film
- alloy film
- electrode
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ウィスカの発生しにくい外部電極を有する電
子部品、およびその形成方法を提供する 【解決手段】 基体上にＳｎメッキ被膜を有してなる電
子部品において、Ｓｎメッキ被膜の下地金属として、Ｎ
ｉ、Ｃｕ、Ｃｏのうちの少なくとも一種とＳｎとからな
るＳｎ合金膜を用いる。
子部品、およびその形成方法を提供する 【解決手段】 基体上にＳｎメッキ被膜を有してなる電
子部品において、Ｓｎメッキ被膜の下地金属として、Ｎ
ｉ、Ｃｕ、Ｃｏのうちの少なくとも一種とＳｎとからな
るＳｎ合金膜を用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品の端子電
極等に関するものである。より具体的には、積層セラミ
ックコンデンサ等のチップ型セラミック電子部品の外部
電極（端子電極）に用いるＳｎメッキ被膜のウィスカ発
生の防止等に関するものである。
極等に関するものである。より具体的には、積層セラミ
ックコンデンサ等のチップ型セラミック電子部品の外部
電極（端子電極）に用いるＳｎメッキ被膜のウィスカ発
生の防止等に関するものである。
【０００２】
【従来の技術】本発明の従来技術として、積層セラミッ
クコンデンサを例にして説明する。
クコンデンサを例にして説明する。
【０００３】積層セラミックコンデンサは、図１に示す
ように、誘電体セラミック層１と静電容量を得るための
内部電極層２とが交互に積層されたセラミック積層体３
に、内部電極層２と電気的接続をとるための外部電極４
が形成されて構成されている。外部電極４は３層構造を
有しており、まずＡｇ電極４ａがＡｇペーストの焼付け
によってセラミック積層体３の表面に形成され、その上
にＮｉ電極４ｂが中間層として形成され、さらにその上
にＳｎ電極４ｃが最外層として形成されている。ここ
で、Ａｇ電極４ａは内部電極との電気的接続を行なうた
めに形成され、Ｎｉ電極４ｂはコンデンサの半田付け時
にＡｇ電極４ａが半田に喰われるのを防止したり最外層
のＳｎ電極４ｃにウィスカが発生するのを防止するため
に形成され、Ｓｎ電極４ｃはコンデンサの半田付け時の
半田濡れ性を確保するために形成されている。なお、中
間層となるＮｉ電極４ｂは、最外層のＳｎ電極を電解メ
ッキ法で析出させる際の下地金属としても機能してい
る。
ように、誘電体セラミック層１と静電容量を得るための
内部電極層２とが交互に積層されたセラミック積層体３
に、内部電極層２と電気的接続をとるための外部電極４
が形成されて構成されている。外部電極４は３層構造を
有しており、まずＡｇ電極４ａがＡｇペーストの焼付け
によってセラミック積層体３の表面に形成され、その上
にＮｉ電極４ｂが中間層として形成され、さらにその上
にＳｎ電極４ｃが最外層として形成されている。ここ
で、Ａｇ電極４ａは内部電極との電気的接続を行なうた
めに形成され、Ｎｉ電極４ｂはコンデンサの半田付け時
にＡｇ電極４ａが半田に喰われるのを防止したり最外層
のＳｎ電極４ｃにウィスカが発生するのを防止するため
に形成され、Ｓｎ電極４ｃはコンデンサの半田付け時の
半田濡れ性を確保するために形成されている。なお、中
間層となるＮｉ電極４ｂは、最外層のＳｎ電極を電解メ
ッキ法で析出させる際の下地金属としても機能してい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
Ｓｎ電極４ｃの形成に際しては以下のような問題点があ
る。すなわち、最外層のＳｎ電極４ｃは一般に電解メッ
キ法によって形成されるが、Ｓｎメッキ被膜は、一般的
にウィスカが発生しやすいという問題点を有している。
外部電極４（より具体的にはＳｎ電極４ｃ）にウィスカ
が発生して不良品となる場合がある。ウィスカの発生を
防止するために、中間層としてＮｉ電極が形成されてい
るが、その効果はいまだ充分満足のゆくものではない。
Ｓｎ電極４ｃの形成に際しては以下のような問題点があ
る。すなわち、最外層のＳｎ電極４ｃは一般に電解メッ
キ法によって形成されるが、Ｓｎメッキ被膜は、一般的
にウィスカが発生しやすいという問題点を有している。
外部電極４（より具体的にはＳｎ電極４ｃ）にウィスカ
が発生して不良品となる場合がある。ウィスカの発生を
防止するために、中間層としてＮｉ電極が形成されてい
るが、その効果はいまだ充分満足のゆくものではない。
【０００５】したがって本発明の目的は、ウィスカの発
生しにくい外部電極を有する電子部品、およびその製造
方法を提供することにある。
生しにくい外部電極を有する電子部品、およびその製造
方法を提供することにある。
【０００６】
【課題を解決するための手段】上述の問題点を解決する
ために本発明の電子部品およびチップ型セラミック電子
部品は、基体上にＳｎメッキ被膜を有してなる電子部品
において、前記Ｓｎメッキ被膜の下地金属として、Ｎ
ｉ、Ｃｕ、Ｃｏのうちの少なくとも一種とＳｎとからな
るＳｎ合金膜を用いた。
ために本発明の電子部品およびチップ型セラミック電子
部品は、基体上にＳｎメッキ被膜を有してなる電子部品
において、前記Ｓｎメッキ被膜の下地金属として、Ｎ
ｉ、Ｃｕ、Ｃｏのうちの少なくとも一種とＳｎとからな
るＳｎ合金膜を用いた。
【０００７】このように、最外層のＳｎメッキ被膜を析
出させるための下地金属に上述のようなＳｎ合金膜を用
いると、その詳細なメカニズムは明らかではないが、Ｓ
ｎメッキ被膜のウィスカ発生を抑制できることが判明し
た。また、上述のＳｎ合金膜を下地金属として用いる
と、合金膜中に含まれるＮｉ等の作用により、従来と同
様にＳｎ合金膜と基体との間に形成されている焼付電極
膜の半田喰われを防止することもできる。
出させるための下地金属に上述のようなＳｎ合金膜を用
いると、その詳細なメカニズムは明らかではないが、Ｓ
ｎメッキ被膜のウィスカ発生を抑制できることが判明し
た。また、上述のＳｎ合金膜を下地金属として用いる
と、合金膜中に含まれるＮｉ等の作用により、従来と同
様にＳｎ合金膜と基体との間に形成されている焼付電極
膜の半田喰われを防止することもできる。
【０００８】本発明の電子部品およびチップ型セラミッ
ク電子部品にあっては、Ｓｎ合金膜と基体との間に、導
電性の良いＡｇまたはＣｕの焼付電極膜を形成しても良
い。焼付電極膜にＡｇ、Ｃｕのいずれを用いるかは、電
子部品の内部電極との電気的接続の取り易さに応じて適
宜選択すればよい。
ク電子部品にあっては、Ｓｎ合金膜と基体との間に、導
電性の良いＡｇまたはＣｕの焼付電極膜を形成しても良
い。焼付電極膜にＡｇ、Ｃｕのいずれを用いるかは、電
子部品の内部電極との電気的接続の取り易さに応じて適
宜選択すればよい。
【０００９】また、Ｓｎ合金膜を電解メッキ法によって
形成すると、最外層のＳｎメッキ被膜と成膜プロセスの
共通化をはかることができる。さらに、同一メッキ浴中
にＮｉ、Ｃｕ、Ｃｏのうちの少なくとも一種とＳｎとを
併せて含有させて電解メッキを行うことにより、電流密
度を調整して析出金属の比率を変化させることにより、
より効率的なメッキ被膜の形成が可能になる。具体的に
は、所定の電流密度で電解メッキを行って所望の合金比
を有するＳｎ合金膜を形成したのち、同一メッキ浴中で
電流密度をさらに高めて電解メッキを行うことにより、
Ｓｎ合金膜を下地金属としてＳｎ単体のＳｎメッキ被膜
を形成することができる。
形成すると、最外層のＳｎメッキ被膜と成膜プロセスの
共通化をはかることができる。さらに、同一メッキ浴中
にＮｉ、Ｃｕ、Ｃｏのうちの少なくとも一種とＳｎとを
併せて含有させて電解メッキを行うことにより、電流密
度を調整して析出金属の比率を変化させることにより、
より効率的なメッキ被膜の形成が可能になる。具体的に
は、所定の電流密度で電解メッキを行って所望の合金比
を有するＳｎ合金膜を形成したのち、同一メッキ浴中で
電流密度をさらに高めて電解メッキを行うことにより、
Ｓｎ合金膜を下地金属としてＳｎ単体のＳｎメッキ被膜
を形成することができる。
【００１０】なお、Ｓｎ合金膜中に含有されるＮｉ、Ｃ
ｕ、Ｃｏの総和は０．５〜７５ｗｔ％の範囲に設定する
ことが好ましい。Ｎｉ、Ｃｕ、Ｃｏの比率が０．５ｗｔ
％未満となると焼付電極膜の半田喰われの防止効果が不
充分となり、一方、比率が７５ｗｔ％を越えると最外層
のＳｎメッキ被膜のウィスカ発生の防止効果が不充分と
なるからである。
ｕ、Ｃｏの総和は０．５〜７５ｗｔ％の範囲に設定する
ことが好ましい。Ｎｉ、Ｃｕ、Ｃｏの比率が０．５ｗｔ
％未満となると焼付電極膜の半田喰われの防止効果が不
充分となり、一方、比率が７５ｗｔ％を越えると最外層
のＳｎメッキ被膜のウィスカ発生の防止効果が不充分と
なるからである。
【００１１】なお本発明で言うＳｎメッキ被膜とは、Ｓ
ｎ単体のメッキ被膜のみを指すものではなく、Ｓｎ−Ｐ
ｂ合金等のメッキ被膜をも含む趣旨である。
ｎ単体のメッキ被膜のみを指すものではなく、Ｓｎ−Ｐ
ｂ合金等のメッキ被膜をも含む趣旨である。
【００１２】
【発明の実施の形態】以下、本発明の実施例を積層セラ
ミックコンデンサを例として説明する。
ミックコンデンサを例として説明する。
【００１３】まず、以下のような手順でセラミック積層
体を準備した。すなわちまず、チタン酸バリウムを主成
分とするセラミックグリーンシートを作製し、このセラ
ミックグリーンシートの表面に、Ａｇ−Ｐｄからなる内
部電極用ペーストをスクリーン印刷した。このセラミッ
クグリーンシートを複数枚積層し、圧着した積層体とし
た。この積層体を積層方向、つまり厚み方向に沿って切
断し、切断端面に内部電極用ペーストが交互に露出した
チップ積層体を準備した。このチップ積層体を空気中で
１３００℃、１時間焼成し、セラミック積層体を得た。
体を準備した。すなわちまず、チタン酸バリウムを主成
分とするセラミックグリーンシートを作製し、このセラ
ミックグリーンシートの表面に、Ａｇ−Ｐｄからなる内
部電極用ペーストをスクリーン印刷した。このセラミッ
クグリーンシートを複数枚積層し、圧着した積層体とし
た。この積層体を積層方向、つまり厚み方向に沿って切
断し、切断端面に内部電極用ペーストが交互に露出した
チップ積層体を準備した。このチップ積層体を空気中で
１３００℃、１時間焼成し、セラミック積層体を得た。
【００１４】次いで、このセラミック積層体の両端面
に、内部電極と電気的に接続する焼付電極膜をＡｇペー
ストの焼付けによって形成したものを準備した。
に、内部電極と電気的に接続する焼付電極膜をＡｇペー
ストの焼付けによって形成したものを準備した。
【００１５】次いで、表１に示す６種類のメッキ浴を用
意し、電流密度の大きさと錯塩濃度を調節して、表２記
載の合金金属含有率のＳｎ合金膜が得られるようにし
た。なお、表２中の各合金金属の含有率が１００％のサ
ンプルは、それぞれ表１中の比較例のメッキ浴を用いて
形成したものである。このメッキ浴を用いて、上記セラ
ミック積層体の焼付電極膜上にＳｎ合金膜の形成を行
い、引き続き最外層のＳｎメッキ被膜の形成を行い、焼
付電極膜、Ｓｎ合金膜、Ｓｎメッキ被膜の３層構造の外
部電極を有する、積層セラミックコンデンサを得た。
意し、電流密度の大きさと錯塩濃度を調節して、表２記
載の合金金属含有率のＳｎ合金膜が得られるようにし
た。なお、表２中の各合金金属の含有率が１００％のサ
ンプルは、それぞれ表１中の比較例のメッキ浴を用いて
形成したものである。このメッキ浴を用いて、上記セラ
ミック積層体の焼付電極膜上にＳｎ合金膜の形成を行
い、引き続き最外層のＳｎメッキ被膜の形成を行い、焼
付電極膜、Ｓｎ合金膜、Ｓｎメッキ被膜の３層構造の外
部電極を有する、積層セラミックコンデンサを得た。
【００１６】
【表１】
【００１７】続いて、上記の積層セラミックコンデンサ
をサンプルに用いて、以下の２種類の試験を行なった。
をサンプルに用いて、以下の２種類の試験を行なった。
【００１８】第１の試験である耐Ａｇ喰われ性試験は、
上述のサンプルを２７０℃の半田溶融槽に３０秒浸漬し
た後、半田に喰われず残っているＡｇ（焼付電極膜）の
面積を測定した。なお、半田材はＳｎ／Ｐｂ＝６０：４
０のものを用いた。第２の試験である耐ウィスカ性試験
は、サンプルを５０℃の恒温槽に６０日間放置した後、
メッキ部の端から５ｍｍの周辺部を除いた中央部を金属
顕微鏡で観察し、ウィスカ長さを測定した。
上述のサンプルを２７０℃の半田溶融槽に３０秒浸漬し
た後、半田に喰われず残っているＡｇ（焼付電極膜）の
面積を測定した。なお、半田材はＳｎ／Ｐｂ＝６０：４
０のものを用いた。第２の試験である耐ウィスカ性試験
は、サンプルを５０℃の恒温槽に６０日間放置した後、
メッキ部の端から５ｍｍの周辺部を除いた中央部を金属
顕微鏡で観察し、ウィスカ長さを測定した。
【００１９】以上の２種類の試験の結果を表２に示す。
なお、耐Ａｇ喰われ性試験では、半田に喰われず残って
いるＡｇの面積が、全体の５０％未満を×、５０％以上
７５％未満を△、７５％以上９０％未満を○、９０％以
上を◎と判定した。耐ウィスカ性試験では、ウィスカ長
さが１００μｍ以上を×、５０μｍ以上１００μｍ未満
を△、５０μｍ未満を○、発生無しを◎と判定した。総
合評価は、◎：非常に良好である、○：良好である、
△：実用上差し支えない、×：実用上問題ありをそれぞ
れ表している。
なお、耐Ａｇ喰われ性試験では、半田に喰われず残って
いるＡｇの面積が、全体の５０％未満を×、５０％以上
７５％未満を△、７５％以上９０％未満を○、９０％以
上を◎と判定した。耐ウィスカ性試験では、ウィスカ長
さが１００μｍ以上を×、５０μｍ以上１００μｍ未満
を△、５０μｍ未満を○、発生無しを◎と判定した。総
合評価は、◎：非常に良好である、○：良好である、
△：実用上差し支えない、×：実用上問題ありをそれぞ
れ表している。
【００２０】
【表２】
【００２１】このように、耐Ａｇ喰われ性は、Ｓｎ−Ｎ
ｉ合金膜、Ｓｎ−Ｃｕ合金膜、Ｓｎ−Ｃｏ合金膜のいず
れの場合においても、Ｎｉ，Ｃｕ、Ｃｏの含有率が０．
５ｗｔ％で抑制効果を示し始め、１ｗｔ％以上で顕著と
なることが判明した。
ｉ合金膜、Ｓｎ−Ｃｕ合金膜、Ｓｎ−Ｃｏ合金膜のいず
れの場合においても、Ｎｉ，Ｃｕ、Ｃｏの含有率が０．
５ｗｔ％で抑制効果を示し始め、１ｗｔ％以上で顕著と
なることが判明した。
【００２２】耐ウィスカ性は、Ｓｎ−Ｎｉ合金膜、Ｓｎ
−Ｃｕ合金膜、Ｓｎ−Ｃｏ合金膜のいずれの場合におい
ても、Ｎｉ，Ｃｕ、Ｃｏの含有率が０．１ｗｔ％以上で
抑制効果を示し始め、０．５ｗｔ％〜７５ｗｔ％で有効
な効果となり、８０ｗｔ％を越える付近からウィスカ成
長の抑制効果が薄れてゆくことが判明した。
−Ｃｕ合金膜、Ｓｎ−Ｃｏ合金膜のいずれの場合におい
ても、Ｎｉ，Ｃｕ、Ｃｏの含有率が０．１ｗｔ％以上で
抑制効果を示し始め、０．５ｗｔ％〜７５ｗｔ％で有効
な効果となり、８０ｗｔ％を越える付近からウィスカ成
長の抑制効果が薄れてゆくことが判明した。
【００２３】以上の試験結果から、下地金属として適当
な合金金属含有率を有するＳｎ合金膜を用いることによ
り、従来と同様にＡｇの半田喰われを防止しつつ、Ｓｎ
メッキ被膜の耐ウィスカ性が向上させることができる。
な合金金属含有率を有するＳｎ合金膜を用いることによ
り、従来と同様にＡｇの半田喰われを防止しつつ、Ｓｎ
メッキ被膜の耐ウィスカ性が向上させることができる。
【００２４】なお、上記の最外層のＳｎメッキ被膜特性
は、メッキ浴種を変えても同様の特性が得られたことか
ら、Ｓｎ、Ｎｉ、Ｃｕ、Ｃｏの合金比率によるところが
大きいと考えられる。したがって浴種は上記合金が得ら
れるような浴組成であれば特に限定されない。
は、メッキ浴種を変えても同様の特性が得られたことか
ら、Ｓｎ、Ｎｉ、Ｃｕ、Ｃｏの合金比率によるところが
大きいと考えられる。したがって浴種は上記合金が得ら
れるような浴組成であれば特に限定されない。
【００２５】また、上述の実施例においてはＡｇの焼付
電極を形成したが、例えば内部電極を有さない電子部品
等にあっては、必ずしも焼付電極を形成する必要はな
い。さらに、外部電極形成の効率は悪くなるが、Ｓｎ合
金膜は必ずしも電解メッキ法によって形成する必要はな
く、例えばスパッタ法や蒸着法によって形成しても構わ
ない。
電極を形成したが、例えば内部電極を有さない電子部品
等にあっては、必ずしも焼付電極を形成する必要はな
い。さらに、外部電極形成の効率は悪くなるが、Ｓｎ合
金膜は必ずしも電解メッキ法によって形成する必要はな
く、例えばスパッタ法や蒸着法によって形成しても構わ
ない。
【００２６】
【発明の効果】上述のように本発明によれば、Ｓｎメッ
キ被膜の下地金属としてＳｎにＮｉ、Ｃｕ、Ｃｏのうち
の少なくとも１種を含有するＳｎ合金膜を用いることに
より、従来と同様のの焼付電極膜の半田喰われ抑制を確
保しつつ、最外層のＳｎメッキ被膜のウィスカ発生を抑
制した電子部品を提供することができる。
キ被膜の下地金属としてＳｎにＮｉ、Ｃｕ、Ｃｏのうち
の少なくとも１種を含有するＳｎ合金膜を用いることに
より、従来と同様のの焼付電極膜の半田喰われ抑制を確
保しつつ、最外層のＳｎメッキ被膜のウィスカ発生を抑
制した電子部品を提供することができる。
【図１】 積層セラミックコンデンサの部分切欠斜視図
である。
である。
１ ・・・ 誘電体セラミック層 ２ ・・・ 内部電極層 ３ ・・・ セラミック積層体 ４ ・・・ 外部電極 ４ａ ・・・ Ａｇ電極 ４ｂ ・・・ Ｎｉ電極 ４ｃ ・・・ Ｓｎ電極またはＳｎ−Ｐｂ電極
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K044 AA13 AB10 BA10 BB03 BC08 CA18 5E001 AB03 AC10 AE02 AE03 AF00 AF06 AH01 AH03 AH07 AH08 AJ03
Claims (15)
- 【請求項１】 基体上にＳｎメッキ被膜を有してなる電
子部品であって、 前記Ｓｎメッキ被膜の下地金属として、Ｎｉ、Ｃｕ、Ｃ
ｏのうちの少なくとも一種とＳｎとからなるＳｎ合金膜
を用いたことを特徴とする電子部品。 - 【請求項２】 前記基体と前記Ｓｎ合金膜との間に、焼
付電極膜が介在して形成されていることを特徴とする請
求項１に記載の電子部品。 - 【請求項３】 内部電極を有するセラミック基体と、内
部電極をセラミック基体外部に電気的に引き出す外部電
極とを有するチップ型セラミック電子部品であって、 前記外部電極は、Ｎｉ、Ｃｕ、Ｃｏのうちの少なくとも
一種とＳｎとからなるＳｎ合金膜と、Ｓｎ合金膜上に形
成されるＳｎメッキ被膜と、を有してなることを特徴と
するチップ型セラミック電子部品。 - 【請求項４】 前記セラミック基体と前記Ｓｎ合金膜と
の間に、焼付電極膜が介在して形成されていることを特
徴とする請求項３に記載の電子部品。 - 【請求項５】 前記焼付電極膜は、ＡｇまたはＣｕから
なることを特徴とする請求項２または請求項４に記載の
電子部品およびチップ型セラミック電子部品。 - 【請求項６】 前記Ｓｎ合金膜は、電解メッキ法によっ
て形成された膜であることを特徴とする請求項１ないし
請求項５に記載の電子部品およびチップ型セラミック電
子部品。 - 【請求項７】 前記Ｓｎ合金膜は、Ｎｉ、Ｃｕ、Ｃｏの
うちの少なくとも一種とＳｎとを併せて含有するメッキ
浴を用いた電解メッキ法によって形成された膜であるこ
とを特徴とする請求項１ないし請求項６に記載の電子部
品およびチップ型セラミック電子部品。 - 【請求項８】 前記Ｓｎ合金膜中に含有されるＮｉ、Ｃ
ｕ、Ｃｏの総和が０．５〜７５ｗｔ％であることを特徴
とする請求項１ないし請求項７に記載の電子部品および
チップ型セラミック電子部品。 - 【請求項９】 基体を準備する工程と、 基体上にＮｉ、Ｃｕ、Ｃｏのうちの少なくとも一種とＳ
ｎとからなるＳｎ合金膜を形成する工程と、 Ｓｎ合金膜上にＳｎメッキ被膜を形成する工程と、を有
してなることを特徴とする電子部品の製造方法。 - 【請求項１０】 基体を準備した後に、基体表面に焼付
電極膜を形成する工程を有することを特徴とする請求項
９に記載の電子部品の製造方法。 - 【請求項１１】 内部電極を有するセラミック基体を準
備する工程と、 セラミック基体上にＮｉ、Ｃｕ、Ｃｏのうちの少なくと
も一種とＳｎとからなるＳｎ合金膜を形成する工程と、 Ｓｎ合金膜上にＳｎメッキ被膜を形成する工程と、を有
してなることを特徴とするチップ型セラミック電子部品
の製造方法。 - 【請求項１２】 セラミック基体を準備した後に、基体
表面に焼付電極膜を形成する工程を有することを特徴と
する請求項１１に記載の電子部品の製造方法。 - 【請求項１３】 前記焼付電極膜が、ＡｇまたはＣｕか
らなることを特徴とする請求項１０または請求項１２に
記載の電子部品またはチップ型セラミック電子部品の製
造方法。 - 【請求項１４】 前記Ｓｎ合金膜は、電解メッキ法によ
って形成されることを特徴とする請求項９ないし請求項
１３に記載の電子部品またはチップ型セラミック電子部
品の製造方法。 - 【請求項１５】 前記Ｓｎ合金膜は、Ｎｉ、Ｃｕ、Ｃｏ
のうちの少なくとも一種とＳｎとを併せて含有するメッ
キ浴を用いた電解メッキ法によって形成することを特徴
とする請求項９ないし請求項１４に記載の電子部品また
はチップ型セラミック電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10248245A JP2000077253A (ja) | 1998-09-02 | 1998-09-02 | 電子部品、チップ型セラミック電子部品、およびそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10248245A JP2000077253A (ja) | 1998-09-02 | 1998-09-02 | 電子部品、チップ型セラミック電子部品、およびそれらの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077253A true JP2000077253A (ja) | 2000-03-14 |
Family
ID=17175320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10248245A Pending JP2000077253A (ja) | 1998-09-02 | 1998-09-02 | 電子部品、チップ型セラミック電子部品、およびそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000077253A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6603205B2 (en) | 2000-08-01 | 2003-08-05 | Fcm Co., Ltd. | Material for electronic components, method of connecting material for electronic components, ball grid array type electronic components and method of connecting ball grid array type electronic components |
| JP2013084875A (ja) * | 2011-10-06 | 2013-05-09 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ及びその製造方法 |
| CN107000131A (zh) * | 2014-12-15 | 2017-08-01 | 千住金属工业株式会社 | 镀覆用软钎料合金和电子部件 |
| JP2020102548A (ja) * | 2018-12-21 | 2020-07-02 | 株式会社村田製作所 | 電子部品およびその製造方法 |
| JP2021100019A (ja) * | 2019-12-20 | 2021-07-01 | 株式会社村田製作所 | 電子部品 |
-
1998
- 1998-09-02 JP JP10248245A patent/JP2000077253A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6603205B2 (en) | 2000-08-01 | 2003-08-05 | Fcm Co., Ltd. | Material for electronic components, method of connecting material for electronic components, ball grid array type electronic components and method of connecting ball grid array type electronic components |
| JP2013084875A (ja) * | 2011-10-06 | 2013-05-09 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ及びその製造方法 |
| CN107000131A (zh) * | 2014-12-15 | 2017-08-01 | 千住金属工业株式会社 | 镀覆用软钎料合金和电子部件 |
| EP3235588B1 (en) * | 2014-12-15 | 2019-11-06 | Senju Metal Industry Co., Ltd | Solder alloy for plating and electronic component |
| JP2020102548A (ja) * | 2018-12-21 | 2020-07-02 | 株式会社村田製作所 | 電子部品およびその製造方法 |
| US11198945B2 (en) | 2018-12-21 | 2021-12-14 | Murata Manufacturing Co., Ltd. | Electronic component and method thereof |
| JP7031574B2 (ja) | 2018-12-21 | 2022-03-08 | 株式会社村田製作所 | 電子部品およびその製造方法 |
| JP2021100019A (ja) * | 2019-12-20 | 2021-07-01 | 株式会社村田製作所 | 電子部品 |
| JP7160024B2 (ja) | 2019-12-20 | 2022-10-25 | 株式会社村田製作所 | 電子部品 |
| US11551865B2 (en) | 2019-12-20 | 2023-01-10 | Murata Manufacturing Co., Ltd. | Electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11189894A (ja) | Ｓｎ合金メッキ皮膜、電子部品およびチップ型セラミック電子部品 | |
| JP6020503B2 (ja) | 積層セラミック電子部品 | |
| US20160276104A1 (en) | Electronic component and method for producing the same | |
| US11715593B2 (en) | Multi-layer ceramic capacitor | |
| JP6020502B2 (ja) | 積層セラミック電子部品 | |
| JP2006339536A (ja) | 電子部品および電子部品の製造方法 | |
| JP2000164406A (ja) | チップ型電子部品とその製造方法 | |
| US11158459B2 (en) | Ceramic electronic component and method for manufacturing ceramic electronic component | |
| JP4539719B2 (ja) | セラミック電子部品の製造方法及びＳｎめっき浴 | |
| JP2020174110A (ja) | 積層セラミック電子部品及び回路基板 | |
| JP4083971B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2000077253A (ja) | 電子部品、チップ型セラミック電子部品、およびそれらの製造方法 | |
| JP3544569B2 (ja) | 積層セラミックコンデンサ | |
| JP7307547B2 (ja) | 積層セラミック電子部品及び回路基板 | |
| JPH06196351A (ja) | 積層セラミックコンデンサの製造方法 | |
| KR101901708B1 (ko) | 적층 세라믹 커패시터 및 그의 제조 방법 | |
| JPH0722268A (ja) | チップ型電子部品 | |
| JP2626329B2 (ja) | 電子部品 | |
| JP2003243245A (ja) | セラミック電子部品およびその製造方法 | |
| JP2006077311A (ja) | ニッケルめっき浴、及び電子部品 | |
| JPH0897075A (ja) | セラミック電子部品の製造方法 | |
| JPH11345737A (ja) | 電子部品および電子部品の製造方法 | |
| US20230326682A1 (en) | Multilayer ceramic electronic component, method of manufacturing the same, and circuit board | |
| JP2013207203A (ja) | コンデンサ | |
| JPH0878279A (ja) | チップ型電子部品の外部電極形成方法 |