JP7307547B2 - 積層セラミック電子部品及び回路基板 - Google Patents

Description

本発明は、低背型の積層セラミック電子部品及びそれを実装した回路基板に関する。

電子機器の小型化に伴って、積層セラミック電子部品の低背化が求められている。例えば特許文献１には、セラミック本体の厚さが１００μｍ以下の低背型の積層セラミックコンデンサが開示されている。

特開２０１４－１３０９９９号公報

このような低背型の積層セラミック電子部品は、実装基板に半田によって実装される場合、半田の濡れ上がりが十分でなく、外部電極と実装基板との接続信頼性を高めることが難しかった。

以上のような事情に鑑み、本発明の目的は、外部電極における接続信頼性を高めることが可能な低背型の積層セラミック電子部品及びそれを実装した回路基板を提供することにある。

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、セラミック素体と、外部電極と、を具備する。
上記セラミック素体は、第１方向を向いた主面と、上記第１方向に直交する第２方向を向いた端面と、上記第１方向及び上記第２方向に直交する第３方向を向いた側面と、を有し、複数の内部電極が上記第１方向に積層される。
上記外部電極は、メッキ膜を有し、上記端面を被覆して上記側面及び上記主面の一部まで延びる。
上記積層セラミック電子部品では、上記第１方向における寸法が、上記第２方向における寸法または上記第３方向における寸法のうち小さい方の０．８０倍以下である。
上記メッキ膜は、
上記第１方向に向いた主面領域と、
上記第２方向に向いた端面領域と、
上記第３方向に向いた側面領域と、を含み、
上記端面領域または上記側面領域の膜厚が、上記主面領域の膜厚よりも大きく構成される。

この構成では、金属からなるメッキ膜において、端面領域または側面領域の方が主面領域よりも膜厚が厚くなるように構成される。これにより、金属量の多い端面領域または側面領域の方が主面領域よりも熱伝導性及び熱容量の観点から有利になり、実装時に、端面領域または側面領域でより半田が濡れ上がりやすくなる。したがって、半田とメッキ膜との接合面積を増大させることができ、外部電極における接続信頼性を高めることができる。

上記メッキ膜は、例えば、銅を主成分とする銅メッキ膜を含んでいてもよい。
これにより、途切れ等のない良好なメッキ膜を形成することができる。

上記銅メッキ膜では、上記端面領域及び上記側面領域の膜厚が、例えば、上記主面領域の膜厚の１．０８倍以上１．５５倍以下であり、より好ましくは、１．１５倍以上１．４０倍以下である。
これにより、銅メッキ膜における端面領域及び側面領域の熱伝導性及び熱容量を十分に高め、実装時に、端面領域及び側面領域に半田がより濡れ上がりやすくなる。

上記メッキ膜は、例えば、錫を主成分とする錫メッキ膜を含んでいてもよい。
錫メッキ膜は、実装時に半田と反応して溶融するため、半田の濡れ性を高めることができる。

上記錫メッキ膜では、上記端面領域及び上記側面領域の膜厚が、例えば、上記主面領域の膜厚の１．０５倍以上１．３５倍以下であり、より好ましくは、１．０６倍以上１．２５倍以下である。
これにより、錫メッキ膜における半田との反応性をより高め、半田の濡れ上がりをより促進させることができる。

上記メッキ膜は、例えば、ニッケルを主成分とするニッケルメッキ膜を含んでいてもよい。
これにより、半田によるメッキ膜の侵食を抑制することができる。

上記ニッケルメッキ膜では、上記端面領域及び上記側面領域の膜厚が、例えば、上記主面領域の膜厚の１．０５倍以上１．３５倍以下であり、より好ましくは、１．０６倍以上１．２５倍以下である。
これにより、ニッケルメッキ膜における端面領域及び側面領域の熱伝導性及び熱容量を十分に高め、実装時に、端面領域及び側面領域に半田がより濡れ上がりやすくなる。

例えば、上記メッキ膜は、銅を主成分とする銅メッキ膜と、上記銅メッキ膜上に形成されたニッケルを主成分とするニッケルメッキ膜と、上記ニッケルメッキ膜上に形成された錫を主成分とする錫メッキ膜と、で構成されてもよい。
上記構成では、銅メッキ膜によってメッキの付きが良好になり、外側の錫メッキ膜によって実装時における半田の濡れ性を高めることができる。さらに、ニッケルメッキ膜によってメッキ膜に対する半田の侵食を防止することができる。

上記メッキ膜では、上記端面領域及び上記側面領域の膜厚が、例えば、上記主面領域の膜厚の１．０５倍以上１．４０倍以下であり、より好ましくは、１．０６倍以上１．３０倍以下である。
これにより、メッキ膜全体における端面領域及び側面領域の熱伝導性及び熱容量を十分に高め、実装時に、端面領域及び側面領域に半田がより濡れ上がりやすくなる。

本発明の他の形態に係る回路基板は、実装基板と、積層セラミック電子部品と、半田と、を具備する。
上記積層セラミック電子部品は、セラミック素体と、外部電極と、を有する。
上記セラミック素体は、第１方向を向いた主面と、上記第１方向に直交する第２方向を向いた端面と、上記第１方向及び上記第２方向に直交する第３方向を向いた側面と、を有し、複数の内部電極が上記第１方向に積層される。
上記外部電極は、メッキ膜を有し、上記端面を被覆して上記側面及び上記主面の一部まで延びる。
上記積層セラミック電子部品では、上記第１方向における寸法が、上記第２方向における寸法または上記第３方向における寸法のうち小さい方の０．８０倍以下である。
上記積層セラミック電子部品は、上記主面が上記実装基板と対向するように上記実装基板上に配置される。
上記半田は、上記メッキ膜と上記実装基板とを接続する。
上記メッキ膜は、
上記第１方向に向いた主面領域と、
上記第２方向に向いた端面領域と、
上記第３方向に向いた側面領域と、を含み、
上記端面領域または上記側面領域の膜厚が、上記主面領域の膜厚よりも大きく構成される。
上記半田は、上記主面領域から、上記端面領域及び上記側面領域の一部まで延びる。

以上のように、本発明によれば、外部電極における接続信頼性を高めることが可能な低背型の積層セラミック電子部品及びそれを実装した回路基板を提供することができる。

本発明の第１実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図１のＡ－Ａ'線に沿った断面図である。 上記積層セラミックコンデンサの図１のＢ－Ｂ'線に沿った断面図である。 上記積層セラミックコンデンサのセラミック素体の分解斜視図である。 図２の拡大図である。 図３の拡大図である。 上記積層セラミックコンデンサのメッキ膜の膜厚の測定方法を説明するための図であり、Ａは測定対象の積層セラミックコンデンサの要部の斜視図であり、Ｂは、測定面を示す平面図であり、Ｃは、測定対象の外部電極の要部の上面図である 上記積層セラミックコンデンサが実装された回路基板を示す図であり、図２に対応する断面図である。 上記積層セラミックコンデンサが実装された回路基板を示す図であり、図３に対応する断面図である。 本発明の第２実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図１のＣ－Ｃ'線に沿った断面図である。 上記積層セラミックコンデンサの図１のＤ－Ｄ'線に沿った断面図である。

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。

＜第１の実施形態＞
［積層セラミックコンデンサ１０の全体構成］
図１～３は、本発明の第１実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ－Ｂ'線に沿った断面図である。

積層セラミックコンデンサ１０は、セラミック素体１１と、２つの外部電極１４と、を備える。外部電極１４はそれぞれ、セラミック素体１１の表面に形成されている。

セラミック素体１１は、略直方体形状を有する。つまり、セラミック素体１１は、Ｘ軸方向を向いた２つの端面１１ａと、Ｙ軸方向を向いた２つの側面１１ｂと、Ｚ軸方向を向いた２つの主面１１ｃと、を含む。セラミック素体１１は厳密に直方体形状でなくてもよく、例えば各面を接続する稜部が面取りされていてもよい。

積層セラミックコンデンサ１０は、Ｚ軸方向における寸法Ｔが、Ｘ軸方向における寸法ＬまたはＹ軸方向における寸法Ｗの小さい方の０．８０倍以下に構成される。これにより、積層セラミックコンデンサ１０は、Ｚ軸方向の厚みが薄い低背型の構成となる。例えば、積層セラミックコンデンサ１０では、Ｘ軸方向における寸法Ｌが０．７ｍｍ未満、Ｙ軸方向における寸法Ｗが０．４ｍｍ未満、Ｚ軸方向における寸法Ｔが０．３ｍｍ未満である。積層セラミックコンデンサ１０の各寸法は、各方向に沿って最も大きい部分の寸法とする。

積層セラミックコンデンサ１０の具体的なサイズとしては、例えば寸法Ｌが１．０ｍｍ、寸法Ｗが０．５ｍｍ及び寸法Ｔが０．１５ｍｍとなるサイズ、寸法Ｌが０．６ｍｍ、寸法Ｗが０．３ｍｍ及び寸法Ｔが０．２ｍｍとなるサイズ、寸法Ｌが０．６ｍｍ、寸法Ｗが０．３ｍｍ及び寸法Ｔが０．１５ｍｍとなるサイズ、寸法Ｌが０．４ｍｍ、寸法Ｗが０．２ｍｍ及び寸法Ｔが０．１ｍｍとなるサイズ、寸法Ｌが０．２ｍｍ、寸法Ｗが０．１ｍｍ及び寸法Ｔが０．０５ｍｍとなるサイズ等が挙げられる。

本実施形態の積層セラミックコンデンサ１０では、寸法Ｌが寸法Ｗよりも長く構成される。但しこれに限定されず、後述するように、寸法Ｗが寸法Ｌよりも長く構成されてもよい。

セラミック素体１１は、容量形成部１６と、カバー部１７と、サイドマージン部１８と、を有する。容量形成部１６は、セラミック素体１１のＹ軸及びＺ軸方向における中央部に配置されている。カバー部１７は容量形成部１６をＺ軸方向から覆い、サイドマージン部１８は容量形成部１６をＹ軸方向から覆っている。カバー部１７及びサイドマージン部１８は、主に、容量形成部１６を保護するとともに、容量形成部１６の周囲の絶縁性を確保する機能を有する。

容量形成部１６は、複数の第１内部電極１２と、複数の第２内部電極１３と、がセラミック層１５（図３及び４参照）を介してＺ軸方向に積層された構成を有する。

図４は、セラミック素体１１の分解斜視図である。セラミック素体１１は、実際には分解できないが、図４では説明のため分解した態様を示す。

セラミック素体１１は、図４に示すようなシートが積層された構造を有している。容量形成部１６及びサイドマージン部１８は、内部電極１２，１３が印刷されたシートで構成される。カバー部１７は、内部電極１２，１３が印刷されていないシートで構成される。内部電極１２，１３は、いずれもＸ－Ｙ平面に沿って延びるシート状であり、Ｚ軸方向に沿って交互に配置されている。

内部電極１２，１３はそれぞれ、電気の良導体により形成され、積層セラミックコンデンサ１０の内部電極として機能する。内部電極１２，１３を形成する電気の良導体としては、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属や合金が用いられる。

図２に示すように、第１内部電極１２は、セラミック素体１１の一方の端面１１ａに引き出され、一方の外部電極１４に接続されている。第２内部電極１３は、セラミック素体１１の他方の端面１１ａに引き出され、他方の外部電極１４に接続されている。これにより、内部電極１２，１３がそれぞれ異なる外部電極１４と導通している。

セラミック層１５は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ１０では、内部電極１２，１３間の各セラミック層１５の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ_３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。

また、上記誘電体セラミックスは、チタン酸バリウム系以外にも、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系、チタン酸カルシウム（ＣａＴｉＯ_３）系、チタン酸マグネシウム（ＭｇＴｉＯ_３）系、ジルコン酸カルシウム（ＣａＺｒＯ_３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ_３）系、ジルコン酸バリウム（ＢａＺｒＯ_３）系、酸化チタン（ＴｉＯ_２）系などであってもよい。

カバー部１７及びサイドマージン部１８も、誘電体セラミックスによって形成されている。カバー部１７及びサイドマージン部１８を形成する材料は、絶縁性セラミックスであればよいが、容量形成部１６と同様の組成系の材料を用いることより、製造効率が向上するとともに、セラミック素体１１における内部応力が抑制される。

上記の構成により、積層セラミックコンデンサ１０では、外部電極１４の間に電圧が印加されると、容量形成部１６において内部電極１２，１３の間の複数のセラミック層１５に電圧が加わる。これにより、積層セラミックコンデンサ１０では、外部電極１４の間の電圧に応じた電荷が蓄えられる。

［外部電極１４の構成］
図１～３に示すように、外部電極１４は、それぞれ端面１１ａを覆い、主面１１ｃ及び側面１１ｂの一部まで延びている。外部電極１４は、セラミック素体１１上に形成された下地膜１９と、下地膜１９上に形成されたメッキ膜２０と、を有する。

下地膜１９は、端面１１ａ全体と、主面１１ｃ及び側面１１ｂの一部を覆い、メッキ膜２０の下地として機能する。下地膜１９は、例えば、焼結金属膜として構成される。具体的に、下地膜１９は、例えばディップ法、印刷法などにより導電性ペーストを塗布し、焼き付けることによって形成することができる。下地膜１９は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分として形成することができる。

メッキ膜２０は、Ｘ軸方向に向いた端面領域２０ａと、Ｙ軸方向に向いた側面領域２０ｂと、Ｚ軸方向に向いた主面領域２０ｃと、を含む。

図５は、図２の外部電極１４付近の拡大図であり、図６は、図３の外部電極１４付近の拡大図である。

これらの図に示すように、メッキ膜２０は、銅を主成分とする銅メッキ膜２１と、ニッケルを主成分とするニッケルメッキ膜２２と、錫を主成分とする錫メッキ膜２３と、を有する。つまり、メッキ膜２０は３層構造であり、全体として本願発明の「メッキ膜」を構成するが、個々の銅メッキ膜２１、ニッケルメッキ膜２２及び錫メッキ膜２３も、それぞれ本願発明の「メッキ膜」を構成し得る。

銅メッキ膜２１は、下地膜１９上に形成される。銅メッキ膜２１を形成することで、下地膜１９上に、途切れのない良好なメッキ膜を析出させることができる。銅メッキ膜２１は、Ｘ軸方向に向いた端面領域２１ａと、Ｙ軸方向に向いた側面領域２１ｂと、Ｚ軸方向に向いた主面領域２１ｃと、を含む。

銅メッキ膜２１では、端面領域２１ａの膜厚Ｄ１ａ及び側面領域２１ｂの膜厚Ｄ１ｂが、主面領域２１ｃの膜厚Ｄ１ｃよりも大きく構成される。具体的には、銅メッキ膜２１では、端面領域２１ａの膜厚Ｄ１ａ及び側面領域２１ｂの膜厚Ｄ１ｂが、主面領域２１ｃの膜厚Ｄ１ｃの１．０８倍以上１．５５倍以下であると良く、より好ましくは、１．１５倍以上１．４０倍以下であると良い。

また、銅メッキ膜２１において、端面領域２１ａの膜厚Ｄ１ａと側面領域２１ｂの膜厚Ｄ１ｂは、ほぼ同一であってもよい。具体的には、端面領域２１ａの膜厚Ｄ１ａは、例えば側面領域２１ｂの膜厚Ｄ１ｂの０．９５倍以上１．０５倍以下である。

ニッケルメッキ膜２２は、銅メッキ膜２１上に形成される。ニッケルメッキ膜２２を形成することで、実装時に半田によってメッキ膜２０が侵食されることを防止できる。ニッケルメッキ膜２２は、Ｘ軸方向に向いた端面領域２２ａと、Ｙ軸方向に向いた側面領域２２ｂと、Ｚ軸方向に向いた主面領域２２ｃと、を含む。

ニッケルメッキ膜２２でも、端面領域２２ａの膜厚Ｄ２ａ及び側面領域２２ｂの膜厚Ｄ２ｂが、主面領域２２ｃの膜厚Ｄ２ｃよりも大きく構成される。具体的には、ニッケルメッキ膜２２では、端面領域２２ａの膜厚Ｄ２ａ及び側面領域２２ｂの膜厚Ｄ２ｂが、主面領域２２ｃの膜厚Ｄ２ｃの１．０５倍以上１．３５倍以下であると良く、より好ましくは、１．０６倍以上１．２５倍以下であると良い。

また、ニッケルメッキ膜２２においても、端面領域２２ａの膜厚Ｄ２ａと側面領域２２ｂの膜厚Ｄ２ｂは、ほぼ同一であってもよい。具体的には、端面領域２２ａの膜厚Ｄ２ａは、例えば側面領域２２ｂの膜厚Ｄ２ｂの０．９５倍以上１．０５倍以下である。

錫メッキ膜２３は、ニッケルメッキ膜２２上に形成される。錫メッキ膜２３は、実装時に半田と反応して溶融し、半田の濡れ性を高めることができる。錫メッキ膜２３は、Ｘ軸方向に向いた端面領域２３ａと、Ｙ軸方向に向いた側面領域２３ｂと、Ｚ軸方向に向いた主面領域２３ｃと、を含む。

錫メッキ膜２３でも、端面領域２３ａの膜厚Ｄ３ａ及び側面領域２３ｂの膜厚Ｄ３ｂが、主面領域２３ｃの膜厚Ｄ３ｃよりも大きく構成される。具体的には、錫メッキ膜２３では、端面領域２２ａの膜厚Ｄ３ａ及び側面領域２３ｂの膜厚Ｄ３ｂが、主面領域２３ｃの膜厚Ｄ３ｃの１．０５倍以上１．３５倍以下であると良く、より好ましくは、１．０６倍以上１．２５倍以下であると良い。

また、錫メッキ膜２３においても、端面領域２３ａの膜厚Ｄ３ａと側面領域２３ｂの膜厚Ｄ３ｂは、ほぼ同一であってもよい。具体的には、端面領域２３ａの膜厚Ｄ３ａは、例えば側面領域２３ｂの膜厚Ｄ３ｂの０．９５倍以上１．０５倍以下である。

上記構成により、銅メッキ膜２１、ニッケルメッキ膜２２及び錫メッキ膜２３の３層からなるメッキ膜２０でも、端面領域２０ａの膜厚Ｄ０ａ及び側面領域２０ｂの膜厚Ｄ０ｂは、主面領域２０ｃの膜厚Ｄ０ｃよりも大きく構成される。具体的には、メッキ膜２０では、端面領域２０ａの膜厚Ｄ０ａ及び側面領域２０ｂの膜厚Ｄ０ｂが、主面領域２０ｃの膜厚Ｄ０ｃの１．０５倍以上１．４０倍以下であると良く、より好ましくは、１．０６倍以上１．３０倍以下であると良い。

また、メッキ膜２０全体においても、端面領域２０ａの膜厚Ｄ０ａと側面領域２０ｂの膜厚Ｄ０ｂは、ほぼ同一であってもよい。具体的には、端面領域２０ａの膜厚Ｄ０ａは、例えば側面領域２０ｂの膜厚Ｄ０ｂの０．９５倍以上１．０５倍以下である。

これらの各メッキ膜２１，２２，２３は、例えば電解メッキ法によって形成される。この場合、各メッキ膜２１，２２，２３の膜厚は、電解メッキにおける電流やメッキ時間等により制御することができる。

さらに、端面領域２１ａ，２２ａ，２３ａ、側面領域２１ｂ，２２ｂ，２３ｂ及び主面領域２１ｃ，２２ｃ，２３ｃの膜厚を上記の関係で形成するためには、例えば、下地膜１９の全体にメッキ膜を形成した後、主面１１ｃ上の領域にのみメッキレジストを形成し、端面１１ａ上及び側面１１ｂ上の領域にさらにメッキ膜を形成する。これにより、主面領域２１ｃ，２２ｃ，２３ｃの膜厚よりも、端面領域２１ａ，２２ａ，２３ａ及び側面領域２１ｂ，２２ｂ，２３ｂの膜厚を厚くすることができる。

図７は、メッキ膜２０の膜厚の測定方法を説明する図である。図７Ａは測定対象の積層セラミックコンデンサ１０の要部の斜視図である。図７Ｂは、測定面Ｍを示す平面図である。図７Ｃは、測定対象の外部電極１４の要部の上面図である。図７では、便宜上、積層セラミックコンデンサ１０を角ばった形状で、かつ外部電極１４を図１等よりも薄く記載している。また、図７では、下地膜１９等の図示を省略している。なお、以下では、メッキ膜２０の測定方法について説明するが、個々のメッキ膜２１，２２，２３についても同様の方法で測定することができる。

まず、積層セラミックコンデンサ１０を研磨して外部電極１４のＸ軸方向及びＹ軸方向それぞれの略中央部を含むように測定面Ｍを露出させる。測定面Ｍは、端面領域２０ａの表面を構成するＹ－Ｚ平面に対して鋭角である角度θをなして傾く平面である。
続いて、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）を用いて測定面Ｍを正面から観察し、端面領域２０ａ，側面領域２０ｂ及び主面領域２０ｃのそれぞれについてメッキ膜が延びる方向の中央部８０％の領域を略５等分した５箇所の膜厚を測定し、平均値を算出する。拡大倍率は、例えば６０００倍である。

図７Ｂに示すように、端面領域２０ａにおいて算出された平均値を、測定膜厚Ｄ'０ａとする。側面領域２０ｂにおいて算出された平均値を、測定膜厚Ｄ'０ｂとする。主面領域２０ｃにおいて算出された平均値を、膜厚Ｄ０ｃとする。さらに、端面領域２０ａ及び側面領域２０ｂについては、以下のように測定膜厚Ｄ'０ａ，Ｄ'０ｂを補正し、膜厚Ｄ０ａ，Ｄ０ｂを算出する。

上述のように、測定面Ｍは、Ｙ－Ｚ平面に対して角度θ傾いている。このため、図７Ｃを参照し、測定面Ｍにおける端面領域２０ａで測定された測定膜厚Ｄ'０ａは、実際の膜厚Ｄ０ａの１／ｓｉｎθ倍の値となる。このため、端面領域２０ａの実際の膜厚Ｄ０ａは、測定膜厚Ｄ'０ａにｓｉｎθを乗じた値（Ｄ'０ａ×ｓｉｎθ）として算出できる。

同様に、図７Ｃを参照し、測定面Ｍにおける側面領域２０ｂで測定された測定膜厚Ｄ'０ｂは、実際の膜厚Ｄ０ｂの１／ｃｏｓθ倍となっている。このため、側面領域２０ｂの実際の膜厚Ｄ０ｂは、測定膜厚Ｄ'０ｂにｃｏｓθを乗じた値（Ｄ'０ｂ×ｃｏｓθ）として算出できる。

なお、測定面Ｍにおける主面領域２０ｃで測定された膜厚は、主面領域２０ｃの実際の膜厚Ｄ０ｃに等しいため、補正をせずに用いることができる。

上記測定方法により、１つの測定面Ｍからメッキ膜２０，２１，２２，２３の全ての領域の膜厚を算出することができ、測定効率を高めることができる。

上記構成の積層セラミックコンデンサ１０は、例えば、メッキ膜２０が半田付けされることによって実装基板に実装される。

［回路基板１００の構成］
図８及び図９は、本実施形態の回路基板１００を示す図であり、図８は図２に対応する断面図、図９は図３に対応する断面図である。
回路基板１００は、実装基板Ｓと、積層セラミックコンデンサ１０と、積層セラミックコンデンサ１０のメッキ膜２０と実装基板Ｓとを接続する半田Ｈと、を備える。

実装基板Ｓは、図示しない回路が形成された基板であり、積層セラミックコンデンサ１０を実装するためのランドＬを有する。

積層セラミックコンデンサ１０は、主面１１ｃが実装基板Ｓと対向するように、実装基板Ｓ上に配置される。具体的には、メッキ膜２０，２１，２２，２３の主面領域２０ｃ，２１ｃ，２２ｃ，２３ｃが、実装基板ＳのランドＬとＺ軸方向に対向する。なお、図８では、銅メッキ膜２１、ニッケルメッキ膜２２及び錫メッキ膜２３の図示を省略しているが、図５及び６を参照し、実際にはメッキ膜２０が銅メッキ膜２１、ニッケルメッキ膜２２及び錫メッキ膜２３を有しているものとして説明する。

半田Ｈは、それぞれ外部電極１４のメッキ膜２０，２１，２２，２３とランドＬとを接続する。半田Ｈは、主面領域２０ｃ，２１ｃ，２２ｃ，２３ｃから、端面領域２０ａ、２１ａ、２２ａ，２３ａ及び側面領域２０ｂ，２１ｂ，２２ｂ，２３ｂの一部まで延びるように形成される。

回路基板１００は、例えば以下のように製造される。まず、実装基板ＳのランドＬ上に半田ペーストが塗布され、当該半田ペースト上に積層セラミックコンデンサ１０が配置される。これにより、メッキ膜２０の主面領域２０ｃが半田ペーストに接した状態となる。この状態でリフロー炉において加熱され、半田ペーストが加熱されて溶融する。

半田ペーストの溶融に伴い、積層セラミックコンデンサ１０がランドＬ側に沈み込む。これにより、半田ペーストは、メッキ膜２０の主面領域２０ｃから端面領域２０ａ及び側面領域２０ｂに濡れ上がる。その後、半田ペーストが冷却されて固化することで、外部電極１４と実装基板Ｓとを接続する半田Ｈが形成され、図８及び９に示す回路基板１００が製造される。

本実施形態の積層セラミックコンデンサ１０は、半田Ｈによる実装基板Ｓへの実装時に、以下のような作用効果を発揮する。

［本実施形態の作用効果］
一般に、低背型の積層セラミックコンデンサは、Ｚ軸方向における寸法とＹ軸方向における寸法が同程度の積層セラミックコンデンサ（以下、角柱品と称する）と比較して、単位面積当たりの自重が小さく構成される。これにより、従来の低背型の積層セラミックコンデンサは、角柱品と比較して、半田ペーストの溶融時に、自重によって実装基板側に沈みにくく、半田が端面領域及び側面領域まで濡れ上がりにくい傾向を有する。

本実施形態の積層セラミックコンデンサ１０では、メッキ膜２０の端面領域２０ａ及び側面領域２０ｂが、実装基板Ｓと対向する主面領域２０ｃよりも厚く構成される。これにより、端面領域２０ａ及び側面領域２０ｂの熱伝導性及び熱容量が高まり、端面領域２０ａ及び側面領域２０ｂまで半田Ｈが濡れ上がりやすくなる。したがって、外部電極１４と半田Ｈの接合面積を十分に確保することができ、半田Ｈの外部電極１４に対する接続強度が増大する。この結果、外部電極１４と実装基板ＳのランドＬとの接続信頼性を高めることができる。

より詳細には、錫メッキ膜２３の端面領域２３ａ及び側面領域２３ｂが、主面領域２３ｃよりも厚く構成されることで、端面領域２３ａ及び側面領域２３ｂにおいて、半田Ｈとの反応性をより高めることができる。これにより、端面領域２３ａ及び側面領域２３ｂにおける濡れ上がりを促進することができる。

また、銅メッキ膜２１及びニッケルメッキ膜２２の端面領域２１ａ，２２ａ及び側面領域２１ｂ，２２ｂが、主面領域２１ｃ，２２ｃよりも厚く構成されることで、端面領域２１ａ，２２ａ及び側面領域２１ｂ，２２ｂの熱伝導性及び熱容量を高めることができる。これにより、端面領域２１ａ，２２ａ及び側面領域２１ｂにおいて半田Ｈが溶融しやすくなり、半田Ｈの濡れ上がりを促進することができる。

また、以下に実施例を用いて示すように、各メッキ膜２０，２１，２２，２３の主面領域２０ｃ，２１ｃ，２２ｃ，２３ｃの膜厚に対する、端面領域２０ａ，２１ａ，２２ａ，２３ａ及び側面領域２０ｂ，２１ｂ，２２ｂ，２３ｂの膜厚の大きさを、所定の数値範囲とすることで、半田Ｈをより確実に濡れ上がらせることができる。

実施例として、積層セラミックコンデンサ１０のサンプルを以下のように作製した。
まず、ＢａＴｉＯ_３等の強誘電体材料を用いて、セラミックグリーンシートを作成した。このセラミックグリーンシートに印刷法等によって内部電極パターンを形成した。内部電極パターンが形成されたセラミックグリーンシートと、内部電極パターンが形成されていないセラミックグリーンシートとを所定の枚数積層し、大判の積層体を作成した。この積層体を圧着して所定の位置でカットし、図４に示すような積層構造の未焼成のセラミック素体を作製した。

未焼成の積層チップの端面に、ディップ法によってニッケルを主成分とした導電ペーストを塗布した。このとき、積層チップの端面から主面及び側面の一部までディップ槽に浸漬させることで、端面、主面及び側面に導電ペーストを一体に塗布した。導電ペーストが塗布された積層チップを１０００～１４００℃で焼成し、セラミック素体に焼結金属膜である下地膜が形成された焼結体を作製した。

そして、電解メッキ法により、上記下地膜を下地として、銅メッキ膜、ニッケルメッキ膜及び錫メッキ膜をそれぞれ形成した。これにより、積層セラミックコンデンサ１０の３種類のサンプル１，サンプル２，及びサンプル３を作製した。各サンプル１，２，３において、Ｘ軸方向における寸法は０．４ｍｍ、Ｙ軸方向における寸法は０．２ｍｍ、及びＺ軸方向における寸法は０．１ｍｍであった。

図７を用いて説明した方法で、各サンプル１，２，３の各メッキ膜２０，２１，２２，２３の端面領域２０ａ，２１ａ，２２ａ，２３ａ、側面領域２０ｂ，２１ｂ，２２ｂ，２３ｂ及び主面領域２０ｃ，２１ｃ，２２ｃ，２３ｃにおける膜厚を算出した。膜厚は、上述のように、各領域について測定された５箇所の膜厚に基づいて算出した値である。表１に、算出した膜厚の結果を示す。

表１に示すように、メッキ膜２０全体について、いずれのサンプル１，２，３においても、端面領域２０ａ及び側面領域２０ｂの膜厚が、主面領域２０ｃの膜厚よりも大きかった。具体的には、端面領域２０ａ及び側面領域２０ｂの膜厚が、主面領域２０ｃの膜厚の１．０５倍以上１．４０倍以下であり、１．０６倍以上１．３０倍以下であった。

銅メッキ膜（Ｃｕメッキ膜）２１について、いずれのサンプル１，２，３においても、端面領域２１ａ及び側面領域２１ｂの膜厚が、主面領域２０ｃの膜厚よりも大きかった。具体的には、端面領域２１ａ及び側面領域２１ｂの膜厚が、主面領域２１ｃの膜厚の１．０８倍以上１．５５倍以下であり、１．１５倍以上１．４０倍以下であった。

ニッケルメッキ膜（Ｎｉメッキ膜）２２について、いずれのサンプル１，２，３においても、端面領域２２ａ及び側面領域２２ｂの膜厚が、主面領域２２ｃの膜厚よりも大きかった。具体的には、端面領域２２ａ及び側面領域２２ｂの膜厚が、主面領域２２ｃの膜厚の１．０５倍以上１．３５倍以下であり、１．０６倍以上１．２５倍以下であった。

錫メッキ膜（Ｓｕメッキ膜）２３について、いずれのサンプル１，２，３においても、端面領域２３ａ及び側面領域２３ｂの膜厚が、主面領域２３ｃの膜厚よりも大きかった。具体的には、端面領域２３ａ及び側面領域２３ｂの膜厚が、主面領域２３ｃの膜厚の１．０５倍以上１．３５倍以下であり、１．０６倍以上１．２５倍以下であった。

これらのサンプル１，２，３それぞれについて、メッキ膜厚を測定したサンプルと別のサンプルを、リフロー法によって実装基板Ｓ上に半田付けした。この結果、半田Ｈが主面領域２０ｃ，２１ｃ，２２ｃ，２３ｃから端面領域２０ａ，２１ａ，２２ａ，２３ａ及び側面領域２０ｂ，２１ｂ，２２ｂ，２３ｂの一部まで濡れ上がっていることが確認された。

以上により、各メッキ膜２０，２１，２２，２３の主面領域２０ｃ，２１ｃ，２２ｃ，２３ｃの膜厚に対する、端面領域２０ａ，２１ａ，２２ａ，２３ａ及び側面領域２０ｂ，２１ｂ，２２ｂ，２３ｂの膜厚の大きさを、上述の数値範囲とすることで、半田Ｈによる接合強度を高め、外部電極１４における接続信頼性を高めることができることが確認された。

さらに、各メッキ膜２０，２１，２２，２３の端面領域２０ａ，２１ａ，２２ａ，２３ａ及び側面領域２０ｂ，２１ｂ，２２ｂ，２３ｂの膜厚が大きいことで、外部電極１４における端面１１ａ上及び側面１１ｂ上の領域の機械的な強度を高めることができる。これにより、積層セラミックコンデンサ１０のＺ軸方向における機械的な強度を高めることができ、Ｚ軸方向に延びるクラックの発生を防止することができる。

＜第２の実施形態＞
図１０～１２は、本発明の第２実施形態に係る積層セラミックコンデンサ１０を示す図である。図１０は、積層セラミックコンデンサ１０の斜視図である。図１１は、積層セラミックコンデンサ１０の図１０のＣ－Ｃ'線に沿った断面図である。図１２は、積層セラミックコンデンサ１０の図１０のＤ－Ｄ'線に沿った断面図である。
以下、第１実施形態と対応する構成については同一の符号を付して、第１実施形態と異なる構成について主に説明する。

積層セラミックコンデンサ１０は、第１実施形態と同様に、Ｚ軸方向における寸法Ｔが、Ｙ軸方向における寸法Ｗの０．８０倍以下に構成される。一方で、寸法Ｗが、内部電極１２，１３の引き出し方向であるＸ軸方向における寸法Ｌよりも大きくなるように構成される。

例えば、積層セラミックコンデンサ１０では、Ｘ軸方向における寸法Ｌが０．４ｍｍ未満、Ｙ軸方向における寸法Ｗが０．７ｍｍ未満、Ｚ軸方向における寸法Ｔが０．３ｍｍ未満である。積層セラミックコンデンサ１０の各寸法は、各方向に沿って最も大きい部分の寸法とする。

積層セラミックコンデンサ１０の具体的なサイズとしては、例えば寸法Ｌが０．５ｍｍ、寸法Ｗが１．０ｍｍ及び寸法Ｔが０．１５ｍｍとなるサイズ、寸法Ｌが０．３ｍｍ、寸法Ｗが０．６ｍｍ及び寸法Ｔが０．２ｍｍとなるサイズ、寸法Ｌが０．３ｍｍ、寸法Ｗが０．６ｍｍ及び寸法Ｔが０．１５ｍｍとなるサイズ、寸法Ｌが０．２ｍｍ、寸法Ｗが０．４ｍｍ及び寸法Ｔが０．１ｍｍとなるサイズ、寸法Ｌが０．１ｍｍ、寸法Ｗが０．２ｍｍ及び寸法Ｔが０．０５ｍｍとなるサイズ等が挙げられる。

上記構成の積層セラミックコンデンサ１０においても、外部電極１４は、セラミック素体１１上に形成された下地膜１９と、下地膜１９上に形成されたメッキ膜２０と、を有する。メッキ膜２０は、第１実施形態と同様に、Ｘ軸方向に向いた端面領域２０ａと、Ｙ軸方向に向いた側面領域２０ｂと、Ｚ軸方向に向いた主面領域２０ｃと、を含む。端面領域２０ａ及び側面領域２０ｂの膜厚は、主面領域２０ｃの膜厚よりも大きくなるように構成される。

図示は省略するが、メッキ膜２０は、第１の実施形態と同様に、銅メッキ膜と、ニッケルメッキ膜と、錫メッキ膜とを有する。これらの各メッキ膜の端面領域及び側面領域の膜厚は、主面領域の膜厚よりも大きくなるように構成される。

本実施形態の積層セラミックコンデンサ１０でも、主面領域２０ｃと比較して端面領域２０ａ及び側面領域２０ｂの熱伝導性及び熱容量が高まり、端面領域２０ａ及び側面領域２０ｂまで半田が濡れ上がりやすくなる。したがって、外部電極１４と半田の接合面積を十分に確保することができ、外部電極１４と実装基板との接続信頼性を高めることができる。

また、メッキ膜２０の端面領域２０ａ及び側面領域２０ｂの膜厚が大きいことで、外部電極１４における端面１１ａ上及び側面１１ｂ上の領域の機械的な強度を高めることができる。したがって、第１実施形態と同様に、積層セラミックコンデンサ１０におけるＺ軸方向に延びるクラックの発生を防止することができる。

以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば本発明の実施形態は各実施形態を組み合わせた実施形態とすることができる。

以上の説明では、端面領域及び側面領域の双方が主面領域よりも大きい態様について説明したが、端面領域または側面領域の一方が主面領域よりも大きい構成でもよい。これによっても、端面領域または側面領域で半田が濡れ上がりやすくなり、外部電極と半田の接合面積を十分に確保することが可能となる。

メッキ膜２０は、３層構造に限定されず、例えば、ニッケルメッキ膜と錫メッキ膜の２層構造でもよい。あるいは、４層以上の構造でもよい。これらの場合でも、少なくとも一層のメッキ膜において、端面領域及び側面領域の膜厚が、主面領域の膜厚よりも大きく構成されていればよい。

下地膜１９は、焼結金属膜に限定されず、例えばスパッタ膜でもよい。あるいは、下地膜１９は、スパッタ膜と焼結金属膜とを含む膜であってもよい。

上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ１０について説明したが、本発明はセラミック層と内部電極とが積層された積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、圧電素子、積層セラミックインダクタなどが挙げられる。

１０…積層セラミックコンデンサ
１１…セラミック素体
１１ｃ…主面
１１ａ…端面
１１ｂ…側面
１２，１３…内部電極
１４…外部電極
２０…メッキ膜
２１…銅メッキ膜
２２…ニッケルメッキ膜
２３…錫メッキ膜
２０ａ，２１ａ，２２ａ，２３ａ…端面領域
２０ｂ，２１ｂ，２２ｂ，２３ｂ…側面領域
２０ｃ，２１ｃ，２２ｃ，２３ｃ…主面領域
１００…回路基板
Ｓ…実装基板
Ｈ…半田

Claims (18)

1. 第１方向を向いた主面と、前記第１方向に直交する第２方向を向いた端面と、前記第１方向及び前記第２方向に直交する第３方向を向いた側面と、を有し、複数の内部電極が前記第１方向に積層されたセラミック素体と、
   メッキ膜を有し、前記端面を被覆して前記側面及び前記主面の一部まで延びる外部電極と、を具備し、
   前記第１方向における寸法が、０．３ｍｍ未満であって、前記第２方向における寸法または前記第３方向における寸法のうち小さい方の０．８０倍以下であり、
   前記メッキ膜は、
   前記第１方向に向いた主面領域と、
   前記第２方向に向いた端面領域と、
   前記第３方向に向いた側面領域と、を含み、
   前記端面領域または前記側面領域の膜厚が、前記主面領域の膜厚よりも大きく、
   前記メッキ膜は、錫を主成分とする錫メッキ膜を含み、
   前記錫メッキ膜では、前記端面領域及び前記側面領域の膜厚が、前記主面領域の膜厚の１．０５倍以上１．３５倍以下である
   積層セラミック電子部品。
2. 請求項１に記載の積層セラミック電子部品であって、
   前記メッキ膜は、銅を主成分とする銅メッキ膜を含む
   積層セラミック電子部品。
3. 請求項２に記載の積層セラミック電子部品であって、
   前記銅メッキ膜では、前記端面領域及び前記側面領域の膜厚が、前記主面領域の膜厚の１．０８倍以上１．５５倍以下である
   積層セラミック電子部品。
4. 請求項３に記載の積層セラミック電子部品であって、
   前記銅メッキ膜では、前記端面領域及び前記側面領域の膜厚が、前記主面領域の膜厚の１．１５倍以上１．４０倍以下である
   積層セラミック電子部品。
5. 請求項１に記載の積層セラミック電子部品であって、
   前記錫メッキ膜では、前記端面領域及び前記側面領域の膜厚が、前記主面領域の膜厚の１．０６倍以上１．２５倍以下である
   積層セラミック電子部品。
6. 請求項１に記載の積層セラミック電子部品であって、
   前記メッキ膜は、ニッケルを主成分とするニッケルメッキ膜を含む
   積層セラミック電子部品。
7. 請求項６に記載の積層セラミック電子部品であって、
   前記ニッケルメッキ膜では、前記端面領域及び前記側面領域の膜厚が、前記主面領域の膜厚の１．０５倍以上１．３５倍以下である
   積層セラミック電子部品。
8. 請求項７に記載の積層セラミック電子部品であって、
   前記ニッケルメッキ膜では、前記端面領域及び前記側面領域の膜厚が、前記主面領域の膜厚の１．０６倍以上１．２５倍以下である
   積層セラミック電子部品。
9. 請求項１に記載の積層セラミック電子部品であって、
   前記メッキ膜は、銅を主成分とする銅メッキ膜と、前記銅メッキ膜上に形成されたニッケルを主成分とするニッケルメッキ膜と、前記ニッケルメッキ膜上に形成された錫を主成分とする錫メッキ膜と、で構成される
   積層セラミック電子部品。
10. 請求項９に記載の積層セラミック電子部品であって、
    前記メッキ膜では、前記端面領域及び前記側面領域の膜厚が、前記主面領域の膜厚の１．０５倍以上１．４０倍以下である
    積層セラミック電子部品。
11. 請求項１０に記載の積層セラミック電子部品であって、
    前記メッキ膜では、前記端面領域及び前記側面領域の膜厚が、前記主面領域の膜厚の１．０６倍以上１．３０倍以下である
    積層セラミック電子部品。
12. 第１方向を向いた主面と、前記第１方向に直交する第２方向を向いた端面と、前記第１方向及び前記第２方向に直交する第３方向を向いた側面と、を有し、複数の内部電極が前記第１方向に積層されたセラミック素体と、
    メッキ膜を有し、前記端面を被覆して前記側面及び前記主面の一部まで延びる外部電極と、を具備し、
    前記第１方向における寸法が、０．３ｍｍ未満であって、前記第２方向における寸法または前記第３方向における寸法のうち小さい方の０．８０倍以下であり、
    前記メッキ膜は、
    前記第１方向に向いた主面領域と、
    前記第２方向に向いた端面領域と、
    前記第３方向に向いた側面領域と、を含み、
    前記端面領域または前記側面領域の膜厚が、前記主面領域の膜厚よりも大きく、
    前記メッキ膜は、ニッケルを主成分とするニッケルメッキ膜を含み、
    前記ニッケルメッキ膜では、前記端面領域及び前記側面領域の膜厚が、前記主面領域の膜厚の１．０５倍以上１．３５倍以下である
    積層セラミック電子部品。
13. 請求項１２に記載の積層セラミック電子部品であって、
    前記ニッケルメッキ膜では、前記端面領域及び前記側面領域の膜厚が、前記主面領域の膜厚の１．０６倍以上１．２５倍以下である
    積層セラミック電子部品。
14. 第１方向を向いた主面と、前記第１方向に直交する第２方向を向いた端面と、前記第１方向及び前記第２方向に直交する第３方向を向いた側面と、を有し、複数の内部電極が前記第１方向に積層されたセラミック素体と、
    メッキ膜を有し、前記端面を被覆して前記側面及び前記主面の一部まで延びる外部電極と、を具備し、
    前記第１方向における寸法が、０．３ｍｍ未満であって、前記第２方向における寸法または前記第３方向における寸法のうち小さい方の０．８０倍以下であり、
    前記メッキ膜は、
    前記第１方向に向いた主面領域と、
    前記第２方向に向いた端面領域と、
    前記第３方向に向いた側面領域と、を含み、
    前記端面領域または前記側面領域の膜厚が、前記主面領域の膜厚よりも大きく、
    前記メッキ膜は、銅を主成分とする銅メッキ膜を含み、
    前記銅メッキ膜では、前記端面領域及び前記側面領域の膜厚が、前記主面領域の膜厚の１．０８倍以上１．５５倍以下である
    積層セラミック電子部品。
15. 請求項１４に記載の積層セラミック電子部品であって、
    前記銅メッキ膜では、前記端面領域及び前記側面領域の膜厚が、前記主面領域の膜厚の１．１５倍以上１．４０倍以下である
    積層セラミック電子部品。
16. 実装基板と、
    第１方向を向いた主面と前記第１方向に直交する第２方向を向いた端面と前記第１方向及び前記第２方向に直交する第３方向を向いた側面とを有し複数の内部電極が前記第１方向に積層されたセラミック素体と、メッキ膜を有し前記端面を被覆して前記側面及び前記主面の一部まで延びる外部電極と、を有し、前記第１方向における寸法が、０．３ｍｍ未満であって、前記第２方向における寸法または前記第３方向における寸法のうち小さい方の０．８０倍以下であり、かつ、前記主面が前記実装基板と対向するように前記実装基板上に配置された、積層セラミック電子部品と、
    前記メッキ膜と前記実装基板とを接続する半田と、
    を具備し、
    前記メッキ膜は、
    前記第１方向に向いた主面領域と、
    前記第２方向に向いた端面領域と、
    前記第３方向に向いた側面領域と、を含み、
    前記端面領域または前記側面領域の膜厚が、前記主面領域の膜厚よりも大きく、
    前記メッキ膜は、錫を主成分とする錫メッキ膜を含み、
    前記錫メッキ膜では、前記端面領域及び前記側面領域の膜厚が、前記主面領域の膜厚の１．０５倍以上１．３５倍以下であり、
    前記半田は、前記主面領域から、前記端面領域及び前記側面領域の一部まで延びる
    回路基板。
17. 実装基板と、
    第１方向を向いた主面と前記第１方向に直交する第２方向を向いた端面と前記第１方向及び前記第２方向に直交する第３方向を向いた側面とを有し複数の内部電極が前記第１方向に積層されたセラミック素体と、メッキ膜を有し前記端面を被覆して前記側面及び前記主面の一部まで延びる外部電極と、を有し、前記第１方向における寸法が、０．３ｍｍ未満であって、前記第２方向における寸法または前記第３方向における寸法のうち小さい方の０．８０倍以下であり、かつ、前記主面が前記実装基板と対向するように前記実装基板上に配置された、積層セラミック電子部品と、
    前記メッキ膜と前記実装基板とを接続する半田と、
    を具備し、
    前記メッキ膜は、
    前記第１方向に向いた主面領域と、
    前記第２方向に向いた端面領域と、
    前記第３方向に向いた側面領域と、を含み、
    前記端面領域または前記側面領域の膜厚が、前記主面領域の膜厚よりも大きく、
    前記メッキ膜は、ニッケルを主成分とするニッケルメッキ膜を含み、
    前記ニッケルメッキ膜では、前記端面領域及び前記側面領域の膜厚が、前記主面領域の膜厚の１．０５倍以上１．３５倍以下であり、
    前記半田は、前記主面領域から、前記端面領域及び前記側面領域の一部まで延びる
    回路基板。
18. 実装基板と、
    第１方向を向いた主面と前記第１方向に直交する第２方向を向いた端面と前記第１方向及び前記第２方向に直交する第３方向を向いた側面とを有し複数の内部電極が前記第１方向に積層されたセラミック素体と、メッキ膜を有し前記端面を被覆して前記側面及び前記主面の一部まで延びる外部電極と、を有し、前記第１方向における寸法が、０．３ｍｍ未満であって、前記第２方向における寸法または前記第３方向における寸法のうち小さい方の０．８０倍以下であり、かつ、前記主面が前記実装基板と対向するように前記実装基板上に配置された、積層セラミック電子部品と、
    前記メッキ膜と前記実装基板とを接続する半田と、
    を具備し、
    前記メッキ膜は、
    前記第１方向に向いた主面領域と、
    前記第２方向に向いた端面領域と、
    前記第３方向に向いた側面領域と、を含み、
    前記端面領域または前記側面領域の膜厚が、前記主面領域の膜厚よりも大きく、
    前記メッキ膜は、銅を主成分とする銅メッキ膜を含み、
    前記銅メッキ膜では、前記端面領域及び前記側面領域の膜厚が、前記主面領域の膜厚の１．０８倍以上１．５５倍以下であり、
    前記半田は、前記主面領域から、前記端面領域及び前記側面領域の一部まで延びる
    回路基板。

Images