CN115966406A - 层叠陶瓷电子部件和电路板 - Google Patents

层叠陶瓷电子部件和电路板 Download PDF

Info

Publication number
CN115966406A
CN115966406A CN202211223044.1A CN202211223044A CN115966406A CN 115966406 A CN115966406 A CN 115966406A CN 202211223044 A CN202211223044 A CN 202211223044A CN 115966406 A CN115966406 A CN 115966406A
Authority
CN
China
Prior art keywords
electronic component
ceramic electronic
laminated ceramic
thickness
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211223044.1A
Other languages
English (en)
Inventor
小林智司
谷田川清志郎
福田贵久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN115966406A publication Critical patent/CN115966406A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供即使在包括具有导电性树脂层的外部电极的情况下，也能够抑制金属离子的迁移、并且具有良好的导电性的层叠陶瓷电子部件和电路板。层叠陶瓷电子部件具有大致长方体形状的陶瓷主体和一对外部电极。一对外部电极各自具有基底层、导电性树脂层、第一导电体层和第二导电体层，且从端面沿着主面延伸。导电性填料包含覆盖芯部的由银构成的银涂层膜。在与第一轴线和第二轴线平行的截面中，画出通过外部电极的规定范围的、与第一轴线方向平行的直线，在设沿着直线的第一导电体层的厚度为导电体厚度，设直线通过的全部导电性填料的、银涂层膜的沿着直线的长度的总和为银涂层总厚度时，导电体厚度相对于银涂层总厚度的比例为2以上10以下。

Description

层叠陶瓷电子部件和电路板
技术领域
本发明涉及层叠陶瓷电子部件和电路板。
背景技术
层叠陶瓷电容器等的层叠陶瓷电子部件，由于汽车的电子控制化的趋势，也被广泛用于车载设备。例如在车载设备中，搭载有层叠陶瓷电子部件的电路板被配置在振动或温度变化大的环境中。在电路板因振动或温度变化而发生了弯曲变形的情况下，层叠陶瓷电子部件中也会产生应力。例如在专利文献1中，从抑制由该应力引起的电容器主体的裂纹的产生等的观点出发，公开了一种包括外部电极的层叠陶瓷电子部件，该外部电极具有导电性的环氧类热固性树脂层。
现有技术文献
专利文献
专利文献1：日本特开平11-162771号公报
发明内容
发明要解决的技术问题
而且，例如在车载设备中，也可能成为湿度非常高、会在层叠陶瓷电子部件的表面产生结露那样的环境。在该情况下，存在附着在该表面的水进入到外部电极内，银等发生离子化而从热固性树脂层中包含的金属粉末中溶出的情况。由此，会发生金属离子在层叠陶瓷电子部件的表面移动的、所谓的迁移。在发生了迁移的情况下，由于金属离子的影响，层叠陶瓷电子部件的绝缘电阻会降低，会产生绝缘不良。
作为金属粉末的材料，要求能够抑制迁移的发生、并且具有银那样良好的导电性。
鉴于如上所述的情况，本发明的目的在于提供即使在包括具有导电性树脂层的外部电极的情况下，也能够抑制金属离子的迁移、并且具有良好的导电性的层叠陶瓷电子部件和电路板。
用于解决技术问题的手段
为了实现上述目的，本发明的一个方式的层叠陶瓷电子部件包括大致长方体形状的陶瓷主体和一对外部电极。
所述陶瓷主体具有：与第一轴线垂直的一对主面；与第二轴线垂直的一对端面；与第三轴线垂直的一对侧面；和被引出到所述端面的多个内部电极，其中，所述第二轴线与所述第一轴线正交，所述第三轴线与所述第一轴线和所述第二轴线正交。
所述一对外部电极各自具有基底层、导电性树脂层、第一导电体层和第二导电体层，且从所述端面沿着所述主面延伸。
所述基底层覆盖所述端面。
所述导电性树脂层包含热固性树脂和分散在所述热固性树脂内的多个导电性填料，且覆盖所述基底层。
所述第一导电体层形成在所述导电性树脂层上。
所述第二导电体层形成在所述第一导电体层上，含有锡作为主要成分。
所述基底层包括位于所述主面上的所述第二轴线方向内侧的基底端部。
所述导电性树脂层包括在所述主面上从所述基底端部向所述第二轴线方向内侧延伸的伸出部。
所述导电性填料包括芯部和覆盖所述芯部的由银构成的银涂层膜。
在通过所述外部电极的所述第三轴线方向上的中央部、且与所述第一轴线和所述第二轴线平行的截面中，画出与所述第一轴线方向平行的虚拟直线，该虚拟直线通过在所述第二轴线方向内侧与所述基底端部相距所述伸出部的所述第二轴线方向上的尺寸的1/2以上2/3以下的范围，在设沿着所述直线的所述第一导电体层的厚度为导电体厚度，设所述直线通过的全部所述导电性填料的、所述银涂层膜的沿着所述直线的长度的总和为银涂层总厚度时，所述导电体厚度相对于所述银涂层总厚度的比例为2以上10以下。
在该结构中，导电性填料包括银涂层膜，因此，导电性填料能够维持良好的导电性，并且能够降低导电性填料中的银的含量。另外，通过使导电体厚度相对于银涂层总厚度的比例为2以上10以下，能够维持外部电极的良好的导电性，并且有效地抑制银离子的迁移。
例如，所述导电体厚度可以为1μm以上10μm以下，也可以为3μm以上10μm以下。
另外，所述银涂层总厚度可以为0.5μm以上2.0μm以下，也可以为1.0μm以上1.5μm以下。
另外，所述导电体厚度相对于所述银涂层总厚度的比例也可以为3以上5以下。
所述导电性填料的所述芯部可以含有铜或者铜合金作为主要成分。由此，能够降低成本，并且能够获得高导电性。
所述第一导电体层可以含有镍或者镍合金作为主要成分。由此，能够提高安装时的焊料的浸润性，并且提高耐环境性。
所述基底层可以含有铜作为主要成分。由此，能够降低相对于陶瓷主体的应力，并且能够降低等效串联电阻(ESR：Equivalent Series Resistance)。
或者，所述基底层可以为在以镍为主要成分的烧结金属膜上形成有铜的镀层的2层结构。由此，形成在陶瓷主体上的烧结金属膜与容易使用镍的内部电极的连接性变得良好。另外，通过在以镍为主要成分的烧结金属膜上形成铜的镀层，能够提高与导电性树脂层的电连接可靠性。
所述层叠陶瓷电子部件的大小可以为所述第二轴线方向上的长度尺寸为1.0mm以下、所述第三轴线方向上的宽度尺寸为0.5mm以下、且所述第一轴线方向上的高度尺寸为0.5mm以下。
另外，所述层叠陶瓷电子部件的大小可以为所述长度尺寸为0.6mm以下、所述宽度尺寸为0.3mm以下、所述高度尺寸为0.3mm以下。
进一步，所述层叠陶瓷电子部件的大小可以为所述长度尺寸为0.4mm以下、所述宽度尺寸为0.2mm以下、且所述高度尺寸为0.2mm以下。
由此，能够使层叠陶瓷电子部件小型化，能够在基板上高密度地安装。
在所述层叠陶瓷电子部件中，所述导电性填料中的Ag的质量比例可以为3质量％以上20质量％以下。
另外，所述导电性填料中的Ag的质量比例可以为5质量％以上10质量％以下。
所述陶瓷主体可以含有锆酸钙。
所述陶瓷主体可以含有锆钛酸钙。
所述陶瓷主体可以含有锆钛酸钡钙。
所述陶瓷主体可以含有锆酸钡。
本发明的另一个方式的电路板包括：层叠陶瓷电子部件；和具有连接电极的安装基板。
层叠陶瓷电子部件具有大致长方体形状的陶瓷主体和一对外部电极。
所述陶瓷主体具有：与第一轴线垂直的一对主面；与第二轴线垂直的一对端面；与第三轴线垂直的一对侧面；和被引出到所述端面的多个内部电极，其中，所述第二轴线与所述第一轴线正交，所述第三轴线与所述第一轴线和所述第二轴线正交。
所述一对外部电极各自具有基底层、导电性树脂层、第一导电体层和第二导电体层，且从所述端面沿着所述主面延伸。
所述基底层覆盖所述端面。
所述导电性树脂层包含热固性树脂和分散在所述热固性树脂内的多个导电性填料，且覆盖所述基底层。
所述第一导电体层形成在所述导电性树脂层上。
所述第二导电体层含有锡作为主要成分，形成在所述第一导电体层上。
所述基底层包括位于所述主面上的所述第二轴线方向内侧的基底端部。
所述导电性树脂层包括在所述主面上从所述基底端部向所述第二轴线方向内侧延伸的伸出部。
所述导电性填料包括芯部和覆盖所述芯部的由银构成的银涂层膜。
在通过所述外部电极的所述第三轴线方向上的中央部、且与所述第一轴线和所述第二轴线平行的截面中，画出与所述第一轴线方向平行的虚拟直线，该虚拟直线通过在所述第二轴线方向内侧与所述基底端部相距所述伸出部的所述第二轴线方向上的尺寸的1/2以上2/3以下的范围，在设沿着所述直线的所述第一导电体层的厚度为导电体厚度，设所述直线通过的全部所述导电性填料的、所述银涂层膜的沿着所述直线的长度的总和为银涂层总厚度时，所述导电体厚度相对于所述银涂层总厚度的比例为2以上10以下。
发明效果
采用本发明，能够提供即使在包括具有导电性树脂层的外部电极的情况下，也能够抑制金属离子的迁移、并且具有良好的导电性的层叠陶瓷电子部件和电路板。
附图说明
图1是本发明的一个实施方式的层叠陶瓷电容器的立体图。
图2是上述层叠陶瓷电容器的沿着图1的A-A’线的截面图。
图3是上述层叠陶瓷电容器的沿着图1的B-B’线的截面图。
图4是安装有上述层叠陶瓷电容器的电路板的截面图。
图5是图2的部分放大图。
图6是图5的部分放大图。
附图标记说明
10…层叠陶瓷电容器(层叠陶瓷电子部件)，11…陶瓷主体，12a、12b…内部电极，13a、13b…外部电极，14…基底层，14a…基底端部，15…导电性树脂层，15a…树脂端部，15b…伸出部，16…第一导电体层，17…第二导电体层，E1、E2…端面，S1、S2…侧面，M1、M2…主面。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。
在附图中，适当表示出了彼此正交的X轴、Y轴和Z轴。X轴、Y轴和Z轴在所有附图中是相同的。
1.层叠陶瓷电容器10的基本结构
图1～3是表示本发明的一个实施方式的层叠陶瓷电容器10的图。图1是层叠陶瓷电容器10的立体图。图2是层叠陶瓷电容器10的沿着图1的A-A’线的截面图。图3是层叠陶瓷电容器10的沿着图1的B-B’线的截面图。
层叠陶瓷电容器10包括陶瓷主体11、第一外部电极13a和第二外部电极13b。陶瓷主体11的表面包括：与X轴垂直的第一端面E1和第二端面E2；与Y轴垂直的第一侧面S1和第二侧面S2；和与Z轴垂直的第一主面M1和第二主面M2。即，陶瓷主体11为大致长方体形状。优选陶瓷主体11被进行了倒角，连接各面的棱部由带有圆弧的曲面构成。
层叠陶瓷电容器10的尺寸没有特别限定，例如可以采用下述的范围。层叠陶瓷电容器10的X轴方向上的最大尺寸(长度尺寸)例如为0.25mm以上4.5mm以下。层叠陶瓷电容器10的Y轴方向上的最大尺寸(宽度尺寸)例如为0.125mm以上3.2mm以下。层叠陶瓷电容器10的Z轴方向的最大尺寸(高度尺寸)例如为0.125mm以上3.2mm以下。层叠陶瓷电容器10例如具有长度尺寸为0.25mm、宽度尺寸为0.125mm、且高度尺寸为0.125mm的大小，或者长度尺寸为0.4mm、宽度尺寸为0.2mm、且高度尺寸为0.2mm的大小，或者长度尺寸为0.6mm、宽度尺寸为0.3mm、且高度尺寸为0.3mm的大小，或者长度尺寸为1.0mm、宽度尺寸为0.5mm、且高度尺寸为0.5mm的大小，或者长度尺寸为1.6mm、宽度尺寸为0.8mm、且高度尺寸为0.8mm的大小，或者长度尺寸为2.0mm、宽度尺寸为1.25mm、且高度尺寸为1.25mm的大小，或者长度尺寸为3.2mm、宽度尺寸为1.6mm、且高度尺寸为1.6mm的大小，或者长度尺寸为4.5mm、宽度尺寸为3.2mm、且高度尺寸为3.2mm的大小。
在层叠陶瓷电容器10中，第一外部电极13a覆盖陶瓷主体11的第一端面E1，第二外部电极13b覆盖陶瓷主体11的第二端面E2。外部电极13a、13b隔着陶瓷主体11在X轴方向上相对，作为层叠陶瓷电容器10的端子发挥作用。
外部电极13a、13b从陶瓷主体11的端面E1、E2各自沿着主面M1、M2和侧面S1、S2分别向X轴方向内侧延伸。由此，在外部电极13a、13b中，图2所示的与X-Z平面平行的截面、和与X-Y平面平行的截面均为U字形。
其中，所谓“X轴方向内侧”是指，靠近将层叠陶瓷电容器10在X轴方向上2等分的虚拟的Y-Z平面的一侧。另一方面，“X轴方向外侧”是指远离该Y-Z平面的一侧。
陶瓷主体11由电介质陶瓷形成。陶瓷主体11例如可以通过对将陶瓷浆料成形为片状而得到的陶瓷生片的层叠体进行烧制来形成。
陶瓷主体11具有被电介质陶瓷覆盖的多个第一内部电极12a和多个第二内部电极12b。内部电极12a、12b例如可以通过在构成上述层叠体的内层部的陶瓷生片上涂敷导电性膏来形成。由此，形成隔着陶瓷层相对的内部电极12a、12b。在图2和图3所示的例子中，多个内部电极12a、12b均为沿着X-Y平面延伸的片状，且沿着Z轴方向交替地配置。
第一内部电极12a被引出到第一端面E1，与第一外部电极13a连接。第二内部电极12b被引出到第二端面E2，与第二外部电极13b连接。利用这样的结构，在层叠陶瓷电容器10中，当对第一外部电极13a与第二外部电极13b之间施加电压时，能够对内部电极12a、12b之间的多个陶瓷层施加电压。由此，在层叠陶瓷电容器10中，能够蓄积与外部电极13a、13b间的电压相应的电荷。
在陶瓷主体11中，为了增大内部电极12a、12b间的各陶瓷层的电容，可以使用高介电常数的电介质陶瓷。电介质陶瓷例如可以以具有由通式ABO3表示的钙钛矿结构的陶瓷材料为主要成分。其中，钙钛矿结构也可以包含化学计量组成以外的ABO3-α。作为具有钙钛矿结构的陶瓷材料，例如可以列举以钛酸钡(BaTiO3)为代表的、含有钡(Ba)和钛(Ti)的材料。具体而言，例如可以列举Ba1-x-yCaxSryTi1-zZrzO3(0≤x≤1，0≤y≤1，0≤z≤1)。
此外，电介质陶瓷也可以是钛酸锶(SrTiO3)、钛酸钙(CaTiO3)、钛酸镁(MgTiO3)、锆酸钙(CaZrO3)、锆钛酸钙(Ca(Zr，Ti)O3)、锆钛酸钡钙((Ba，Ca)(Zr，Ti)O3)、锆酸钡(BaZrO3)、氧化钛(TiO2)等的组成系。
2.外部电极13a、13b的基本结构
对外部电极13a、13b的层结构进行说明。在本实施方式中，外部电极13a、13b各自具有基底层14、导电性树脂层15、第一导电体层16和第二导电体层17。
此外，在下面的外部电极的说明中，主要对第一端面E1侧的第一外部电极13a进行说明，但是第二端面E2侧的第二外部电极13b也是同样地构成。
基底层14覆盖第一端面E1。由此，基底层14与内部电极12a电连接。在本实施方式中，基底层14从第一端面E1沿着主面M1、M2和侧面S1、S2在X轴方向上延伸。基底层14包括位于主面M1、M2上的X轴方向内侧的基底端部14a。
基底层14在本实施方式中形成为对导电性金属膏进行烧结处理而得到的烧结金属膜。例如，基底层14可以含有镍(Ni)、铜(Cu)、钯(Pd)和银(Ag)中的任一者作为主要成分，例如可以以Cu为主要成分。或者，基底层14可以形成为在以Ni等为主要成分的烧结金属膜上形成有Cu等的镀层的2层结构。
其中，某层中的“主要成分”是指，相对于该层整体的质量占50质量％以上的比例的成分。另外，作为主要成分的金属也可以以其合金的形式被含有。
导电性树脂层15覆盖基底层14。导电性树脂层15具有与基底层14、第一导电体层16和第二导电体层17相比柔软性高、且挠曲强度高的结构。导电性树脂层15从第一端面E1沿着主面M1、M2和侧面S1、S2在X轴方向上延伸，延伸到比基底层14靠X轴方向内侧的位置。
即，导电性树脂层15包括在主面M1、M2上从基底端部14a向X轴方向内侧延伸的伸出部15b。伸出部15b包括位于X轴方向内侧的树脂端部15a。伸出部15b例如具有Z轴方向的厚度随着从树脂端部15a向基底端部14a去而逐渐增加的结构。
如图6的放大图所示，导电性树脂层15包含热固性树脂150和分散在热固性树脂150内的导电性填料F。作为热固性树脂150，可以列举例如酚醛树脂、丙烯酸树脂、硅树脂、环氧树脂和聚酰亚胺树脂等。导电性填料F例如形成为球状、扁平状或者针状等形状的金属粉末。关于导电性树脂层15的详细的构成，将在后面进行说明。
导电性树脂层15例如可以通过将含有导电性填料F的未固化的热固性树脂膏涂敷在基底层14上，并利用热处理使其固化而形成。热固性树脂膏可以除了含有导电性填料F以外还含有有机溶剂或固化剂等。
第一导电体层16形成在导电性树脂层15上。第一导电体层16是为了抑制在焊接时外部电极13a整体熔融，而形成在导电性树脂层15与第二导电体层17之间的阻挡层。而且，第一导电体层16优选具有提高焊料的浸润性和提高耐湿性等功能。第一导电体层16例如可以利用湿式镀敷法形成。
第一导电体层16具有上述功能，并且化学稳定性高，因此，优选含有镍(Ni)作为主要成分。在第一导电体层16为单层结构的情况下，第一导电体层16例如由Ni或者Ni合金构成。此外，第一导电体层16也可以包括多个层。在该情况下，第一导电体层16例如可以除了包括由Ni或者Ni合金构成的层以外，还包括由Cu或者Cu合金构成的层等。
第二导电体层17形成在第一导电体层16上，以锡(Sn)为主要成分。第二导电体层17例如为了提高焊料的浸润性而设置在外部电极13a的表层，例如可以利用湿式镀敷法形成。
层叠陶瓷电容器10例如可以通过将上述结构的外部电极13a、13b焊接在安装基板110上来构成电路板100。
3.电路板100的结构
如图4所示，电路板100包括层叠陶瓷电容器10和安装基板110。层叠陶瓷电容器10以第一主面M1和外部电极13a、13b的第一主面M1上的区域与安装基板110相对的状态，被安装在安装基板110上。
安装基板110具有：沿着X-Y平面延伸的基板主体111；和设置在基板主体111上的连接电极112。2个连接电极112分别与层叠陶瓷电容器10的外部电极13a、13b对应地配置。
在电路板100的制造过程中，首先，在安装基板110的各连接电极112上分别配置焊料H。将层叠陶瓷电容器10以陶瓷主体11的第一主面M1与安装基板110相对、且外部电极13a、13b的位置对准连接电极112上的位置的状态，载置在安装基板110上。
通过将载置有层叠陶瓷电容器10的安装基板110在回流焊炉等中进行加热，使连接电极112上的焊料H熔融。从而，熔融状态的焊料H沿着安装基板110的连接电极112和层叠陶瓷电容器10的外部电极13a、13b的表面浸润扩展。焊料H被冷却而凝固，从而将层叠陶瓷电容器10与安装基板110连接。
在本实施方式中，以Sn为主要成分的第二导电体层17的一部分也与焊料H一起熔融，从而，焊料H与外部电极13a、13b能够可靠地连接。而且，通过在第二导电体层17下配置第一导电体层16，能够抑制外部电极13a、13b整体熔融。
上述的电路板100可以搭载在电子设备中而在多种环境下使用。例如，在电路板100搭载在车载设备中的情况下，因为大的温度变化或振动，电路板100会反复挠曲变形。在本实施方式的层叠陶瓷电容器10中，外部电极13a、13b具有柔软性高的导电性树脂层15。从而，导电性树脂层15能够缓和挠曲变形时的应力，能够抑制陶瓷主体11中的裂纹的产生等。
另外，车载设备中的电路板100的周围的环境也可能成为高湿度。在湿度非常高的环境中，伴随着层叠陶瓷电容器10的使用时的发热，会在层叠陶瓷电容器10的表面产生结露。
在此，在以往的层叠陶瓷电容器中，作为外部电极的导电性树脂层中含有的导电性填料，大多使用以Ag为主要成分的导电性填料。Ag具有导电性高、且对氧化等的耐性高的特征。另一方面，在上述那样的会产生结露的环境下，存在发生被认为来自导电性填料的Ag离子在层叠陶瓷电容器的表面渗出，并在陶瓷主体的表面移动的所谓迁移的情况。在发生了迁移的情况下，由于在陶瓷主体上在X轴方向上扩散的Ag离子的影响，一对外部电极可能会导通。从而，层叠陶瓷电子部件的绝缘电阻会降低，可能会发生绝缘不良。
根据本发明人的见解可认为，虽然也存在Ag离子从第一导电体层的不想要的中断部渗出的情况，但是Ag离子大多从树脂端部(导电性树脂层的X轴方向内侧的端部)沿着镀层与陶瓷主体的间隙渗出。另外，根据本发明人的实验可知，在使用包含仅由Ag构成的导电性填料的导电性树脂层的情况下，在实施例中说明的结露实验中，几乎肯定会发生迁移。
4.外部电极13a、13b的详细结构
在本实施方式中，如图6所示，导电性树脂层15中包含的导电性填料F包括：芯部Fc；和覆盖芯部Fc的由Ag(银)构成的银涂层膜Fa。从而，导电性填料F虽然具有由Ag产生的高的导电性和耐氧化性的特征，但是能够成为Ag的含量少的结构。因此，能够降低Ag离子的溶出量，能够抑制迁移。
芯部Fc含有Ag以外的材料。芯部Fc例如可以含有选自Cu、Sn、Zn和Ni等中的金属或者其合金。能够降低成本，并且能够获得高导电性，因此，优选芯部Fc含有Cu作为主要成分。在该情况下，芯部Fc可以仅由Cu构成，也可以由含有Zn和/或Ni的Cu合金构成。另外，芯部Fc可以含有金属以外的材料，例如可以含有玻璃等硅化合物。本实施方式的导电性填料F中，银涂层膜Fa具有高导电性，因此，即使芯部Fc的导电性低，作为整体也能够成为具有导电性的结构。
导电性填料F中的Ag的质量比例优选为3质量％以上，更优选为5质量％以上，优选为20质量％以下，更优选为10质量％以下。通过使Ag的质量比例为3质量％以上，能够充分地确保导电性填料F的导电性。通过使Ag的质量比例为20质量％以下，能够更有效地抑制迁移，并且能够降低导电性填料F的成本。
而且，根据本发明人的研究可知，除了使用上述导电性填料F以外，通过使下述的导电体厚度T相对于银涂层总厚度ΣDn的比例为2以上10以下，能够更可靠地抑制迁移的发生和由其导致的绝缘不良。银涂层总厚度ΣDn是关于银涂层膜Fa的厚度的值，导电体厚度T是关于第一导电体层16的厚度的值。
对银涂层总厚度ΣDn和导电体厚度T的具体计算方法进行说明。首先，在层叠陶瓷电容器10中，切出通过外部电极13a、13b的Y轴方向上的中央部、且与X轴和Z轴平行的截面。“外部电极13a、13b的Y轴方向上的中央部”是指，将外部电极13a、13b在Y轴方向上3等分时的中央的区域。该截面优选为如图2所示的截面那样，将外部电极13a、13b在Y轴方向上大致2等分的截面。
图5是图2的部分放大图。如图5所示，在上述截面中，画出与Z轴方向平行的虚拟直线L，该虚拟直线L通过在X轴方向内侧与基底端部14a相距规定的距离的区域R。该直线L是规定银涂层总厚度ΣDn和导电体厚度T的测量位置的直线，在Z轴方向上横穿导电性树脂层15的伸出部15b和第一导电体层16等。
另外，如上所述，导电性树脂层15的伸出部15b的厚度随着从树脂端部15a向基底端部14a去而逐渐变厚。因此，在本实施方式中，使从基底端部14a至区域R的X轴方向上的距离为尺寸La的1/2以上2/3以下。从而，能够计算出导电性树脂层15的伸出部15b中，比较靠近Ag离子的渗出成为问题的树脂端部15a的位置、且具有充分的厚度的区域R的银涂层总厚度ΣDn。
而且，为了提高银涂层总厚度ΣDn和导电体厚度T的测量值的精度，在本实施方式中，在区域R中画出3条以上的直线L，对各直线L计算出银涂层总厚度ΣDn和导电体厚度T，并计算出它们的平均值。在图5所示的例子中，作为直线L，例如画出了3条直线L1、L2、L3。此外，优选直线L1、L2、L3在X轴方向上以大致均等的间隔配置。例如，更优选直线L1通过与基底端部14a相距尺寸La的大约1/2的位置，直线L2通过与基底端部14a相距尺寸La的大约7/12的位置，直线L3通过与基底端部14a相距尺寸La的大约2/3的位置。
接下来，计算出位于直线L上的全部导电性填料F的、银涂层膜Fa的沿着直线L的长度的总和，作为银涂层总厚度ΣDn。在此，分别计算出沿着3根直线L1、L2、L3各自的银涂层膜Fa的长度的总和，将其平均值作为银涂层总厚度ΣDn。此外，银涂层总厚度ΣDn是对一个主面M1、M2侧的导电性树脂层15计算的。
参照图6，对1条直线L1上的银涂层膜Fa的长度的总和的计算方法进行说明。图6是将图5的直线L1及其周围放大表示的图。此外，在图5中，外部电极13a的各层的Z轴方向上表面是倾斜的，但是在图6中，为了方便起见，将各层的Z轴方向上表面表示为平坦的面。
在图6所示的例子中，在直线L1上配置有3个导电性填料F1、F2、F3。在各个导电性填料F1、F2、F3中，银涂层膜Fa的沿着直线L1的长度分别为长度D1、D2、D3。例如，在像导电性填料F2那样，在直线L1上隔着芯部Fc配置有2个部位的银涂层膜Fa的情况下，将各部分的银涂层膜Fa的沿着直线L1的长度D21、D22之和作为该导电性填料F2中的长度D2。计算出全部导电性填料F1、F2、F3中的长度D1、D2、D3之和，作为沿着直线L1的银涂层膜Fa的长度的总和。
此外，在图6中，表示出了在直线L1上配置有3个导电性填料F的例子，但是实际上可以配置更多的导电性填料F。
也同样地计算出沿着直线L2、L3的银涂层膜Fa的长度的总和。然后，计算出沿着3条直线L1、L2、L3的银涂层膜Fa的长度的总和的平均值作为银涂层总厚度ΣDn。
然后，如图6所示，计算出沿着直线L的第一导电体层16的厚度作为导电体厚度T。在图6中，为了进行说明，将沿着1条直线L1的第一导电体层16的厚度表示为导电体厚度T。但是，在图5所示的例子中，将沿着3条直线L1、L2、L3各自的第一导电体层16的厚度的平均值作为导电体厚度T。其中，导电体厚度T为与测量对象的导电性树脂层15相邻的第一导电体层16的厚度。
通过使导电体厚度T相对于银涂层总厚度ΣDn的比例为2以上，如在后述的实施例中所示的那样，能够有效地抑制迁移。可认为这是因为，经由第一导电体层16、或者第一导电体层16与陶瓷主体11的间隙的Ag的溶出被抑制。
另外，通过使导电体厚度T相对于银涂层总厚度ΣDn的比例为10以下，能够充分地确保导电性树脂层15中的Ag的量，能够充分地确保导电性树脂层15的导电性。
而且，优选导电体厚度T相对于银涂层总厚度ΣDn的比例为3以上5以下。通过使该比例为3以上，能够更可靠地得到抑制迁移的效果。通过使该比例为5以下，能够进一步提高导电性树脂层15的导电性。
另外，导电体厚度T优选为1μm以上10μm以下，更优选为3μm以上10μm以下。通过使导电体厚度T为1μm以上，进一步为3μm以上，能够更可靠地获得抑制迁移的效果。另外，由此，能够充分地确保由焊料产生的浸润性，并且能够获得充分的耐湿性。另外，通过使导电体厚度T为10μm以下，能够降低在湿式镀敷工序中产生的氢在外部电极13a、13b中的吸留量。因此，能够抑制在制造后，因所吸留的氢向陶瓷主体11内扩散而产生层叠陶瓷电容器10的绝缘电阻的降低。
另外，银涂层总厚度ΣDn优选为0.5μm以上2.0μm以下，更优选为1.0μm以上1.5μm以下。通过使银涂层总厚度ΣDn为0.5μm以上，进一步为1.0μm以上，能够在导电性树脂层15中确保充分的导电性，能够抑制ESR的上升。通过使银涂层总厚度ΣDn为2.0μm以下，进一步为1.5μm以下，能够降低导电性填料F中的Ag的量，能够充分地抑制迁移。
5.实施例和比较例
对上述实施方式的实施例和比较例进行说明。在实施例1～15中，按照比例T/ΣDn为2以上10以下的条件制作层叠陶瓷电容器10的样品。另外，在比较例1～8中，按照比例T/ΣDn小于2或者大于10的条件制作层叠陶瓷电容器10的样品。
在实施例1～15和比较例1～8中，均使层叠陶瓷电容器10的样品的尺寸为1.6mm×0.8mm×0.8mm。另外，在实施例1～15和比较例1～8中，使层叠陶瓷电容器10的样品中的导电性树脂层的填料含量或者第一导电体层的厚度以外的构成实质上上相同。
对实施例1～15和比较例1～8共用的制造方法进行说明。首先，使用BaTiO3等的强电介质材料制作陶瓷生片。利用印刷法等在该陶瓷生片上形成内部电极图案。将形成有内部电极图案的陶瓷生片与没有形成内部电极图案的陶瓷生片层叠规定的张数，制作大张的层叠体。对该层叠体进行压接并在规定的位置进行切割，制作未烧制的陶瓷主体。将该陶瓷主体在1000～1400℃进行烧制，形成烧制后的陶瓷主体。
在烧制后的陶瓷主体的端面整体、以及主面和侧面的一部分涂敷以Cu为主要成分的导电膏。将涂敷了导电膏的层叠片在700～1000℃进行烧结处理，在陶瓷主体上形成基底层。
接着，通过以如图1～3所示的覆盖基底层的形状，涂敷在未固化的环氧和酚醛系树脂膏中添加导电性填料而得到的导电性树脂膏，形成未固化的导电性树脂层。导电性填料包括：由以Cu为主体且含有Ni的Cu合金构成的芯部；和由Ag构成的银涂层膜。导电性填料含有8质量％的Ag。在实施例1～15和比较例1～8中，调节树脂膏中的导电性填料的添加量，使得得到如表1所示的银涂层总厚度ΣDn。
进行用于使未固化的导电性树脂层固化的热处理。热处理通过在160～190℃利用氮气气氛的烤炉将形成有未固化的导电性树脂层的陶瓷主体11加热来进行。由此，形成导电性树脂层。
接着，利用电解镀敷法在导电性树脂层上分别形成由Ni构成的第一导电体层和由Sn构成的第二导电体层。在实施例1～15和比较例1～8中，调节第一导电体层的镀层形成条件，使得获得如表1所示的导电体厚度T。
由此，制作出层叠陶瓷电容器的样品。将实施例1～15和比较例1～8中的导电体厚度T、银涂层总厚度ΣDn和比例T/ΣDn的值示于表1。导电体厚度T和银涂层总厚度ΣDn，如上所述，通过在与基底端部相距伸出部的长度的1/2以上2/3以下的范围画出3条直线，对各直线计算出第一导电体层的厚度的平均值和银涂层膜的长度的总和的平均值而获得。
[表1]
Figure BDA0003878035380000161
对实施例1～15和比较例1～8各自准备20个样品，进行结露实验。利用焊料将样品安装在基板上，施加16V电压并且投入到恒温恒湿槽中，将JIS60068-2-30的结露实验程序进行6个循环。1个循环的条件为下述的(1)～(6)：
(1)维持湿度98％，花费3小时使温度从25℃改变为55℃；
(2)维持温度55℃，花费15分钟使湿度从98％改变为93％；
(3)在温度55℃、湿度93％的条件下保持9小时25分钟；
(4)维持湿度93％，花费3小时使温度从55℃改变为25℃；
(5)在温度25℃、湿度93％的条件下保持3小时；
(6)维持温度25℃，花费5小时30分钟使湿度从93％改变为98％。
对结露实验后的实施例1～15和比较例1～8的样品，确认是否发生了迁移。根据使用40倍的实体显微镜观察在外部电极间是否有析出物来判断是否发生了迁移，如果有析出物，则判断为发生了迁移。对实施例1～15和比较例1～8的各20个样品，将发生了迁移的样品的比例示于表1。
如表1所示，在比例T/ΣDn小于2的比较例1～3和7中，存在发生了迁移的样品。另一方面，在比例T/ΣDn为2以上的实施例1～15和比较例4～6、8中，任一个样品都没有发生迁移。
对实施例1～15和比较例1～8各自准备20个样品，对导电性进行评价。将样品在85℃、湿度85％的高温高湿度环境下放置1000小时后，测量等效串联电阻(ESR)，在ESR的最小值增加到初始的ESR最小值的5倍以上的情况下，判断为“导电性不良”的样品。对于实施例1～15和比较例1～8的各20个样品，将发生了导电性不良的比例示于表1。
如表1所示，在比例T/ΣDn大于10的比较例4和5中，存在被判断为导电性不良的样品。另一方面，在比例T/ΣDn为10以下的实施例1～15和比较例1～3、7中，不存在被判断为导电性不良的样品。
对实施例1～15和比较例1～8各自准备20个样品，对由镀敷导致的劣化进行评价。利用焊料安装样品，在125℃的恒温槽中将额定的1.5倍的DC偏压施加1000小时后，测量绝缘电阻。在绝缘电阻为2.5MΩ·μF以下的情况下，判断为“镀敷劣化不良”的样品。对于实施例1～15和比较例1～8的各20个样品，将发生了镀敷劣化不良的比例示于表1。
如表1所示，在导电体厚度T为15μm的比较例8和实施例15中，存在被判断为镀敷劣化不良的样品。另一方面，在导电体厚度T为10μm以下的实施例1～14和比较例1～7中，不存在被判断为镀敷劣化不良的样品。
根据这些结果可知，在T/ΣDn为2以上10以下的实施例1～15中，能够抑制迁移的发生，并且获得充分的导电性。另外可知，在银涂层的总厚度ΣDn为0.5μm以上2.0μm以下的情况下，容易将比例T/ΣDn调节为2以上10以下，因此，能够抑制迁移的发生，并且容易获得充分的导电性。而且可知，通过使导电体厚度T为10μm以下，能够抑制镀敷劣化不良。此外，在导电体厚度T为1μm以上的实施例1～15和比较例1～8中，Ni的第一导电体层大致连续地形成，不存在焊料浸润或耐湿性等问题。
6.其它实施方式
上面，对本发明的实施方式进行了说明，但是本发明并不仅限于上述的实施方式，当然可以施加各种改变。
外部电极13a、13b只要从端面E1、E2延伸到至少一个主面(第一主面M1)上即可，可以不形成在第二主面M2和/或者侧面S1、S2上。
内部电极12a、12b并不限于沿着Z轴方向交替地配置的结构，例如也可以是沿着Y轴方向交替地配置。
本实施方式的层叠陶瓷电容器并不限于2端子型，也可以形成为3端子型。
而且，本发明不仅能够应用于层叠陶瓷电容器，而且能够应用于所有具有内部电极层叠的结构的层叠陶瓷电子部件。作为能够应用本发明的层叠陶瓷电子部件，除了层叠陶瓷电容器以外，例如还可以列举片式压敏电阻器、片式热敏电阻器、层叠电感器等。

Claims (20)

1.一种层叠陶瓷电子部件，其特征在于，包括：
大致长方体形状的陶瓷主体，其具有与第一轴线垂直的一对主面、与第二轴线垂直的一对端面、与第三轴线垂直的一对侧面、和被引出到所述端面的多个内部电极，其中，所述第二轴线与所述第一轴线正交，所述第三轴线与所述第一轴线和所述第二轴线正交；和
从所述端面沿着所述主面延伸的一对外部电极，其各自具有覆盖所述端面的基底层、覆盖所述基底层的导电性树脂层、形成在所述导电性树脂层上的第一导电体层、和形成在所述第一导电体层上的含有锡作为主要成分的第二导电体层，其中，所述导电性树脂层包含热固性树脂和分散在所述热固性树脂内的多个导电性填料，
所述基底层包括位于所述主面上的所述第二轴线方向内侧的基底端部，
所述导电性树脂层包括在所述主面上从所述基底端部向所述第二轴线方向内侧延伸的伸出部，
所述导电性填料包括芯部和覆盖所述芯部的由银构成的银涂层膜，
在通过所述外部电极的所述第三轴线方向上的中央部、且与所述第一轴线和所述第二轴线平行的截面中，画出与所述第一轴线方向平行的虚拟直线，该虚拟直线通过在所述第二轴线方向内侧与所述基底端部相距所述伸出部的所述第二轴线方向上的尺寸的1/2以上2/3以下的范围，
在设沿着所述直线的所述第一导电体层的厚度为导电体厚度，设所述直线通过的全部所述导电性填料的、所述银涂层膜的沿着所述直线的长度的总和为银涂层总厚度时，所述导电体厚度相对于所述银涂层总厚度的比例为2以上10以下。
2.如权利要求1所述的层叠陶瓷电子部件，其特征在于：
所述导电体厚度为1μm以上10μm以下。
3.如权利要求2所述的层叠陶瓷电子部件，其特征在于：
所述导电体厚度为3μm以上10μm以下。
4.如权利要求1～3中任一项所述的层叠陶瓷电子部件，其特征在于：
所述银涂层总厚度为0.5μm以上2.0μm以下。
5.如权利要求4所述的层叠陶瓷电子部件，其特征在于：
所述银涂层总厚度为1.0μm以上1.5μm以下。
6.如权利要求1～5中任一项所述的层叠陶瓷电子部件，其特征在于：
所述导电体厚度相对于所述银涂层总厚度的比例为3以上5以下。
7.如权利要求1～6中任一项所述的层叠陶瓷电子部件，其特征在于：
所述导电性填料的所述芯部含有铜作为主要成分。
8.如权利要求1～7中任一项所述的层叠陶瓷电子部件，其特征在于：
所述第一导电体层含有镍作为主要成分。
9.如权利要求1～8中任一项所述的层叠陶瓷电子部件，其特征在于：
所述基底层含有铜作为主要成分。
10.如权利要求1～8中任一项所述的层叠陶瓷电子部件，其特征在于：
所述基底层为在以镍为主要成分的烧结金属膜上形成有铜的镀层的2层结构。
11.如权利要求1～10中任一项所述的层叠陶瓷电子部件，其特征在于：
所述层叠陶瓷电子部件的大小为所述第二轴线方向上的长度尺寸为1.0mm以下、所述第三轴线方向上的宽度尺寸为0.5mm以下、且所述第一轴线方向上的高度尺寸为0.5mm以下。
12.如权利要求11所述的层叠陶瓷电子部件，其特征在于：
所述层叠陶瓷电子部件的大小为所述长度尺寸为0.6mm以下、所述宽度尺寸为0.3mm以下、且所述高度尺寸为0.3mm以下。
13.如权利要求12所述的层叠陶瓷电子部件，其特征在于：
所述层叠陶瓷电子部件的大小为所述长度尺寸为0.4mm以下、所述宽度尺寸为0.2mm以下、且所述高度尺寸为0.2mm以下。
14.如权利要求1～13中任一项所述的层叠陶瓷电子部件，其特征在于：
所述导电性填料中的Ag的质量比例为3质量％以上20质量％以下。
15.如权利要求14所述的层叠陶瓷电子部件，其特征在于：
所述导电性填料中的Ag的质量比例为5质量％以上10质量％以下。
16.如权利要求1～15中任一项所述的层叠陶瓷电子部件，其特征在于：
所述陶瓷主体含有锆酸钙。
17.如权利要求1～16中任一项所述的层叠陶瓷电子部件，其特征在于：
所述陶瓷主体含有锆钛酸钙。
18.如权利要求1～17中任一项所述的层叠陶瓷电子部件，其特征在于：
所述陶瓷主体含有锆钛酸钡钙。
19.如权利要求1～18中任一项所述的层叠陶瓷电子部件，其特征在于：
所述陶瓷主体含有锆酸钡。
20.一种电路板，其特征在于：
包括层叠陶瓷电子部件和具有连接电极的安装基板，
所述层叠陶瓷电子部件包括：
大致长方体形状的陶瓷主体，其具有与第一轴线垂直的一对主面、与第二轴线垂直的一对端面、与第三轴线垂直的一对侧面、和被引出到所述端面的多个内部电极，其中，所述第二轴线与所述第一轴线正交，所述第三轴线与所述第一轴线和所述第二轴线正交；和
从所述端面沿着所述主面延伸的一对外部电极，其各自具有覆盖所述端面的基底层、覆盖所述基底层的导电性树脂层、形成在所述导电性树脂层上的第一导电体层、和形成在所述第一导电体层上的含有锡作为主要成分的第二导电体层，其中，所述导电性树脂层包含热固性树脂和分散在所述热固性树脂内的多个导电性填料，
所述基底层包括位于所述主面上的所述第二轴线方向内侧的基底端部，
所述导电性树脂层包括在所述主面上从所述基底端部向所述第二轴线方向内侧延伸的伸出部，
所述导电性填料包括芯部和覆盖所述芯部的由银构成的银涂层膜，
在通过所述外部电极的所述第三轴线方向上的中央部、且与所述第一轴线和所述第二轴线平行的截面中，画出与所述第一轴线方向平行的虚拟直线，该虚拟直线通过在所述第二轴线方向内侧与所述基底端部相距所述伸出部的所述第二轴线方向上的尺寸的1/2以上2/3以下的范围，
在设沿着所述直线的所述第一导电体层的厚度为导电体厚度，设所述直线通过的全部所述导电性填料的、所述银涂层膜的沿着所述直线的长度的总和为银涂层总厚度时，所述导电体厚度相对于所述银涂层总厚度的比例为2以上10以下。
CN202211223044.1A 2021-10-08 2022-10-08 层叠陶瓷电子部件和电路板 Pending CN115966406A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-166169 2021-10-08
JP2021166169A JP2023056764A (ja) 2021-10-08 2021-10-08 積層セラミック電子部品及び回路基板

Publications (1)

Publication Number Publication Date
CN115966406A true CN115966406A (zh) 2023-04-14

Family

ID=85798161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211223044.1A Pending CN115966406A (zh) 2021-10-08 2022-10-08 层叠陶瓷电子部件和电路板

Country Status (3)

Country Link
US (1) US12080481B2 (zh)
JP (1) JP2023056764A (zh)
CN (1) CN115966406A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023048217A (ja) * 2021-09-28 2023-04-07 太陽誘電株式会社 セラミック電子部品及び回路基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162771A (ja) 1997-11-25 1999-06-18 Kyocera Corp 積層セラミックコンデンサ
KR20140030611A (ko) * 2012-09-03 2014-03-12 삼성전기주식회사 외부 전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법
KR102032757B1 (ko) * 2014-10-06 2019-10-17 삼성전기주식회사 외부전극용 전도성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
US10446320B2 (en) * 2016-04-15 2019-10-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor having external electrode including conductive resin layer
JP2017216358A (ja) * 2016-05-31 2017-12-07 太陽誘電株式会社 積層セラミックコンデンサ
JP2021028967A (ja) * 2019-08-13 2021-02-25 株式会社村田製作所 積層セラミック電子部品および樹脂電極用導電性ペースト
KR102270303B1 (ko) * 2019-08-23 2021-06-30 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Also Published As

Publication number Publication date
US12080481B2 (en) 2024-09-03
JP2023056764A (ja) 2023-04-20
US20230114467A1 (en) 2023-04-13

Similar Documents

Publication Publication Date Title
JP4423707B2 (ja) 積層セラミック電子部品の製造方法
TWI739987B (zh) 積層陶瓷電子零件
US11715593B2 (en) Multi-layer ceramic capacitor
KR101927731B1 (ko) 적층 세라믹 콘덴서
JP7302940B2 (ja) 積層セラミック電子部品
US11557439B2 (en) Multi-layer ceramic electronic component
US11735366B2 (en) Multilayer ceramic electronic component and method for manufacturing the same
TWI841721B (zh) 積層陶瓷電子零件及電路基板
US11664164B2 (en) Multilayer electronic component
CN115966406A (zh) 层叠陶瓷电子部件和电路板
KR20200031042A (ko) 적층 세라믹 콘덴서 및 회로 기판
CN110890219B (zh) 层叠陶瓷电子部件
JP2005159121A (ja) 積層セラミック電子部品
JP7307547B2 (ja) 積層セラミック電子部品及び回路基板
US11929210B2 (en) Multi-layer ceramic electronic component and circuit board
TW202032591A (zh) 積層陶瓷電子零件及電路基板
JP7231703B2 (ja) 積層セラミックコンデンサ
US12033804B2 (en) Multilayer electronic component
US20230113834A1 (en) Multilayer electronic component
WO2024135256A1 (ja) 積層セラミック電子部品
CN118575243A (zh) 陶瓷电子部件
JP2024114614A (ja) 積層型電子部品
KR20230079891A (ko) 세라믹 전자부품
JP2023025982A (ja) セラミック電子部品及び回路基板
JP2023041357A (ja) 積層セラミック電子部品及び回路基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication