TWI841721B - 積層陶瓷電子零件及電路基板 - Google Patents
積層陶瓷電子零件及電路基板 Download PDFInfo
- Publication number
- TWI841721B TWI841721B TW109111238A TW109111238A TWI841721B TW I841721 B TWI841721 B TW I841721B TW 109111238 A TW109111238 A TW 109111238A TW 109111238 A TW109111238 A TW 109111238A TW I841721 B TWI841721 B TW I841721B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- tin
- film thickness
- mentioned
- face region
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 80
- 239000000758 substrate Substances 0.000 title claims abstract description 38
- 238000000576 coating method Methods 0.000 claims abstract description 68
- 239000011248 coating agent Substances 0.000 claims abstract description 67
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 49
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 63
- 229910000679 solder Inorganic materials 0.000 claims description 43
- 239000010949 copper Substances 0.000 claims description 32
- 229910052759 nickel Inorganic materials 0.000 claims description 31
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 27
- 229910052802 copper Inorganic materials 0.000 claims description 27
- 239000003985 ceramic capacitor Substances 0.000 description 43
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 15
- 238000007747 plating Methods 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 12
- 238000009434 installation Methods 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 238000009736 wetting Methods 0.000 description 5
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 3
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 3
- 238000001723 curing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009257 reactivity Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 2
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 2
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 2
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- WEUCVIBPSSMHJG-UHFFFAOYSA-N calcium titanate Chemical group [O-2].[O-2].[O-2].[Ca+2].[Ti+4] WEUCVIBPSSMHJG-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- VKJLWXGJGDEGSO-UHFFFAOYSA-N barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Ba+2] VKJLWXGJGDEGSO-UHFFFAOYSA-N 0.000 description 1
- 210000002469 basement membrane Anatomy 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- YVRGRDDGRSFXCH-UHFFFAOYSA-N magnesium;dioxido(oxo)titanium Chemical compound [Mg+2].[O-][Ti]([O-])=O YVRGRDDGRSFXCH-UHFFFAOYSA-N 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- PWYYWQHXAPXYMF-UHFFFAOYSA-N strontium(2+) Chemical compound [Sr+2] PWYYWQHXAPXYMF-UHFFFAOYSA-N 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Abstract
本發明提供一種可提昇外部電極中之連接可靠性之積層陶瓷電子零件及安裝有其之電路基板。
積層陶瓷電子零件具備陶瓷坯體與外部電極。上述陶瓷坯體具有朝向第1方向之主面、朝向與上述第1方向正交之第2方向之端面、及朝向與上述第1方向及上述第2方向正交之第3方向之側面,且於上述第1方向上積層有複數個內部電極。上述外部電極具有鍍膜,將上述端面被覆,延伸至上述側面及上述主面之一部分。上述鍍膜包含構成表面之鍍錫膜,上述鍍錫膜包含朝向上述第2方向之錫端面區域、及朝向上述第3方向之錫側面區域,且構成為上述錫端面區域之膜厚小於上述錫側面區域之膜厚。
Description
本發明係關於一種積層陶瓷電子零件及安裝有其之電路基板。
於積層陶瓷電容器等積層陶瓷電子零件中,典型而言,於陶瓷坯體之表面形成藉由塗佈導電膏而形成之基底電極,且於基底電極上形成複數個鍍膜,藉此,形成外部電極。此種具備外部電極之積層陶瓷電子零件一般地藉由利用回焊法焊接外部電極而安裝於印刷電路基板等。
例如,於專利文獻1中,根據提昇利用回焊法進行表面安裝時之自對準性且抑制焊接時一外部電極向上方隆起之現象的觀點,記載有具備電子零件本體與特定構成之外部電極之電子零件。該外部電極具有:厚膜電極,其藉由導電膏之烘烤而形成;中間鍍膜,其形成於厚膜電極上且具有特定之表面粗糙度;及易焊接性鍍膜,其形成於中間鍍膜之外表面,且包含焊接性較中間鍍膜更優異之金屬。
[專利文獻1]日本專利特開2004-186602號公報
鍍膜係與焊料之反應性或導熱性及熱容量性亦因其厚度而變化,對焊料之潤濕性造成影響。因此,於專利文獻1記載之技術中,於電子零件更小型化之情形時,產生因鍍膜之微小厚度差導致焊接時一外部電極向上方隆起之上述現象,從而難以提昇外部電極與安裝基板之連接可靠性。
鑒於如上所述之情況,本發明之目的在於提供一種可提昇外部電極中之連接可靠性之積層陶瓷電子零件及安裝有其之電路基板。
為了達成上述目的,本發明之一形態之積層陶瓷電子零件具備陶瓷坯體與外部電極。
上述陶瓷坯體具有朝向第1方向之主面、朝向與上述第1方向正交之第2方向之端面、以及朝向與上述第1方向及上述第2方向正交之第3方向之側面,且於上述第1方向上積層有複數個內部電極。
上述外部電極具有形成於上述陶瓷坯體之基底膜、及形成於上述基底膜上之鍍膜,且被覆上述端面,延伸至上述側面及上述主面之一部分。
上述積層陶瓷電子零件係上述第1方向上之尺寸較上述第2方向上之尺寸或上述第3方向上之尺寸中之較小尺寸之0.80倍大且為1.25倍以下。
上述鍍膜包含構成表面之鍍錫膜,上述鍍錫膜包含:
錫端面區域,其朝向上述第2方向;及錫側面區域,其朝向上述第3方向;且構成為上述錫端面區域之膜厚小於上述錫側面區域之膜厚。
於該構成中,於構成表面之鍍錫膜中,錫側面區域係膜厚大於錫端面區域。藉此,於焊料安裝時,錫側面區域與焊料之反應性提昇,相較錫端面區域,焊料先潤濕錫側面區域。因此,可抑制焊料偏向潤濕一錫端面區域側,且因其表面張力導致另一錫端面區域自安裝基板隆起的現象。其結果,兩外部電極可確實地與安裝基板連接,從而可提昇連接可靠性。
具體而言,上述錫端面區域之膜厚宜為上述錫側面區域之膜厚之0.90倍以上0.97倍以下。
藉此,可更確實地防止焊料偏向潤濕一錫端面區域側,因其表面張力而導致另一錫端面區域自安裝基板隆起的現象。進而,於安裝時焊料亦適度地潤濕錫端面區域,可抑制焊料之偏倚,進一步提昇外部電極中之連接可靠性。
上述鍍膜亦可包含形成於上述鍍錫膜與上述基底膜之間之鍍鎳膜,上述鍍鎳膜包含:鎳端面區域,其朝向上述第2方向;及鎳側面區域,其朝向上述第3方向;且構成為上述鎳端面區域之膜厚大於上述鎳側面區域之膜厚。
藉此,可充分確保鍍膜之端面區域中之導熱性及熱容量,可使端面
區域中之焊料潤濕性良好。因此,可抑制焊料之偏倚,進一步提昇外部電極中之連接可靠性。
具體而言,上述鎳端面區域之膜厚宜為較上述鎳側面區域之膜厚之1.00倍大且為1.10倍以下。
又,上述鍍膜亦可包含形成於上述鍍錫膜與上述基底膜之間之鍍銅膜,上述鍍銅膜包含:銅端面區域,其朝向上述第2方向;及銅側面區域,其朝向上述第3方向;且構成為上述銅端面區域之膜厚大於上述銅側面區域之膜厚。
藉此,可充分確保鍍膜之端面區域中之導熱性及熱容量,可使端面區域中之焊料潤濕性良好。因此,可抑制焊料之偏倚,進一步提昇外部電極中之連接可靠性。
具體而言,上述銅端面區域之膜厚宜為較上述銅側面區域之膜厚之1.00倍大且為1.20倍以下。
例如,於上述積層陶瓷電子零件中,沿著上述第1方向最大部分之尺寸亦可為0.4mm以下,沿著上述第2方向及上述第3方向最大部分之尺寸亦可分別為0.2mm以下。
本發明之另一形態之電路基板具備安裝基板、積層陶瓷電子零件及焊料。
上述積層陶瓷電子零件具備陶瓷坯體與外部電極。
上述陶瓷坯體具有朝向第1方向之主面、朝向與上述第1方向正交之第2方向之端面、及朝向與上述第1方向及上述第2方向正交之第3方向之側面,且於上述第1方向上積層有複數個內部電極。
上述外部電極具有形成於上述陶瓷坯體之基底膜、及形成於上述基底膜上之鍍膜,且被覆上述端面,延伸至上述側面及上述主面之一部分。
上述積層陶瓷電子零件係上述第1方向上之尺寸較上述第2方向上之尺寸或上述第3方向上之尺寸中較小尺寸之0.80倍大且為1.25倍以下。
上述鍍膜包含構成表面之鍍錫膜,上述鍍錫膜包含:錫端面區域,其朝向上述第2方向;及錫側面區域,其朝向上述第3方向;且構成為上述錫端面區域之膜厚小於上述錫側面區域之膜厚。
上述焊料將上述鍍膜與上述安裝基板連接,且自上述錫主面區域延伸至上述錫端面區域及上述錫側面區域之一部分。
如上所述,根據本發明,可提供一種能夠提昇外部電極中之連接可靠性之積層陶瓷電子零件及安裝有其之電路基板。
以下,一面參照圖式,一面對本發明之實施形態進行說明。
於圖式中,適當表示相互正交之X軸、Y軸及Z軸。X軸、Y軸及Z軸於所有圖中共通。
1.積層陶瓷電容器10之整體構成
圖1~3係表示本發明之一實施形態之積層陶瓷電容器10之圖。圖1係積層陶瓷電容器10之立體圖。圖2係積層陶瓷電容器10之沿著圖1之A-A'線所得之剖視圖。圖3係積層陶瓷電容器10之沿著圖1之B-B'線所得之剖視圖。
積層陶瓷電容器10具備陶瓷坯體11與2個外部電極14。外部電極14分別形成於陶瓷坯體11之表面。
陶瓷坯體11具有大致長方體形狀。即,陶瓷坯體11包含朝向X軸方向之2個端面11a、朝向Y軸方向之2個側面11b、及朝向Z軸方向之2個主面11c。陶瓷坯體11亦可並非嚴格地為長方體形狀,例如亦可將連接各面之稜部進行倒角。
積層陶瓷電容器10構成為Z軸方向上之尺寸T較X軸方向上之尺寸L或Y軸方向上之尺寸W中之較小尺寸之0.80倍大且為1.25倍以下。例如,於積層陶瓷電容器10中,X軸方向上之尺寸L未達0.7mm,Y軸方向上之尺寸W未達0.4mm,Z軸方向上之尺寸T未達0.4mm。積層陶瓷電容器10之各尺寸設為沿著各方向最大之部分之尺寸。
作為積層陶瓷電容器10之具體之大小,例如可列舉尺寸L成為0.6mm且尺寸W及尺寸T成為0.3mm之大小、尺寸L成為0.4mm且尺寸W及尺寸T成為0.2mm之大小、尺寸L成為0.25mm且尺寸W及尺寸T成為0.125mm之大小、尺寸L成為0.2mm且尺寸W及尺寸T成為0.1mm之大小
等。
陶瓷坯體11具有電容形成部16、蓋部17及側邊緣部18。電容形成部16配置於陶瓷坯體11之Y軸及Z軸方向上之中央部。蓋部17自Z軸方向覆蓋電容形成部16,側邊緣部18自Y軸方向覆蓋電容形成部16。蓋部17及側邊緣部18主要具有保護電容形成部16並且確保電容形成部16之周圍之絕緣性之功能。
電容形成部16具有將複數個第1內部電極12與複數個第2內部電極13介隔陶瓷層15(參照圖3及4)於Z軸方向上積層而成之構成。
圖4係陶瓷坯體11之分解立體圖。陶瓷坯體11實際上無法分解,但於圖4中,為了說明而表示分解之態樣。
陶瓷坯體11具有如圖4所示之將片材積層而成之構造。電容形成部16及側邊緣部18係包含印刷有內部電極12、13之片材。蓋部17係包含未印刷內部電極12、13之片材。內部電極12、13均為沿著X-Y平面延伸之片狀,且沿著Z軸方向交替地配置。
內部電極12、13分別由電之良導體形成,且作為積層陶瓷電容器10之內部電極發揮功能。作為形成內部電極12、13之電之良導體,例如使用以鎳(Ni)、銅(Cu)、鈀(Pd)、鉑(Pt)、銀(Ag)、金(Au)等為主成分之金屬或合金。
如圖2所示,將第1內部電極12引出至陶瓷坯體11之一端面11a,連接於一外部電極14。將第2內部電極13引出至陶瓷坯體11之另一端面11a,連接於另一外部電極14。藉此,內部電極12、13與互不相同之外部電極14導通。
陶瓷層15由介電陶瓷形成。於積層陶瓷電容器10中,為了增大內部電極12、13間之各陶瓷層15之電容,而使用高介電常數之介電陶瓷。作為高介電常數之介電陶瓷,例如可列舉以鈦酸鋇(BaTiO3)為代表之含鋇(Ba)及鈦(Ti)之鈣鈦礦構造之材料。
又,上述介電陶瓷除了鈦酸鋇系以外,亦可為鈦酸鍶(SrTiO3)系、鈦酸鈣(CaTiO3)系、鈦酸鎂(MgTiO3)系、鋯酸鈣(CaZrO3)系、鈦酸鋯酸鈣(Ca(Zr,Ti)O3)系、鋯酸鋇(BaZrO3)系、氧化鈦(TiO2)系等。
蓋部17及側邊緣部18亦由介電陶瓷形成。形成蓋部17及側邊緣部18之材料為絕緣性陶瓷即可,但藉由使用與電容形成部16同樣之組成系之材料,而製造效率提昇,並且可抑制陶瓷坯體11中之內部應力。
藉由上述構成,於積層陶瓷電容器10中,若向外部電極14之間施加電壓,則於電容形成部16中電壓施加至內部電極12、13之間之複數個陶瓷層15。藉此,於積層陶瓷電容器10中蓄積與外部電極14之間之電壓對應之電荷。
2.外部電極14之構成
如圖1~3所示,外部電極14分別覆蓋端面11a,且延伸至主面11c及側面11b之一部分。外部電極14具有形成於陶瓷坯體11上之基底膜19、及形成於基底膜19上之鍍膜20。
基底膜19覆蓋端面11a整體與主面11c及側面11b之一部分,作為鍍膜20之基底發揮功能。基底膜19例如構成為燒結金屬膜。具體而言,基底膜19例如藉由利用浸漬法、印刷法等塗佈導電性膏並進行烘烤而形成。基底膜19例如包含鎳(Ni)、銅(Cu)、鈀(Pd)、鉑(Pt)、銀(Ag)、金(Au)等作為主成分。
圖5係沿著圖1之C-C'線所得之剖視圖,且係將一外部電極14附近放大而成之圖。圖6係將圖2之一外部電極14附近放大而成之圖。
如該等圖所示,鍍膜20具有以銅為主成分之鍍銅膜21、以鎳為主成分之鍍鎳膜22、及以錫為主成分之鍍錫膜23。即,鍍膜20為3層構造。
鍍銅膜21形成於基底膜19上。藉由形成鍍銅膜21,可於基底膜19上使連續之良好之鍍膜析出。鍍銅膜21包含朝向X軸方向之銅端面區域(端面區域)21a、朝向Y軸方向之銅側面區域(側面區域)21b、及朝向Z軸方向之銅主面區域(主面區域)21c。
鍍銅膜21係構成為端面區域21a之膜厚D1a大於側面區域21b之膜厚D1b。具體而言,鍍銅膜21宜為端面區域21a之膜厚D1a較側面區域21b之膜厚D1b之1.00倍大且為1.20倍以下。
又,於鍍銅膜21中,側面區域21b之膜厚D1b與主面區域21c之膜厚D1c亦可大致相同。藉此,可防止安裝時焊料之偏倚。具體而言,主面區域21c之膜厚D1c例如為側面區域21b之膜厚D1b之0.95倍以上1.05倍以下。
鍍鎳膜22形成於鍍銅膜21上。藉由形成鍍鎳膜22,可防止安裝時鍍膜20被焊料侵蝕。鍍鎳膜22包含朝向X軸方向之鎳端面區域(端面區域)22a、朝向Y軸方向之鎳側面區域(側面區域)22b、及朝向Z軸方向之鎳主面區域(主面區域)22c。
鍍鎳膜22亦構成為端面區域22a之膜厚D2a大於側面區域22b之膜厚D2b。具體而言,鍍鎳膜22宜為端面區域22a之膜厚D2a較側面區域22b之膜厚D2b之1.00倍大且為1.10倍以下。
又,於鍍鎳膜22中,同樣地側面區域22b之膜厚D2b與主面區域22c之膜厚D2c亦可大致相同。藉此,可防止安裝時焊料之偏倚。具體而言,主面區域22c之膜厚D2c例如為側面區域22b之膜厚D2b之0.95倍以上1.05倍以下。
鍍錫膜23形成於鍍鎳膜22上。鍍錫膜23可於安裝時與焊料檢測反應而熔融,提昇焊料之潤濕性。鍍錫膜23包含朝向X軸方向之錫端面區域(端面區域)23a、朝向Y軸方向之錫側面區域(側面區域)23b、及朝向Z軸方向之錫主面區域(主面區域)23c。
鍍錫膜23構成為端面區域23a之膜厚D3a小於側面區域23b之膜厚D3b。具體而言,鍍錫膜23宜為端面區域22a之膜厚D3a為側面區域23b之膜厚D3b之0.90倍以上0.97倍以下。
又,於鍍錫膜23,同樣地側面區域23b之膜厚D3b與主面區域23c之膜厚D3c亦可大致相同。藉此,可防止安裝時焊料之偏倚。具體而言,主面區域23c之膜厚D3c例如為側面區域23b之膜厚D3b之0.95倍以上1.05倍以下。
該等各鍍膜21、22、23例如藉由滾筒電鍍法而形成。於該情形時,各鍍膜21、22、23之膜厚可藉由滾筒電鍍中之電流或鍍覆時間等而控制。更詳細而言,若將電流值降低至固定值,藉由鍍覆時間控制鍍膜之厚度,則可穩定地進行各鍍膜21、22、23之厚度之控制。
為了於鍍銅膜21中以上述關係形成端面區域21a及側面區域21b之膜厚,而如以下般進行鍍銅處理。即,於基底膜19之整體形成鍍銅膜之後,僅於側面11b及主面11c上之區域形成抗鍍覆劑,於端面11a上之區域進而形成鍍銅膜。藉此,可使端面區域21a之膜厚厚於側面區域21b及主面區
域21c之膜厚。
為了於鍍鎳膜22中以上述關係形成端面區域22a及側面區域22b之膜厚,與上述鍍銅處理同樣地進行鍍鎳處理。即,於鍍銅膜21整體形成鍍鎳膜之後,僅於側面區域21b及主面區域21c形成抗鍍覆劑,於端面區域21a進而形成鍍膜。藉此,可使端面區域22a之膜厚厚於側面區域22b及主面區域22c之膜厚。
又,為了於鍍錫膜23中以上述關係形成端面區域23a及側面區域23b之膜厚,而如以下般進行鍍錫處理。即,於鍍鎳膜22之整體形成鍍錫膜之後,僅於端面區域22a形成抗鍍覆劑,於側面區域22b及主面區域22c上進而形成鍍錫膜。藉此,可使端面區域23a之膜厚薄於側面區域23b及主面區域23c之膜厚。
利用圖10之模式圖,對抗鍍覆劑之形成方法之一例進行說明。於圖10中,對用以形成鍍銅膜21之抗鍍覆劑之形成方法之一例進行說明,但用以形成鍍鎳膜22及鍍錫膜23之抗鍍覆劑,亦可同樣地形成。於該例中,抗鍍覆劑由藉由加熱而硬化之熱硬化樹脂或利用紫外線而硬化之紫外線硬化樹脂形成。抗鍍覆劑之黏度係於80~250Ps‧s之範圍內適當調整。
首先,如圖10所示,準備於周面R11附著有抗鍍覆劑R2之塗佈輥R1。將於基底膜19之整體形成有鍍銅膜21'之塗佈對象物P維持為側面11b
可與塗佈輥R1之周面R11對向之姿勢。藉由使塗佈對象物P之鍍銅膜21'之側面11b上之區域接觸正在旋轉之塗佈輥R1之抗鍍覆劑R2,而於該區域整體塗佈抗鍍覆劑R2。繼而,藉由包括加熱器或紫外線光源之阻劑硬化裝置R3,使所塗佈之抗鍍覆劑R2硬化。繼之,將塗佈對象物P變換為主面11c可與塗佈輥R1之周面R11對向之姿勢,亦於鍍銅膜21'之主面11c上之區域藉由同樣之處理形成抗鍍覆劑R2。於此種抗鍍覆劑之形成方法中,藉由使用包含可收容各塗佈對象物P之複數個凹部之治具(未圖示),可一面將塗佈對象物P維持為所期望之姿勢一面有效率地進行處理。
圖7係說明鍍膜20之膜厚之測定方法之圖。圖7A係測定對象之積層陶瓷電容器10之主要部分之立體圖。圖7B係表示測定面M之平面圖。圖7C係測定對象之外部電極14之主要部分之俯視圖。於圖7中,為方便起見,而以帶有稜角之形狀記載積層陶瓷電容器10,且省略基底膜19、鍍銅膜21及鍍鎳膜22等之圖示。再者,以下,對鍍錫膜23之測定方法進行說明,但鍍銅膜21及鍍鎳膜22,亦可利用同樣之方法測定。
首先,研磨積層陶瓷電容器10,以包含外部電極14之X軸方向及Y軸方向各自之大致中央部之方式使測定面M露出。測定面M係相對於構成端面區域23a之表面之Y-Z平面呈現作為銳角之角度θ傾斜之平面。
繼而,使用掃描式電子顯微鏡(SEM:Scanning Electron Microscope)自正面觀察測定面M,對端面區域23a、側面區域23b及主面區域23c之各者測定將鍍膜延伸之方向之中央部80%之區域大致五等分所得之5個部位之膜厚,並運算平均值。放大倍率例如為6000倍。
如圖7B所示,將端面區域23a中運算所得之平均值設為測定膜厚D'3a。將側面區域23b中運算所得之平均值設為測定膜厚D'3b。將主面區域23c中運算所得之平均值設為膜厚D3c。進而,對於端面區域23a及側面區域23b,如以下般修正測定膜厚D'3a、D'3b,運算膜厚D3a、D3b。
如上所述,測定面M相對於Y-Z平面以角度θ傾斜。因此,參照圖7C,於測定面M中之端面區域23a測定所得之測定膜厚D'3a成為實際之膜厚D3a之1/sinθ倍之值。因此,端面區域23a之實際之膜厚D3a能夠以測定膜厚D'3a乘以sinθ所得之值(D'3a×sinθ)運算。
同樣地,參照圖7C,於測定面M中之側面區域23b測定所得之測定膜厚D'3b成為實際之膜厚D3b之1/cosθ倍。因此,側面區域23b之實際之膜厚D3b能夠以測定膜厚D'3b乘以cosθ所得之值(D'3b×cosθ)運算。
再者,於測定面M中之主面區域23c測定所得之膜厚與主面區域23c之實際之膜厚D3c相等,因此,無需修正便可使用。
可利用上述測定方法,自1個測定面M運算各鍍膜21、22、23之所有區域之膜厚,從而可提昇測定效率。
上述構成之積層陶瓷電容器10例如藉由焊接鍍膜20而安裝於安裝基板。
3.電路基板100之構成
圖8及圖9係表示本實施形態之電路基板100之圖,圖8係與圖2對應之剖視圖,圖9係與圖3對應之剖視圖。
電路基板100具備安裝基板S、積層陶瓷電容器10、及將積層陶瓷電容器10之鍍膜20與安裝基板S連接之焊料H。
安裝基板S係形成有未圖示之電路之基板,且具有用以安裝積層陶瓷電容器10之焊墊L。
積層陶瓷電容器10係以主面11c與安裝基板S對向之方式配置於安裝基板S上。具體而言,鍍錫膜23之主面區域23c與安裝基板S之焊墊L於Z軸方向上對向。再者,於圖8及9中,省略了鍍銅膜21、鍍鎳膜22及鍍錫膜23之圖示,但參照圖5及6,設為實際上鍍膜20具有鍍銅膜21、鍍鎳膜22及鍍錫膜23進行說明。
焊料H分別將外部電極14之鍍膜20與焊墊L連接。焊料H係以自主面區域23c延伸至端面區域23a及側面區域23b之一部分之方式形成。
電路基板100例如以如下方式製造。首先,於安裝基板S之焊墊L上塗佈焊料膏,於該焊料膏上配置積層陶瓷電容器10。藉此,成為鍍錫膜23之主面區域23c與焊料膏相接之狀態。於該狀態下在回焊爐中進行加熱,焊料膏被加熱而熔融。
伴隨焊料膏之熔融,積層陶瓷電容器10沈入焊墊L側。藉此,焊料膏自鍍錫膜23之主面區域23c潤濕至端面區域23a及側面區域23b。其後,焊料膏被冷卻而硬化,藉此,形成將外部電極14與安裝基板S連接之焊料H,製造圖8及9所示之電路基板100。
本實施形態之積層陶瓷電容器10於利用焊料H安裝於安裝基板S時,發揮如下作用效果。
4.本實施形態之作用效果
於構成鍍膜20之表面之鍍錫膜23中,側面區域23b與端面區域23a相比膜厚更大。藉此,可於側面區域23b中進一步提昇與焊料H之反應性,促進側面區域23b中之潤濕。
此處,先前存在如下情況,即,將積層陶瓷電容器安裝至安裝基板時,於積層陶瓷電容器偏向配置於一焊墊側之情形時,焊料更快地於一端面上潤濕。藉此,存在於積層陶瓷電容器之該端面上,焊料引起之表面張力變強,將該端面強力地牽引至Z軸方向下方。其結果,存在如下情形,積層陶瓷電容器受到繞Y軸旋轉之方向之力矩,產生另一端面向Z軸方向上方隆起之現象(參照專利文獻1之段落0009、圖3)。
另一方面,於本實施形態中,藉由促進鍍錫膜23之側面區域23b中之潤濕,而即便於積層陶瓷電容器10偏向配置於一焊墊L側之情形時,亦適
度地限制端面區域23a中之潤濕。藉此,可抑制上述現象,將兩外部電極14與焊墊L適當地連接,因此,可使外部電極14與安裝基板S之連接可靠性提昇。
進而,本實施形態構成為形成於鍍錫膜23與基底膜19之間之鍍鎳膜22及鍍銅膜21之端面區域22a、21a厚於側面區域22b、21b。藉此,可提昇端面區域21a、22a之導熱性及熱容量,即便端面區域21a、22a上焊料H亦容易熔融。因此,可使焊料H不偏倚且穩定地潤濕。
又,如以下使用實施例所示,可藉由將各鍍膜21、22、23之端面區域21a、22a、23a相對於側面區域21b、22b、23b之膜厚之大小設為特定之數值範圍而使上述作用效果更確實地發揮。
作為實施例,以如下方式製作積層陶瓷電容器10之樣品。
首先,使用BaTiO3等鐵電材料,製成陶瓷坯片。利用印刷法等於該陶瓷坯片形成內部電極圖案。將形成有內部電極圖案之陶瓷坯片與未形成內部電極圖案之陶瓷坯片積層特定之片數,製成大張之積層體。將該積層體壓接著於特定之位置切斷,製作如圖4所示之積層構造之未煅燒之陶瓷坯體。
利用浸漬法於未煅燒之積層晶片之端面塗佈以鎳為主成分之導電膏。此時,使積層晶片之端面至主面及側面之一部分浸漬於浸漬槽,藉此,於端面、主面及側面一體地塗佈導電膏。將塗佈有導電膏之積層晶片
以1000~1400℃煅燒,製作於陶瓷坯體形成有作為燒結金屬膜之基底膜之燒結體。
繼之,藉由電鍍法,將上述基底膜作為基底,分別形成鍍銅膜、鍍鎳膜及鍍錫膜。藉此,製作積層陶瓷電容器10之10種樣品1~10。將各樣品1~10之X軸方向、Y軸方向及Z軸方向上之各尺寸L、W及T示於表1中。
[表1]
樣品1 | 樣品2 | 樣品3 | 樣品4 | 樣品5 | 樣品6 | 樣品7 | 樣品8 | 樣品9 | 樣品10 | ||
零件尺寸(mm) | X方向尺寸L | 0.4±0.02 | 0.4±0.02 | 0.4±0.02 | 0.4±0.02 | 0.4±0.02 | 0.4±0.02 | 0.4±0.02 | 0.6±0.05 | 0.6±0.05 | 0.6±0.05 |
Y方向尺寸W | 0.2±0.02 | 0.2±0.02 | 0.2±0.02 | 0.2±0.02 | 0.2±0.02 | 0.2±0.02 | 0.2±0.02 | 0.3±0.05 | 0.3±0.05 | 0.3±0.05 | |
Z方向尺寸T | 最大0.22 | 0.2±0.02 | 0.2±0.02 | 0.2±0.02 | 0.2±0.02 | 0.2±0.02 | 0.2±0.02 | 0.3±0.05 | 0.3±0.05 | 0.3±0.05 | |
側面區域膜厚(μm) | 鍍Cu膜 | 4.32 | 3.66 | 3.73 | 3.98 | 3.88 | 4.10 | 4.00 | 4.23 | 4.24 | 3.26 |
鍍Ni膜 | 2.02 | 2.31 | 2.25 | 2.12 | 2.16 | 2.17 | 2.15 | 2.09 | 2.09 | 2.13 | |
鍍Sn膜 | 5.19 | 4.70 | 4.33 | 4.44 | 4.41 | 4.59 | 4.57 | 5.21 | 5.08 | 4.65 | |
鍍膜整體 | 11.53 | 10.66 | 10.31 | 10.54 | 10.45 | 10.86 | 10.72 | 11.54 | 11.41 | 10.05 | |
端面區域膜厚(μm) | 鍍Cu膜 | 4.49 | 3.95 | 4.36 | 4.49 | 4.30 | 4.56 | 4.10 | 4.68 | 4.86 | 3.53 |
鍍Ni膜 | 2.20 | 2.36 | 2.43 | 2.29 | 2.29 | 2.31 | 2.15 | 2.17 | 2.13 | 2.15 | |
鍍Sn膜 | 4.87 | 4.55 | 4.02 | 4.10 | 4.19 | 4.37 | 4.15 | 4.96 | 4.66 | 4.39 | |
鍍膜整體 | 11.57 | 10.87 | 10.81 | 10.88 | 10.77 | 11.24 | 10.39 | 11.81 | 11.64 | 10.07 | |
端面區域/側面區域(膜厚比率) | 鍍Cu膜 | 1.04 | 1.08 | 1.17 | 1.13 | 1.11 | 1.11 | 1.02 | 1.11 | 1.14 | 1.08 |
鍍Ni膜 | 1.09 | 1.02 | 1.08 | 1.08 | 1.06 | 1.06 | 1.00 | 1.04 | 1.02 | 1.01 | |
鍍Sn膜 | 0.94 | 0.97 | 0.93 | 0.92 | 0.95 | 0.95 | 0.91 | 0.95 | 0.92 | 0.94 | |
鍍膜整體 | 1.00 | 1.02 | 1.05 | 1.03 | 1.03 | 1.03 | 0.97 | 1.02 | 1.02 | 1.00 |
以使用圖7說明之方法,運算各樣品1~10之各鍍膜21、22、23之端面區域21a、22a、23a、側面區域21b、22b、23b及主面區域21c、22c、23c中之膜厚。如上所述,膜厚係基於對各區域測定所得之5個部位之膜厚運算所得之值。於表1中表示運算所得之膜厚之結果。再者,於表1中亦記載各鍍膜21、22、23整體之膜厚。
如表1所示,關於鍍錫膜(鍍Su膜)23,任一樣品1~10中,端面區域23a之膜厚均小於側面區域23b之膜厚。具體而言,端面區域23a之膜厚為側面區域23b之膜厚之0.90倍以上0.97倍以下。
關於鍍鎳膜(鍍Ni膜)22,任一樣品1~10中,端面區域22a之膜厚均大於側面區域22b之膜厚。具體而言,端面區域22a之膜厚較側面區域22b之膜厚之1.00倍大且為1.10倍以下。
關於鍍銅膜(鍍Cu膜)21,任一樣品1~10中,端面區域22a之膜厚均大於側面區域22b之膜厚。具體而言,端面區域22a之膜厚較側面區域22b之膜厚之1.00倍大且為1.20倍以下。
對於該等樣品1~10之各者,將與測定鍍膜厚所得之樣品不同之樣品利用回焊法焊接於安裝基板S上。其結果,確認到任一樣品中均未產生一端面向上方隆起之上述現象。進而,確認到對端面11a上及側面11b上之潤濕亦良好,可實現穩定之安裝形態。更詳細而言,焊接之各1000個樣品1~10中,產生一端面向上方隆起之安裝不良之樣品為0個。另一方面,將鍍膜之厚度設為上述數值範圍外(鍍錫膜23係端面區域23a之膜厚為側面區域23b之膜厚之1.02倍)之比較樣品中,焊接之1000個中產生一端面向上方隆起之安裝不良之樣品為2個。
根據以上,確認到藉由將各鍍膜21、22、23之端面區域21a、22a、23a之膜厚相對於側面區域21b、22b、23b之膜厚之大小設為上述數值範圍,可提昇焊料H之接合強度,從而提昇外部電極14中之連接可靠性。
以上,對本發明之各實施形態進行了說明,但本發明不僅限於上述實施形態,當然可於不脫離本發明之主旨之範圍內施加各種變更。
鍍膜20不限於3層構造,例如亦可為鍍鎳膜與鍍錫膜之2層構造。或者,亦可為4層以上之構造。於該等情形時,構成為至少於表面之鍍錫膜中端面區域之膜厚大於側面區域之膜厚即可。
基底膜19不限於燒結金屬膜,例如亦可為濺鍍膜等蒸鍍膜。或者,基底膜19亦可為包含濺鍍膜等蒸鍍膜與燒結金屬膜之膜。
於上述實施形態中,作為積層陶瓷電子零件之一例,對積層陶瓷電容器10進行了說明,但本發明可適應於陶瓷層與內部電極積層而成之所有積層陶瓷電子零件。作為此種積層陶瓷電子零件,例如可列舉壓電元件、積層陶瓷電感器等。
10:積層陶瓷電容器
11:陶瓷坯體
11c:主面
11a:端面
11b:側面
12, 13:內部電極
14:外部電極
15:陶瓷層
16:電容形成部
17:蓋部
18:側邊緣部
19:基底膜
20:鍍膜
21:鍍銅膜
21':鍍銅膜
21a:端面區域(銅端面區域)
21b:側面區域(銅側面區域)
21c:銅主面區域(主面區域)
22:鍍鎳膜
22a:端面區域(鎳端面區域)
22b:側面區域(鎳側面區域)
22c:鎳主面區域(主面區域)
23:鍍錫膜
23a:端面區域(錫端面區域)
23b:側面區域(錫側面區域)
23c:錫主面區域(主面區域)
100:電路基板
D1a:膜厚
D1b:膜厚
D1c:膜厚
D2a:膜厚
D2b:膜厚
D2c:膜厚
D3a:膜厚
D3b:膜厚
D3c:膜厚
D'3a:測定膜厚
D'3b:測定膜厚
H:焊料
L:尺寸
M:測定面
P:塗佈對象物
R1:塗佈輥
R2:抗鍍覆劑
R3:阻劑硬化裝置
R11:周面
S:安裝基板
T:尺寸
W:尺寸
θ:角度
圖1係本發明之第1實施形態之積層陶瓷電容器之立體圖。
圖2係上述積層陶瓷電容器之沿著圖1之A-A'線所得之剖視圖。
圖3係上述積層陶瓷電容器之沿著圖1之B-B'線所得之剖視圖。
圖4係上述積層陶瓷電容器之陶瓷坯體之分解立體圖。
圖5係沿著圖1之C-C'線所得之剖視圖,且係將一外部電極附近放大而成之圖。
圖6係將圖2之一外部電極附近放大而成之圖。
圖7係用以說明上述積層陶瓷電容器之鍍膜之膜厚之測定方法之圖,A係測定對象之積層陶瓷電容器之主要部分之立體圖,B係表示測定面之平面圖,C係測定對象之外部電極之主要部分之俯視圖。
圖8係表示安裝有上述積層陶瓷電容器之電路基板之圖,且係與圖2對應之剖視圖。
圖9係表示安裝有上述積層陶瓷電容器之電路基板之圖,且係與圖3對應之剖視圖。
圖10係表示於鍍銅膜上塗佈抗鍍覆劑之方法作為外部電極之形成方法之一例之圖。
11:陶瓷坯體
11a:端面
11b:側面
12:內部電極
14:外部電極
16:電容形成部
18:側邊緣部
19:基底膜
20:鍍膜
21:鍍銅膜
21a:端面區域(銅端面區域)
21b:側面區域(銅側面區域)
22:鍍鎳膜
22a:端面區域(鎳端面區域)
22b:側面區域(鎳側面區域)
23:鍍錫膜
23a:端面區域(錫端面區域)
23b:側面區域(錫側面區域)
D1a:膜厚
D1b:膜厚
D2a:膜厚
D2b:膜厚
D3a:膜厚
D3b:膜厚
Claims (6)
- 一種積層陶瓷電子零件,其具備:陶瓷坯體,其具有朝向第1方向之主面、朝向與上述第1方向正交之第2方向之端面、以及朝向與上述第1方向及上述第2方向正交之第3方向之側面,且於上述第1方向上積層有複數個內部電極;及外部電極,其具有形成於上述陶瓷坯體之基底膜、及形成於上述基底膜上之鍍膜,且被覆上述端面,延伸至上述側面及上述主面之一部分;上述積層陶瓷電子零件之上述第1方向上之尺寸較上述積層陶瓷電子零件之上述第2方向上之尺寸或上述第3方向上之尺寸中之較小尺寸之0.80倍大且為1.25倍以下,上述鍍膜包含構成表面之鍍錫膜,上述鍍錫膜包含:錫端面區域,其朝向上述第2方向;及錫側面區域,其朝向上述第3方向;上述錫端面區域之膜厚小於上述錫側面區域之膜厚;且上述鍍膜包含形成於上述鍍錫膜與上述基底膜之間之鍍鎳膜,上述鍍鎳膜包含:鎳端面區域,其朝向上述第2方向;及鎳側面區域,其朝向上述第3方向;上述鎳端面區域之膜厚較上述鎳側面區域之膜厚之1.00倍大且為1.10倍以下。
- 如請求項1之積層陶瓷電子零件,其中上述錫端面區域之膜厚為上述錫側面區域之膜厚之0.90倍以上0.97倍以下。
- 如請求項1之積層陶瓷電子零件,其中上述鍍膜包含形成於上述鍍錫膜與上述基底膜之間之鍍銅膜,上述鍍銅膜包含:銅端面區域,其朝向上述第2方向;及銅側面區域,其朝向上述第3方向;上述銅端面區域之膜厚大於上述銅側面區域之膜厚。
- 如請求項3之積層陶瓷電子零件,其中上述銅端面區域之膜厚較上述銅側面區域之膜厚之1.00倍大且為1.20倍以下。
- 如請求項1之積層陶瓷電子零件,其中沿著上述積層陶瓷電子零件之上述第1方向最大之部分之尺寸為0.4mm以下,沿著上述積層陶瓷電子零件之上述第2方向及上述第3方向最大之部分之尺寸分別為0.2mm以下。
- 一種電路基板,其具備:安裝基板;積層陶瓷電子零件,其具有:陶瓷坯體,其包含朝向第1方向之主 面、朝向與上述第1方向正交之第2方向之端面、以及朝向與上述第1方向及上述第2方向正交之第3方向之側面,且於上述第1方向上積層有複數個內部電極;及外部電極,其包含形成於上述陶瓷坯體之基底膜、及形成於上述基底膜上之鍍膜,且被覆上述端面,延伸至上述側面及上述主面之一部分;上述積層陶瓷電子零件之上述第1方向上之尺寸較上述積層陶瓷電子零件之上述第2方向上之尺寸或上述第3方向上之尺寸中較小者之0.80倍大且為1.25倍以下,且以上述主面與上述安裝基板對向之方式配置於上述安裝基板上;以及焊料,其將上述鍍膜與上述安裝基板連接;上述鍍膜包含構成表面之鍍錫膜,上述鍍錫膜包含:錫端面區域,其朝向上述第2方向;及錫側面區域,其朝向上述第3方向;上述錫端面區域之膜厚小於上述錫側面區域之膜厚;且上述鍍膜包含形成於上述鍍錫膜與上述基底膜之間之鍍鎳膜,上述鍍鎳膜包含:鎳端面區域,其朝向上述第2方向;及鎳側面區域,其朝向上述第3方向;上述鎳端面區域之膜厚較上述鎳側面區域之膜厚之1.00倍大且為1.10倍以下;上述焊料係自錫主面區域延伸至上述錫端面區域及上述錫側面區域之一部分。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019074735A JP2020174110A (ja) | 2019-04-10 | 2019-04-10 | 積層セラミック電子部品及び回路基板 |
JP2019-074735 | 2019-04-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202042259A TW202042259A (zh) | 2020-11-16 |
TWI841721B true TWI841721B (zh) | 2024-05-11 |
Family
ID=
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150083475A1 (en) | 2013-09-24 | 2015-03-26 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component embedded therein |
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150083475A1 (en) | 2013-09-24 | 2015-03-26 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component embedded therein |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10475584B2 (en) | Electronic component mount structure, electronic component, and method for manufacturing electronic component | |
US9082532B2 (en) | Ceramic electronic component | |
US11715593B2 (en) | Multi-layer ceramic capacitor | |
US10854388B2 (en) | Ceramic electronic component, method of producing the same, and electronic component mounting substrate | |
JP6937176B2 (ja) | 電子部品、電子装置、及び電子部品の製造方法 | |
CN111816445B (zh) | 层叠陶瓷电子部件和电路板 | |
JP6503943B2 (ja) | 複合電子部品および抵抗素子 | |
US20240153712A1 (en) | Multilayer ceramic electronic component | |
TWI841721B (zh) | 積層陶瓷電子零件及電路基板 | |
JP7307547B2 (ja) | 積層セラミック電子部品及び回路基板 | |
CN115966406A (zh) | 层叠陶瓷电子部件和电路板 | |
JP7319133B2 (ja) | 積層セラミック電子部品及び電子部品実装基板 | |
JP2023045420A (ja) | 積層セラミック電子部品及び回路基板 | |
US20230207213A1 (en) | Multilayered electronic component | |
WO2023038032A1 (ja) | 電子部品ならびにその実装方法および実装構造 | |
US11929210B2 (en) | Multi-layer ceramic electronic component and circuit board | |
WO2024029149A1 (ja) | 積層セラミック電子部品及び積層セラミック電子部品の実装構造 | |
US20230215655A1 (en) | Multilayer electronic component | |
JP2023041357A (ja) | 積層セラミック電子部品及び回路基板 | |
JP2021153084A (ja) | セラミック電子部品及びその製造方法、並びに回路基板 | |
KR20230146464A (ko) | 적층 세라믹 전자 부품 및 그 제조 방법, 그리고 회로 기판 | |
KR20230146440A (ko) | 적층 세라믹 전자 부품 및 회로 기판 | |
CN116153663A (zh) | 多层陶瓷电子组件 |