KR20230146464A - 적층 세라믹 전자 부품 및 그 제조 방법, 그리고 회로 기판 - Google Patents
적층 세라믹 전자 부품 및 그 제조 방법, 그리고 회로 기판 Download PDFInfo
- Publication number
- KR20230146464A KR20230146464A KR1020230045972A KR20230045972A KR20230146464A KR 20230146464 A KR20230146464 A KR 20230146464A KR 1020230045972 A KR1020230045972 A KR 1020230045972A KR 20230045972 A KR20230045972 A KR 20230045972A KR 20230146464 A KR20230146464 A KR 20230146464A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- films
- multilayer ceramic
- metal
- ceramic electronic
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 106
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 86
- 239000002184 metal Substances 0.000 claims abstract description 86
- 239000010410 layer Substances 0.000 claims abstract description 43
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 40
- 239000001257 hydrogen Substances 0.000 claims abstract description 40
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 40
- 239000002344 surface layer Substances 0.000 claims abstract description 36
- 238000010438 heat treatment Methods 0.000 claims description 39
- 229910000679 solder Inorganic materials 0.000 claims description 24
- 238000009713 electroplating Methods 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 168
- 239000003985 ceramic capacitor Substances 0.000 description 33
- 238000007747 plating Methods 0.000 description 33
- 238000000034 method Methods 0.000 description 24
- 230000007423 decrease Effects 0.000 description 11
- 239000011135 tin Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 239000010936 titanium Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- 238000012795 verification Methods 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000010944 silver (metal) Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 238000009736 wetting Methods 0.000 description 3
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- WEUCVIBPSSMHJG-UHFFFAOYSA-N calcium titanate Chemical compound [O-2].[O-2].[O-2].[Ca+2].[Ti+4] WEUCVIBPSSMHJG-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
- H01G4/306—Stacked capacitors made by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
- C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
- C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
- C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
- C04B35/465—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
- C04B35/468—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Structural Engineering (AREA)
- Organic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
[과제] 적층 세라믹 전자 부품의 다층 구조의 외부 전극에 있어서 각 층의 높은 밀착성을 얻기 위한 기술을 제공한다.
[해결 수단] 적층 세라믹 전자 부품은, 제1 축 방향으로 적층된 복수의 내부 전극과, 상기 제1 축과 직교하는 제2 축과 수직이며, 상기 복수의 내부 전극이 인출된 단부면을 갖는 세라믹 바디와, 상기 세라믹 바디의 상기 단부면을 피복하는 외부 전극을 구비한다. 상기 외부 전극은, 하지막과, 제1 Ni막과, 금속막과, 제2 Ni막과, 표층막을 갖는다. 상기 하지막은, 상기 단부면 상에 형성되고, 상기 복수의 내부 전극과 접속된다. 상기 제1 Ni막은, 상기 하지막 상에 형성된다. 상기 금속막은, 상기 제1 Ni막 상에 형성되고, Ni보다 이온화 경향이 낮은 금속을 주성분으로서 포함한다. 상기 제2 Ni막은, 상기 금속막 상에 형성되고, 상기 제1 Ni막보다 수소 농도가 높다. 상기 표층막은, 상기 제2 Ni막 상에 형성된다.
[해결 수단] 적층 세라믹 전자 부품은, 제1 축 방향으로 적층된 복수의 내부 전극과, 상기 제1 축과 직교하는 제2 축과 수직이며, 상기 복수의 내부 전극이 인출된 단부면을 갖는 세라믹 바디와, 상기 세라믹 바디의 상기 단부면을 피복하는 외부 전극을 구비한다. 상기 외부 전극은, 하지막과, 제1 Ni막과, 금속막과, 제2 Ni막과, 표층막을 갖는다. 상기 하지막은, 상기 단부면 상에 형성되고, 상기 복수의 내부 전극과 접속된다. 상기 제1 Ni막은, 상기 하지막 상에 형성된다. 상기 금속막은, 상기 제1 Ni막 상에 형성되고, Ni보다 이온화 경향이 낮은 금속을 주성분으로서 포함한다. 상기 제2 Ni막은, 상기 금속막 상에 형성되고, 상기 제1 Ni막보다 수소 농도가 높다. 상기 표층막은, 상기 제2 Ni막 상에 형성된다.
Description
본 발명은 외부 전극을 갖는 적층 세라믹 전자 부품 및 그 제조 방법, 그리고 회로 기판에 관한 것이다.
일반적으로, 적층 세라믹 콘덴서의 제조 공정에는, 외부 전극을 형성하기 위한 도금 공정이 포함된다. 이 도금 공정에서 발생하는 수소는, 외부 전극 내에 흡장되어 잔존하기 쉽다. 적층 세라믹 콘덴서에서는, 외부 전극 내의 수소가 세라믹 바디 내에 확산함으로써, 절연 저항의 저하 등의 문제가 발생한다.
이에 반해, 특허문헌 1에는, Cu를 포함하는 외부 전극 본체를 산화 처리함으로써 Cu2O를 포함하는 보호층을 형성하고, 당해 보호층 상에 Ni 도금층을 형성하고, Ni 도금층의 형성 후에 150℃ 이상의 온도 조건에서 열처리하고, 열처리 후에 Sn 도금층을 형성하는, 적층 세라믹 콘덴서의 제조 방법이 기재되어 있다.
그러나, 특허문헌 1에 기재된 기술에서는, 외부 전극 본체의 산화 처리 후에 Ni 도금층을 형성할 때, 산화막인 보호층과 Ni 도금층의 밀착성이 저하될 가능성이 있다. 또한, 열처리 후의 Ni 도금층의 표면은 산화하여 불안정한 상태로 될 수 있다. 이 때문에, 그 표면에 직접 Sn 도금층을 형성함으로써, Sn 도금층의 밀착성의 저하나, 기판 실장 시에 사용되는 땜납의 습윤성이 저하될 가능성도 있다.
이에 반해, 특허문헌 2에는, 2층의 Ni 도금층을 마련하고, 즉, 열처리 후의 제1 Ni 도금층 상에 또한 제2 Ni 도금층을 마련하는 기술이 기재되어 있다. 이 기술에서는, 열처리에 의해 표면이 산화된 제1 Ni 도금층을 피복하는 제2 Ni 도금층 상에 있어서 Sn 도금층의 높은 밀착성이 얻어진다.
그러나, 특허문헌 2에 기재된 기술에서는, 제1 Ni 도금층의 표면에 존재하는 Ni 산화물에 의해 제2 Ni 도금층의 제1 Ni 도금층에 대한 밀착성이 저해된다. 따라서, 이 기술에서는, Sn 도금층의 높은 밀착성이 얻어져도, 제1 Ni 도금층과 제2 Ni 도금층의 밀착성의 부족에 의한 기계적 강도의 저하가 발생하기 쉽다.
이상과 같은 사정을 감안하여, 본 발명의 목적은, 적층 세라믹 전자 부품의 다층 구조의 외부 전극에 있어서 각 층의 높은 밀착성을 얻기 위한 기술을 제공하는 데 있다.
상기 목적을 달성하기 위해, 본 발명의 일 형태에 관한 적층 세라믹 전자 부품은, 제1 축 방향으로 적층된 복수의 내부 전극과, 상기 제1 축과 직교하는 제2 축과 수직이며, 상기 복수의 내부 전극이 인출된 단부면을 갖는 세라믹 바디와, 상기 세라믹 바디의 상기 단부면을 피복하는 외부 전극을 구비한다.
상기 외부 전극은, 하지막과, 제1 Ni막과, 금속막과, 제2 Ni막과, 표층막을 갖는다.
상기 하지막은, 상기 단부면 상에 형성되고, 상기 복수의 내부 전극과 접속된다.
상기 제1 Ni막은, 상기 하지막 상에 형성된다.
상기 금속막은, 상기 제1 Ni막 상에 형성되고, Ni보다 이온화 경향이 낮은 금속을 주성분으로서 포함한다.
상기 제2 Ni막은, 상기 금속막 상에 형성되고, 상기 제1 Ni막보다 수소 농도가 높다.
상기 표층막은, 상기 제2 Ni막 상에 형성된다.
이 적층 세라믹 전자 부품에서는, Ni보다 이온화 경향이 낮고 산화하기 어려운 금속을 주성분으로서 포함하는 금속막에 의해 제1 Ni막이 피복된다. 따라서, 금속막을 형성한 후에 열처리를 행함으로써, 산화하기 어려운 금속막의 표면에 대하여 밀착성이 높은 제2 Ni막을 형성할 수 있다. 또한, 산화에 의한 도전성의 저하가 발생하기 어려운 금속막의 표면에서는 제2 Ni막을 형성할 때의 도금 효율이 향상되기 때문에, 수소의 발생량을 적게 유지할 수 있다. 이 때문에, 세라믹 바디 중으로의 수소의 확산에 의한 신뢰성의 저하를 방지할 수 있다.
구체적으로, 상기 금속막은, Pd, Pt, Au, Ag, Cu, Sn 중 적어도 하나를 주성분으로서 포함해도 된다.
상기 외부 전극은, 상기 제1 Ni막과 상기 금속막 사이에 형성되고, Ni와 상기 금속막에 주성분으로서 포함되는 금속을 포함하는 반응층을 더 가져도 된다.
상기 금속막의 두께는, 0.1㎛ 이상 1.0㎛ 이하여도 된다.
상기 제1 Ni막의 두께는, 1.0㎛ 이상 10.0㎛ 이하여도 된다.
상기 제2 Ni막의 두께는, 0.5㎛ 이상 10.0㎛ 이하여도 된다.
상기 하지막은, Cu를 주성분으로서 포함해도 된다.
상기 하지막의 두께는, 2㎛ 이상 50㎛ 이하여도 된다.
상기 표층막은, Sn을 주성분으로서 포함해도 된다.
상기 표층막의 두께는, 3㎛ 이상 10㎛ 이하여도 된다.
본 발명의 일 형태에 관한 적층 세라믹 전자 부품의 제조 방법에서는, 제1 축 방향으로 적층된 복수의 내부 전극과, 상기 제1 축과 직교하는 제2 축과 수직이며, 상기 복수의 내부 전극이 인출된 단부면을 갖는 세라믹 바디가 준비된다.
상기 단부면 상에, 상기 복수의 내부 전극과 접속되는 하지막이 형성된다.
상기 하지막 상에, 전해 도금법에 의해 제1 Ni막이 형성된다.
상기 제1 Ni막 상에, Ni보다 이온화 경향이 낮은 금속을 주성분으로서 포함하는 금속막이 형성된다.
상기 금속막 상에, 전해 도금법에 의해 제2 Ni막이 형성된다.
상기 제2 Ni막 상에 표층막이 형성된다.
상기 금속막을 마련한 세라믹 바디에 대하여, 상기 제2 Ni막을 마련하기 전에, 약산화 분위기 또는 환원 분위기에서 상기 제1 Ni막이 재결정화되는 온도 이상에서의 열처리가 행해진다.
구체적으로, 상기 열처리의 온도는, 450℃ 이상 800℃ 이하여도 된다.
본 발명의 일 형태에 관한 회로 기판은, 실장 기판과, 적층 세라믹 전자 부품과, 땜납을 구비한다.
상기 적층 세라믹 전자 부품은, 제1 축 방향으로 적층된 복수의 내부 전극과, 상기 제1 축과 직교하는 제2 축과 수직이며, 상기 복수의 내부 전극이 인출된 단부면을 갖는 세라믹 바디와, 상기 세라믹 바디의 상기 단부면을 피복하는 외부 전극을 갖는다.
상기 땜납은, 상기 외부 전극과 상기 실장 기판을 접속한다.
상기 외부 전극은, 하지막과, 제1 Ni막과, 금속막과, 제2 Ni막과, 표층막을 갖는다.
상기 하지막은, 상기 단부면 상에 형성되고, 상기 복수의 내부 전극과 접속된다.
상기 제1 Ni막은, 상기 하지막 상에 형성된다.
상기 금속막은, 상기 제1 Ni막 상에 형성되고, Ni보다 이온화 경향이 낮은 금속을 주성분으로서 포함한다.
상기 제2 Ni막은, 상기 금속막 상에 형성되고, 상기 제1 Ni막보다 수소 농도가 높다.
상기 표층막은, 상기 제2 Ni막 상에 형성된다.
이상과 같이, 본 발명에 따르면, 적층 세라믹 전자 부품의 다층 구조의 외부 전극에 있어서 각 층의 높은 밀착성을 얻기 위한 기술을 제공할 수 있다.
도 1은 본 발명의 일 실시 형태에 관한 적층 세라믹 콘덴서를 모식적으로 나타내는 사시도이다.
도 2는 상기 적층 세라믹 콘덴서의 A-A' 선을 따른 단면도이다.
도 3은 상기 적층 세라믹 콘덴서의 B-Ｂ' 선을 따른 단면도이다.
도 4는 상기 적층 세라믹 콘덴서를 실장한 회로 기판을 모식적으로 나타내는 단면도이다.
도 5는 상기 적층 세라믹 콘덴서의 제조 방법을 나타내는 흐름도이다.
도 6은 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 사시도이다.
도 2는 상기 적층 세라믹 콘덴서의 A-A' 선을 따른 단면도이다.
도 3은 상기 적층 세라믹 콘덴서의 B-Ｂ' 선을 따른 단면도이다.
도 4는 상기 적층 세라믹 콘덴서를 실장한 회로 기판을 모식적으로 나타내는 단면도이다.
도 5는 상기 적층 세라믹 콘덴서의 제조 방법을 나타내는 흐름도이다.
도 6은 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 사시도이다.
이하, 도면을 참조하면서, 본 발명의 실시 형태를 설명한다.
도면에는, 적절히 서로 직교하는 X축, Y축 및 Z축이 나타내어져 있다. X축, Y축 및 Z축은 전체 도면에 있어서 공통이다.
[적층 세라믹 콘덴서(10)의 구성]
도 1 내지 도 3은, 본 발명의 일 실시 형태에 관한 적층 세라믹 콘덴서(10)를 나타내는 도면이다. 도 1은 적층 세라믹 콘덴서(10)의 사시도이다. 도 2는 적층 세라믹 콘덴서(10)의 도 1의 A-A' 선을 따른 단면도이다. 도 3은 적층 세라믹 콘덴서(10)의 도 1의 B-Ｂ' 선을 따른 단면도이다.
적층 세라믹 콘덴서(10)는 세라믹 바디(11)와, 제1 외부 전극(14)과, 제2 외부 전극(15)을 구비한다. 세라믹 바디(11)의 표면은, 전형적으로는, X축 방향을 향한 제1 단부면(11a) 및 제2 단부면(11b)과, Y축 방향을 향한 제1 측면(11c) 및 제2 측면(11d)과, Z축 방향을 향한 제1 주면(11e) 및 제2 주면(11f)을 갖는다. 보다 구체적으로, 제1 단부면(11a)은 X축 방향에 평행한 한 방향을 향하고, 제2 단부면(11b)은 X축 방향에 평행하며 당해 한 방향과는 반대인 방향을 향한다. 제1 측면(11c)은 Y축 방향에 평행한 한 방향을 향하고, 제2 측면(11d)은 Y축 방향에 평행하며 당해 한 방향과는 반대인 방향을 향한다. 제1 주면(11e)은 Z축 방향에 평행한 한 방향을 향하고, 제2 주면(11f)은 Z축 방향에 평행하며 당해 한 방향과는 반대인 방향을 향한다. 제1 단부면(11a) 및 제2 단부면(11b)은 Y축 방향 및 Z축 방향을 따라 연장된다. 제1 측면(11c) 및 제2 측면(11d)은 Z축 방향 및 X축 방향을 따라 연장된다. 제1 주면(11e) 및 제2 주면(11f)은 X축 방향 및 Y축 방향을 따라 연장된다.
세라믹 바디(11)의 제1 단부면(11a) 및 제2 단부면(11b), 제1 측면(11c) 및 제2 측면(11d) 그리고 제1 주면(11e) 및 제2 주면(11f)은, 모두, 평탄면으로서 구성된다. 본 실시 형태에 관한 평탄면이란, 전체적으로 보았을 때 평탄으로 인식되는 면이면 엄밀하게 평면이 아니어도 되고, 예를 들어 표면의 미소한 요철 형상이나, 완만한 만곡 형상 등을 갖는 면도 포함된다.
세라믹 바디(11)는 제1 단부면(11a) 및 제2 단부면(11b), 제1 측면(11c) 및 제2 측면(11d) 그리고 제1 주면(11e) 및 제2 주면(11f)을 서로 접속하는 능부(稜部)를 갖고 있다. 능부는, 예를 들어 모따기되어 둥글게 되어 있지만, 모따기되어 있지 않아도 된다.
세라믹 바디(11)는 유전체 세라믹스로 형성되어 있다. 세라믹 바디(11)는 유전체 세라믹스로 덮여 Z축 방향으로 적층된 제1 내부 전극(12) 및 제2 내부 전극(13)을 갖는다. 복수의 내부 전극(12, 13)은 모두 X-Y 평면을 따라 연장되는 시트상이며, Z축 방향을 따라 교대로 배치되어 있다.
즉, 세라믹 바디(11)에는, 내부 전극(12, 13)이 세라믹층(16)을 사이에 두고 Z축 방향으로 대향하는 대향 영역이 형성되어 있다. 제1 내부 전극(12)은 대향 영역으로부터 제1 단부면(11a)으로 인출되어, 제1 외부 전극(14)에 접속되어 있다. 제2 내부 전극(13)은 대향 영역으로부터 제2 단부면(11b)으로 인출되어, 제2 외부 전극(15)에 접속되어 있다.
이러한 구성에 의해, 적층 세라믹 콘덴서(10)에서는, 제1 외부 전극(14)과 제2 외부 전극(15) 사이에 전압이 인가되면, 내부 전극(12, 13)의 대향 영역에 있어서 복수의 세라믹층(16)에 전압이 가해진다. 이에 의해, 적층 세라믹 콘덴서(10)에서는, 제1 외부 전극(14)과 제2 외부 전극(15) 사이의 전압에 따른 전하가 축적된다.
세라믹 바디(11)에서는, 내부 전극(12, 13) 사이의 각 세라믹층(16)의 용량을 크게 하기 위해, 고유전율의 유전체 세라믹스가 사용된다. 고유전율의 유전체 세라믹스로서는, 예를 들어 티탄산바륨(BaTiO3)으로 대표되는, 바륨(Ba) 및 티탄(Ti)을 포함하는 페로브스카이트 구조의 재료를 들 수 있다.
또한, 유전체 세라믹스는, 티탄산스트론튬(SrTiO3), 티탄산칼슘(CaTiO3), 티탄산마그네슘(MgTiO3), 지르콘산칼슘(CaZrO3), 티탄산지르콘산칼슘(Ca(Zr,Ti)O3), 지르콘산바륨(BaZrO3), 산화티탄(TiO2) 등의 조성계여도 된다.
제1 외부 전극(14)은 세라믹 바디(11)의 표면에 배치되고, 제1 단부면(11a)을 덮고 있다. 제2 외부 전극(15)은 세라믹 바디(11)의 표면에 배치되고, 제2 단부면(11b)을 덮고 있다. 외부 전극(14, 15)은 세라믹 바디(11)를 사이에 두고 X축 방향으로 대향하고, 적층 세라믹 콘덴서(10)의 단자로서 기능한다.
외부 전극(14, 15)은 세라믹 바디(11)의 단부면(11a, 11b)으로부터 주면(11e, 11f) 및 측면(11c, 11d)을 따라 X축 방향 내측으로 각각 연장 돌출되고, 주면(11e, 11f) 및 측면(11c, 11d) 상에 있어서 서로 이격되어 있다.
또한, 외부 전극(14, 15)의 형상은, 도 1 및 도 2에 나타내는 것으로 한정되지 않는다. 예를 들어, 외부 전극(14, 15)은 세라믹 바디(11)의 단부면(11a, 11b)으로부터 한쪽의 주면으로만 연장되고, X-Z 평면에 평행한 단면이 L자 형상으로 되어 있어도 된다. 또한, 외부 전극(14, 15)은 어느 주면 및 측면으로도 연장 돌출되어 있지 않아도 된다.
제1 외부 전극(14)은 5층 구조를 갖고, 하지막(140)과, 제1 Ni막(141)과, 금속막(142)과, 제2 Ni막(143)과, 표층막(144)을 포함한다. 제1 외부 전극(14)에서는, 세라믹 바디(11) 측의 내측으로부터 외측을 향하여, 하지막(140), 제1 Ni막(141), 금속막(142), 제2 Ni막(143), 표층막(144)의 순으로 적층되어 있다.
제2 외부 전극(15)은 5층 구조를 갖고, 하지막(150)과, 제1 Ni막(151)과, 금속막(152)과, 제2 Ni막(153)과, 표층막(154)을 포함한다. 제2 외부 전극(15)에서는, 세라믹 바디(11) 측의 내측으로부터 외측을 향하여, 하지막(150), 제1 Ni막(151), 금속막(152), 제2 Ni막(153), 표층막(154)의 순으로 적층되어 있다.
하지막(140, 150)은 도전성 재료로 형성된다. 예를 들어, 하지막(140, 150)은 Cu(구리), Ni(니켈), Ag(은), Au(금), Pt(백금), Pd(팔라듐), Ti(티탄), Ta(탄탈), W(텅스텐) 등을 주성분으로서 포함하고 있어도 된다. 일례로서, 하지막(140, 150)은 Cu를 주성분으로서 포함하고 있어도 된다. 또한, 주성분이란, 가장 함유 몰 비율이 높은 성분의 것을 의미하는 것으로 한다.
하지막(140, 150)은, 예를 들어 스퍼터링법에 의해 형성된 적어도 1층의 스퍼터막이나, 도전성 페이스트를 베이킹한 적어도 1층의 베이킹막 등으로서 구성할 수 있다. 또한, 하지막(140, 150)은 스퍼터막과 베이킹막이 조합되어 구성되어 있어도 된다.
제1 Ni막(141, 151)은 전해 도금법에 의해 형성된 도금막이며, 하지막(140, 150) 상에 배치된다. 제1 Ni막(141, 151)은 Ni를 주성분으로서 포함한다. 제1 Ni막(141, 151)은 열처리를 받은 막이며, 상세를 후술하는 바와 같이, Ni를 주성분으로 하는 금속 또는 합금의 재결정립을 포함하고 있다.
금속막(142, 152)은 제1 Ni막(141, 151) 상에 배치된다. 금속막(142, 152)은 Ni보다 이온화 경향이 낮은 금속을 주성분으로서 포함하고, 구체적으로, Pd, Pt, Ag, Cu, Sn 중 적어도 하나를 주성분으로서 포함하는 것이 바람직하다. 금속막(142, 152)은, 예를 들어 전해 도금법 또는 무전해 도금법으로 형성된 도금막이나, 스퍼터링법으로 형성된 스퍼터막 등으로서 구성할 수 있다. 금속막(142, 152)은 상기 열처리 전에 형성되고, 상기 열처리 시의 제1 Ni막(141, 151)의 산화를 방지하는 기능을 갖는다.
또한, 외부 전극(14, 15)은 제1 Ni막(141, 151)과 금속막(142, 152) 사이에 형성된 반응층을 더 가져도 된다. 반응층은, 상기 열처리 시에 제1 Ni막(141, 151)과 금속막(142, 152)이 반응함으로써 형성되고, 제1 Ni막(141, 151)에 주성분으로서 포함되는 Ni와 금속막(142, 152)에 주성분으로서 포함되는 금속을 포함하는 합금층으로서 구성된다.
제2 Ni막(143, 153)은 전해 도금법에 의해 형성된 도금막이며, 금속막(142, 152) 상에 배치된다. 제2 Ni막(143, 153)도, 제1 Ni막(141, 151)과 마찬가지로, Ni를 주성분으로서 포함한다. 제2 Ni막(143, 153)은 상기 열처리의 후에 형성되기 때문에, 상기 열처리는 받지 않았다.
표층막(144, 154)은 전해 도금법에 의해 형성된 도금막이며, 제2 Ni막(143, 153) 상에 배치된다. 표층막(144, 154)은, 예를 들어 Sn(주석)을 주성분으로서 포함한다. 이에 의해, 적층 세라믹 콘덴서(10)를 실장 기판에 실장하기 위한 납땜 시에, 외부 전극(14, 15)과 땜납의 반응성을 높여, 이들을 충분히 접합시킬 수 있다.
[회로 기판(100)의 구성]
도 4는 본 실시 형태의 회로 기판(100)을 나타내는 단면도이며, 도 2에 대응하는 단면을 나타내는 도면이다.
도 4에 나타내는 바와 같이, 회로 기판(100)은 실장 기판(110)과, 적층 세라믹 콘덴서(10)와, 제1 땜납 H1 및 제2 땜납 H2를 구비한다.
실장 기판(110)은 적층 세라믹 콘덴서(10)를 실장하는 기판이며, 도시하지 않은 회로가 형성되어 있어도 된다. 실장 기판(110)은 적층 세라믹 콘덴서(10)에 대향하는 실장면(110a)과, 실장면(110a)에 형성되어 적층 세라믹 콘덴서(10)와 접속하기 위한 제1 랜드 L1 및 제2 랜드 L2를 갖는다.
제1 땜납 H1은, 실장 기판(110)의 제1 랜드 L1과 제1 외부 전극(14)을 접속한다. 제2 땜납 H2는, 실장 기판(110)의 제2 랜드 L2와 제2 외부 전극(15)을 접속한다. 이들 땜납 H1, H2는, 예를 들어 랜드 L1, L2에 도포된 땜납 페이스트가 용융되어, 외부 전극(14, 15)에 습윤됨으로써 형성된다.
적층 세라믹 콘덴서(10)에서는, 표층막(144, 154)이 땜납과 양호하게 반응함으로써, 땜납의 습윤을 촉진하여, 제1 땜납 H1 및 제2 땜납 H2와 외부 전극(14, 15)을 충분히 접합시킬 수 있다.
또한, 땜납의 습윤은, 표층막(144, 154)뿐만 아니라, 그 하층의 표면 상태에도 영향을 받는다. 본 실시 형태에서는, 표층막(144, 154)의 하층에, 열처리를 받지 않는 제2 Ni막(143, 153)을 마련함으로써, 땜납의 습윤성을 양호하게 유지할 수 있다.
제1 Ni막(141, 151), 금속막(142, 152) 및 제2 Ni막(143, 153)의 상세한 작용 효과에 대해서는, 후술한다.
[적층 세라믹 콘덴서(10)의 제조 방법]
도 5는 적층 세라믹 콘덴서(10)의 제조 방법을 나타내는 흐름도이다. 도 6은 적층 세라믹 콘덴서(10)의 제조 과정을 나타내는 도면이다. 이하, 적층 세라믹 콘덴서(10)의 제조 방법에 대하여, 도 5에 따라, 도 6을 적절히 참조하면서 설명한다.
(스텝 S01: 세라믹 바디(11) 제작)
스텝 S01에서는, 제1 세라믹 시트 S1, 제2 세라믹 시트 S2 및 제3 세라믹 시트 S3을 도 6에 나타내는 바와 같이 적층하고 소성하여, 세라믹 바디(11)를 제작한다.
세라믹 시트 S1, S2, S3은, 유전체 세라믹스를 주성분으로 하는 미소성된 유전체 그린 시트로서 구성된다. 제1 세라믹 시트 S1에는 제1 내부 전극(12)에 대응하는 미소성된 제1 내부 전극(12u)이 형성되고, 제2 세라믹 시트 S2에는 제2 내부 전극(13)에 대응하는 미소성된 제2 내부 전극(13u)이 형성되어 있다. 제3 세라믹 시트 S3에는 내부 전극이 형성되어 있지 않다.
도 6에 나타내는 미소성된 세라믹 바디(11u)에서는, 세라믹 시트 S1, S2가 교대로 적층되고, 그 Z축 방향 상하면에 제3 세라믹 시트 S3이 적층된다. 미소성된 세라믹 바디(11u)는 세라믹 시트 S1, S2, S3을 압착함으로써 일체화된다. 또한, 세라믹 시트 S1, S2, S3의 매수는 도 6에 나타내는 예에 한정되지 않는다.
또한, 이상에서는 하나의 세라믹 바디(11)에 상당하는 미소성된 세라믹 바디(11u)에 대하여 설명했지만, 실제로는, 개편화되어 있지 않은 대형의 시트로서 구성된 적층 시트가 형성되고, 세라믹 바디(11u)마다 개편화된다.
미소성된 세라믹 바디(11u)를 소결시킴으로써, 도 1 내지 도 3에 나타내는 세라믹 바디(11)가 제작된다. 소성 온도는, 세라믹 바디(11u)의 소결 온도에 기초하여 결정 가능하다. 예를 들어, 유전체 세라믹스로서 티탄산바륨계 재료를 사용하는 경우에는, 소성 온도를 1000 내지 1300℃ 정도로 할 수 있다. 또한, 소성은, 예를 들어 환원 분위기 하에서, 또는 저산소 분압 분위기 하에서 행할 수 있다.
(스텝 S02: 하지막(140, 150) 형성)
스텝 S02에서는, 세라믹 바디(11)의 표면 상에, 도전성 재료로 형성된 하지막(140, 150)을 내부 전극(12, 13)과 접속되도록 형성한다. 하지막(140, 150)은 본 실시 형태에 있어서, 제1 단부면(11a) 및 제2 단부면(11b)을 덮도록 형성된다.
하지막(140, 150)은, 예를 들어 침지법, 인쇄법 등에 의해 세라믹 바디(11)의 단부면(11a, 11b)에 도전성 페이스트를 도포하여, 베이킹함으로써 형성된다.
이 경우, 하지막(140, 150)을 구성하는 도전성 재료는, 예를 들어 Cu, Ni, Ag, Au, Pt, Pd를 주성분으로서 포함하고 있어도 된다.
혹은, 하지막(140, 150)은 스퍼터링법에 의해 형성되어도 된다. 이 경우, 하지막(140, 150)을 구성하는 도전성 재료는, 예를 들어 Ti, Ni, Ag, Au, Pt, Pd, Ta, W를 주성분으로서 포함하고 있어도 된다.
하지막(140, 150)의 두께는, 2㎛ 이상 50㎛ 이하로 할 수 있다. 이에 의해, 하지막(140, 150)에 의해 단부면(11a, 11b)을 확실하게 덮으면서, 적층 세라믹 콘덴서(10)의 소형화를 도모할 수 있다. 하지막(140, 150)의 두께는, 예를 들어 단부면(11a, 11b) 상의 영역의 두께이며, Z축 방향 및 Y축 방향에 있어서의 중앙부의, X축 방향을 따른 치수로 할 수 있다.
(스텝 S03: 제1 Ni막(141, 151) 형성)
스텝 S03에서는, 하지막(140, 150) 상에 제1 Ni막(141, 151)을 형성한다. 제1 Ni막(141, 151)은 Ni를 주성분으로서 포함하고, 전해 도금법에 의해 형성된다.
(스텝 S04: 금속막(142, 152) 형성)
스텝 S04에서는, 제1 Ni막(141, 151) 상에 금속막(142, 152)을 형성한다. 금속막(142, 152)은 Ni보다 이온화 경향이 낮은 금속을 주성분으로서 포함하고, 예를 들어 전해 도금법이나, 무전해 도금법이나, 스퍼터링법 등에 의해 형성된다.
(스텝 S05: 열처리)
스텝 S05에서는, 제1 Ni막(141, 151) 상에 금속막(142, 152)이 형성된 상태에서 열처리를 행한다. 이 열처리에서는, 금속막(142, 152)으로 피복된 제1 Ni막(141, 151)의 산화를 방지할 수 있다. 또한, 열처리는, 약산화 분위기 또는 환원 분위기에서 행한다. 본 실시 형태에 있어서, 약산화 분위기 또는 환원 분위기란, 산소 농도가 30ppm 이하의 분위기를 의미한다. 이에 의해, Ni보다 이온화 경향이 낮은 금속을 주성분으로서 원래 산화하기 어려운 구성의 금속막(142, 152)의 표면의 산화가 더욱 억제된다. 열처리의 온도는, 제1 Ni막(141, 151)이 재결정화되는 온도 이상인 것이 바람직하고, 구체적으로는, 450℃ 이상 800℃ 이하로 하는 것이 바람직하다. 또한, 열처리의 시간은, 예를 들어 5분 이상 30분 이하로 할 수 있다.
스텝 S05에서는, 제1 Ni막(141, 151)과 금속막(142, 152)이 반응함으로써, 제1 Ni막(141, 151)과 금속막(142, 152) 사이에, 제1 Ni막(141, 151)에 주성분으로서 포함되는 Ni와 금속막(142, 152)에 주성분으로서 포함되는 금속을 포함하는 반응층이 형성되어도 된다. 반응층을 형성함으로써, 제1 Ni막(141, 151)과 금속막(142, 152)의 접합 강도를 향상시킬 수 있다.
(스텝 S06: 제2 Ni막(143, 153) 형성)
스텝 S06에서는, 스텝 S05에 있어서의 열처리 후의 금속막(142, 152) 상에 제2 Ni막(143, 153)을 형성한다. 제2 Ni막(143, 153)은 Ni를 주성분으로서 포함하고, 전해 도금법에 의해 형성된다.
(스텝 S07: 표층막(144, 154) 형성)
스텝 S07에서는, 제2 Ni막(143, 153) 상에 표층막(144, 154)을 형성한다. 표층막(144, 154)은 예를 들어 Sn을 주성분으로서 포함하고, 전해 도금법에 의해 형성된다.
표층막(144, 154)의 두께는, 3㎛ 이상 10㎛ 이하로 할 수 있다. 이에 의해, 땜납과의 반응성을 충분히 확보하면서, 적층 세라믹 콘덴서(10)의 소형화를 도모할 수 있다. 표층막(144, 154)의 두께는, 예를 들어 단부면(11a, 11b) 상의 영역의 두께이며, Z축 방향 및 Y축 방향에 있어서의 중앙부의, X축 방향을 따른 치수로 할 수 있다.
이상과 같이, 적층 세라믹 콘덴서(10)가 제조된다.
[외부 전극(14, 15)의 상세한 설명]
제1 Ni막(141, 151), 금속막(142, 152), 제2 Ni막(143, 153) 및 표층막(144, 154)을 형성하기 위한 전해 도금법에 의한 도금 공정에서는, 세라믹 바디(11)를 열화시키는 작용이 강한 수소가 발생한다. 도금 공정에서 발생한 수소는, 외부 전극(14, 15)의 하지막(140, 150), 제1 Ni막(141, 151), 금속막(142, 152), 제2 Ni막(143, 153) 및 표층막(144, 154) 내에 흡장되기 쉽다.
외부 전극(14, 15)에 흡장된 수소의 세라믹 바디(11)로의 확산이 내부 전극(12, 13)의 대향 영역까지 진행되면, 내부 전극(12, 13) 사이의 세라믹층(16)의 절연 저항이 저하된다. 이에 의해, 적층 세라믹 콘덴서(10)에서는, 절연 불량이 발생하기 쉬워지기 때문에, 신뢰성이 저하된다.
또한, 외부 전극(14, 15)에 흡장되는 수소는, 도금 공정에서 발생한 수소에 한정되지 않고, 예를 들어, 대기 중의 수증기 등의 수분에 포함되는 수소 등이어도 된다. 또한, 외부 전극(14, 15)에 흡장되는 수소는, 수소 원자나 수소 이온이나 수소 동위체 등, 수소가 취할 수 있는 어느 상태여도 된다.
본 실시 형태에서는, 스텝 S04의 금속막(142, 152)의 형성 후에, 스텝 S05의 열처리를 행한다. 이에 의해, 세라믹 바디(11), 하지막(140, 150), 제1 Ni막(141, 151) 및 금속막(142, 152)에 흡장된 수소가 외부로 방출되어 제거된다.
또한, 이 열처리에 의해, 제1 Ni막(141, 151)의 재결정화가 촉진되어, 제1 Ni막(141, 151)이 수소의 확산을 억제하는 구성으로 된다. 즉, 제1 Ni막(141, 151)은 재결정 조직을 포함한다. 이에 의해, 제2 Ni막(143, 153) 및 표층막(144, 154)의 형성 시에 수소가 발생해도, 제1 Ni막(141, 151)에 의해 당해 수소의 확산이 억제되어, 세라믹 바디(11)로의 수소의 침입을 방해할 수 있다. 또한, 적층 세라믹 콘덴서(10)의 외부로부터의 수소의 침입도 방해할 수 있다. 이 때문에, 적층 세라믹 콘덴서(10)에서는, 세라믹 바디(11) 내로의 수소의 확산이 억제된다.
또한, 제1 Ni막(141, 151)의 재결정 조직은, 제2 Ni막(143, 153)과 비교하여, 전이나 격자 결함이 적은 결정 조직으로서 확인될 수 있다. 또한 제1 Ni막(141, 151)의 재결정 조직은, 제2 Ni막(143, 153)과 비교하여 결정립이 커져 있다. 이들 결정 조직의 확인 방법으로서는, 예를 들어 대상 표면을 화학 연마한 후, 광학 현미경이나 주사형 전자 현미경(SEM)으로 500 내지 5000배로 관찰하는 방법을 사용할 수 있다.
예를 들어, 제1 Ni막(141, 151)의 재결정 조직의 검증 방법으로서는, 먼저 제1 Ni막(141, 151) 및 제2 Ni막(143, 153)의 조직을 확인하고, 다음으로 제2 Ni막(143, 153)에 스텝 S04와 동일 정도의 열처리(검증용 열처리라고 칭함)를 하고, 검증용 열처리 후의 제2 Ni막(143, 153)의 조직과, 검증용 열처리 전의 제1 Ni막(141, 151)의 조직을 비교한다. 검증용 열처리 후의 제2 Ni막(143, 153)의 조직이, 검증용 열처리 전의 제1 Ni막(141, 151)의 조직과 마찬가지의 조직으로 변화해 있는 경우, 제1 Ni막(141, 151)이 스텝 S04의 열처리에 의해 재결정 조직으로 되어 있음을 확인할 수 있다.
즉, 본 실시 형태에서는, 세라믹 바디(11), 하지막(140, 150), 제1 Ni막(141, 151) 및 금속막(142, 152)에 흡장된 수소의 방출과, 수소의 확산을 억제하는 확산 억제층의 형성이, 동일한 열처리 공정에 있어서 행해진다. 따라서, 수소의 방출 및 확산 억제층의 형성에 수반되는 세라믹 바디(11) 등에 대한 열부하를 최소한으로 억제하면서, 수소의 악영향을 받기 어려운 구성을 얻을 수 있다.
제1 Ni막(141, 151)의 두께는, 예를 들어 1.0㎛ 이상 10.0㎛ 이하, 보다 바람직하게는 1.0㎛ 이상 4.5㎛ 이하로 할 수 있다. 제1 Ni막(141, 151)의 두께는, 예를 들어 단부면(11a, 11b) 상의 영역의 두께이며, Z축 방향 및 Y축 방향에 있어서의 중앙부의, X축 방향을 따른 치수로 할 수 있다.
제1 Ni막(141, 151)의 두께를 1.0㎛ 이상으로 함으로써 제1 Ni막(141, 151)이 하지막(140, 150)을 충분히 덮어, 수소의 확산을 효과적으로 억제할 수 있다. 또한, 하지막(140, 150)의 성분이 제1 Ni막(141, 151)의 표면까지 확산하기 어려워져, 당해 표면과 제2 Ni막(143, 153)의 밀착성을 높일 수 있다. 제1 Ni막(141, 151)의 두께를 10.0㎛ 이하로 함으로써, 제1 Ni막(141, 151)의 형성에 의해 발생하는 수소량을 억제하여, 수소를 방출시키는 열처리의 조건을 완화할 수 있다. 또한, 제1 Ni막(141, 151)의 두께를 4.5㎛ 이하로 함으로써, 외부 전극(14, 15)의 두께를 억제하여, 적층 세라믹 콘덴서(10)의 소형화를 도모할 수 있다.
여기서, 제1 Ni막(141, 151)의 표면이 노출된 상태에서 열처리를 행하면, 제1 Ni막(141, 151)의 표면은, 산화막이 형성되기 쉽고, 불안정한 상태로 되기 쉽다. 이러한 제1 Ni막(141, 151) 상에 표층막(144, 154)을 직접 형성한 경우, 땜납에 의한 실장 공정에 있어서, 땜납의 습윤성이 저하되어, 땜납에 의한 양호한 접합이 얻어지지 않을 가능성이 있다.
또한, 제1 Ni막(141, 151)의 불안정한 표면에 제2 Ni막(143, 153)을 직접 형성한 경우, 제2 Ni막(143, 153)의 제1 Ni막(141, 151)에 대한 밀착성이 저하되어, 제1 Ni막(141, 151)과 제2 Ni막(143, 153) 사이에서 박리 등의 문제가 발생할 가능성도 있다.
그래서, 본 실시 형태에서는, 열처리 전에 있어서 제1 Ni막(141, 151) 상에 금속막(142, 152)을 형성하고, 열처리 후에 있어서 금속막(142, 152) 상에 제2 Ni막(143, 153)을 형성한다. 이에 의해, 산화의 영향이 적은 제2 Ni막(143, 153)이 표층 측에 배치됨으로써, 땜납의 습윤성의 저하를 억제할 수 있다. 또한, 금속막(142, 152)의 작용에 의해 제1 Ni막(141, 151)과 제2 Ni막(143, 153) 사이에서 박리 등의 문제의 발생을 방지할 수 있다.
또한, 표층막(144, 154)은 산화막 등의 영향이 적은 제2 Ni막(143, 153) 상에 형성되기 때문에, 제2 Ni막(143, 153)과 표층막(144, 154)의 밀착성도 충분히 확보할 수 있다. 이에 의해, 외부 전극(14, 15)의 각 도금막의 밀착성을 높여, 도금막의 박리를 방지할 수 있다.
금속막(142, 152)의 두께는, 예를 들어 0.1㎛ 이상 1.0㎛ 이하로 할 수 있다. 금속막(142, 152)의 두께는, 예를 들어 단부면(11a, 11b) 상의 영역의 두께이며, Z축 방향 및 Y축 방향에 있어서의 중앙부의, X축 방향을 따른 치수로 할 수 있다.
금속막(142, 152)의 두께를 0.1㎛ 이상으로 함으로써 금속막(142, 152)에 있어서의 열처리 시의 제1 Ni막(141, 151)의 산화를 방지하는 기능을 효과적으로 얻을 수 있다. 금속막(142, 152)의 두께를 1.0㎛ 이하로 함으로써, 실장 시에 땜납을 용융시킬 때에 있어서의 제1 Ni막(141, 151)과 제2 Ni막(143, 153) 사이에서의 공극의 발생을 억제할 수 있다.
또한, 열처리에 의해, 제1 Ni막(141, 151)의 수소 농도는 감소한다. 한편, 제2 Ni막(143, 153)에는, 열처리 후의 도금 공정에 있어서 발생한 수소가 흡장된다. 따라서, 제2 Ni막(143, 153)의 수소 농도는, 제1 Ni막(141, 151)의 수소 농도보다 높아진다. 또한, 수소 농도는, Ni막의 주성분인 Ni 또는 그 합금을 100몰％라 한 경우의 수소의 농도(몰％)로 할 수 있다.
수소 농도의 측정에는, 예를 들어 2차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)이 사용된다. 수소 농도를 측정하기 위한 시료로서는, 예를 들어 적층 세라믹 콘덴서(10)를 X-Z 평면에 평행하게 절단한 것을 사용할 수 있다. 당해 시료의 단면은, 예를 들어 다이아몬드 페이스트 등을 사용한 경면 연마를 실시하여, 측정에 충분한 평활성이 얻어지도록 처리된다.
제2 Ni막(143, 153)의 두께는, 예를 들어 0.5㎛ 이상 10.0㎛ 이하로 할 수 있다. 제2 Ni막(143, 153)의 두께는, 예를 들어 단부면(11a, 11b) 상의 영역의 두께이며, Z축 방향 및 Y축 방향에 있어서의 중앙부의, X축 방향을 따른 치수로 할 수 있다.
제2 Ni막(143, 153)의 두께를 0.5㎛ 이상으로 함으로써 제2 Ni막(143, 153)이 열처리된 금속막(142, 152)을 충분히 덮는 구성으로 된다. 이에 의해, 실장 시의 땜납의 습윤성을 충분히 확보할 수 있음과 함께, 표층막(144, 154)의 밀착성을 높일 수 있다. 제2 Ni막(143, 153)의 두께를 10.0㎛ 이하로 함으로써, 외부 전극(14, 15)의 두께를 억제하여, 적층 세라믹 콘덴서(10)의 소형화를 도모할 수 있다. 또한, 제1 Ni막(141, 151)의 두께와 제2 Ni막(143, 153)의 두께의 합계는, 예를 들어 3.0㎛ 이상으로 하는 것이 바람직하다.
[기타의 실시 형태]
이상, 본 발명의 실시 형태에 대하여 설명했지만, 본 발명은 상술한 실시 형태에만 한정되는 것은 아니며, 본 발명의 요지를 일탈하지 않는 범위 내에 있어서 다양한 변경을 가할 수 있는 것은 물론이다.
예를 들어, 본 발명에 관한 외부 전극은, 상기 실시 형태와 같은 5층 구조에 한정되지 않고, 6층 이상의 구성이어도 된다.
또한, 본 발명은 적층 세라믹 콘덴서뿐만 아니라, 외부 전극을 갖는 적층 세라믹 전자 부품 전반에 적용 가능하다. 본 발명을 적용 가능한 적층 세라믹 전자 부품으로서는, 적층 세라믹 콘덴서 이외에, 예를 들어 칩 배리스터, 칩 서미스터, 적층 인덕터 등을 들 수 있다.
10: 적층 세라믹 콘덴서
11: 세라믹 바디
12, 13: 내부 전극
14, 15: 외부 전극
140, 150: 하지막
141, 151: 제1 Ni막
142, 152: 금속막
143, 153: 제2 Ni막
144, 154: 표층막
11: 세라믹 바디
12, 13: 내부 전극
14, 15: 외부 전극
140, 150: 하지막
141, 151: 제1 Ni막
142, 152: 금속막
143, 153: 제2 Ni막
144, 154: 표층막
Claims (13)
- 제1 축 방향으로 적층된 복수의 내부 전극과, 상기 제1 축과 직교하는 제2 축과 수직이며, 상기 복수의 내부 전극이 인출된 단부면을 갖는 세라믹 바디와, 상기 세라믹 바디의 상기 단부면을 피복하는 외부 전극을 구비하고,
상기 외부 전극은,
상기 단부면 상에 형성되고, 상기 복수의 내부 전극과 접속되는 하지막과,
상기 하지막 상에 형성된 제1 Ni막과,
상기 제1 Ni막 상에 형성되고, Ni보다 이온화 경향이 낮은 금속을 주성분으로서 포함하는 금속막과,
상기 금속막 상에 형성되고, 상기 제1 Ni막보다 수소 농도가 높은 제2 Ni막과,
상기 제2 Ni막 상에 형성된 표층막을
갖는 적층 세라믹 전자 부품. - 제1항에 있어서,
상기 금속막은, Pd, Pt, Au, Ag, Cu, Sn 중 적어도 하나를 주성분으로서 포함하는
적층 세라믹 전자 부품. - 제1항 또는 제2항에 있어서,
상기 외부 전극은, 상기 제1 Ni막과 상기 금속막 사이에 형성되고, Ni와 상기 금속막에 주성분으로서 포함되는 금속을 포함하는 반응층을 더 갖는
적층 세라믹 전자 부품. - 제1항 또는 제2항에 있어서,
상기 금속막의 두께는, 0.1㎛ 이상 1.0㎛ 이하인
적층 세라믹 전자 부품. - 제1항 또는 제2항에 있어서,
상기 제1 Ni막의 두께는, 1.0㎛ 이상 10.0㎛ 이하인
적층 세라믹 전자 부품. - 제1항 또는 제2항에 있어서,
상기 제2 Ni막의 두께는, 0.5㎛ 이상 10.0㎛ 이하인
적층 세라믹 전자 부품. - 제1항 또는 제2항에 있어서,
상기 하지막은, Cu를 주성분으로서 포함하는
적층 세라믹 전자 부품. - 제1항 또는 제2항에 있어서,
상기 하지막의 두께는, 2㎛ 이상 50㎛ 이하인
적층 세라믹 전자 부품. - 제1항 또는 제2항에 있어서,
상기 표층막은, Sn을 주성분으로서 포함하는
적층 세라믹 전자 부품. - 제1항 또는 제2항에 있어서,
상기 표층막의 두께는, 3㎛ 이상 10㎛ 이하인
적층 세라믹 전자 부품. - 제1 축 방향으로 적층된 복수의 내부 전극과, 상기 제1 축과 직교하는 제2 축과 수직이며, 상기 복수의 내부 전극이 인출된 단부면을 갖는 세라믹 바디를 준비하고,
상기 단부면 상에, 상기 복수의 내부 전극과 접속되는 하지막을 형성하고,
상기 하지막 상에, 전해 도금법에 의해 제1 Ni막을 형성하고,
상기 제1 Ni막 상에, Ni보다 이온화 경향이 낮은 금속을 주성분으로서 포함하는 금속막을 형성하고,
상기 금속막 상에 전해 도금법에 의해 제2 Ni막을 형성하고,
상기 제2 Ni막 상에 표층막을 형성하고,
상기 금속막을 형성한 세라믹 바디에 대하여, 상기 제2 Ni막을 형성하기 전에, 약산화 분위기 또는 환원 분위기에서 상기 제1 Ni막이 재결정화되는 온도 이상에서의 열처리를 행하는
적층 세라믹 전자 부품의 제조 방법. - 제11항에 있어서,
상기 열처리의 온도는, 450℃ 이상 800℃ 이하인
적층 세라믹 전자 부품의 제조 방법. - 실장 기판과,
제1 축 방향으로 적층된 복수의 내부 전극과, 상기 제1 축과 직교하는 제2 축과 수직이며, 상기 복수의 내부 전극이 인출된 단부면을 갖는 세라믹 바디와, 상기 세라믹 바디의 상기 단부면을 피복하는 외부 전극을 갖는 적층 세라믹 전자 부품과,
상기 외부 전극과 상기 실장 기판을 접속하는 땜납을
구비하고,
상기 외부 전극은,
상기 단부면 상에 형성되고, 상기 복수의 내부 전극과 접속되는 하지막과,
상기 하지막 상에 형성된 제1 Ni막과,
상기 제1 Ni막 상에 형성되고, Ni보다 이온화 경향이 낮은 금속을 주성분으로서 포함하는 금속막과,
상기 금속막 상에 형성되고, 상기 제1 Ni막보다 수소 농도가 높은 제2 Ni막과,
상기 제2 Ni막 상에 형성된 표층막을
갖는 회로 기판.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022065487A JP2023155957A (ja) | 2022-04-12 | 2022-04-12 | 積層セラミック電子部品及びその製造方法、並びに回路基板 |
| JPJP-P-2022-065487 | 2022-04-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230146464A true KR20230146464A (ko) | 2023-10-19 |
Family
ID=88239755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020230045972A KR20230146464A (ko) | 2022-04-12 | 2023-04-07 | 적층 세라믹 전자 부품 및 그 제조 방법, 그리고 회로 기판 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230326682A1 (ko) |
| JP (1) | JP2023155957A (ko) |
| KR (1) | KR20230146464A (ko) |
| CN (1) | CN116913682A (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016066783A (ja) | 2014-09-19 | 2016-04-28 | 株式会社村田製作所 | 積層セラミックコンデンサ及びその製造方法 |
| JP2021068851A (ja) | 2019-10-25 | 2021-04-30 | 株式会社村田製作所 | セラミック電子部品およびセラミック電子部品の製造方法 |
-
2022
- 2022-04-12 JP JP2022065487A patent/JP2023155957A/ja active Pending
-
2023
- 2023-03-29 US US18/192,515 patent/US20230326682A1/en active Pending
- 2023-04-07 KR KR1020230045972A patent/KR20230146464A/ko unknown
- 2023-04-12 CN CN202310384164.8A patent/CN116913682A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016066783A (ja) | 2014-09-19 | 2016-04-28 | 株式会社村田製作所 | 積層セラミックコンデンサ及びその製造方法 |
| JP2021068851A (ja) | 2019-10-25 | 2021-04-30 | 株式会社村田製作所 | セラミック電子部品およびセラミック電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023155957A (ja) | 2023-10-24 |
| US20230326682A1 (en) | 2023-10-12 |
| CN116913682A (zh) | 2023-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6933326B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| KR20180042125A (ko) | 적층 세라믹 콘덴서 및 그 제조 방법 | |
| JP7167227B2 (ja) | 積層セラミックコンデンサ | |
| JP2019204931A (ja) | 積層セラミック電子部品 | |
| JP7280037B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| US20230326681A1 (en) | Multi-layer ceramic electronic component, and circuit board | |
| CN107768141B (zh) | 叠层陶瓷电子部件 | |
| JP2020174110A (ja) | 積層セラミック電子部品及び回路基板 | |
| JP2018073909A (ja) | 積層セラミックコンデンサ | |
| CN110890219B (zh) | 层叠陶瓷电子部件 | |
| US11476053B2 (en) | Multi-layer ceramic electronic component, method of producing a multi-layer ceramic electronic component, and circuit board | |
| JP7396251B2 (ja) | 積層セラミックコンデンサ | |
| KR20230146464A (ko) | 적층 세라믹 전자 부품 및 그 제조 방법, 그리고 회로 기판 | |
| US20230326676A1 (en) | Multilayer ceramic electronic component and circuit board | |
| JP7307547B2 (ja) | 積層セラミック電子部品及び回路基板 | |
| KR101901708B1 (ko) | 적층 세라믹 커패시터 및 그의 제조 방법 | |
| JP7171796B2 (ja) | 積層セラミックコンデンサ | |
| US20230162918A1 (en) | Multilayer ceramic electronic component | |
| JP7307827B2 (ja) | 積層セラミック電子部品 |