JPH09260106A - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JPH09260106A JPH09260106A JP6645596A JP6645596A JPH09260106A JP H09260106 A JPH09260106 A JP H09260106A JP 6645596 A JP6645596 A JP 6645596A JP 6645596 A JP6645596 A JP 6645596A JP H09260106 A JPH09260106 A JP H09260106A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electronic component
- plating
- plating solution
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】セラミック電子部品素体上にガラス等の絶縁被
膜を形成することなく半田付け性がよく、かつ半田食わ
れがない外部電極を備えた電子部品の製造方法を提供す
る。 【解決手段】電子部品の製造方法において、セラミック
電子部品素体を準備し、このセラミック電子部品素体の
所定部分にめっき液を接触させることによって、この所
定部分の表面に外部電極を形成する。
膜を形成することなく半田付け性がよく、かつ半田食わ
れがない外部電極を備えた電子部品の製造方法を提供す
る。 【解決手段】電子部品の製造方法において、セラミック
電子部品素体を準備し、このセラミック電子部品素体の
所定部分にめっき液を接触させることによって、この所
定部分の表面に外部電極を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、セラミックを本体
とする電子部品の製造方法に関し、特に、外部電極を備
える表面実装型電子部品の製造方法に関するものであ
る。
とする電子部品の製造方法に関し、特に、外部電極を備
える表面実装型電子部品の製造方法に関するものであ
る。
【０００２】
【従来の技術】第１従来例の表面実装型電子部品１は、
図３に示すように、電子部品本体となるセラミック素体
２と、その両端それぞれに下層にＡｇ膜３、上層に半田
膜４が形成された外部電極５とを備えている。
図３に示すように、電子部品本体となるセラミック素体
２と、その両端それぞれに下層にＡｇ膜３、上層に半田
膜４が形成された外部電極５とを備えている。
【０００３】この電子部品１は、セラミック素体２の両
端それぞれにＡｇを主成分とするペーストを付与、焼き
付けすることによってＡｇ膜３を形成し、次に、このＡ
ｇ膜３が形成されたセラミック素体２を、溶融した半田
中に浸漬することによってＡｇ膜３の表面に半田膜４を
形成して得られる。
端それぞれにＡｇを主成分とするペーストを付与、焼き
付けすることによってＡｇ膜３を形成し、次に、このＡ
ｇ膜３が形成されたセラミック素体２を、溶融した半田
中に浸漬することによってＡｇ膜３の表面に半田膜４を
形成して得られる。
【０００４】第２従来例の電子部品６は、図４に示すよ
うに、セラミック素体２と、その両端それぞれに下層に
Ｎｉ膜７、上層にＳｎ膜８が形成された外部電極９とを
備えている。
うに、セラミック素体２と、その両端それぞれに下層に
Ｎｉ膜７、上層にＳｎ膜８が形成された外部電極９とを
備えている。
【０００５】この電子部品６は、セラミック素体２の両
端それぞれを活性化処理をした後、セラミック素体２全
体を無電解Ｎｉめっき液に浸漬することによって、セラ
ミック素体２の両端にＮｉ膜７を形成し、次に、Ｎｉ膜
７が形成されたセラミック素体２全体を、Ｓｎめっきす
ることによって、Ｎｉ膜７の表面にＳｎ膜８を形成して
得られる。
端それぞれを活性化処理をした後、セラミック素体２全
体を無電解Ｎｉめっき液に浸漬することによって、セラ
ミック素体２の両端にＮｉ膜７を形成し、次に、Ｎｉ膜
７が形成されたセラミック素体２全体を、Ｓｎめっきす
ることによって、Ｎｉ膜７の表面にＳｎ膜８を形成して
得られる。
【０００６】
【発明が解決しようとする課題】しかしながら、第１従
来例の電子部品１は、回路基板に半田付けする際、回路
基板のランド上に付与された半田ペーストが溶融した半
田、または、フロー半田槽の溶融した半田に電子部品１
の半田膜４が溶解し、次に下層のＡｇ膜３も溶融した半
田に食われ、外部電極５がなくなるという問題点を有し
ていた。
来例の電子部品１は、回路基板に半田付けする際、回路
基板のランド上に付与された半田ペーストが溶融した半
田、または、フロー半田槽の溶融した半田に電子部品１
の半田膜４が溶解し、次に下層のＡｇ膜３も溶融した半
田に食われ、外部電極５がなくなるという問題点を有し
ていた。
【０００７】上記問題点である外部電極５の半田食われ
を防止するために、半田に対するバリアとなるＮｉ膜７
を下層に備える第２従来例の電子部品６が提供された。
しかし、セラミック素体２をめっき液中に浸漬してめっ
きをすると、セラミック素体２上にめっき膜が生成され
たり、互いの外部電極９側に伸びたり、あるいはセラミ
ック素体２がめっき液に溶解して電子部品６の電気的性
能が悪くなる。特に、セラミック素体２がサーミスタの
場合、セラミック素体２が溶解、または、セラミック素
体２上へのめっき膜生成、もしくはその両方が起こり、
所定の抵抗値のサーミスタが得られないという問題点を
有していた。
を防止するために、半田に対するバリアとなるＮｉ膜７
を下層に備える第２従来例の電子部品６が提供された。
しかし、セラミック素体２をめっき液中に浸漬してめっ
きをすると、セラミック素体２上にめっき膜が生成され
たり、互いの外部電極９側に伸びたり、あるいはセラミ
ック素体２がめっき液に溶解して電子部品６の電気的性
能が悪くなる。特に、セラミック素体２がサーミスタの
場合、セラミック素体２が溶解、または、セラミック素
体２上へのめっき膜生成、もしくはその両方が起こり、
所定の抵抗値のサーミスタが得られないという問題点を
有していた。
【０００８】上述の問題点を解決するために、特開平６
−２３１９０６号公報のように、外部電極部を除いてセ
ラミック素体をあらかじめガラス等の絶縁性被膜で被覆
することによって、セラミック素体をめっき液から遮断
する電子部品の製造方法が行われている。しかし、セラ
ミック素体上にガラス等の絶縁性被膜を形成するには技
術的にも難しく、手間がかかりコストが高くなるという
問題点があった。
−２３１９０６号公報のように、外部電極部を除いてセ
ラミック素体をあらかじめガラス等の絶縁性被膜で被覆
することによって、セラミック素体をめっき液から遮断
する電子部品の製造方法が行われている。しかし、セラ
ミック素体上にガラス等の絶縁性被膜を形成するには技
術的にも難しく、手間がかかりコストが高くなるという
問題点があった。
【０００９】本発明の目的は、上述の問題点を解消すべ
くなされたもので、セラミック素体上にガラス等の絶縁
性被膜を形成することなく半田付け性がよく、かつ半田
食われがない外部電極を備えた電子部品の製造方法を提
供することにある。
くなされたもので、セラミック素体上にガラス等の絶縁
性被膜を形成することなく半田付け性がよく、かつ半田
食われがない外部電極を備えた電子部品の製造方法を提
供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電子部品の製造方法においては、セラミッ
ク電子部品素体を準備し、このセラミック電子部品素体
の所定部分にめっき液を接触させることによって、この
所定部分の表面に外部電極を形成する。特定的には、前
記セラミック電子部品素体の所定部分をめっき液に浸漬
させることによって、この所定部分にめっき液を接触さ
せる。
に、本発明の電子部品の製造方法においては、セラミッ
ク電子部品素体を準備し、このセラミック電子部品素体
の所定部分にめっき液を接触させることによって、この
所定部分の表面に外部電極を形成する。特定的には、前
記セラミック電子部品素体の所定部分をめっき液に浸漬
させることによって、この所定部分にめっき液を接触さ
せる。
【００１１】前記めっき液は、電解めっき液または無電
解めっき液が用いられ、前記外部電極は、下層にＮｉ
膜、上層にＳｎ膜またはＳｎ／Ｐｂ合金膜から構成され
ることが好ましい。
解めっき液が用いられ、前記外部電極は、下層にＮｉ
膜、上層にＳｎ膜またはＳｎ／Ｐｂ合金膜から構成され
ることが好ましい。
【００１２】これにより、外部電極の形成を必要としな
いセラミック電子部品素体の箇所にはめっき液に接触し
ないため、セラミック電子部品素体表面にめっき膜が形
成されたり、セラミック電子部品素体がめっき液中に溶
解することなく外部電極を形成することができるもので
ある。
いセラミック電子部品素体の箇所にはめっき液に接触し
ないため、セラミック電子部品素体表面にめっき膜が形
成されたり、セラミック電子部品素体がめっき液中に溶
解することなく外部電極を形成することができるもので
ある。
【００１３】
【発明の実施の形態】本発明による一つの実施の形態に
ついて、図１、図２にもとづいて詳細に説明する。セラ
ミック電子部品素体として大きさが１．７×１．２×
１．０ｍｍのサーミスタ素体１１を準備し、図１に示す
ように、サーミスタ素体１１の一方の外部電極に相当す
る所定部分を電解めっき液中に浸漬して、Ｎｉめっきを
行ってＮｉ膜１２を形成した。次に、Ｎｉめっきと同様
にして、Ｎｉ膜１２の表面にＳｎめっきを行って、Ｓｎ
膜１３を形成し、２層からなる一方の外部電極１４を形
成した。サーミスタ素体１１の他方についても同様にサ
ーミスタ素体１１の所定部分を部分的に電解めっき液中
に浸漬して、２層からなる他方の外部電極１５を形成し
て電子部品１０を得た。
ついて、図１、図２にもとづいて詳細に説明する。セラ
ミック電子部品素体として大きさが１．７×１．２×
１．０ｍｍのサーミスタ素体１１を準備し、図１に示す
ように、サーミスタ素体１１の一方の外部電極に相当す
る所定部分を電解めっき液中に浸漬して、Ｎｉめっきを
行ってＮｉ膜１２を形成した。次に、Ｎｉめっきと同様
にして、Ｎｉ膜１２の表面にＳｎめっきを行って、Ｓｎ
膜１３を形成し、２層からなる一方の外部電極１４を形
成した。サーミスタ素体１１の他方についても同様にサ
ーミスタ素体１１の所定部分を部分的に電解めっき液中
に浸漬して、２層からなる他方の外部電極１５を形成し
て電子部品１０を得た。
【００１４】なお、電解めっき装置は、概略的にめっき
液槽２１、電解めっき液２２、電源２３、陽極２４およ
び給電端子２５を備えている。給電端子２５は、めっき
液槽２１の所定位置に固定されており、サーミスタ素体
１１の下方から給電するとともに、サーミスタ素体１１
を電解めっき液２２の所定の深さに保つことを兼ねるこ
とができる。
液槽２１、電解めっき液２２、電源２３、陽極２４およ
び給電端子２５を備えている。給電端子２５は、めっき
液槽２１の所定位置に固定されており、サーミスタ素体
１１の下方から給電するとともに、サーミスタ素体１１
を電解めっき液２２の所定の深さに保つことを兼ねるこ
とができる。
【００１５】このようにして得た電子部品１０は、サー
ミスタ素体１１表面の外部電極１４、１５が形成されて
いる箇所以外はめっき液に接触しないため、サーミスタ
素体１１表面にめっき膜が析出することがなく、また、
サーミスタ素体１１がめっき液へ溶解することもないた
め、特性のばらつき、例えば抵抗値のばらつきが少な
い。
ミスタ素体１１表面の外部電極１４、１５が形成されて
いる箇所以外はめっき液に接触しないため、サーミスタ
素体１１表面にめっき膜が析出することがなく、また、
サーミスタ素体１１がめっき液へ溶解することもないた
め、特性のばらつき、例えば抵抗値のばらつきが少な
い。
【００１６】本発明による他の実施の形態について、図
１を援用して説明する。但し、無電解めっき装置は、図
１に示しためっき液槽２１内に無電解めっき液を入れた
ものを備えており、電源２３、陽極２４および給電端子
２５は不要とされる。なお、給電端子２５に代わってサ
ーミスタ素体１１の深さを規制するための支持体を備え
るものでもよい。
１を援用して説明する。但し、無電解めっき装置は、図
１に示しためっき液槽２１内に無電解めっき液を入れた
ものを備えており、電源２３、陽極２４および給電端子
２５は不要とされる。なお、給電端子２５に代わってサ
ーミスタ素体１１の深さを規制するための支持体を備え
るものでもよい。
【００１７】サーミスタ素体１１を準備し、サーミスタ
素体１１の外部電極に相当する両端部それぞれを活性化
処理をし、図１と同様に、サーミスタ素体１１の一方の
外部電極に相当する所定部分を無電解めっき液中に浸漬
して、Ｎｉめっきを行ってＮｉ膜１２を形成した。次
に、Ｎｉめっきと同様にして、Ｎｉ膜１２の表面にＳｎ
めっきを行って、Ｓｎ膜１３を形成し、２層からなる一
方の外部電極１４を形成した。サーミスタ素体１１の他
方についても同様にサーミスタ素体１１の所定部分を部
分的に無電解めっき液中に浸漬して、２層からなる他方
の外部電極１５を形成して電子部品１０を得た。
素体１１の外部電極に相当する両端部それぞれを活性化
処理をし、図１と同様に、サーミスタ素体１１の一方の
外部電極に相当する所定部分を無電解めっき液中に浸漬
して、Ｎｉめっきを行ってＮｉ膜１２を形成した。次
に、Ｎｉめっきと同様にして、Ｎｉ膜１２の表面にＳｎ
めっきを行って、Ｓｎ膜１３を形成し、２層からなる一
方の外部電極１４を形成した。サーミスタ素体１１の他
方についても同様にサーミスタ素体１１の所定部分を部
分的に無電解めっき液中に浸漬して、２層からなる他方
の外部電極１５を形成して電子部品１０を得た。
【００１８】このようにして得た電子部品１０は、サー
ミスタ素体１１表面の外部電極１４、１５が形成されて
いる箇所以外はめっき液に接触しないため、サーミスタ
素体１１表面にめっき膜が析出することがなく、また、
サーミスタ素体１１がめっき液へ溶解することもない。
ミスタ素体１１表面の外部電極１４、１５が形成されて
いる箇所以外はめっき液に接触しないため、サーミスタ
素体１１表面にめっき膜が析出することがなく、また、
サーミスタ素体１１がめっき液へ溶解することもない。
【００１９】なお、上述の実施の形態においては、上層
にＳｎ膜を形成したものであるが、Ｓｎに代わって、Ｓ
ｎ／Ｐｂ合金からなる合金膜であってもよい。また、上
述の実施の形態において、下層、上層の電極膜の形成方
法が、ともに電解めっき、および、ともに無電解めっき
であるが、これに限定されるものでなく、下層を電解め
っき、上層を無電解めっき、または、下層を無電解めっ
き、上層を電解めっき等に組み合わせることもできる。
にＳｎ膜を形成したものであるが、Ｓｎに代わって、Ｓ
ｎ／Ｐｂ合金からなる合金膜であってもよい。また、上
述の実施の形態において、下層、上層の電極膜の形成方
法が、ともに電解めっき、および、ともに無電解めっき
であるが、これに限定されるものでなく、下層を電解め
っき、上層を無電解めっき、または、下層を無電解めっ
き、上層を電解めっき等に組み合わせることもできる。
【００２０】さらに、セラミック電子部品素体として、
サーミスタ素体を例にして説明をしたが、ＮＴＣサーミ
スタおよびＰＴＣサーミスタを含み、これ以外にもコン
デンサ、圧電体、磁性体、バリスタ、抵抗体等のセラミ
ック電子部品素体に適用することができる。
サーミスタ素体を例にして説明をしたが、ＮＴＣサーミ
スタおよびＰＴＣサーミスタを含み、これ以外にもコン
デンサ、圧電体、磁性体、バリスタ、抵抗体等のセラミ
ック電子部品素体に適用することができる。
【００２１】
【発明の効果】以上述べたように、本発明による電子部
品の製造方法では、外部電極に相当する部分だけをめっ
き液中に浸漬してめっき処理を行うため、セラミック電
子部品素体表面へのめっき膜析出や、セラミック電子部
品素体がめっき液へ溶解することがなく、電気的特性の
ばらつきが少なくかつ信頼性に優れ、抗折強度などの機
械的強度が優れた電子部品を得ることができる。
品の製造方法では、外部電極に相当する部分だけをめっ
き液中に浸漬してめっき処理を行うため、セラミック電
子部品素体表面へのめっき膜析出や、セラミック電子部
品素体がめっき液へ溶解することがなく、電気的特性の
ばらつきが少なくかつ信頼性に優れ、抗折強度などの機
械的強度が優れた電子部品を得ることができる。
【図１】本発明に係る一つの実施の形態の電子部品の製
造方法を示す図解的断面図である。
造方法を示す図解的断面図である。
【図２】本発明に係る製造方法で得られる電子部品の一
部破断斜視図である。
部破断斜視図である。
【図３】第１従来例の電子部品の一部破断斜視図であ
る。
る。
【図４】第２従来例の電子部品の一部破断斜視図であ
る。
る。
１１ サーミスタ素体 １２ Ｎｉ膜 １３ Ｓｎ膜 １４、１５ 外部電極 ２２ 電解めっき液
Claims (4)
- 【請求項１】 セラミック電子部品素体を準備し、この
セラミック電子部品素体の所定部分にめっき液を接触さ
せることによって、この所定部分の表面に外部電極を形
成することを特徴とする電子部品の製造方法。 - 【請求項２】 前記セラミック電子部品素体の所定部分
をめっき液に浸漬させることによって、この所定部分の
表面に外部電極を形成することを特徴とする請求項１に
記載の電子部品の製造方法。 - 【請求項３】 前記めっき液は、電解めっき液または無
電解めっき液であることを特徴とする請求項１または２
に記載の電子部品の製造方法。 - 【請求項４】 前記外部電極は、下層にＮｉ膜、上層に
Ｓｎ膜またはＳｎ／Ｐｂ合金膜から構成されていること
を特徴とする請求項１ないし３のいずれかに記載の電子
部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6645596A JPH09260106A (ja) | 1996-03-22 | 1996-03-22 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6645596A JPH09260106A (ja) | 1996-03-22 | 1996-03-22 | 電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09260106A true JPH09260106A (ja) | 1997-10-03 |
Family
ID=13316273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6645596A Pending JPH09260106A (ja) | 1996-03-22 | 1996-03-22 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09260106A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6849954B2 (en) | 2001-08-24 | 2005-02-01 | Inpaq Technology Co., Ltd. | IC package substrate with over voltage protection function |
| US7053468B2 (en) | 2002-06-19 | 2006-05-30 | Inpaq Technology Co., Ltd. | IC substrate having over voltage protection function |
| US7123125B2 (en) | 2001-05-03 | 2006-10-17 | Inpaq Technology Co., Ltd. | Structure of a surface mounted resettable over-current protection device and method for manufacturing the same |
| CN102290240A (zh) * | 2010-05-07 | 2011-12-21 | Tdk株式会社 | 电子部件的制造方法 |
| JP2014033241A (ja) * | 2010-06-24 | 2014-02-20 | Tdk Corp | チップサーミスタ及びその製造方法 |
-
1996
- 1996-03-22 JP JP6645596A patent/JPH09260106A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7123125B2 (en) | 2001-05-03 | 2006-10-17 | Inpaq Technology Co., Ltd. | Structure of a surface mounted resettable over-current protection device and method for manufacturing the same |
| US6849954B2 (en) | 2001-08-24 | 2005-02-01 | Inpaq Technology Co., Ltd. | IC package substrate with over voltage protection function |
| US7053468B2 (en) | 2002-06-19 | 2006-05-30 | Inpaq Technology Co., Ltd. | IC substrate having over voltage protection function |
| US7253505B2 (en) | 2002-06-19 | 2007-08-07 | Inpaq Technology Co., Ltd. | IC substrate with over voltage protection function |
| US7528467B2 (en) | 2002-06-19 | 2009-05-05 | Inpaq Technology Co., Ltd. | IC substrate with over voltage protection function |
| CN102290240A (zh) * | 2010-05-07 | 2011-12-21 | Tdk株式会社 | 电子部件的制造方法 |
| JP2014033241A (ja) * | 2010-06-24 | 2014-02-20 | Tdk Corp | チップサーミスタ及びその製造方法 |
| US9324483B2 (en) | 2010-06-24 | 2016-04-26 | Tdk Corporation | Chip thermistor and method of manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100307680B1 (ko) | Sn합금도금피막을갖는전자부품 | |
| US7632112B2 (en) | Electrical contact component, coaxial connector, and electrical circuit device including the same | |
| JP3477692B2 (ja) | 電子部品 | |
| US6232144B1 (en) | Nickel barrier end termination and method | |
| JPH09260106A (ja) | 電子部品の製造方法 | |
| JPH06173081A (ja) | 電子部品 | |
| JPH08264371A (ja) | 無電解メッキ膜付電子部品の製造方法 | |
| JP5835047B2 (ja) | セラミック電子部品 | |
| JP2005191206A (ja) | 抵抗器およびその製造方法 | |
| JP4081873B2 (ja) | 抵抗器およびその製造方法 | |
| JPH04329616A (ja) | 積層形電子部品 | |
| JP4378941B2 (ja) | 電子部品の製造方法 | |
| JPH08306584A (ja) | 外部接続電極付電子部品及び回路モジュール | |
| JPH0950901A (ja) | チップ電子部品とその製造方法 | |
| JP2000077253A (ja) | 電子部品、チップ型セラミック電子部品、およびそれらの製造方法 | |
| JPH0244512Y2 (ja) | ||
| JP2529435B2 (ja) | 可変抵抗器 | |
| JPH0314040Y2 (ja) | ||
| JP2613197B2 (ja) | チツプ状電子部品の製造方法 | |
| JP3810206B2 (ja) | 配線基板 | |
| JPS6112668Y2 (ja) | ||
| JPH0661008A (ja) | サーミスタ素子の製造方法 | |
| JP2787743B2 (ja) | 貫通型磁器コンデンサ | |
| JPH0273707A (ja) | 電子部品の製造方法 | |
| JPH10135009A (ja) | チップ状可変抵抗器 |