JPH06173081A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPH06173081A JPH06173081A JP4324065A JP32406592A JPH06173081A JP H06173081 A JPH06173081 A JP H06173081A JP 4324065 A JP4324065 A JP 4324065A JP 32406592 A JP32406592 A JP 32406592A JP H06173081 A JPH06173081 A JP H06173081A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- plating
- plating film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007747 plating Methods 0.000 claims abstract description 63
- 239000000919 ceramic Substances 0.000 claims abstract description 53
- 239000000463 material Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 abstract description 19
- 238000005260 corrosion Methods 0.000 abstract description 9
- 230000007797 corrosion Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 7
- 229910052718 tin Inorganic materials 0.000 abstract description 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000007772 electrode material Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910018100 Ni-Sn Inorganic materials 0.000 description 1
- 229910018532 Ni—Sn Inorganic materials 0.000 description 1
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Capacitors (AREA)
- Electroplating Methods And Accessories (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 耐蝕性及び半田付性等を高める為のめっき膜
の形成工程を簡略化することができ、従って信頼性に優
れた安価な電子部品を提供する。 【構成】 セラミック本体２の上面２ａに形成された配
線用電極３ｄ，３ｅ上、並びに側面２ｂ，２ｃ及び下面
２ｄ上に形成されている電極４ａ，５ａ上に、めっき膜
を形成したセラミック基板１において、上記配線用電極
上及び他の電極上に形成されるめっき膜が同一材料で構
成されており、かつ該めっき膜がＮｉよりなる第１のめ
っき層８ａ，８ｂとＳｎよりなる第２のメッキ層９ａ，
９ｂとを有する、セラミック基板１。
の形成工程を簡略化することができ、従って信頼性に優
れた安価な電子部品を提供する。 【構成】 セラミック本体２の上面２ａに形成された配
線用電極３ｄ，３ｅ上、並びに側面２ｂ，２ｃ及び下面
２ｄ上に形成されている電極４ａ，５ａ上に、めっき膜
を形成したセラミック基板１において、上記配線用電極
上及び他の電極上に形成されるめっき膜が同一材料で構
成されており、かつ該めっき膜がＮｉよりなる第１のめ
っき層８ａ，８ｂとＳｎよりなる第２のメッキ層９ａ，
９ｂとを有する、セラミック基板１。
Description
【０００１】
【産業上の利用分野】本発明は、セラミック電子部品に
関し、特に、外表面に露出した電極上に半田付性および
耐蝕性を高めるためにめっき膜が形成された電子部品の
改良に関する。
関し、特に、外表面に露出した電極上に半田付性および
耐蝕性を高めるためにめっき膜が形成された電子部品の
改良に関する。
【０００２】
【従来の技術】セラミック電子部品の中には、セラミッ
ク多層基板のように少なくとも一方主面に配線用電極が
形成されており、側面に端子電極等が形成された構造の
ものがある。また、ＩＣパッケージ用のアルミナ基板に
おいても、その一方主面及び側面に電極が形成されてい
る。
ク多層基板のように少なくとも一方主面に配線用電極が
形成されており、側面に端子電極等が形成された構造の
ものがある。また、ＩＣパッケージ用のアルミナ基板に
おいても、その一方主面及び側面に電極が形成されてい
る。
【０００３】ところで、上記のように主面及び側面の双
方に電極を有するセラミック電子部品では、導電性及び
コスト等のバランスに優れており、かつ融点が比較的高
いため、ＡｇやＡｇ−Ｐｄが電極材料として用いられる
ことが多い。しかしながら、ＡｇやＡｇ系合金は半田食
われをおこすため、耐腐蝕性が十分でないという問題が
あった。
方に電極を有するセラミック電子部品では、導電性及び
コスト等のバランスに優れており、かつ融点が比較的高
いため、ＡｇやＡｇ−Ｐｄが電極材料として用いられる
ことが多い。しかしながら、ＡｇやＡｇ系合金は半田食
われをおこすため、耐腐蝕性が十分でないという問題が
あった。
【０００４】従って、外表面に露出した電極材料として
ＡｇまたはＡｇ系合金を用いたセラミック電子部品で
は、外部電極の耐腐蝕性を高める必要があった。そこ
で、従来、外部電極の表面に他の導電性材料をめっきす
ることにより被覆し、耐腐蝕性を高めることが試みられ
ている。例えば、トランジスタが実装されるセラミック
基板においては、トランジスタが取り付けられる主面上
の配線用電極の表面にＡｕめっき膜を形成し、他方、側
面の電極上には安価なＳｎよりなるめっき膜を被覆形成
したものが提案されている。
ＡｇまたはＡｇ系合金を用いたセラミック電子部品で
は、外部電極の耐腐蝕性を高める必要があった。そこ
で、従来、外部電極の表面に他の導電性材料をめっきす
ることにより被覆し、耐腐蝕性を高めることが試みられ
ている。例えば、トランジスタが実装されるセラミック
基板においては、トランジスタが取り付けられる主面上
の配線用電極の表面にＡｕめっき膜を形成し、他方、側
面の電極上には安価なＳｎよりなるめっき膜を被覆形成
したものが提案されている。
【０００５】また、ＩＣパッケージでは、外部に露出し
ている配線用電極の上にオーバーグレーズ層を形成した
後、Ａｕめっき膜を形成したものが用いられているが、
その場合においても端子電極上にＮｉ−Ｓｎ合金及び半
田からなるめっき膜を形成していた。
ている配線用電極の上にオーバーグレーズ層を形成した
後、Ａｕめっき膜を形成したものが用いられているが、
その場合においても端子電極上にＮｉ−Ｓｎ合金及び半
田からなるめっき膜を形成していた。
【０００６】
【発明が解決しようとする課題】上記のように主面及び
側面の双方に配線用電極や端子電極等を有する従来のセ
ラミック電子部品では、電極の耐蝕性を高めるためにめ
っき膜を形成したものが存在するが、主面に形成された
電極と、側面に形成された電極とを異なる材料からなる
めっき膜により被覆していたため、めっき膜の形成工程
が数度に渡り、非常に煩雑であるという問題があった。
側面の双方に配線用電極や端子電極等を有する従来のセ
ラミック電子部品では、電極の耐蝕性を高めるためにめ
っき膜を形成したものが存在するが、主面に形成された
電極と、側面に形成された電極とを異なる材料からなる
めっき膜により被覆していたため、めっき膜の形成工程
が数度に渡り、非常に煩雑であるという問題があった。
【０００７】本発明の目的は、外部表面に露出されてい
る電極の耐蝕性を高めるためにめっき膜を被覆形成した
電子部品であって、非常に簡単な工程により該めっき膜
を形成することができ、従って、コストを効果的に低減
し得る電子部品を提供することにある。
る電極の耐蝕性を高めるためにめっき膜を被覆形成した
電子部品であって、非常に簡単な工程により該めっき膜
を形成することができ、従って、コストを効果的に低減
し得る電子部品を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、一対の主面と
前記主面を結ぶ側面とを有するセラミック本体と、前記
セラミック本体の一方主面に形成された配線用電極と、
外部もしくは内部との電気的接続の為にまたは前記配線
用電極との電気的接続の為に、前記セラミック本体の側
面及び他方主面の少なくとも一方に形成された電極と、
前記配線用電極ならびに前記側面及び他方主面の少なく
とも一方に形成された電極の表面に形成されためっき膜
とを備え、前記配線用電極上のめっき膜並びに前記側面
及び他方主面の少なくとも一方に形成された電極上のめ
っき膜が全て同一材料により構成されているこを特徴と
する電子部品である。
前記主面を結ぶ側面とを有するセラミック本体と、前記
セラミック本体の一方主面に形成された配線用電極と、
外部もしくは内部との電気的接続の為にまたは前記配線
用電極との電気的接続の為に、前記セラミック本体の側
面及び他方主面の少なくとも一方に形成された電極と、
前記配線用電極ならびに前記側面及び他方主面の少なく
とも一方に形成された電極の表面に形成されためっき膜
とを備え、前記配線用電極上のめっき膜並びに前記側面
及び他方主面の少なくとも一方に形成された電極上のめ
っき膜が全て同一材料により構成されているこを特徴と
する電子部品である。
【０００９】
【作用】セラミック本体の一方主面に形成された配線用
電極の上に形成されるめっき膜と、側面及び他方主面の
少なくとも一方に形成された電極上のめっき膜とが、同
一材料により構成されている為、めっき工程の数を低減
することができる。
電極の上に形成されるめっき膜と、側面及び他方主面の
少なくとも一方に形成された電極上のめっき膜とが、同
一材料により構成されている為、めっき工程の数を低減
することができる。
【００１０】また、配線用電極と、側面及び他方主面の
少なくとも一方に形成された電極上の各めっき膜が同時
にめっきされ得るので、めっき膜の厚みのばらつきが低
減される。従って、電子部品の耐食性が効果的に高めら
れる。
少なくとも一方に形成された電極上の各めっき膜が同時
にめっきされ得るので、めっき膜の厚みのばらつきが低
減される。従って、電子部品の耐食性が効果的に高めら
れる。
【００１１】
【実施例の説明】以下、図面を参照しつつ、本発明の一
実施例を説明することにより、本発明を明らかにする。
図１は、本発明の一実施例が適用されるセラミック電子
部品としてのセラミック基板を示す斜視図である。
実施例を説明することにより、本発明を明らかにする。
図１は、本発明の一実施例が適用されるセラミック電子
部品としてのセラミック基板を示す斜視図である。
【００１２】セラミック基板１は、矩形板状のセラミッ
ク本体２を有する。セラミック本体２の上面には、配線
用電極３ａ〜３ｅが形成されている。配線用電極３ａ〜
３ｅは、例えば焼成後のセラミック本体２の表面にＡｇ
含有導電ペーストを塗布し、セラミック本体２に焼付け
られて電極として完成されている。配線用電極３ａ〜３
ｅの平面形状は、セラミック本体２の上面２ａ上に、他
の電子部品素子、例えばトランジスタ等を載置した状態
で該電子部品素子に電気的に接続され得るように選択さ
れている。
ク本体２を有する。セラミック本体２の上面には、配線
用電極３ａ〜３ｅが形成されている。配線用電極３ａ〜
３ｅは、例えば焼成後のセラミック本体２の表面にＡｇ
含有導電ペーストを塗布し、セラミック本体２に焼付け
られて電極として完成されている。配線用電極３ａ〜３
ｅの平面形状は、セラミック本体２の上面２ａ上に、他
の電子部品素子、例えばトランジスタ等を載置した状態
で該電子部品素子に電気的に接続され得るように選択さ
れている。
【００１３】セラミック本体２の側面２ｂには、下面２
ｄに至る電極４ａ〜４ｅが形成されている。同様に、側
面２ｄにも下面３ｄに至る電極５ａ〜５ｅが形成されて
いる。これらの電極４ａ〜４ｅ，５ａ〜５ｅは、上述し
た配線用電極３ａ〜３ｅあるいはセラミック本体２の内
部に構成されている後述の内部電極に電気的に接続され
ている。また、電極４ａ〜４ｅ，５ａ〜５ｅの内、幾つ
かの電極は最終的に外部と電気的に接続されるための端
子電極として用いられる。さらに、電極４ａ〜４ｅ，５
ａ〜５ｅは、上記のように側面２ｂ，２ｃ及び下面２ｄ
に至るように形成されているため、本実施例のセラミッ
ク基板１は、プリント回路基板等の上に表面実装するこ
とができる。
ｄに至る電極４ａ〜４ｅが形成されている。同様に、側
面２ｄにも下面３ｄに至る電極５ａ〜５ｅが形成されて
いる。これらの電極４ａ〜４ｅ，５ａ〜５ｅは、上述し
た配線用電極３ａ〜３ｅあるいはセラミック本体２の内
部に構成されている後述の内部電極に電気的に接続され
ている。また、電極４ａ〜４ｅ，５ａ〜５ｅの内、幾つ
かの電極は最終的に外部と電気的に接続されるための端
子電極として用いられる。さらに、電極４ａ〜４ｅ，５
ａ〜５ｅは、上記のように側面２ｂ，２ｃ及び下面２ｄ
に至るように形成されているため、本実施例のセラミッ
ク基板１は、プリント回路基板等の上に表面実装するこ
とができる。
【００１４】上記電極４ａ〜４ｅ，５ａ〜５ｅは、配線
用電極３ａ〜３ｅと同様に、Ａｇ含有導電ペーストを焼
成後のセラミック本体２の側面２ｂ，２ｃ及び下面２ｄ
に塗布し、セラミック本体２に焼付けられて電極として
完成されている。
用電極３ａ〜３ｅと同様に、Ａｇ含有導電ペーストを焼
成後のセラミック本体２の側面２ｂ，２ｃ及び下面２ｄ
に塗布し、セラミック本体２に焼付けられて電極として
完成されている。
【００１５】図２は、図１のＩＩ−ＩＩ線に沿う断面図
である。図２から明らかなように、セラミック本体２内
には、内部電極６ａ〜６ｃ，７ａ〜７ｃがセラミック層
を介して隔てられて異なる高さ位置に形成されている。
本実施例では、内部電極６ａ〜６ｃはセラミック本体２
の側面２ｂに引き出されており、上記電極４ａに電気的
に接続されている。同様に、内部電極７ａ〜７ｃは側面
２ｃに引き出されており、電極５ａに電気的に接続され
ている。これらの内部電極６ａ〜６ｃ，７ａ〜７ｃは、
セラミック本体２内で積層コンデンサを構成するために
設けられている。
である。図２から明らかなように、セラミック本体２内
には、内部電極６ａ〜６ｃ，７ａ〜７ｃがセラミック層
を介して隔てられて異なる高さ位置に形成されている。
本実施例では、内部電極６ａ〜６ｃはセラミック本体２
の側面２ｂに引き出されており、上記電極４ａに電気的
に接続されている。同様に、内部電極７ａ〜７ｃは側面
２ｃに引き出されており、電極５ａに電気的に接続され
ている。これらの内部電極６ａ〜６ｃ，７ａ〜７ｃは、
セラミック本体２内で積層コンデンサを構成するために
設けられている。
【００１６】また、特に図示はしないが、上記内部電極
６ａ〜６ｃ，７ａ〜７ｃは、他の電極４ｂ〜４ｅ，５ｂ
〜５ｅの任意のものに電気的に接続されて、所望の電気
回路を構成している。
６ａ〜６ｃ，７ａ〜７ｃは、他の電極４ｂ〜４ｅ，５ｂ
〜５ｅの任意のものに電気的に接続されて、所望の電気
回路を構成している。
【００１７】本実施例のセラミック基板１では、上記セ
ラミック本体２の上面２ａに形成された配線用電極３ａ
〜３ｅと、側面２ｂ，２ｃ及び下面２ｄ上に形成された
電極４ａ〜４ｅ，５ａ〜５ｅの外側に同一材料よりなる
めっき膜が形成される。このめっき膜が形成されたセラ
ミック基板１、すなわち本実施例のセラミック基板１の
構造を図３に示す。図３は、図２に示した断面図に相当
する部分においてめっき膜形成後の状態を示す断面図で
ある。
ラミック本体２の上面２ａに形成された配線用電極３ａ
〜３ｅと、側面２ｂ，２ｃ及び下面２ｄ上に形成された
電極４ａ〜４ｅ，５ａ〜５ｅの外側に同一材料よりなる
めっき膜が形成される。このめっき膜が形成されたセラ
ミック基板１、すなわち本実施例のセラミック基板１の
構造を図３に示す。図３は、図２に示した断面図に相当
する部分においてめっき膜形成後の状態を示す断面図で
ある。
【００１８】図３から明らかなように、上面２ａ上に形
成された配線用電極３ｄ，３ｅ上に、Ｎｉを無電解めっ
きすることにより形成された第１のめっき層８ａ，８ｂ
が形成されている。この第１のめっき層８ａ，８ｂは、
セラミック本体２の側面２ｂ，２ｃ及び下面２ｄに至る
電極４ａ，５ａ上にも形成されている。特に図示はしな
いが、他の配線用電極３ａ，３ｂ，３ｃ上ならびに他の
電極４ｂ〜４ｅ，５ｂ〜５ｅ上にも同様に第１のめっき
層が形成されている。
成された配線用電極３ｄ，３ｅ上に、Ｎｉを無電解めっ
きすることにより形成された第１のめっき層８ａ，８ｂ
が形成されている。この第１のめっき層８ａ，８ｂは、
セラミック本体２の側面２ｂ，２ｃ及び下面２ｄに至る
電極４ａ，５ａ上にも形成されている。特に図示はしな
いが、他の配線用電極３ａ，３ｂ，３ｃ上ならびに他の
電極４ｂ〜４ｅ，５ｂ〜５ｅ上にも同様に第１のめっき
層が形成されている。
【００１９】従って、Ｎｉよりなる第１のめっき層８
ａ，８ｂは、１度のめっき工程により上記配線用電極３
ａ〜３ｅ及び電極４ａ〜４ｅ，５ａ〜５ｅ上に付与され
る。また、本実施例では、上記第１のめっき層８ａ，８
ｂの外側に、Ｓｎよりなる第２のめっき層９ａ，９ｂ
が、Ｓｎを無電解めっきすることにより形成されてい
る。第２のめっき層９ａ，９ｂは、他の配線用電極３ａ
〜３ｃ上及び電極４ｂ〜４ｅ，５ｂ〜５ｅ上にも付与さ
れている。第２のめっき層９ａ，９ｂも、全ての配線用
電極３ａ〜３ｅ上及び電極４ａ〜４ｅ，５ａ〜５ｅ上に
形成されているため、一度のめっき工程を実施すること
による付与される。
ａ，８ｂは、１度のめっき工程により上記配線用電極３
ａ〜３ｅ及び電極４ａ〜４ｅ，５ａ〜５ｅ上に付与され
る。また、本実施例では、上記第１のめっき層８ａ，８
ｂの外側に、Ｓｎよりなる第２のめっき層９ａ，９ｂ
が、Ｓｎを無電解めっきすることにより形成されてい
る。第２のめっき層９ａ，９ｂは、他の配線用電極３ａ
〜３ｃ上及び電極４ｂ〜４ｅ，５ｂ〜５ｅ上にも付与さ
れている。第２のめっき層９ａ，９ｂも、全ての配線用
電極３ａ〜３ｅ上及び電極４ａ〜４ｅ，５ａ〜５ｅ上に
形成されているため、一度のめっき工程を実施すること
による付与される。
【００２０】従って、本実施例のセラミック基板１で
は、Ａｇの半田食われを防止するためのＮｉよりなる第
１のめっき層８ａ，８ｂを１度の工程で形成することが
でき、さらに、半田付性を高めるためのＳｎよりなる第
２のめっき層９ａ，９ｂについても一度のめっき工程を
実施するだけで形成することができる。よって、主面上
の電極に形成するめっき膜と、側面及び下面に形成され
ているめっき膜とを別のめっき材料により形成していた
従来例に比べて、めっき膜の形成工程を大幅に簡略化す
ることができる。
は、Ａｇの半田食われを防止するためのＮｉよりなる第
１のめっき層８ａ，８ｂを１度の工程で形成することが
でき、さらに、半田付性を高めるためのＳｎよりなる第
２のめっき層９ａ，９ｂについても一度のめっき工程を
実施するだけで形成することができる。よって、主面上
の電極に形成するめっき膜と、側面及び下面に形成され
ているめっき膜とを別のめっき材料により形成していた
従来例に比べて、めっき膜の形成工程を大幅に簡略化す
ることができる。
【００２１】図３に示した本実施例のセラミック基板１
は、最外層にＳｎよりなる第２のめっき層９ａ，９ｂを
有するため、プリント回路基板などに面実装するに際
し、半田付性が高められており、従って、セラミック基
板１の実装強度及び信頼性を高めることが可能とされて
いる。なお、セラミック基板１は、上記のようにチップ
部品としてプリント回路基板などに直接実装することも
可能であるが、絶縁性ケース等に組み込んで用いること
も可能である。
は、最外層にＳｎよりなる第２のめっき層９ａ，９ｂを
有するため、プリント回路基板などに面実装するに際
し、半田付性が高められており、従って、セラミック基
板１の実装強度及び信頼性を高めることが可能とされて
いる。なお、セラミック基板１は、上記のようにチップ
部品としてプリント回路基板などに直接実装することも
可能であるが、絶縁性ケース等に組み込んで用いること
も可能である。
【００２２】なお、上記実施例では、セラミック本体２
の上面２ａ上に配線用電極３ａ〜３ｅを直接形成してい
たが、本発明は図４に示すように、セラミック本体２の
上面２ａ及び下面２ｄ上にガラスよりなるグレーズ層１
０ａ，１０ｂを形成し、該グレーズ層１０ａ，１０ｂ上
に配線用電極３ｄ，３ｅや電極４ａ，５ａの下面に至る
部分を形成したものにも適用することができる。すなわ
ち、図４に示したセラミック基板１においても、上記実
施例と同様に第１，第２のめっき層を形成することによ
り、耐蝕性及び半田付け性を高めることができる。
の上面２ａ上に配線用電極３ａ〜３ｅを直接形成してい
たが、本発明は図４に示すように、セラミック本体２の
上面２ａ及び下面２ｄ上にガラスよりなるグレーズ層１
０ａ，１０ｂを形成し、該グレーズ層１０ａ，１０ｂ上
に配線用電極３ｄ，３ｅや電極４ａ，５ａの下面に至る
部分を形成したものにも適用することができる。すなわ
ち、図４に示したセラミック基板１においても、上記実
施例と同様に第１，第２のめっき層を形成することによ
り、耐蝕性及び半田付け性を高めることができる。
【００２３】また、上記実施例では、配線用電極及びセ
ラミック本体の側面及び下面に形成される電極材料とし
て、Ａｇからなるものを示したが、電極材料は、Ａｇ−
Ｐｄ、Ｃｕ、Ｐｄなどの他の金属材料から成るものであ
ってもよい。また、めっき膜を構成する材料として、Ｎ
ｉ及びＳｎを示したが、これらのめっき膜材料について
も一例にすぎず、Ｐｂ−ＳｎやＡｕ，Ｃｕ等を用いても
よい。
ラミック本体の側面及び下面に形成される電極材料とし
て、Ａｇからなるものを示したが、電極材料は、Ａｇ−
Ｐｄ、Ｃｕ、Ｐｄなどの他の金属材料から成るものであ
ってもよい。また、めっき膜を構成する材料として、Ｎ
ｉ及びＳｎを示したが、これらのめっき膜材料について
も一例にすぎず、Ｐｂ−ＳｎやＡｕ，Ｃｕ等を用いても
よい。
【００２４】本実施例では、上記のように配線用電極３
ａ〜３ｅと、電極４ａ〜４ｅ，５ａ〜５ｅが同時にめっ
きされるため、各電極部分上に形成されるめっき膜の厚
みのばらつきを低減することができる。特に、従来、面
積の小さな電極部分はめっき膜を十分な厚みに形成する
ことが出来ないことがあったが、本実施例では、セラミ
ック本体の上下面および側面に多くの電極を形成してい
るため、例えば配線用電極３ａと電極４ａのように相互
に電気的に接続された配線用電極及び側面に形成された
電極では、電気めっきに際しての電圧が確実に印加され
ることになるため、充分な厚みのめっき膜を確実に形成
することができる。
ａ〜３ｅと、電極４ａ〜４ｅ，５ａ〜５ｅが同時にめっ
きされるため、各電極部分上に形成されるめっき膜の厚
みのばらつきを低減することができる。特に、従来、面
積の小さな電極部分はめっき膜を十分な厚みに形成する
ことが出来ないことがあったが、本実施例では、セラミ
ック本体の上下面および側面に多くの電極を形成してい
るため、例えば配線用電極３ａと電極４ａのように相互
に電気的に接続された配線用電極及び側面に形成された
電極では、電気めっきに際しての電圧が確実に印加され
ることになるため、充分な厚みのめっき膜を確実に形成
することができる。
【００２５】なお、上記実施例では、セラミック電子部
品の一例として、電子部品素子が上面に搭載されるセラ
ミック基板１を例にとり説明したが、本発明は、主面に
配線用電極が形成されており、側面及び／または他方主
面に内部もしくは外部と電気的に接続する為の電極を有
する電子部品一般に適用することができる。
品の一例として、電子部品素子が上面に搭載されるセラ
ミック基板１を例にとり説明したが、本発明は、主面に
配線用電極が形成されており、側面及び／または他方主
面に内部もしくは外部と電気的に接続する為の電極を有
する電子部品一般に適用することができる。
【００２６】
【発明の効果】本発明によれば一方主面に形成された配
線用電極上と、側面及び／又は下面に形成された内部も
しくは外部との電気接続のための電極上とに、同一材料
よりなるめっき膜が形成されている。従来、配線用電極
上のめっき膜と、側面及び／または下面に形成された電
極上のめっき膜とが異なる材料で構成されていたため、
めっき工程が煩雑であったのに対し、本発明では上記の
ように配線用電極および他の電極上に形成されるめっき
膜が同一材料により構成されている為、めっき工程を大
幅に簡略化することができ、従って電子部品のコストを
効果的に低減することができる。
線用電極上と、側面及び／又は下面に形成された内部も
しくは外部との電気接続のための電極上とに、同一材料
よりなるめっき膜が形成されている。従来、配線用電極
上のめっき膜と、側面及び／または下面に形成された電
極上のめっき膜とが異なる材料で構成されていたため、
めっき工程が煩雑であったのに対し、本発明では上記の
ように配線用電極および他の電極上に形成されるめっき
膜が同一材料により構成されている為、めっき工程を大
幅に簡略化することができ、従って電子部品のコストを
効果的に低減することができる。
【００２７】また、配線用電極と、側面及び／または下
面に形成される電極とが同時にめっきされ得るため、電
気めっき法によりめっきする場合には、小さな面積の電
極部分であっても、外表面に露出している他の電極部分
と電気的に接続されているものであれば、確実に電圧が
印加されるため、十分な厚みのめっき膜を形成すること
ができる。従って、電子部品の信頼性も高められる。
面に形成される電極とが同時にめっきされ得るため、電
気めっき法によりめっきする場合には、小さな面積の電
極部分であっても、外表面に露出している他の電極部分
と電気的に接続されているものであれば、確実に電圧が
印加されるため、十分な厚みのめっき膜を形成すること
ができる。従って、電子部品の信頼性も高められる。
【図１】本発明の一実施例が適用される電子部品として
のセラミック基板を示す斜視図。
のセラミック基板を示す斜視図。
【図２】図１のＩＩ−ＩＩに沿う断面図。
【図３】本発明の一実施例を示し、図２に示した断面部
分においてめっき膜が形成された後の状態を示す断面
図。
分においてめっき膜が形成された後の状態を示す断面
図。
【図４】本発明が適用される他の電子部品を説明するた
めの断面図。
めの断面図。
１…電子部品としてのセラミック基板 ２…セラミック本体 ２ａ…上面 ２ｂ，２ｃ…側面 ２ｄ…下面 ３ａ〜３ｅ…配線用電極 ４ａ〜４ｅ，５ａ〜５ｅ…電極 ８ａ，８ｂ…第１のめっき層 ９ａ，９ｂ…第２のめっき層
Claims (1)
- 【請求項１】 一対の主面と、前記主面を結ぶ側面とを
有するセラミック本体と、 前記セラミック本体の一方主面に形成された配線用電極
と、 外部もしくは内部との電気的接続のために、または前記
配線用電極との接続のために、前記セラミック本体の側
面及び他方主面の少なくとも一方に形成された電極と、 前記配線用電極並びに前記側面及び他方主面の少なくと
も一方に形成された電極の表面に形成されためっき膜と
を備え、 前記配線用電極上のめっき膜並びに前記側面及び他方主
面の少なくとも一方に形成された電極上のめっき膜が、
同一材料により構成されている、電子部品。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4324065A JPH06173081A (ja) | 1992-12-03 | 1992-12-03 | 電子部品 |
| DE4340718A DE4340718A1 (de) | 1992-12-03 | 1993-11-30 | Elektronikkomponente |
| US08/162,444 US5401910A (en) | 1992-12-03 | 1993-12-03 | Electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4324065A JPH06173081A (ja) | 1992-12-03 | 1992-12-03 | 電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06173081A true JPH06173081A (ja) | 1994-06-21 |
Family
ID=18161761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4324065A Pending JPH06173081A (ja) | 1992-12-03 | 1992-12-03 | 電子部品 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5401910A (ja) |
| JP (1) | JPH06173081A (ja) |
| DE (1) | DE4340718A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100449121B1 (ko) * | 2000-05-24 | 2004-09-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자 부품, 전자 부품의 제조 방법 및 회로 기판 |
| JP2008010616A (ja) * | 2006-06-29 | 2008-01-17 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069323A (en) * | 1997-01-21 | 2000-05-30 | Dell Usa, L.P. | Pad with indentations surface mount |
| US6422901B1 (en) * | 1999-12-06 | 2002-07-23 | Fci Americas Technology, Inc. | Surface mount device and use thereof |
| JP3940026B2 (ja) * | 2002-05-23 | 2007-07-04 | アルプス電気株式会社 | 電子回路ユニットの製造方法 |
| JP5059966B2 (ja) * | 2009-02-26 | 2012-10-31 | 富士通テレコムネットワークス株式会社 | プリント基板とプリント基板を備える電子装置 |
| JP5404312B2 (ja) * | 2009-07-29 | 2014-01-29 | 京セラ株式会社 | 電子装置 |
| JP2012209540A (ja) * | 2011-03-15 | 2012-10-25 | Murata Mfg Co Ltd | セラミック電子部品 |
| USD769832S1 (en) | 2013-02-19 | 2016-10-25 | Sony Corporation | Semiconductor device |
| USD721047S1 (en) | 2013-03-07 | 2015-01-13 | Vlt, Inc. | Semiconductor device |
| US8975694B1 (en) | 2013-03-07 | 2015-03-10 | Vlt, Inc. | Low resistance power switching device |
| KR102426211B1 (ko) * | 2017-10-02 | 2022-07-28 | 삼성전기주식회사 | 적층형 전자 부품 및 그 실장 기판 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4454529A (en) * | 1981-01-12 | 1984-06-12 | Avx Corporation | Integrated circuit device having internal dampening for a plurality of power supplies |
| FR2556503B1 (fr) * | 1983-12-08 | 1986-12-12 | Eurofarad | Substrat d'interconnexion en alumine pour composant electronique |
| JPH07120604B2 (ja) * | 1990-03-26 | 1995-12-20 | 株式会社村田製作所 | セラミック電子部品の製造方法 |
| JPH04352309A (ja) * | 1991-05-29 | 1992-12-07 | Rohm Co Ltd | 積層セラミックコンデンサにおける端子電極の構造及び端子電極の形成方法 |
| FR2681187A1 (fr) * | 1991-09-06 | 1993-03-12 | Eurofarad | Substrat capacitif pour circuit integre. |
| US5227951A (en) * | 1992-08-04 | 1993-07-13 | Murata Erie North America, Inc. | Composite multilayer capacitive device and method for fabricating the same |
-
1992
- 1992-12-03 JP JP4324065A patent/JPH06173081A/ja active Pending
-
1993
- 1993-11-30 DE DE4340718A patent/DE4340718A1/de not_active Ceased
- 1993-12-03 US US08/162,444 patent/US5401910A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100449121B1 (ko) * | 2000-05-24 | 2004-09-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자 부품, 전자 부품의 제조 방법 및 회로 기판 |
| JP2008010616A (ja) * | 2006-06-29 | 2008-01-17 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5401910A (en) | 1995-03-28 |
| DE4340718A1 (de) | 1994-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5383093A (en) | Hybrid integrated circuit apparatus | |
| US5224021A (en) | Surface-mount network device | |
| JPH06173081A (ja) | 電子部品 | |
| US20060084329A1 (en) | Connection terminal structure of wiring board | |
| JPH04257211A (ja) | チップ型電子部品 | |
| JP2003109838A (ja) | セラミック電子部品 | |
| JP3769514B2 (ja) | 配線基板 | |
| JP3740374B2 (ja) | 多数個取り配線基板 | |
| JP3214960B2 (ja) | 配線基板 | |
| JP2000299243A (ja) | 積層チップ型電子部品 | |
| JPH01289231A (ja) | リードレスチップ部品の製造方法 | |
| JP2685890B2 (ja) | チツプ部品の電極形成方法 | |
| JPS5950596A (ja) | チツプ状電子部品およびその製造方法 | |
| JPH06124850A (ja) | 積層複合電子部品 | |
| JP3458701B2 (ja) | 電子部品及びその製造方法 | |
| JP2975491B2 (ja) | チップ抵抗器 | |
| JP6075606B2 (ja) | 配線基板および電子装置 | |
| JP2000216044A (ja) | 電子部品 | |
| JP2000299242A (ja) | セラミック電子部品、およびその製造方法 | |
| JP3512554B2 (ja) | 配線基板 | |
| JPH0888138A (ja) | セラミック電子部品 | |
| JPH08107037A (ja) | セラミック電子部品 | |
| JPH0135492Y2 (ja) | ||
| JPH03159207A (ja) | フェライト基材上の導電路 | |
| JP2000174423A (ja) | 配線基板およびその製造方法 |