JP2613197B2 - チツプ状電子部品の製造方法 - Google Patents
チツプ状電子部品の製造方法Info
- Publication number
- JP2613197B2 JP2613197B2 JP61131024A JP13102486A JP2613197B2 JP 2613197 B2 JP2613197 B2 JP 2613197B2 JP 61131024 A JP61131024 A JP 61131024A JP 13102486 A JP13102486 A JP 13102486A JP 2613197 B2 JP2613197 B2 JP 2613197B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- layer
- electronic component
- electrode
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、チップ状電子部品の製造、特に電極被膜
の形成過程に特徴を有するチップ状電子部品の製造方法
に関する。
の形成過程に特徴を有するチップ状電子部品の製造方法
に関する。
（ロ）従来の技術 チップ状電子部品、例えばチップ抵抗器を製造するの
に、一般に、第３図に示すように、セラミック等の基板
１に格子状のクラック２、３を設けると共に、このクラ
ック２、３で形成される行列の区画４にそれぞれ導体ペ
ーストを印刷して電極を形成し、さらに電極間に抵抗ペ
ーストを印刷して抵抗体を形成し、その基板１の行毎
（L1、L2、…、Ln）にクラッキング（分離）し、棒状の
基板を得、この棒状の基板の長手方向側部にも導体ペー
ストを塗布して、側部にも電極を形成している。第４図
は、分離された棒状の基板の１つLiに、セラミック１上
の両端及びその側部に銀又は銀を主体とする１対の電極
５、６が形成され、さらに電極５、６上に抵抗体７が形
成されている。第５図は、その棒状基板Liを線Ａ−Ａで
切断した断面図である。
に、一般に、第３図に示すように、セラミック等の基板
１に格子状のクラック２、３を設けると共に、このクラ
ック２、３で形成される行列の区画４にそれぞれ導体ペ
ーストを印刷して電極を形成し、さらに電極間に抵抗ペ
ーストを印刷して抵抗体を形成し、その基板１の行毎
（L1、L2、…、Ln）にクラッキング（分離）し、棒状の
基板を得、この棒状の基板の長手方向側部にも導体ペー
ストを塗布して、側部にも電極を形成している。第４図
は、分離された棒状の基板の１つLiに、セラミック１上
の両端及びその側部に銀又は銀を主体とする１対の電極
５、６が形成され、さらに電極５、６上に抵抗体７が形
成されている。第５図は、その棒状基板Liを線Ａ−Ａで
切断した断面図である。
以上のようにして得られた棒状の基板L1、L2、…、Ln
を列のクラック３でクラッキングすると、個々のチップ
抵抗器が得られる。
を列のクラック３でクラッキングすると、個々のチップ
抵抗器が得られる。
ところで、上記チップ抵抗器の電極５、６は、電子回
路基板に実装される場合、ハンダ付けされるが、電極
５、６として使用される銀はハンダに拡散しやすく、ハ
ンダ付け時に多くの銀を損失させるという問題がある所
から、この問題を解決するために、第６図に示すよう
に、電極５、６の露出部分上にハンダに比較的溶融し難
く、かつハンダ付けの可能な金属８、９をメッキしてい
る。この金属８、９としては、通常、ニッケル（Ni）が
使用されている。このニッケルは酸化されやすく、その
表面に酸化膜が形成されるとハンダ付けがしにくくなる
ので、金属８、９上にさらにスズ（Sn）系の被膜10、11
を形成している。従来、被膜10、11はスズ（Sn）、或い
は比率9:1のSn/Pbがバレルメッキで形成されるものであ
った。また、Snあるいは9:1のSn/Pbの被膜10、11を形成
するのに、多数枚の棒状基板Liをメッキ用ラックに載置
し、メッキ槽に入れて、ラックメッキすることもでき
た。
路基板に実装される場合、ハンダ付けされるが、電極
５、６として使用される銀はハンダに拡散しやすく、ハ
ンダ付け時に多くの銀を損失させるという問題がある所
から、この問題を解決するために、第６図に示すよう
に、電極５、６の露出部分上にハンダに比較的溶融し難
く、かつハンダ付けの可能な金属８、９をメッキしてい
る。この金属８、９としては、通常、ニッケル（Ni）が
使用されている。このニッケルは酸化されやすく、その
表面に酸化膜が形成されるとハンダ付けがしにくくなる
ので、金属８、９上にさらにスズ（Sn）系の被膜10、11
を形成している。従来、被膜10、11はスズ（Sn）、或い
は比率9:1のSn/Pbがバレルメッキで形成されるものであ
った。また、Snあるいは9:1のSn/Pbの被膜10、11を形成
するのに、多数枚の棒状基板Liをメッキ用ラックに載置
し、メッキ槽に入れて、ラックメッキすることもでき
た。
（ハ）発明が解決しようとする問題点 従来のチップ抵抗器の電極の外部被膜は、上記のよう
に、Snあるいは9:1のSn/Pbが使用されるものであり、こ
れらは融点が高く（約210〜232℃）、プリント基板、基
板への装着の際、他の電子部品との差より、低温でのハ
ンダ付けが困難であり、２回リフローが必要となった
り、わずかにリフロー条件の変動によりハンダ付け不良
が発生するおそれがあり、近年、チップ抵抗器の電極に
は6:4のSn/Pbの採用が要望されるに致った。しかしなが
ら、従来の被膜形成は、バレルメッキ法で行われてお
り、この方法では鉛（Pb）が多くなると、外観の劣化、
チップのくっつき不良の多発、メッキ液の管理の困難さ
を招き、とても6:4のSn/Pbの被膜を形成することは不可
能であった。また、ラックメッキでは電極接点間の電流
分布の不均一により、Pb量が不安定となり、所望のSn/P
bを得ることができない、という問題があった。
に、Snあるいは9:1のSn/Pbが使用されるものであり、こ
れらは融点が高く（約210〜232℃）、プリント基板、基
板への装着の際、他の電子部品との差より、低温でのハ
ンダ付けが困難であり、２回リフローが必要となった
り、わずかにリフロー条件の変動によりハンダ付け不良
が発生するおそれがあり、近年、チップ抵抗器の電極に
は6:4のSn/Pbの採用が要望されるに致った。しかしなが
ら、従来の被膜形成は、バレルメッキ法で行われてお
り、この方法では鉛（Pb）が多くなると、外観の劣化、
チップのくっつき不良の多発、メッキ液の管理の困難さ
を招き、とても6:4のSn/Pbの被膜を形成することは不可
能であった。また、ラックメッキでは電極接点間の電流
分布の不均一により、Pb量が不安定となり、所望のSn/P
bを得ることができない、という問題があった。
この発明は、上記に鑑み、製造品質を劣化させること
なく、任意のハンダ組成の電極被膜となし得るチップ状
電子部品の製造方法を提供することを目的としている。
なく、任意のハンダ組成の電極被膜となし得るチップ状
電子部品の製造方法を提供することを目的としている。
（ニ）問題点を解決するための手段及び作用 この発明の特許請求の範囲の第１項記載のチップ状電
子部品の製造方法は、分離用のクラックで各チップ状電
子部品が区画され、かつ各チップ状電子部品の銀を含む
電極が形成されてある棒状品の前記電極状に、この電極
中に含まれる銀のハンダへの拡散を防止するNi層と、こ
のNi層の酸化を防止し、かつ次工程におけるSn/Pb層の
比率を所定値にするSn層又はSnに対しわずかなPbを含む
Sn/Pb層とからなる下地層膜をラックメッキにより形成
し、続いて下地層膜の上面にハンダ付け性を良くするた
めの、前記下地層膜よりもPbも多く含むSn/Pb層からな
るハンダ層を棒状品のハンダ槽ディップにより形成し、
その後に前記棒状品をチップクラッキングにより各チッ
プに分離し、各チップ状電子部品を得ることを特徴とす
る。
子部品の製造方法は、分離用のクラックで各チップ状電
子部品が区画され、かつ各チップ状電子部品の銀を含む
電極が形成されてある棒状品の前記電極状に、この電極
中に含まれる銀のハンダへの拡散を防止するNi層と、こ
のNi層の酸化を防止し、かつ次工程におけるSn/Pb層の
比率を所定値にするSn層又はSnに対しわずかなPbを含む
Sn/Pb層とからなる下地層膜をラックメッキにより形成
し、続いて下地層膜の上面にハンダ付け性を良くするた
めの、前記下地層膜よりもPbも多く含むSn/Pb層からな
るハンダ層を棒状品のハンダ槽ディップにより形成し、
その後に前記棒状品をチップクラッキングにより各チッ
プに分離し、各チップ状電子部品を得ることを特徴とす
る。
この発明の特許請求の範囲の第２項記載のチップ状電
子部品の製造方法は、分離用のクラックで各チップ状電
子部品が区画され、かつ各チップ状電子部品の銀を含む
電極が形成されてある棒状品を、チップクラッキングに
より各チップに分離し、続いてその分離したチップの前
記電極上に、この電極中に含まれる銀のハンダへの拡散
を防止するNi層と、このNi層の酸化を防止し、かつ次工
程におけるSn/Pb層の比率を所定値にするSn層又はSnに
対しわずかなPbを含むSn/Pb層とからなる下地層膜をバ
レルメッキにより形成し、その後にそのチップの下地層
膜の上面にハンダ付け性を良くするための、前記下地層
膜よりもPbを多く含むSn/Pb層からなるハンダ層をチッ
プのハンダ槽ディップにより形成し、各チップ状電子部
品を得ることを特徴とする。
子部品の製造方法は、分離用のクラックで各チップ状電
子部品が区画され、かつ各チップ状電子部品の銀を含む
電極が形成されてある棒状品を、チップクラッキングに
より各チップに分離し、続いてその分離したチップの前
記電極上に、この電極中に含まれる銀のハンダへの拡散
を防止するNi層と、このNi層の酸化を防止し、かつ次工
程におけるSn/Pb層の比率を所定値にするSn層又はSnに
対しわずかなPbを含むSn/Pb層とからなる下地層膜をバ
レルメッキにより形成し、その後にそのチップの下地層
膜の上面にハンダ付け性を良くするための、前記下地層
膜よりもPbを多く含むSn/Pb層からなるハンダ層をチッ
プのハンダ槽ディップにより形成し、各チップ状電子部
品を得ることを特徴とする。
この製造方法では、ラックメッキ又はバレルメッキに
よりNi層とSn層又はSn/Pb層とからなる下地層膜を形成
し、下地層膜上にハンダ槽ディップによりSn/Pb層から
なるハンダ層を形成するので、所望の比率（例えばSn:P
b＝6:4）のハンダ槽にディップすることで、目的とする
比率のSn/Pbで構成される電極外部被膜を有するチップ
状電子部品が得られる。
よりNi層とSn層又はSn/Pb層とからなる下地層膜を形成
し、下地層膜上にハンダ槽ディップによりSn/Pb層から
なるハンダ層を形成するので、所望の比率（例えばSn:P
b＝6:4）のハンダ槽にディップすることで、目的とする
比率のSn/Pbで構成される電極外部被膜を有するチップ
状電子部品が得られる。
（ホ）実施例 以下、実施例により、この発明をさらに詳細に説明す
る。
る。
〈実施例１〉 この実施例は、ラックメッキにより被膜８、９、10、
11の下地を形成するものである。
11の下地を形成するものである。
第１図の工程流れ図に示すように、第３図に示す平面
基板１を各列にクラッキングして、第４図に示す如き棒
状基板Liを得る（Sa1）。もっとも、この処理は従来の
ものと変わるものではなく、従って、棒状基板Liの長手
方向側部にも、第５図に示すように、電極５、６が形成
される。
基板１を各列にクラッキングして、第４図に示す如き棒
状基板Liを得る（Sa1）。もっとも、この処理は従来の
ものと変わるものではなく、従って、棒状基板Liの長手
方向側部にも、第５図に示すように、電極５、６が形成
される。
次に、得られた多数枚の棒状基板Liをメッキ用ラック
に載置し、メッキ槽に入れてラックメッキ処理を行う。
これにより、５μｍ程度のNi層と５μｍ程度のSn、ある
いは9/1〜6/4のSn/Pbからなる下地層膜８、９、10、11
が形成される（Sa2）。
に載置し、メッキ槽に入れてラックメッキ処理を行う。
これにより、５μｍ程度のNi層と５μｍ程度のSn、ある
いは9/1〜6/4のSn/Pbからなる下地層膜８、９、10、11
が形成される（Sa2）。
続いて、メッキ槽から取出した棒状基板Ｌを所望の比
率（6/4）のハンダ槽にディップし、下地層８、９、1
0、11の上面にハンダ層を20μｍ程度の厚みに形成する
（Sa3）。そして、最後に棒状基板Liを各チップ毎にチ
ップクラッキングを行う（Sa4）。
率（6/4）のハンダ槽にディップし、下地層８、９、1
0、11の上面にハンダ層を20μｍ程度の厚みに形成する
（Sa3）。そして、最後に棒状基板Liを各チップ毎にチ
ップクラッキングを行う（Sa4）。
ラックメッキのみでは、電極接点間の電流分布の不均
一により、Pb量が不安定となり、所望のSn/Pbを得るこ
とが出来ないが、この実施例では、ラックメッキの後、
所望の比のSn/Pbのハンダ槽にディップするので、目的
とする比のSn/Pbで構成される電極外部被膜を有するチ
ップ抵抗器が得られる。
一により、Pb量が不安定となり、所望のSn/Pbを得るこ
とが出来ないが、この実施例では、ラックメッキの後、
所望の比のSn/Pbのハンダ槽にディップするので、目的
とする比のSn/Pbで構成される電極外部被膜を有するチ
ップ抵抗器が得られる。
〈実施例２〉 この実施例は、バレルメッキを行うものである。
第２図の工程流れ図に示すように、先ず、平面基板１
をクラッキングして棒状基板Ｌを得る（Sb1）。この処
理は、第１図の工程Sa1と同様である。
をクラッキングして棒状基板Ｌを得る（Sb1）。この処
理は、第１図の工程Sa1と同様である。
次に、棒状基板Liをさらにクラッキングして、個別バ
ラバラのチップ抵抗器を得る（Sb2）。続いて、この各
チップ抵抗器を回転バレルに入れ、バレルメッキ処理を
行う（Sb3）。これにより、５μｍ程度のNi槽と５μｍ
程度のSnあるいは9/1〜6/4のSn/Pbからなる下地層膜
８、９、10、11が形成される。
ラバラのチップ抵抗器を得る（Sb2）。続いて、この各
チップ抵抗器を回転バレルに入れ、バレルメッキ処理を
行う（Sb3）。これにより、５μｍ程度のNi槽と５μｍ
程度のSnあるいは9/1〜6/4のSn/Pbからなる下地層膜
８、９、10、11が形成される。
続いて、回転バレルから取出した各チップ抵抗器を所
望の比率（6/4）のハンダ槽にディップし、下地層８、
９、10、11の上面にハンダ層を20μｍ程度の厚みに形成
する。
望の比率（6/4）のハンダ槽にディップし、下地層８、
９、10、11の上面にハンダ層を20μｍ程度の厚みに形成
する。
バレルメッキのみでは、ラックメッキ以上に各チップ
毎の電流分布が不均一となり、応じてPb量も変動する
が、この実施例では、バレルメッキの後、所望のSn/Pb
のハンダ層にディップするので、やはり目的とするSn/P
bで構成される電極外被膜を有するチップ抵抗器が得ら
れる。
毎の電流分布が不均一となり、応じてPb量も変動する
が、この実施例では、バレルメッキの後、所望のSn/Pb
のハンダ層にディップするので、やはり目的とするSn/P
bで構成される電極外被膜を有するチップ抵抗器が得ら
れる。
なお、上記実施例は、チップ抵抗器を例に上げたが、
この発明はチップ抵抗器に限ることなく、チップダイオ
ード等、他のチップ状電子部品の製造に広く適用でき
る。
この発明はチップ抵抗器に限ることなく、チップダイオ
ード等、他のチップ状電子部品の製造に広く適用でき
る。
（ヘ）発明の効果 この発明によれば、ラックメッキ又はバレルメッキに
よりNi層とSn層又はSn/Pb層とからなる下地層膜を形成
し、下地層膜上にハンダ槽ディップによりSn/Pb層から
なるハンダ層を形成するので、電極を低融点でハンダ付
けでき、部品の実装が容易なものが得られ、しかも他の
部品に熱的悪影響を及ぼさない電子部品を得ることがで
きる。その上、単にバレルメッキのみを施す場合に比
し、電極の光沢が良くなるので、製品の外観の見栄えが
よくなるし、またバレルメッキで発生するチップのくっ
つき不良が軽減されるという多くの利点がある。
よりNi層とSn層又はSn/Pb層とからなる下地層膜を形成
し、下地層膜上にハンダ槽ディップによりSn/Pb層から
なるハンダ層を形成するので、電極を低融点でハンダ付
けでき、部品の実装が容易なものが得られ、しかも他の
部品に熱的悪影響を及ぼさない電子部品を得ることがで
きる。その上、単にバレルメッキのみを施す場合に比
し、電極の光沢が良くなるので、製品の外観の見栄えが
よくなるし、またバレルメッキで発生するチップのくっ
つき不良が軽減されるという多くの利点がある。
更に、この発明によれば、ラックメッキ又はバレルメ
ッキの後にハンダ槽にディップするので、例えば所望の
比率（Sn:Pb＝6:4）のハンダ槽にディップすることによ
り、目的とする比率のSn/Pbで構成される電極外部被膜
を有するチップ状電子部品を得ることができる。
ッキの後にハンダ槽にディップするので、例えば所望の
比率（Sn:Pb＝6:4）のハンダ槽にディップすることによ
り、目的とする比率のSn/Pbで構成される電極外部被膜
を有するチップ状電子部品を得ることができる。
第１図は、実施例１を説明するための工程流れ図、第２
図は、実施例２を説明するための工程流れ図、第３図
は、クラッキング前の平面基板を示す平面図、第４図
は、前記平面基板が列毎にクラッキングされて得られる
棒状基板の平面図、第５図は、同棒状基板の線Ａ−Ａで
切断した断面図、第６図は、金属被膜及びスズ被膜形成
後の同棒状基板の線Ａ−Ａで切断した断面図である。 1:平面基板、L:棒状基板、 ５・6:電極、８・9:金属層、 10・11:外部被膜。
図は、実施例２を説明するための工程流れ図、第３図
は、クラッキング前の平面基板を示す平面図、第４図
は、前記平面基板が列毎にクラッキングされて得られる
棒状基板の平面図、第５図は、同棒状基板の線Ａ−Ａで
切断した断面図、第６図は、金属被膜及びスズ被膜形成
後の同棒状基板の線Ａ−Ａで切断した断面図である。 1:平面基板、L:棒状基板、 ５・6:電極、８・9:金属層、 10・11:外部被膜。
Claims (2)
- 【請求項１】分離用のクラックで各チップ状電子部品が
区画され、かつ各チップ状電子部品の銀を含む電極が形
成されてある棒状品の前記電極上に、この電極中に含ま
れる銀のハンダへの拡散を防止するNi層と、このNi層の
酸化を防止し、かつ次工程におけるSn/Pb層の比率を所
定値にするSn層又はSnに対しわずかなPbを含むSn/Pb層
とからなる下地層膜をラックメッキにより形成し、続い
て下地層膜の上面にハンダ付け性を良くするための、前
記下地層膜よりもPbを多く含むSn/Pb層からなるハンダ
層を棒状品のハンダ槽ディップにより形成し、その後に
前記棒状品をチップクラッキングにより各チップに分離
し、各チップ状電子部品を得ることを特徴とするチップ
状電子部品の製造方法。 - 【請求項２】分離用のクラックで各チップ状電子部品が
区画され、かつ各チップ状電子部品の銀を含む電極が形
成されてある棒状品を、チップクラッキングにより各チ
ップに分離し、続いてその分離したチップの前記電極上
に、この電極中に含まれる銀のハンダへの拡散を防止す
るNi層と、このNi層の酸化を防止し、かつ次工程におけ
るSn/Pb層の比率を所定値にするSn層又はSnに対しわず
かなPbを含むSn/Pb層とからなる下地層膜をバレルメッ
キにより形成し、その後にそのチップの下地層膜の上面
にハンダ付け性を良くするための、前記下地層膜よりも
Pbを多く含むSn/Pb層からなるハンダ層をチップのハン
ダ槽ディップにより形成し、各チップ状電子部品を得る
ことを特徴とするチップ状電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61131024A JP2613197B2 (ja) | 1986-06-04 | 1986-06-04 | チツプ状電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61131024A JP2613197B2 (ja) | 1986-06-04 | 1986-06-04 | チツプ状電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62286204A JPS62286204A (ja) | 1987-12-12 |
| JP2613197B2 true JP2613197B2 (ja) | 1997-05-21 |
Family
ID=15048222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61131024A Expired - Lifetime JP2613197B2 (ja) | 1986-06-04 | 1986-06-04 | チツプ状電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2613197B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59134803A (ja) * | 1983-01-20 | 1984-08-02 | 松下電器産業株式会社 | チツプ抵抗体の製造方法 |
| JPS59229805A (ja) * | 1983-06-10 | 1984-12-24 | ロ−ム株式会社 | チツプ抵抗器の製造方法 |
| JPS60192401U (ja) * | 1984-05-31 | 1985-12-20 | ロ−ム株式会社 | チツプ抵抗器 |
-
1986
- 1986-06-04 JP JP61131024A patent/JP2613197B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62286204A (ja) | 1987-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4829553A (en) | Chip type component | |
| JP2613197B2 (ja) | チツプ状電子部品の製造方法 | |
| US20050229388A1 (en) | Multi-layer ceramic chip varistor device surface insulation method | |
| JP3118509B2 (ja) | チップ抵抗器 | |
| JP2555536B2 (ja) | 白金温度センサの製造方法 | |
| JPH0730244A (ja) | バンプ電極、及び該バンプ電極の形成方法 | |
| US20040046636A1 (en) | Method of producing ceramic thermistor chips | |
| US12125618B2 (en) | Chip component production method | |
| US20240153678A1 (en) | Chip component and chip component production method | |
| JPH09260106A (ja) | 電子部品の製造方法 | |
| US20230144364A1 (en) | Electronic component | |
| JP7372813B2 (ja) | チップ部品 | |
| JP3159440B2 (ja) | 角形チップ抵抗器 | |
| JPH0822903A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH0888104A (ja) | チップ状電子部品とその製造方法 | |
| JP3857219B2 (ja) | 配線基板およびその製造方法 | |
| JPH04329616A (ja) | 積層形電子部品 | |
| JPS5868803A (ja) | 導電性ペ−スト組成物 | |
| JPS6317219B2 (ja) | ||
| JPH08273967A (ja) | 電子部品の電極形成方法 | |
| JPS644326B2 (ja) | ||
| JP4853751B2 (ja) | めっき膜厚均一性に優れた電子部品の製造方法 | |
| JPH02113592A (ja) | 回路基板の製造方法 | |
| JPH02310902A (ja) | 抵抗基板およびチップ抵抗体の製造方法 | |
| JPH08124708A (ja) | チップ状電子部品およびその製造方法 |