JPS60120510A - 積層セラミックコンデンサの端子電極形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は積層セラミックコンデンサの端子電極形成方法
に関するものである。

従来例の構成とその問題点 積層上ラミックコンデンサは小形で大容量が可能である
ため、電子機器の小型化とあい才って、最近需要が急増
している。

チップコンデンサは第１図に示すように、誘電体セラミ
ック１と内部電極２と端子電極３とから構成される。こ
の端子電極３は内部電極２と接続することにより、対向
する内部電極２にて挾持された１個のコンデンサを並列
に接続する機能及びプリント基板に半田付するための端
子としての機能の二つの機能が要求される。

従来例を第２図にて説明する。１は誘電体セラミック、
２は内部電極、３′は端子電極である。

上記端子電極３′を構成する電極材として、たとえば４
はＣｒ　、ｓはＮｉ、６はＡｇが用いられ、それらの形
成手段としてはスパッタリングが用いられている。これ
らの金属層はＣｔ　４が０．１２μｍ。

Ｎｉ５が０．０２−０．０６μｍ、　Ａｇ　６が０．１
μｍの厚みにて構成されておシ、Ｃｒ　４は誘電体セラ
ミック１との接着力、Ｎｉ　６ｉｊ半田付時の半８１１
Ｉ＃れ防止、Ａｑ　６は半田付時の半田の濡れ性の向上
の各機能を有している。

ところが本工法で端子電極３′が形成された積層セラミ
ックコンデンサでは薄膜特有の比抵抗の増大により、銹
電正接（ｔａｎδ）が大きくなることが明らかとなった
。この現象はユーザにて積層セラミックコンデンサをプ
リント基板等に半田付された場合は、半田の厚膜効果に
より解消されるものの、ユーザに対しての品質保証面か
らは大きな問題となっていた。即ち、積層上ラミックコ
ンデンサの構造欠陥から誘発されたｔａｎδ不良と従来
工法での薄膜効果によるｊａｎδ不良とが混在していて
も、メーカにおいてその選別が困難で、ユーザでのプリ
ント基板実装後でしか区分できないからである。高誘電
率系の積層セラミックコンデンサにおいては、一般にｔ
ａｎδが１チ以上と比較的大きいので、この薄膜の比抵
抗増大による影響も顕著でない。しかし温度補償用の積
層セラミックコンデンサにおいては、ｊａｎδ値が小さ
く、Ｑ（−１ａＪ　）の値が大きく、規格で言えば静電
容量が３０　ｐｐ以上の時、Ｑ≧１ｏｏｏ（ｔａｎδ≦
ｏ、１％）とナッテいる。この温度補償用積層セラミッ
クコンデンサ妃おいて、Ｑが規格を満足できず大きな問
題となっていた。

発明の目的 本発明は、このような問題点に鑑み積層セラミックコン
デンサの端子電極を形成フるに当り、　ｔａｎδが低く
安定でかつ半田付性及び半田耐熱性に優れた積層セラミ
ックコンデンサを可能例する端子電極形成方法を提供す
るものである。

発明の構成 本発明は、積層セラミックコンデンサの端子電極を形成
するに当たり、端子電極部にスパッタリングにて薄膜金
属層を形成し、その上にメッキ工法にて金属層を形成し
て構成することを前提とする。コンデンサの端子電極部
にはスパッタリングによってＣｒ薄膜層を形成し、最外
殻金属層にはメッキ工法にて５ｎ−Ｐｂ又はＳｎ金属層
を形成し、Ｃｒ金属層と５ｎ−Ｐｂ又はＳｎ金属層の間
には少なくともＮｉ金属層がスパッタリング又はメッキ
工法によって形成される積層セラミックコンデンサの端
子電極形成方法を提案する。

仁のようにする理由は次の通りである。

スパッタリングにて、セラミック端子電極部にＣｒ金属
層を形成するのは、セラミック界面と端子電極との接着
力の向上、最外殻電極層にメソキエ法により５ｎ−Ｐｂ
又はＳｎ金属層を形成するのは半田付時の半田の濡れ性
を向上させるためであり、Ｃｒ層と５ｎ−Ｐｂ又はＳｎ
金属層の間にＮｉ金属層を形成するのは半田付時の半田
による喰れを防ぐ、即ち半田耐熱性の向上を目的として
いる。本発明の端子電極形成方法によれば、従来のス／
（ツタリング法ではさけられなかったコンデンサのＱ不
良が解決し、かつ半田耐熱性、半田付性及び接着強度の
優れたコンデンサの製造が可能となった。

実施例の説明 次に具体的な一実施例を示す。焼成して面取りをされた
積層セラミックコンデンサを任意の方法にて洗浄しコン
デンサ表面の油脂分他不浄な付着物を除去する。次忙第
３図に示すホルダー１０にコンデンサ７を装着して、第
４図に示すスノくツタリング装置に配置する。陽極１１
上にホルダー１０を装着し、真空槽１２内に１ｘ１０　
Ｔｏｒｒ　のアルゴンガスを導入し、陽極１１と陰極９
に設けられた金属ターゲット８との間に２ＫＷの直流を
印加した。金属ターゲット８はＣｒとＮｉの二つを用い
、Ｃｒを膜厚的０　、１μｍ　、Ｎ　ｉを膜厚的０．１
μｍ付着させた。次に他方の端子電極を形成するため、
コンデンサ７をホルダー１０に入れかえて、前記操作を
繰シ返した。次にＣｒ及びＮｉの薄膜金属層の形成が終
了したコンデンサに電気メッキによりＮｉ金属層上に膜
厚的３μｍの５ｎ−Ｐｂ電極層を形成した。

第６図に本発明によって端子電極を形成した積層セラミ
ックの断面図を示す。ここで１３は誘電体セラミック、
１４は内部電極、１６は端子電極、１６はＣｒ単−又は
Ｃｒを含む複数の金属層、１７はＮｉ金属層、１８は５
ｎ−Ｐｂ単−又は５ｎ−Ｐｂを含む複数の金属層である
。

ここで形成されたＮｉ金属層はスパッタリング又はメッ
キ工法のいづれでも形成可能であることは云う首でもな
い。

本発明にて端子電極１６を形成した積層セラミックコン
デンサは塩度補償用コンデンサにおいてもＱ不良は全く
発生せず、半田耐熱性及び半田付性も極めて良好であっ
た。

発明の効果 本発明の積層セラミックコンデンサの端子電極形成方法
によれば、温度補償用コンデンサにおいてもＱ不良が発
生することなく、さらにはプリント基板に実装するとき
の半田付性及び半田耐熱性に優れた端子電極を提供でき
、工業的価値の高い発明である。

【図面の簡単な説明】

第１図は積層セラミックコンデンサの断面図、第２図は
従来の端子電極形成方法による積層セラミックコンデン
サの断面図、第３図は本発明における積層セラミックコ
ンデンサの端子電極形成方法に用いるコンデンサを装置
するホルダー、第４図は同スパッタリング装置の構成を
示す概略図、第６図は本発明の端゛子電極形成方法によ
り端子電極を形成した積層セラミックコンデンサの一実
施例の断面図である。・ ７・・・・・・積層セラミックコンデンサ、８・・印・
金属ターゲット、９・・・・・・陰極、１０・・・・・
・ホルダー、１１・・・・・・陽極、１２・・・・・・
真空槽、１３・・・・・・誘電体セラミック、１４・・
・・・・内部電極、１６・・・・・・端子電極、１６・
・・・・・Ｃｒ金属層、１７・・・・・・Ｎｉ　金属層
、１８・・・・・・５ｎ−Ｐｂ金属層。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 第３図　。 菊４図 第５図

Claims (4)

【特許請求の範囲】
1. （１）積層セラミックコンデンサ素体の内部電極引出し
   部に金属材のスパッタリングにて薄膜金属層ンデンサの
   端子電極形成方法。
2. （２）スパッタリングによる薄膜金属層を構成する金属
   層がＣｒの単一層又はＣｒを含む複数の金属層からなり
   、それを覆うメッキ工法にて形成される金属層が５ｎ−
   Ｐｂの単一層又は５ｎ−Ｐｂを含む複数の金属層からな
   る特許請求の範囲第１項記載の積層セラミックコンデン
   サの端子電極形成方法。
3. （３）スパッタリングによる薄膜金属層を構成する金属
   層がＣｒの単一層又はＣｒを含む複数の金属、層からな
   り、それを覆うメッキ工法にて形成される金属層がＳｎ
   の単一層又はＳｎを含む複数の金属層からなる特許請求
   の範囲第１項記載の積層セラミックコンデンサの端子電
   極形成方法。
4. （４）スパッタリング及びメッキ工法にて形成された金
   属層の中で、セラミック界面及び最外殻金属層以外の位
   置にＮｉの金属層を含む構成とした特許請求の範囲第１
   項記載の積層セラミックコンデンサの端子電極形成方法
   。