JPH04357807A - 多数個一体化積層セラミックコンデンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、セラミック製本体内に
形成した端子電極が薄膜の３層構造である多数個一体化
積層セラミックコンデンサに関する。

【０００２】

【従来の技術】多数個のコンデンサを一体に連ねた多数
個一体化積層セラミックコンデンサは、一般に図１９と
図２０に示すような構造である。このコンデンサは、六
面体であるセラミック製本体７０と、セラミック製本体
７０を複数のセラミック層状に仕切る複数の内部電極７
１と、内部電極７１に導通すると共にセラミック製本体
７０の一対の側端面に設けた複数の端子電極７２とを有
する。端子電極７２は一定間隔を置いて形成され、一対
の端子電極７２の一方に１枚、他方に１枚の棒状内部電
極７１を接続してあり、静電容量によりｎ対構成となる
。又、各内部電極７１はセラミック製本体７０を横断す
る方向に延在する。

【０００３】このようなコンデンサの端子電極は、例え
ば先行技術として特開昭６０−２３６２０７号公報にも
開示してあるように、Ａｇ又はＡｇ／Ｐｄを主成分とす
る導電性ペーストを、スクリーン印刷法やディップ法に
よってセラミック製本体の側端面に塗布し、焼付けるこ
とにより形成する。更に、はんだ濡れ性を向上させるた
めに、端子電極の表面にＮｉメッキとＳｎ／Ｐｂ等のメ
ッキを施す場合が多い。

【０００４】

【発明が解決しようとする課題】しかしながら、導電性
ペーストを用いて端子電極を作製すると、その厚さ（図
２０の寸法ｂ）が相当肉厚になると共に、厚さ・長さ・
幅方向の全ての寸法においてばらつきが極めて大きくな
る。又、多数個を一体に連ねたコンデンサでは、セラミ
ック製本体の各端子電極形成面（各側端面）毎に導電性
ペーストの塗布・焼付工程を数回繰り返す必要がある。 特に、スクリーン印刷法を用いる場合、セラミック製本
体に寸法のばらつきがあると各端子電極形成面に多数個
を一度に塗布することは事実上不可能であるため、各端
子電極毎に１個づつスクリーン印刷を施すことが多い。 このため、端子電極の寸法が余計にばらつくだけでなく
、端子電極の作製コストも高くなり、作製日数も長くな
る等の数々の欠点がある。

【０００５】更には、導電性ペースト中に含まれるシリ
カ等のフリット成分が焼付時にセラミック製本体内に拡
散し、端子電極形成面付近を異種組成のセラミックに変
成させてしまう。このため、拡散領域の撓み強度及び熱
衝撃性が劣化する。又、端子電極の表面にメッキ処理を
施す場合、通常この処理はセラミック製本体をメッキ液
に浸漬させて行うので、メッキ液が端子電極やセラミッ
ク製本体に浸透し、コンデンサの信頼性が低下する。

【０００６】従って、本発明の目的は、上記種々の問題
点を一挙に解決する多数個一体化積層セラミックコンデ
ンサを提供することにある。

【０００７】

【課題を解決するための手段】前記目的を達成するため
に、本発明者らは研究を重ねた結果、従来のコンデンサ
の端子電極は一般に厚膜であるが、薄膜の端子電極であ
れば上記問題点を解決できるものとの知見に至った。更
に、本発明者らはどのようにすれば薄膜の端子電極が得
られるかを種々検討した結果、例えば物理的蒸発凝縮法
を用いて、セラミックとの密着強度を持つ性質を有する
金属からなる第１外部電極層と、はんだ耐熱性を有する
金属からなる第２外部電極層と、はんだ濡れ性を有する
金属からなる第３外部電極層との３層構造で端子電極を
構成すれば、薄膜の端子電極を形成することができるこ
とを発見し、本発明を完成した。

【０００８】即ち、本発明のコンデンサにおける端子電
極は、セラミックとの密着強度を持つ性質を有する金属
からなる第１外部電極層と、はんだ耐熱性を有する金属
からなる第２外部電極層と、はんだ濡れ性を有する金属
からなる第３外部電極層との３層構造であることを特徴
とする。薄膜の端子電極を構成する第１外部電極層は、
セラミックとの密着強度を持つ性質を有する金属がセラ
ミック製本体の端子電極形成面の表層に、好適には物理
的蒸発凝縮法によって打ち込まれた界面混合層であり、
ファン・デル・ワールスエネルギーによりセラミック製
本体に強く接合する。更に物理的蒸発凝縮法によって、
第１外部電極層上に第２及び第３外部電極層を順に形成
する。従って、スクリーン印刷法やディップ法を用いず
、しかも端子電極に用いる材料が従来の端子電極材とは
相違するため、端子電極の寸法ばらつきを相当抑えるこ
とができる。その上、端子電極の製作工程においても各
端子電極形成面毎に一度に多数個の端子電極を形成する
ことができるため、製作コストや製作日数を削減できる
。又、セラミック製本体内に端子電極材（フリット成分
）が拡散する現象は起こらず、撓み強度及び熱衝撃性が
低下せず、信頼性が向上する。

【０００９】端子電極を構成する３層構造に関し、最内
層である第１外部電極層はセラミックとの密着強度を持
つ性質を有する金属からなる。これに該当する金属とし
ては、セラミックよりも表面エネルギーが小さくて、セ
ラミックに付着し易いものがよく、Ｃｒ、Ｍｎが例示さ
れ、セラミックの種類に応じて適宜選定すればよい。中
間層である第２外部電極層の構成材料となるはんだ耐熱
性を有する金属としては、Ｎｉ、Ｃｕ、それらの合金等
があり、最外層の第３外部電極層の構成材料となるはん
だ濡れ性を有する金属としては、Ａｇ、Ｓｎ、Ｐｂ、は
んだ合金等があり、それぞれ任意に選択する。

【００１０】これらの金属からなる３層構造の端子電極
を形成するに先立って、前処理としてセラミック製本体
の表層をエッチングし、表層に凹凸面を形成しておくと
、第１外部電極層との密着強度が一層高まる錨効果が得
られる。端子電極の形成方法は、上記第１〜第３外部電
極層をセラミック製本体に順に形成できれば特定されな
いが、物理的蒸発凝縮法を採用するのが好ましい。この
物理的蒸発凝縮法には、スパッタリング、真空蒸着又は
プラズマ溶射がある。

【００１１】物理的蒸発凝縮法を用いて形成した金属皮
膜の厚さは１μｍ以下と極めて薄いので、端子電極を３
層構造としても、端子電極の厚さ（図２の寸法ａ）は数
μｍ（１〜５μｍ程度）になる。因みに、従来の厚膜の
端子電極の厚さ（図２０の寸法ｂ）は５００〜１０００
μｍ程度である。

【００１２】

【実施例】以下、本発明の多数個一体化積層セラミック
コンデンサを実施例に基づいて説明する。図１及び図２
に示すコンデンサは、その最も基本的な例であり、図１
９と図２０に示す従来のものと端子電極の構造だけが異
なるものである。このコンデンサは、六面体のセラミッ
ク製本体１０と、セラミック製本体１０をセラミック層
状に仕切る複数の棒状内部電極１１と、内部電極１１に
導通する薄膜の端子電極１２とを有する。各内部電極１
１は一対の端子電極１２からセラミック製本体１０を横
断する方向に延在する。

【００１３】セラミック製本体１０の一対の側端面に一
定間隔を置いて形成した複数の端子電極１２は、セラミ
ックとの密着強度を持つ性質を有する金属からなる第１
外部電極層１３、はんだ耐熱性を有する金属からなる第
２外部電極層１４、はんだ濡れ性を有する金属からなる
第３外部電極層１５の３層構造である（図２参照）。 又、図２に示すように、端子電極１２の厚さａは数μｍ
（１〜５μｍ程度）である。但し、図２では３層構造を
明瞭にするために各外部電極層を拡大して示してあり、
セラミック製本体１０の寸法からすれば端子電極１２の
厚さは実際には無視してもよい。

【００１４】図３と図４に示すコンデンサは、上記実施
例の変更例であり、端子電極２２がセラミック製本体２
０の一対の側端面の他に２面（便宜上、図面では上面と
下面）の一部分にも設けられている。内部電極２１の構
造、並びに端子電極２２が第１外部電極層２３、第２外
部電極層２４、第３外部電極層２５の３層構造であるこ
とは上記実施例と同じである。

【００１５】ここで、図３及び図４に示すコンデンサの
製造方法を簡潔に述べる。まず既知の手法によって内部
電極を有するセラミック焼結体を作製した後、バレル研
摩等により焼結体のコーナー部を面取りすると共に、焼
結体の表面を平滑化する。次いで、端子電極を形成する
のであるが、その前処理として前記錨効果を得るために
、９００〜１２００℃の高温空気中でサーマルエッチン
グ又はケミカルエッチングにてセラミック焼結体の表層
をエッチングし、表層を凹凸面にする。

【００１６】端子電極の形成には図１６と図１７に示す
如き治具を用い、この治具にセラミック焼結体を収容す
る。治具は、図１６のマスク１００と、図１７のセッタ
ー１１０と下板１２０とで構成される。マスク１００に
は、端子電極の幅に相当する開口幅を有する複数のスリ
ット１０１が一定間隔を置いて縦断方向に形成され、セ
ッター１１０には、長尺状のセラミック焼結体を入れる
細長い溝１１１が一定間隔を置いて横断方向に設けられ
ている。この治具からセラミック焼結体の端子電極形成
面である一方の側端面が現れるように、細長い溝１１１
に焼結体を収容し、その上からマスク１００を被せる。 これにより、端子電極を形成する面のみが治具から露出
する。

【００１７】この状態のままで端子電極を形成する方法
として、ここでは物理的蒸発凝縮法であるスパッタリン
グを用いる。スパッタリングでは、Ａｒ、Ｎ２　等の中
性ガス中においてグロー放電により加速された中性イオ
ンによりたたき出されたターゲット材（端子電極材の金
属）をセラミック焼結体の端子電極形成面に打込む。そ
れには、セラミック焼結体を入れた治具を既知のスパッ
タリング装置に入れて、まずセラミックに対する密着強
度の高いクロムのスパッタリングを行うことにより、焼
結体の端子電極形成面にクロムからなる第１外部電極層
を形成する。次に、同じスパッタリング装置にて、はん
だ耐熱性を有するニッケルのスパッタリングを行うこと
により、第１外部電極層の表面にニッケルからなる第２
外部電極層を形成する。更に、同装置で、はんだ濡れ性
を有する錫のスパッタリングを行うことにより、第２外
部電極層の表面に錫からなる第３外部電極層を形成する
。これにより、３層構造の端子電極が作製される（図１
８参照）。同じことを、セラミック焼結体の他方の側端
面に対しても行えば、焼結体の一対の側端面に端子電極
を形成できる。

【００１８】図５〜図７は、更に別の実施例を示し、セ
ラミック製本体３０の一方の側端面に設けた端子電極３
２が共通であり、共通端子電極３２は側端面の他に側端
面の回りの４面（上面、下面、左右側面）の一部分にも
形成されている。セラミック製本体３０の他方の側端面
に設けた個別端子電極３３と、横断方向における共通端
子電極３２の対応部分と間に、棒状内部電極３１が延在
する。図７からも分かるように、個別端子電極３３を設
けていない部分には内部電極３１は存在しない。勿論、
共通及び個別端子電極３２、３３はそれぞれ第１〜第３
外部電極層３２ａ〜３２ｃ、３３ａ〜３３ｃで構成され
る。

【００１９】図８〜図１１に示す実施例は、セラミック
製本体４０内に共通内部電極４１と個別内部電極４２と
を形成し、セラミック製本体４０には共通端子電極４３
と個別端子電極４４とを設けたものである。共通端子電
極４３は、セラミック製本体４０の右側面と右側面の回
りの面の一部分に形成され、個別端子電極４４は、セラ
ミック製本体４０の一方の側端面に一定間隔を置いて形
成されている。共通及び個別端子電極４３、４４は共に
３層構造、即ちそれぞれ第１〜第３外部電極層４３ａ〜
４３ｃ、４４ａ〜４４ｃで構成される。

【００２０】図８の線Ｅ−Ｅにおける断面を図９に、線
Ｆ−Ｆにおける断面を図１０に、線Ｇ−Ｇにおける断面
を図１１に示す。これらの図から理解されるように、右
側面の共通端子電極４３に接続した共通内部電極４１は
、セラミック製本体４０を縦断する方向に存在し、共通
端子電極４３の領域では横断方向の全長に渡って存在す
るが、個別端子電極４４の領域では狭幅となり、電極４
１の平面形状はＴ字形を呈する。又、側端面の個別端子
電極４４に接続した個別内部電極４２は、セラミック製
本体４０を横断する方向に延在する。このように、本実
施例では、各共通内部電極４１と各個別内部電極４２が
相互に交差する形態である。

【００２１】図１２〜図１５は、図８〜図１１に示す実
施例の変更例であり、共通端子電極５３をセラミック製
本体５０の左右側面と各側面の回りの面の一部分に形成
した例を示す。それ以外の構造は上記実施例と全く同一
である。即ち、個別端子電極５４はセラミック製本体５
０の一方の側端面に一定間隔を置いて形成され、共通端
子電極５３に導通する共通内部電極５１は、セラミック
製本体５０の縦断方向に延在すると共に、その平面形状
はＨ字形を呈する。個別端子電極５４に導通する個別内
部電極５２は、セラミック製本体５０の横断方向に延在
する。又、共通及び個別端子電極５３、５４はそれぞれ
第１〜第３外部電極層５３ａ〜５３ｃ、５４ａ〜５４ｃ
からなる３層構造である。

【００２２】なお、前記実施例では、第１〜第３外部電
極層をスパッタリングによって形成することを述べたが
、真空蒸着又はプラズマ溶射によって形成してもよいこ
とは言うまでもない。又、第１〜第３外部電極層を順に
構成する金属は上記クロム、ニッケル、錫以外の金属を
それぞれ用いてもよい。

【００２３】

【発明の効果】本発明の多数個一体化積層セラミックコ
ンデンサは、以上説明したように構成されるので、下記
の効果を有する。 （１）端子電極が第１〜第３外部電極層からなる３層構
造の薄膜であり、その厚さが数μｍ（１〜５μｍ程度）
であるため、端子電極の寸法ばらつきは極小である。 （２）薄膜の端子電極の厚さが従来の厚膜の端子電極の
厚さに比べて、約１／１０〜１／１５になり、その分だ
けセラミック製本体のサイズを大きくできるため、従来
と同一サイズのコンデンサにおいて静電容量が実質上大
きくなる。 （３）厚膜の端子電極材とは異なって通常のメッキ処理
に使用する材料と同じ材料で端子電極を構成するため、
端子電極材がセラミック製本体内に拡散する現象が起こ
らず、セラミックが異種組成に変成しない。このため、
端子電極付近の撓み強度及び熱衝撃性が向上する。 （４）端子電極の特に第３外部電極層がはんだ濡れ性を
有する金属からなるため、製品のコンデンサとして実用
上有利である。 （５）スクリーン印刷法やディップ法を用いずにスパッ
タリング等の物理的蒸発凝縮法を使用して端子電極を形
成するので、塗布・焼付工程とは全く異なり、同一装置
で容易に形成でき、端子電極の製作期間が短縮され、製
作コストも削減される。 （６）端子電極の第３外部電極層が優秀なはんだ濡れ性
を有するため、はんだ濡れ性を高めるためのメッキ処理
を施さなくてもよい。そのため、メッキ液の浸透による
信頼性の劣化は全く起こらず、高信頼性が保証される。

【図面の簡単な説明】

【図１】本発明の一実施例に係るコンデンサの一部省略
斜視図である。

【図２】図１のコンデンサの線Ａ−Ａにおける断面図で
ある。

【図３】本発明の別実施例に係るコンデンサの一部省略
斜視図である。

【図４】図３のコンデンサの線Ｂ−Ｂにおける断面図で
ある。

【図５】本発明の更に別実施例に係るコンデンサの一部
省略斜視図である。

【図６】図５のコンデンサの線Ｃ−Ｃにおける断面図で
ある。

【図７】図５のコンデンサの線Ｄ−Ｄにおける断面図で
ある。

【図８】本発明の更に別実施例に係るコンデンサの一部
省略斜視図である。

【図９】図８のコンデンサの線Ｅ−Ｅにおける断面図で
ある。

【図１０】図８のコンデンサの線Ｆ−Ｆにおける断面図
である。

【図１１】図８のコンデンサの線Ｇ−Ｇにおける断面図
である。

【図１２】本発明の更に別実施例に係るコンデンサの一
部省略斜視図である。

【図１３】図１２のコンデンサの線Ｈ−Ｈにおける断面
図である。

【図１４】図１２のコンデンサの線Ｉ−Ｉにおける断面
図である。

【図１５】図１２のコンデンサの線Ｊ−Ｊにおける断面
図である。

【図１６】図３に示すコンデンサの端子電極を形成する
時に使用する治具のマスクを示す斜視図である。

【図１７】図３に示すコンデンサの端子電極を形成する
時に使用する治具のセッターと下板を示す斜視図である
。

【図１８】図１６と図１７に示す治具を用いてセラミッ
ク製本体に端子電極を形成する時の状態を示す一部省略
断面斜視図である。

【図１９】従来例に係るコンデンサの一部省略斜視図で
ある。

【図２０】図１９のコンデンサの線Ｘ−Ｘにおける断面
図である。

【符号の説明】

Claims (1)

【特許請求の範囲】
1. 【請求項１】セラミック製本体内に複数の内部電極を形
   成し、内部電極に導通する複数の端子電極をセラミック
   製本体に設けた多数個一体化積層セラミックコンデンサ
   において、セラミックとの密着強度を持つ性質を有する
   金属からなる第１外部電極層と、はんだ耐熱性を有する
   金属からなる第２外部電極層と、はんだ濡れ性を有する
   金属からなる第３外部電極層との３層構造で端子電極を
   構成してなることを特徴とする多数個一体化積層セラミ
   ックコンデンサ。