TWI450289B - 電容器及其製造方法 - Google Patents

電容器及其製造方法 Download PDF

Info

Publication number
TWI450289B
TWI450289B TW100104723A TW100104723A TWI450289B TW I450289 B TWI450289 B TW I450289B TW 100104723 A TW100104723 A TW 100104723A TW 100104723 A TW100104723 A TW 100104723A TW I450289 B TWI450289 B TW I450289B
Authority
TW
Taiwan
Prior art keywords
capacitor
internal electrode
plating
forming
film
Prior art date
Application number
TW100104723A
Other languages
English (en)
Other versions
TW201205612A (en
Inventor
Shigekatsu Yamamoto
Takao Hosokawa
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW201205612A publication Critical patent/TW201205612A/zh
Application granted granted Critical
Publication of TWI450289B publication Critical patent/TWI450289B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Description

電容器及其製造方法
本發明係關於一種電容器及其製造方法，詳細而言，係關於具備一對訊號端子與接地端子之電容器及其製造方法。
以往，已知例如專利文獻1等記載之三端子型電容器。一般而言，三端子型電容器具備長方體狀之陶瓷體。在陶瓷體內部設置第1及第2內部電極。第1內部電極與第2內部電極係對向配置。在陶瓷體之兩端面形成有第1及第2訊號端子。第1及第2訊號端子係連接於第1內部電極。另一方面，在陶瓷體側面之一部分連接有第2內部電極，形成有連接於地電位之接地端子。
一般而言，第1及第2訊號端子與接地端子分別係藉由形成在陶瓷體上之燒成膜、與形成在燒成膜上之一個或複數個鍍膜構成。
專利文獻1：日本特開2000-107658號公報
上述外部電極端子之燒成膜，係藉由將陶瓷體機械性定位、塗布導電性糊後將導電性糊燒成而形成，但若考量機械之尺寸誤差，則以高位置精度機械性正確地塗布導電性糊非常困難。因此，必須將外部電極端子形成為大於內部電極之露出部，以藉由電極端子確實地覆蓋內部電極之露出部。亦即，內部電極之露出部必須小於外部電極端子。
如上述，在外部電極端子具有燒成膜之情形，必須使內部電極之露出部變小。因此，第2內部電極之與接地端子之連接部之電極剖面積有變小之傾向。若第2內部電極之與接地端子之連接部之電極剖面積變小，則會有ESL(等效串聯電感)變大，雜訊除去特性劣化之問題。亦即，會有插入損耗特性變差之問題。
本發明係有鑑於上述問題點而構成，其目的在於提供一種插入損耗特性良好之電容器及其製造方法。
本發明之電容器，具備長方體狀之電容器本體、第1內部電極、第2內部電極、第1及第2訊號端子、接地端子。電容器本體係由電介質構成。電容器本體具有第1及第2主面、第1及第2側面、第1及第2端面。第1及第2主面係沿著長度方向與寬度方向延伸。第1及第2側面係沿著長度方向與高度方向延伸。第1及第2端面係沿著寬度方向與高度方向延伸。第1內部電極係形成在電容器本體之內部。第2內部電極係形成在電容器本體之內部。第2內部電極與第1內部電極對向。第1訊號端子係形成在第1端面。第1訊號端子係連接於第1內部電極。第2訊號端子係形成在第2端面。第2訊號端子係連接於第1內部電極。接地端子係形成為在第1側面之一部分之上連接於第2內部電極。接地端子係連接於地電位。接地端子具有一個或複數個鍍膜。一個或複數個鍍膜係形成在電容器本體上。一個或複數個鍍膜係直接連接於第2內部電極。
本發明之電容器之某個特定形態中，一個或複數個鍍膜係藉由濕式鍍敷形成之濕式鍍膜。根據此構成，相較於使用化學溶劑之化學鍍，可減少對電容器本體之損傷。
本發明之電容器之另一個特定形態中，電容器係雜訊濾波器。
本發明之電容器之另一個特定形態中，訊號端子係連接於正電位。此情形，接地端子成為地電位側。因此，即使水分從形成有接地端子之部分進入電容器本體內，接地端子所含之金屬成分亦不會離子化。是以，能有效抑制因接地端子所含之金屬離子化導致之電容器之可靠性降低。
本發明之電容器之再一個特定形態中，接地端子不含燒成導電膜。此情形，能容易提升接地端子之位置精度。
本發明之電容器之再一個特定形態中，訊號端子具有形成在電容器本體之外表面上、直接連接於第1內部電極之一個或複數個鍍膜，及形成在一個或複數個鍍膜之上、含有玻璃成分之燒成導電膜。根據此構成，能更有效抑制電容器之可靠性降低。
本發明之電容器之又一個特定形態中，第1及第2訊號端子分別具有形成在電容器本體之外表面上、直接連接於第1內部電極之含有玻璃成分之燒成導電膜，及形成在燒成導電膜上之一個或複數個鍍膜。此構成中，由於在燒成導電膜含有玻璃成分，因此能有效抑制水分從電容器本體之形成有第1及第2訊號端子之部分進入電容器本體內。又，可提高對電容器本體之固著力。是以，能有效抑制因第1及第2訊號端子所含之金屬離子化導致之電容器之可靠性降低。
本發明之電容器之又一個特定形態中，燒成導電膜含有Cu。
本發明之電容器之又一個特定形態中，接地端子具有形成在第1及第2主面上之部分；第2內部電極包含在高度方向與第1內部電極對向之對向部、將對向部與接地端子加以連接之連接部；電容器進一步具備連接於接地端子之接地虛置電極，該接地虛置電極在高度方向係配置於第2內部電極之連接部與位於接地端子之第1或第2主面上之部分之間。根據此構成，在焊接於基板時，可在側面從第1主面遍布至第2主面以鍍敷一次形成所有焊料之浸濕部。
本發明之電容器之又再一個特定形態中，接連於第2內部電極之鍍膜係由含有Cu之Cu鍍膜構成。根據此構成，能容易在陶瓷體形成鍍敷。
本發明之電容器之又再另一個特定形態中，接地端子進一步具有形成在Cu鍍膜之上、含有Ni之Ni鍍膜，及形成在Ni鍍膜之上、含有Sn之Sn鍍膜。根據此構成，能提高對焊料之接合強度。
本發明之電容器之又一個不同特定形態中，第1及第2內部電極係由Ni構成。根據此構成，與藉由例如Pd或Ag/Pd形成第1、第2內部電極之情形相較，可降低製造成本。
本發明之電容器之製造方法，係用以製造上述本發明之電容器之方法。本發明之電容器之製造方法，具備：將第1內部電極形成用導電性糊印刷在電介質片體上，製得形成有第1內部電極形成用之導電膜之第1片體之步驟；將第2內部電極形成用導電性糊印刷在電介質片體上，製得形成有第2內部電極形成用之導電膜之第2片體之步驟；將第1片體、第2片體、未印刷導電性糊之電介質片體積層以形成積層體之步驟；將積層體燒成之燒成步驟；在積層體上以接觸於第1內部電極形成用之導電膜之方式塗布導電性糊之導電性糊塗布步驟；將塗布後導電性糊燒接作成燒成膜之燒接步驟；在積層體上以接觸於第2內部電極形成用之導電膜之方式形成一個或複數個鍍膜之鍍膜形成步驟；以及藉由加熱積層體，在鍍膜與第2內部電極形成用之導電膜之界面，使鍍膜與第2內部電極形成用之導電膜合金化之合金化步驟。本發明之製造方法中，藉由合金化步驟，在鍍膜與第2內部電極形成用之導電膜之界面，使鍍膜與第2內部電極形成用之導電膜合金化。因此，可實現第2內部電極與鍍膜之高連接強度。是以，能製造可靠性高之電容器。
本發明之電容器之製造方法之某個特定形態中，依序進行導電性糊塗布步驟、燒接步驟、鍍膜形成步驟、合金化步驟。
本發明之電容器之製造方法之另一個特定形態中，在燒接步驟之前進行鍍膜形成步驟，在鍍膜形成步驟之後進行導電性糊塗布步驟，在導電性糊塗布步驟之後同時進行燒接步驟與合金化步驟。此情形，能簡化電容器之製程。是以，能容易製造電容器。
本發明之電容器之製造方法之另一個特定形態中，依序進行合金化步驟、導電性糊塗布步驟、燒接步驟。
本發明中，接地端子之中，連接於第2內部電極之部分係藉由鍍膜形成。鍍膜與配合內部電極之露出部將導電性糊浸漬而形成之燒成膜不同，係藉由使鍍敷從內部電極之露出部成長而形成，因此能以高位置精度形成。是以，不須考量導電性糊塗布時之不均，不須考量不均而使內部電極之從電容器本體露出之部分變小。亦即，能使內部電極之從電容器本體露出之部分變大。因此，能使第2內部電極之與接地端子之連接部之電極剖面積變大，能使ESL變小，其結果，能實現良好之插入損耗特性。
以下，說明實施本發明之較佳實施形態之一例。然而，以下實施形態僅為例示。本發明並不限於以下實施形態。
圖1係本實施形態之電容器的概略立體圖。圖2係本實施形態之電容器的概略俯視圖。圖3係本實施形態之電容器的概略側視圖。
圖1～3所示之本實施形態之電容器1係使用為雜訊濾波器之電容器。如圖1～圖3所示，電容器1具備電容器本體(陶瓷體)10。電容器本體10係由電介質構成。具體而言，電容器本體10例如由電介質陶瓷構成。作為電介質陶瓷之具體例，可舉出例如BaTiO3 、CaTiO3 、SrTiO3 、CaZrO3 等。此外，在電容器本體10可適當添加例如Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等之副成分。
本實施形態中，電容器本體10形成為大致長方體狀。電容器本體10具備第1及第2主面10a,10b、第1及第2側面10c,10d、第1及第2端面10e,10f。第1及第2主面10a,10b分別沿著長度方向L與寬度方向W延伸。第1及第2側面10c,10d分別沿著長度方向L與高度方向H延伸。第1及第2端面10e,10f分別沿著寬度方向W與高度方向H延伸。
在電容器本體10之內部形成有複數個第1內部電極11與複數個第2內部電極12。複數個第1及第2內部電極11,12係交互配置成隔著電介質層在高度方向H對向。
如圖5及圖8所示，第1內部電極11係形成為沿著長度方向L與寬度方向W延伸。第1內部電極11係形成為大致矩形。第1內部電極11在第1及第2端面10e,10f露出。第1內部電極11在第1及第2側面10c,10d未露出。
如圖4及圖7所示，第2內部電極12係形成為沿著長度方向L與寬度方向W延伸。如圖4及圖7所示，第2內部電極12具備在高度方向H與第1內部電極11對應之對向部12a、及連接於對向部12a之第1及第2連接部12b,12c。
從高度方向H觀察時，對向部12a形成在電容器本體10之中央部。對向部12a在第1及第2側面10c,10d以及第1及第2端面10e,10f未露出。
第1連接部12b，一端部連接於對向部12a，另一端部在第1側面10c露出。第2連接部12c，一端部連接於對向部12a，另一端部在第2側面10d露出。沿著第1及第2連接部12b,12c分別之長度方向L之長度，較沿著對向部12a之長度方向L之長度短。
此外，第1及第2內部電極11,12之形成材料並未特別限定，但較佳為，第1及第2內部電極11,12包含例如Ni，較佳為實質上由Ni構成。
如圖1～圖3及圖6～圖8所示，在電容器本體10之第1端面10e之上形成有第1訊號端子15。第1訊號端子15係形成為覆蓋第1端面10e、且到達第1及第2主面10a,10b以及第1及第2側面10c,10d。如圖8所示，第1訊號端子15係連接於第1內部電極11。
如圖1～圖3及圖6～圖8所示，在電容器本體10之第2端面10f之上形成有第2訊號端子16。第2訊號端子16係形成為覆蓋第2端面10f、且到達第1及第2主面10a,10b以及第1及第2側面10c,10d。如圖8所示，第2訊號端子16係連接於第1內部電極11。
此外，連接有第1及第2訊號端子15,16之電位之極性並未特別限定。本實施形態中，說明第1及第2訊號端子15,16連接於正電位之例。
如圖6～圖8所示，本實施形態中，第1及第2訊號端子15,16係分別藉由三個導電層之積層體構成。具體而言，第1及第2訊號端子15,16係藉由積層有燒成導電膜15a,16a、第1鍍膜15b,16b、第2鍍膜15c,16c之複層膜形成。
燒成導電膜15a,16a係含有導電劑與玻璃成分之導電性糊燒成而成之膜。因此，能有效抑制水分從電容器本體10之形成有第1及第2訊號端子15,16之部分進入電容器本體10內。是以，能有效抑制因第1及第2訊號端子15,16所含之金屬離子化導致之電容器1之可靠性降低。
燒成導電膜15a,16a之厚度並未特別限定，可為例如10μm～60μm程度。
燒成導電膜15a,16a所含有之導電劑以例如Cu為佳。其原因在於可提升與含有Ni之內部電極11,12之接合性。又，設第1內部電極11含有Ni、燒成導電膜15a,16a為含有Cu之燒成導電膜，在燒成導電膜15a，16a之燒成時，在燒成導電膜15a,16a與第1內部電極11之界面，Cu與Ni合金化，能強固地連接燒成導電膜15a,16a與第1內部電極11。
第1鍍膜15b,16b係形成在燒成導電膜15a,16a之上。第1鍍膜15b,16b之形成材料並未特別限定，但第1鍍膜15b,16b能藉由Ni鍍敷構成。如此一來，可提升對焊料之焊接性。
第2鍍膜15c,16c係形成在第1鍍膜15b,16b之上。第2鍍膜15c,16c之形成材料並未特別限定，但第2鍍膜15c,16c能藉由Sn鍍敷構成。如此一來，可提升對焊料之焊接性。
第1及第2鍍膜15b,16b,15c,16c之厚度並未特別限定，但分別可為例如1μm～5μm程度。
如圖1～圖3及圖6～圖8所示，在電容器本體10之外表面上以連接於第2內部電極12之方式形成第1及第2接地端子17,18。此等，第1及第2接地端子17,18係連接於地電位之端子。
如圖1、圖2及圖4所示，第1接地端子17，在長度方向L，係形成在第1側面10c之中央部。第1接地端子17之上端部到達第1主面10a。第1接地端子17之下端部到達第2主面10b。亦即，第1接地端子17具備在長度方向L位於第1側面10c之中央部之第1部分17d、位於第1主面10a上之第2部分17e、位於第2主面10b上之第3部分17f。如圖4及圖7所示，第1部分17d係連接於第2內部電極12之第1連接部12b。
如圖1、圖2及圖4所示，第2接地端子18，在長度方向L，係形成在第2側面10d之中央部。第2接地端子18之上端部到達第1主面10a。第2接地端子18之下端部到達第2主面10b。亦即，第2接地端子18具備在長度方向L位於第2側面10d之中央部之第1部分18d、位於第1主面10a上之第2部分18e、位於第2主面10b上之第3部分18f。如圖4及圖7所示，第1部分18d係連接於第2內部電極12之第2連接部12c。
此外，本實施形態中，為了將第1及第2接地端子17,18分別形成為到達第1及第2主面10a,10b，必須在第1及第2接地端子17,18形成前預先形成鍍敷步驟中用於通電之種子層。然而，本發明中，並不限於此。不預先形成種子層即形成第1及第2接地端子17,18亦可。此情形，如圖13所示，第1及第2接地端子17,18分別僅形成在第1或第2側面10c,10d上，未形成在第1及第2主面10a,10b上。亦即，第1及第2接地端子17,18僅藉由第1部分17d,18d構成。
如圖4所示，在高度方向H，在第2內部電極12之第1及第2連接部12b,12c與第1及第2接地端子17,18分別之第2及第3部分17e,18e,17f,18f之間形成接地虛置電極13。如圖4及圖6所示，此接地虛置電極13係連接於第1或第2接地端子17,18之第1部分17d,18d。如上述，藉由設置接地虛置電極13，在焊接於基板時，可以鍍敷一次形成所有焊料之浸濕部。
本實施形態中，如圖4、圖6～圖8所示，第1及第2接地端子17,18分別係藉由第1～第3鍍膜17a,18a,17b,18b,17c,18c之複層構造構成。第1鍍膜17a,18a係形成在電容器本體10之上。具體而言，第1鍍膜17a係形成在第1側面10c上。第1鍍膜17a係連接於第2內部電極12之第1連接部12b。第1鍍膜18a係形成在第2側面10d上。第1鍍膜18a係連接於第2內部電極12之第2連接部12c。第2鍍膜17b,18b係形成在第1鍍膜17a,18a之上。第3鍍膜17c,18c係形成在第2鍍膜17b,18b之上。
第1～第3鍍膜17a,18a,17b,18b,17c,18c分別只要為鍍膜則不特別限定，但較佳為例如藉由濕式鍍敷形成之濕式鍍膜。此情形，不須使用化學溶劑即可降低對電容器本體10之損傷。又，由於不需要將溶劑塗布至特定部位之步驟，因此能降低製造成本。
第1～第3鍍膜17a,18a,17b,18b,17c,18c之形成材料並不特別限定。例如，第1鍍膜17a,18a較佳為含有Cu之Cu鍍膜。設第1鍍膜17a,18a為Cu鍍膜、第2內部電極12含有Ni之情形，藉由進行熱處理，在第1鍍膜17a,18a與第2內部電極12之界面使Cu與Ni合金化。因此，可強固連接第1鍍膜17a,18a與第2內部電極12。
第2鍍膜17b,18b較佳為含有Ni之Ni鍍膜。此情形，可提升對焊料之焊接性。第3鍍膜17c,18c較佳為含有Sn之Sn鍍膜。此情形，可提升對焊料之焊接性。
此外，第1～第3鍍膜17a,18a,17b,18b,17c,18c之厚度並不特別限定。第1鍍膜17a,18a之厚度可為例如2μm～10μm程度。第2鍍膜17b,18b之厚度可為例如1μm～5μm程度。第3鍍膜17c,18c之厚度可為例如1μm～5μm程度。
然而，例如，如圖9所示，藉由燒成膜形成接地端子117,118之情形，必須使沿著第2內部電極112之連接部112b,112c之長度方向L之長度較沿著接地端子117,118之長度方向L之長度短。其原因在於，雖必須藉由接地端子117,118確實覆蓋連接部112b,112c，但不易以高位置精度正確塗布導電性糊。又，燒成膜不易形成較薄。因此，接地端子117,118變厚則必須使電容器本體110縮小該變厚量。是以，伴隨於此，連接部112b,112c亦必須變小。其結果，產生ESL變大，雜訊變大之問題。
相對於此，本實施形態中，在第1及第2連接部12b,12c之上形成第1鍍膜17a,18a。只要為鍍膜，即能以高位置精度形成。因此，不須使第1及第2連接部12b,12c相對第1鍍膜17a,18a變小。亦即，能使第1及第2連接部12b,12c之電極剖面積變大。是以，例如，如圖10所示，能使ESL變小，雜訊變小。此外，圖10中以實線所示之資料，係長度尺寸1.0mm、寬度尺寸0.5mm、接地端子之長度尺寸0.3mm、沿著第2內部電極之連接部之長度方向L之尺寸0.3mm之三端子型電容器中，以鍍膜構成接地端子之最內層時之資料。圖10中以一點虛線所示之資料，係長度尺寸1.0mm、寬度尺寸0.5mm、接地端子之長度尺寸0.3mm、沿著第2內部電極之連接部之長度方向L之尺寸0.15mm之三端子型電容器中，以燒成被膜構成接地端子之最內層時之資料。根據圖10所示之資料可知，藉由將接地端子之最內層從燒成被膜變更成鍍膜，能改善插入損耗特性10dB以上。
然而，例如，如圖9所示之例，設接地端子117,118為含有玻璃成分之燒成被膜之情形，能有效抑制水分從電容器本體110之形成有接地端子117,118之部分進入電容器本體110內。
相對於此，如本實施形態般，在電容器本體110之表面上形成鍍膜15a,16a之情形，水分容易從形成有鍍膜15a,16a之部分進入電容器本體110內。然而，本實施形態中，第1及第2訊號端子15,16連接於正電壓。因此，接地端子17,18成為地電位側。因此，即使水分存在，接地端子17,18所含之金屬成分亦不會離子化。是以，能有效抑制因接地端子17,18所含之金屬離子化導致之電容器1之可靠性降低。
接著，說明電容器1之製造方法之例。
首先，例如，將Ni糊等之第1內部電極形成用導電性糊印刷在電介質片體上，製得形成有第1內部電極形成用之導電膜之第1片體。接著，例如，將Ni糊等之第2內部電極形成用導電性糊印刷在電介質片體上，製得形成有第2內部電極形成用之導電膜之第2片體。又，以同樣步驟製得形成有接地虛置電極形成用之導電膜之第3片體。接著，將第1～第3片體、未印刷導電性糊之電介質片體積層以形成積層體。接著，將積層體燒成(燒成步驟)。藉此，製作電容器本體10。之後，在燒成體即電容器本體10之端面10e,10f上塗布用以形成第1及第2訊號端子15,16之燒成導電膜15a,16a之導電性糊(導電性糊塗布步驟)，藉由燒接形成燒成導電膜15a,16a(燒接步驟)。此外，為同時進行燒接步驟與燒成步驟之共燒亦可。
接著，以遮罩覆蓋電容器本體10之燒成導電膜15a與16a，形成第1鍍膜17a與18a，在除去遮罩後，藉由依序形成第1鍍膜15b,16b、第2鍍膜15c,16c、第2、第3鍍膜17b,17c,18b,18c(鍍膜形成步驟)，完成電容器1。此外，鍍膜形成後，加熱電容器本體10(合金化步驟)。此合金化步驟，在形成第1鍍膜17a與18a之後，加熱電容器本體10，則能使第1鍍膜17a,18a與第2內部電極之界面合金化，提昇接合強度。又，在第1鍍膜15b,16b之形成後，在燒接步驟與合金化步驟皆加熱電容器本體10之情形，能使燒成導電膜15a,16a與第1鍍膜15b,16b合金化，同時使第1鍍膜17a,18a與第2內部電極合金化。是以，能提昇第1鍍膜17a,18a與第2內部電極之間之接合強度及燒成導電膜15a,16a與第1鍍膜15b,16b之間之接合強度。如上述，藉由同時進行燒接步驟與合金化步驟，可簡化電容器1之製程。
此外，上述之例中，以依序進行燒接步驟、鍍膜形成步驟、合金化步驟之例進行說明。然而，本發明並不限於此構成。在燒接步驟之前進行鍍膜形成步驟，同時進行燒接步驟與合金化步驟亦可。具體而言，以下述要領形成第1及第2訊號端子15,16與第1及第2接地端子17,18亦可。
首先，在上述電容器本體10之表面上不形成燒成導電膜15a,16a即施加鍍敷。藉此，如圖11所示，在側面10c,10d上形成第1鍍膜17a,18a，且在側面10e,10f上形成用以形成第1及第2訊號端子15,16之第3鍍膜15d,16d。
接著，在第3鍍膜15d,16d之上塗布導電性糊，藉由燒接形成含有玻璃成分之燒成導電膜15a,16a。此情形，藉由此燒接步驟中之加熱，亦進行第3鍍膜15d,16d及第1鍍膜17a,18a之合金化步驟。亦即，同時進行燒接步驟與合金化步驟。此外，在進行第1鍍膜17a,18a及第3鍍膜15d,16d之加熱之合金化步驟之後，進行燒成導電膜15a,16a之形成當然亦可。
之後，與上述實施形態相同，依序形成第1鍍膜15b,16b、第2鍍膜15c,16c、第2、第3鍍膜17b,17c,18b,18c(鍍膜形成步驟)，完成電容器1。
如此變形例般，藉由同時進行燒接步驟與合金化步驟，能簡化電容器1之製程。是以，能容易製造電容器1。
如上述，在為了將燒成導電膜15a,16a燒接而進行之燒接步驟，從導電性糊所含之有機溶劑等產生氣體。例如，在形成導電性糊層、在其上形成鍍膜後同時進行燒接與合金化之情形，從導電性糊層產生之氣體有可能被鍍膜遮擋而無法從導電性糊層穿過。氣體無法從導電性糊層充分穿過時，氣泡會殘存在燒成導電膜內。若氣泡存在於燒成導電膜內，則在電容器之構裝時氣泡會爆發，會有焊料飛散之虞。相對於此，在形成鍍膜後形成燒成導電膜15a,16a之情形，在燒接步驟氣體容易穿過，不易殘存氣泡。是以，可抑制在構裝時之焊料飛散。
又，如上述實施形態或本變形例般，藉由將第1及第2訊號端子15,16作成鍍膜與燒成導電膜不同構造之複層構造，例如與僅藉由鍍膜構成之情形不同，在構裝於基板時，亦可獲得可抑制晶片周圍之環境氣氛所含之水分之浸入導致之可靠性降低之效果。此外，在水分浸入時可靠性降低之主要原因，可考慮為在連接於正電位之訊號端子，因浸入後水分導致鍍膜中之金屬成分離子化。
另一方面，在上述實施形態或本變形例，第1及第2接地端子17,18係藉由鍍膜17a～17c,18a～18c之不同構造之複層構造構成。亦即，第1及第2接地端子17,18僅藉由鍍膜構成，不含燒成導電膜。
例如，亦可考慮在接地端子亦含有燒成導電膜。然而，在接地端子含有燒成導電膜之情形，必須在側面之一部分之上正確地塗布導電性糊，但在側面之一部分之上以高位置精度塗布導電性糊，因伴隨機械性定位故較困難。因此，接地端子之位置精度變低。
相對於此，如上述實施形態或本變形例般，在僅藉由鍍膜構成第1及第2接地端子17,18之情形，由於為鍍膜故不須機械性定位，能以高位置精度形成第1及第2接地端子17,18。
圖12係第2變形例之電容器的概略剖面圖。如圖12所示，在燒成導電膜15a,16a與第1鍍膜15b,16b之間進一步設置第4鍍膜15e,16e亦可。此情形，較佳為，第4鍍膜15e,16e與第1鍍膜17a,18a同樣含有Cu，第1鍍膜15b,16b與第2鍍膜17b,18b同樣含有Ni，第2鍍膜15c,16c與第3鍍膜17c,18c同樣含有Sn。如此一來，在電容器本體10之端面10e與10f塗布導電性糊後，在電容器本體10整體施加Cu之鍍敷步驟，藉此能以含有相同Cu之鍍敷步驟形成第4鍍膜15e,16e、第1鍍膜17a,18a。此外，在同時形成第1鍍膜與第4鍍膜之後，兼作為燒接步驟與合金化步驟對電容器本體10進行熱處理亦可，在電容器本體10之端面10e與10f塗布導電性糊後，進行燒接步驟，之後，同時形成第1鍍膜與第4鍍膜，進行合金化步驟亦可。此外，在合金化步驟之前進行燒接步驟之情形，為同時進行電容器本體10之燒成步驟與燒接步驟之共燒亦可。在形成第4鍍膜15e,16e、第1鍍膜17a,18a之後，以含有相同Ni之鍍敷步驟同時形成第1鍍膜15b,16b、第2鍍膜17b,18b，之後，以含有相同Sn之鍍敷步驟形成第2鍍膜15c,16c、第3鍍膜17c,18c。此外，在第1鍍膜15b,16b、第2鍍膜17b,18b含有Ni之情形，在該鍍膜形成步驟後進行燒接步驟及合金化步驟亦可。
1．．．電容器
10．．．電容器本體
10a．．．電容器本體之第1主面
10b．．．電容器本體之第2主面
10c．．．電容器本體之第1側面
10d．．．電容器本體之第2側面
10e．．．電容器本體之第1端面
10f．．．電容器本體之第2端面
11．．．第1內部電極
12．．．第2內部電極
12a．．．第2內部電極之對向部
12b．．．第1連接部
12c．．．第2連接部
13．．．接地虛置電極
15．．．第1訊號端子
15a,16a．．．燒成導電膜
15b,16b．．．第1鍍膜
15c,16c．．．第2鍍膜
15d,16d．．．第3鍍膜
15e,16e．．．第4鍍膜
16．．．第2訊號端子
17．．．第1接地端子
17a,18a．．．第1鍍膜
17b,18b．．．第2鍍膜
17c,18c．．．第3鍍膜
17d,18d．．．第1部分
17e,18e．．．第2部分
17f,18f．．．第3部分
18．．．第2接地端子
圖1係本發明一實施形態之電容器的概略立體圖。
圖2係本發明一實施形態之電容器的概略俯視圖。
圖3係本發明一實施形態之電容器的概略側視圖。
圖4係圖1中線IV-IV的概略剖面圖。
圖5係圖1中線V-V的概略剖面圖。
圖6係圖4中線VI-VI的概略剖面圖。
圖7係圖5中線VII-VII的概略剖面圖。
圖8係圖5中線VIII-VIII的概略剖面圖。
圖9係參考例之電容器的概略剖面圖。
圖10係顯示電容器之插入損耗的圖表。
圖11係第1變形例之電容器的概略剖面圖。
圖12係第2變形例之電容器的概略剖面圖。
圖13係第3變形例之電容器的概略剖面圖。
1．．．電容器
10．．．電容器本體
10c．．．電容器本體之第1側面
10d．．．電容器本體之第2側面
10e．．．電容器本體之第1端面
10f．．．電容器本體之第2端面
12．．．第2內部電極
12a．．．第2內部電極之對向部
12b．．．第1連接部
12c．．．第2連接部
15．．．第1訊號端子
15a,16a．．．燒成導電膜
15b,16b．．．第1鍍膜
15c,16c．．．第2鍍膜
16．．．第2訊號端子
17．．．第1接地端子
17a,18a．．．第1鍍膜
17b,18b．．．第2鍍膜
17c,18c．．．第3鍍膜
18．．．第2接地端子

Claims (16)

  1. 一種電容器，具備：長方體狀之電容器本體，係由電介質構成，具有沿著長度方向與寬度方向延伸之第1及第2主面、沿著該長度方向與高度方向延伸之第1及第2側面、沿著該寬度方向與該高度方向延伸之第1及第2端面；第1內部電極，係形成在該電容器本體之內部；第2內部電極，係形成在該電容器本體之內部，與該第1內部電極對向；第1訊號端子，係形成在該第1端面，連接於該第1內部電極；第2訊號端子，係形成在該第2端面，連接於該第1內部電極；以及接地端子，係形成為在該第1側面之一部分之上連接於該第2內部電極，連接於地電位；其特徵在於：該接地端子具有形成在該電容器本體上、直接連接於該第2內部電極之一個或複數個鍍膜。
  2. 如申請專利範圍第1項之電容器，其中，該一個或複數個鍍膜係藉由濕式鍍敷形成之濕式鍍膜。
  3. 如申請專利範圍第1或2項之電容器，其係雜訊濾波器。
  4. 如申請專利範圍第1或2項之電容器，其中，該第1及第2訊號端子係連接於正電位。
  5. 如申請專利範圍第1或2項之電容器，其中，該接地端子不含燒成導電膜。
  6. 如申請專利範圍第1或2項之電容器，其中，該訊號端子具有形成在該電容器本體之外表面上、直接連接於該第1內部電極之一個或複數個鍍膜，及形成在該一個或複數個鍍膜之上、含有玻璃成分之燒成導電膜。
  7. 如申請專利範圍第1或2項之電容器，其中，該訊號端子具有形成在該電容器本體之外表面上、直接連接於該第1內部電極之含有玻璃成分之燒成導電膜，及形成在該燒成導電膜上之一個或複數個鍍膜。
  8. 如申請專利範圍第6項之電容器，其中，該燒成導電膜含有Cu。
  9. 如申請專利範圍第1或2項之電容器，其中，該接地端子具有形成在該第1及第2主面上之部分；該第2內部電極包含在該高度方向與該第1內部電極對向之對向部、將該對向部與該接地端子加以連接之連接部；進一步具備連接於該接地端子之接地虛置電極，該接地虛置電極在該高度方向係配置於該第2內部電極之連接部與位於該接地端子之該第1或第2主面上之部分之間。
  10. 如申請專利範圍第1或2項之電容器，其中，接連於該第2內部電極之鍍膜係由含有Cu之Cu鍍膜構成。
  11. 如申請專利範圍第10項之電容器，其中，該接地端子進一步具有形成在該Cu鍍膜之上、含有Ni之Ni鍍膜，及形成在該Ni鍍膜之上、含有Sn之Sn鍍膜。
  12. 如申請專利範圍第1或2項之電容器，其中，該第1及第2內部電極係由Ni構成。
  13. 一種電容器之製造方法，係申請專利範圍第1至12項中任一項之電容器之製造方法，其特徵在於，具備：將第1內部電極形成用導電性糊印刷在電介質片體上，製得形成有該第1內部電極形成用之導電膜之第1片體之步驟；將第2內部電極形成用導電性糊印刷在電介質片體上，製得形成有該第2內部電極形成用之導電膜之第2片體之步驟；將該第1片體、該第2片體、未印刷導電性糊之電介質片體積層以形成積層體之步驟；將該積層體燒成之燒成步驟；在該積層體上以接觸於該第1內部電極形成用之導電膜之方式塗布導電性糊之導電性糊塗布步驟；將該塗布後導電性糊燒接作成該燒成膜之燒接步驟；在該積層體上以接觸於該第2內部電極形成用之導電膜之方式形成該一個或複數個鍍膜之鍍膜形成步驟；以及藉由加熱該積層體，在該鍍膜與該第2內部電極形成用之導電膜之界面，使該鍍膜與該第2內部電極形成用之導電膜合金化之合金化步驟。
  14. 如申請專利範圍第13項之電容器之製造方法，其中，依序進行該導電性糊塗布步驟、該燒接步驟、該鍍膜形成步驟、該合金化步驟。
  15. 如申請專利範圍第13項之電容器之製造方法，其中，在該燒接步驟之前進行該鍍膜形成步驟，在該鍍膜形成步驟之後進行該導電性糊塗布步驟，在該導電性糊塗布步驟之後同時進行該燒接步驟與該合金化步驟。
  16. 如申請專利範圍第13項之電容器之製造方法，其中，依序進行該鍍膜形成步驟、該合金化步驟、該導電性糊塗布步驟、該燒接步驟。
TW100104723A 2010-02-19 2011-02-14 電容器及其製造方法 TWI450289B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010034249 2010-02-19
JP2011014226A JP2011192968A (ja) 2010-02-19 2011-01-26 コンデンサ及びその製造方法

Publications (2)

Publication Number Publication Date
TW201205612A TW201205612A (en) 2012-02-01
TWI450289B true TWI450289B (zh) 2014-08-21

Family

ID=44476310

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100104723A TWI450289B (zh) 2010-02-19 2011-02-14 電容器及其製造方法

Country Status (5)

Country Link
US (1) US8508912B2 (zh)
JP (1) JP2011192968A (zh)
KR (1) KR101187469B1 (zh)
CN (1) CN102194570A (zh)
TW (1) TWI450289B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI686825B (zh) * 2013-10-22 2020-03-01 三星電機股份有限公司 多層陶瓷電子組件及具有該電子組件的印刷電路板

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
JP5899609B2 (ja) * 2010-08-06 2016-04-06 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP2013021299A (ja) 2011-06-16 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
JP2013021300A (ja) 2011-06-16 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
JP2013051392A (ja) 2011-08-02 2013-03-14 Murata Mfg Co Ltd 積層セラミック電子部品
JP5589994B2 (ja) * 2011-09-01 2014-09-17 株式会社村田製作所 選択方法
JP5708586B2 (ja) * 2012-07-26 2015-04-30 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP6015221B2 (ja) * 2012-08-07 2016-10-26 株式会社村田製作所 セラミック電子部品の製造方法
JP5811152B2 (ja) * 2012-11-05 2015-11-11 株式会社村田製作所 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法
JP2015026838A (ja) * 2013-10-22 2015-02-05 株式会社村田製作所 コンデンサ
US9786434B2 (en) 2013-10-22 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and printed circuit board having the same
JP2015109409A (ja) * 2013-10-25 2015-06-11 株式会社村田製作所 電子部品
JP2014239203A (ja) * 2014-01-31 2014-12-18 株式会社村田製作所 電子部品及び電子部品の実装構造体
KR101548859B1 (ko) * 2014-02-26 2015-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
JP5915682B2 (ja) * 2014-03-27 2016-05-11 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造
JP2015043448A (ja) * 2014-10-08 2015-03-05 株式会社村田製作所 積層セラミックコンデンサ
KR101528432B1 (ko) * 2014-11-14 2015-06-11 가부시키가이샤 무라타 세이사쿠쇼 ３ 단자형 콘덴서
KR102037264B1 (ko) * 2014-12-15 2019-10-29 삼성전기주식회사 기판 내장용 소자, 그 제조 방법 및 소자 내장 인쇄회로기판
US9922770B2 (en) * 2014-12-26 2018-03-20 Taiyo Yuden Co., Ltd. Through-type multilayer ceramic capacitor
JP2017117865A (ja) * 2015-12-22 2017-06-29 株式会社村田製作所 コンデンサ及びコンデンサ内蔵基板
JP2017143130A (ja) * 2016-02-09 2017-08-17 株式会社村田製作所 電子部品
DE202016102203U1 (de) * 2016-04-26 2016-06-29 Epcos Ag Vielschichtbauelement
JP2018067562A (ja) * 2016-10-17 2018-04-26 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体
US10468185B2 (en) * 2017-06-02 2019-11-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same mounted thereon
JP7092506B2 (ja) * 2018-01-09 2022-06-28 スタンレー電気株式会社 発光装置
JP7231340B2 (ja) * 2018-06-05 2023-03-01 太陽誘電株式会社 セラミック電子部品およびその製造方法
US11101069B2 (en) * 2018-10-11 2021-08-24 Murata Manufacturing Co., Ltd. Electronic component
JP6965865B2 (ja) * 2018-11-08 2021-11-10 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法
KR102150549B1 (ko) 2018-11-30 2020-09-01 삼성전기주식회사 커패시터 부품
JP2020167236A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 ３端子型積層セラミックコンデンサおよび３端子型積層セラミックコンデンサの製造方法
JP2022039807A (ja) * 2020-08-28 2022-03-10 株式会社村田製作所 積層セラミックコンデンサ
JP2022042865A (ja) * 2020-09-03 2022-03-15 株式会社村田製作所 電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589953B2 (en) * 2007-11-26 2009-09-15 Tdk Corporation Multilayer capacitor
US8149565B2 (en) * 2008-12-12 2012-04-03 Samsung Electro-Mechanics Co., Ltd. Circuit board device and integrated circuit device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169014A (ja) 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
JPH0793226B2 (ja) * 1991-02-25 1995-10-09 太陽誘電株式会社 積層セラミックコンデンサ
JPH10154632A (ja) 1996-11-22 1998-06-09 Murata Mfg Co Ltd ３端子コンデンサ
JP3052943B2 (ja) 1998-10-01 2000-06-19 株式会社村田製作所 ペースト塗布装置及び電子部品の製造方法
JP3812377B2 (ja) 2001-07-10 2006-08-23 株式会社村田製作所 貫通型三端子電子部品
US6982863B2 (en) 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US6960366B2 (en) 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US7576968B2 (en) 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
TWI260657B (en) 2002-04-15 2006-08-21 Avx Corp Plated terminations
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7345868B2 (en) 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
JP2005086676A (ja) 2003-09-10 2005-03-31 Tdk Corp 積層型ｌｃ部品およびその製造方法
JP4604553B2 (ja) 2004-05-25 2011-01-05 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP3918851B2 (ja) 2005-06-03 2007-05-23 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
JP5104313B2 (ja) 2005-10-28 2012-12-19 株式会社村田製作所 積層型電子部品およびその製造方法
KR100953276B1 (ko) 2006-02-27 2010-04-16 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법
JP2009295602A (ja) 2006-08-22 2009-12-17 Murata Mfg Co Ltd 積層型電子部品、および積層型電子部品の製造方法。
JP2009267146A (ja) 2008-04-25 2009-11-12 Murata Mfg Co Ltd 積層セラミック電子部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589953B2 (en) * 2007-11-26 2009-09-15 Tdk Corporation Multilayer capacitor
US8149565B2 (en) * 2008-12-12 2012-04-03 Samsung Electro-Mechanics Co., Ltd. Circuit board device and integrated circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI686825B (zh) * 2013-10-22 2020-03-01 三星電機股份有限公司 多層陶瓷電子組件及具有該電子組件的印刷電路板

Also Published As

Publication number Publication date
KR20110095813A (ko) 2011-08-25
US8508912B2 (en) 2013-08-13
KR101187469B1 (ko) 2012-10-02
TW201205612A (en) 2012-02-01
CN102194570A (zh) 2011-09-21
JP2011192968A (ja) 2011-09-29
US20110205684A1 (en) 2011-08-25

Similar Documents

Publication Publication Date Title
TWI450289B (zh) 電容器及其製造方法
US10475584B2 (en) Electronic component mount structure, electronic component, and method for manufacturing electronic component
US10418191B2 (en) Electronic component with outer electrode including sintered layers, glass layer, and metal layers and method for producing the same
KR101750005B1 (ko) 전자부품, 전자부품 내장 기판 및 전자부품의 제조방법
US8484815B2 (en) Method for manufacturing laminated electronic component
JP4339816B2 (ja) 電子部品
US20120018204A1 (en) Ceramic electronic component and wiring board
JP2018088451A (ja) 積層セラミックコンデンサ
JP7115461B2 (ja) 積層セラミックコンデンサ
JP2015026815A (ja) セラミック電子部品およびその製造方法
KR101187538B1 (ko) 콘덴서 및 그 제조방법
JP2020202220A (ja) 積層セラミック電子部品
JP2024057048A (ja) 導電性ビアを含む積層セラミックコンデンサ
IL273984A (en) A multilayer electronic device with improved connectivity and a method for its preparation
JP4548471B2 (ja) コンデンサアレイおよびその製造方法
JP4867759B2 (ja) 電子部品の製造方法
JP2018014447A (ja) 積層セラミック電子部品
CN116741533A (zh) 层叠陶瓷电容器
JP2019106443A (ja) 積層セラミックコンデンサおよびその製造方法
US20230298818A1 (en) Multilayer ceramic capacitor
WO2024090008A1 (ja) 積層セラミックコンデンサ
WO2024047980A1 (ja) 積層セラミックコンデンサ
WO2024029149A1 (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装構造
JP2000306763A (ja) 積層セラミックコンデンサとその製造方法
JP2022166463A (ja) セラミック電子部品および実装基板