KR101187469B1 - 콘덴서 및 그 제조방법 - Google Patents

콘덴서 및 그 제조방법 Download PDF

Info

Publication number
KR101187469B1
KR101187469B1 KR1020110011354A KR20110011354A KR101187469B1 KR 101187469 B1 KR101187469 B1 KR 101187469B1 KR 1020110011354 A KR1020110011354 A KR 1020110011354A KR 20110011354 A KR20110011354 A KR 20110011354A KR 101187469 B1 KR101187469 B1 KR 101187469B1
Authority
KR
South Korea
Prior art keywords
internal electrode
plating
film
capacitor
forming
Prior art date
Application number
KR1020110011354A
Other languages
English (en)
Other versions
KR20110095813A (ko
Inventor
시게카츠 야마모토
타카오 호소카와
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20110095813A publication Critical patent/KR20110095813A/ko
Application granted granted Critical
Publication of KR101187469B1 publication Critical patent/KR101187469B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

삽입 손실이 작은 콘덴서 및 그 제조방법을 제공한다.
콘덴서(1)는 유전체로 이루어지는 콘덴서 본체(10)와, 제1의 내부전극(11)과, 제2의 내부전극(12)과, 제1 및 제2의 신호 단자(15,16)와, 접지 단자(17)를 포함하고 있다. 제1 및 제2의 신호 단자(15,16)는 제1의 내부전극(11)에 접속되어 있다. 접지 단자(17)는, 콘덴서 본체(10)의 외표면상에 제2의 내부전극(12)에 접속되도록 형성되어 있다. 접지 단자(17)는 그라운드 전위에 접속된다. 접지 단자(17)는, 콘덴서 본체(10)상에, 제2의 내부전극(12)에 접속되도록 형성되어 있는 도금막(17a)을 가진다.

Description

콘덴서 및 그 제조방법{CAPACITOR AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 콘덴서 및 그 제조방법에 관한 것으로서, 상세하게는 한 쌍의 신호 단자와, 접지 단자를 포함하는 콘덴서 및 그 제조방법에 관한 것이다.
종래, 예를 들면 특허문헌 1 등에 기재되어 있는 3단자형의 콘덴서가 알려져 있다. 3단자형의 콘덴서는 일반적으로 직방체상의 세라믹 소체를 포함하고 있다. 세라믹 소체의 내부에는 제1 및 제2의 내부전극이 마련되어 있다. 제1의 내부전극과, 제2의 내부전극은 대향하도록 배치되어 있다. 세라믹 소체의 양 단면에는 제1 및 제2의 신호 단자가 형성되어 있다. 제1 및 제2의 신호 단자는 제1의 내부전극에 접속되어 있다. 한편, 세라믹 소체의 측면의 일부에는, 제2의 내부전극에 접속되어 있고, 그라운드 전위에 접속되는 접지 단자가 형성되어 있다.
제1 및 제2의 신호 단자와, 접지 단자의 각각은, 일반적으로는 세라믹 소체상에 형성되어 있는 소성막과, 소성막 위에 형성되어 있는 하나 또는 복수의 도금막에 의해 구성되어 있다.
일본국 공개특허공보 2000-107658호
상기 외부전극 단자의 소성막은, 세라믹 소체를 기계적으로 위치를 정하고, 도전성 페이스트를 도포한 후에 도전성 페이스트를 소성함으로써 형성되는데, 기계적으로 도전성 페이스트를 높은 위치 정밀도로 정확하게 도포하는 것은 기계의 치수 오차를 고려하면 매우 곤란하다. 이 때문에, 내부전극의 노출부가 전극 단자에 의해 확실하게 덮이도록, 외부전극 단자를 내부전극의 노출부보다도 크게 형성할 필요가 있다. 즉, 내부전극의 노출부는 외부전극 단자보다도 작게 할 필요가 있다.
이와 같이, 외부전극 단자를 소성막을 가지는 것으로 한 경우, 내부전극의 노출부를 작게 할 필요가 있다. 이 때문에, 제2의 내부전극의 접지 단자와의 접속부의 전극 단면적이 작아지는 경향이 있다. 제2의 내부전극의 접지 단자와의 접속부의 전극 단면적이 작아지면, ESL이 커지고 노이즈 제거 특성이 열화한다는 문제가 있었다. 즉, 삽입 손실 특성이 나빠진다는 문제가 있었다.
본 발명은 이러한 점에 비추어 이루어진 것으로서, 그 목적은 삽입 손실 특성이 양호한 콘덴서 및 그 제조방법을 제공하는 것에 있다.
본 발명에 따른 콘덴서는 직방체상의 콘덴서 본체와, 제1의 내부전극과, 제2의 내부전극과, 제1 및 제2의 신호 단자와, 접지 단자를 포함하고 있다. 콘덴서 본체는 유전체로 이루어진다. 콘덴서 본체는 제1 및 제2의 주면과, 제1 및 제2의 측면과, 제1 및 제2의 단면을 가진다. 제1 및 제2의 주면은 길이방향과 폭방향을 따라 연장되어 있다. 제1 및 2의 측면은 길이방향과 높이방향을 따라 연장되어 있다. 제1 및 제2의 단면은 폭방향과 높이방향을 따라 연장되어 있다. 제1의 내부전극은 콘덴서 본체의 내부에 형성되어 있다. 제2의 내부전극은 콘덴서 본체의 내부에 형성되어 있다. 제2의 내부전극은 제1의 내부전극과 대향하고 있다. 제1의 신호 단자는 제1의 단면에 형성되어 있다. 제1의 신호 단자는 제1의 내부전극에 접속되어 있다. 제2의 신호 단자는 제2의 단면에 형성되어 있다. 제2의 신호 단자는 제1의 내부전극에 접속되어 있다. 접지 단자는 제1의 측면의 일부분의 위에, 제2의 내부전극에 접속되도록 형성되어 있다. 접지 단자는 그라운드 전위에 접속된다. 접지 단자는 하나 또는 복수의 도금막을 가진다. 하나 또는 복수의 도금막은 콘덴서 본체상에 형성되어 있다. 하나 또는 복수의 도금막은 제2의 내부전극에 직접 접속되어 있다.
본 발명에 따른 콘덴서의 한 특정 국면에서는, 하나 또는 복수의 도금막은 습식 도금에 의해 형성된 습식 도금막이다. 이 구성에 의하면, 화학 용매를 사용하는 무전해 도금에 비해 콘덴서 본체에의 데미지를 적게 할 수 있다.
본 발명에 따른 콘덴서의 다른 특정 국면에서는 콘덴서는 노이즈 필터이다.
본 발명에 따른 콘덴서의 다른 특정 국면에서는, 신호 단자는 정전위에 접속된다. 이 경우, 접지 단자가 그라운드 전위측이 된다. 이 때문에, 접지 단자가 형성되어 있는 부분으로부터 콘덴서 본체 내에 수분이 진입해도, 접지 단자에 포함되는 금속 성분은 이온화하지 않는다. 따라서, 접지 단자에 포함되는 금속이 이온화하는 것에 기인하는 콘덴서의 신뢰성 저하를 효과적으로 억제할 수 있다.
본 발명에 따른 콘덴서의 또 다른 특정 국면에서는, 접지 단자는 소성 도전막을 포함하지 않는다. 이 경우, 접지 단자의 위치 정밀도를 용이하게 향상할 수 있다.
본 발명에 따른 콘덴서의 또 다른 특정 국면에서는, 신호 단자는 콘덴서 본체의 외표면상에 형성되고, 제1의 내부전극에 직접 접속된 하나 또는 복수의 도금막과, 하나 또는 복수의 도금막 위에 형성되어 있으며, 유리 성분을 함유하는 소성 도전막을 가진다. 이 구성에 의하면, 콘덴서의 신뢰성의 저하를 보다 효과적으로 억제할 수 있다.
본 발명에 따른 콘덴서의 또 다른 특정 국면에서는, 제1 및 제2의 신호 단자의 각각은, 콘덴서 본체의 외표면상에 형성되고, 제1의 내부전극에 직접 접속된 유리 성분을 함유하는 소성 도전막과, 소성 도전막상에 형성되어 있는 하나 또는 복수의 도금막을 가진다. 이 구성에서는, 소성 도전막에 유리 성분이 포함되어 있기 때문에, 콘덴서 본체의 제1 및 제2의 신호 단자가 형성되어 있는 부분으로부터 콘덴서 본체 내에 수분이 진입하는 것이 효과적으로 억제된다. 또한 콘덴서 본체에의 고착력이 높아진다. 따라서, 제1 및 제2의 신호 단자에 포함되는 금속이 이온화하는 것에 기인하는 콘덴서의 신뢰성 저하를 효과적으로 억제할 수 있다.
본 발명에 따른 콘덴서의 또 다른 특정 국면에서는, 소성 도전막은 Cu를 포함한다.
본 발명에 따른 콘덴서의 또 다른 특정 국면에서는, 접지 단자는 제1 및 제2의 주면상에 형성되어 있는 부분을 가지고, 제2의 내부전극은, 높이방향에 있어서 제1의 내부전극과 대향하고 있는 대향부와, 대향부와 접지 단자를 접속하는 접속부를 포함하고, 콘덴서는, 높이방향에 있어서, 제2의 내부전극의 접속부와, 접지 단자의 제1 또는 제2의 주면상에 위치하는 부분의 사이에 배치되어 있고, 접지 단자에 접속되어 있는 접지 더미 전극을 더 포함하고 있다. 이 구성에 의하면, 기판에 솔더링할 때에, 측면에 있어서 제1주면에서 제2주면에 걸쳐 솔더의 젖어오름부(solder-wetted areas)를 모두 도금으로 한번에 형성할 수 있다.
본 발명에 따른 콘덴서의 또 다른 특정 국면에서는, 제2의 내부전극에 접속되어 있는 도금막은 Cu를 함유하고 있는 Cu 도금막으로 이루어진다. 이 구성에 의하면 도금을 세라믹 소체에 형성하는 것이 용이해진다.
본 발명에 따른 콘덴서의 또 다른 특정 국면에서는, 접지 단자는, Cu 도금막 위에 형성되어 있고, Ni를 함유하고 있는 Ni 도금막과, Ni 도금막 위에 형성되어 있으며, Sn을 함유하고 있는 Sn 도금막을 더 가진다. 이 구성에 의하면, 솔더에 대한 접합 강도를 높일 수 있다.
본 발명에 따른 콘덴서의 또 다른 특정 국면에서는, 제1 및 제2의 내부전극은 Ni로 이루어진다. 이 구성에 의하면, 예를 들면 Pd나 Ag/Pd에 의해 제1, 제2의 내부전극을 형성하는 경우에 비해 제조 비용을 저감할 수 있다.
본 발명에 따른 콘덴서의 제조방법은 상기 본 발명의 콘덴서를 제조하기 위한 방법이다. 본 발명에 따른 콘덴서의 제조방법은, 제1의 내부전극 형성용 도전성 페이스트를 유전체 시트상에 인쇄하고, 제1의 내부전극 형성용의 도전막이 형성된 제1의 시트를 얻는 공정과, 제2의 내부전극 형성용 도전성 페이스트를 유전체 시트상에 인쇄하고, 제2의 내부전극 형성용의 도전막이 형성된 제2의 시트를 얻는 공정과, 제1의 시트와, 제2의 시트와, 도전성 페이스트가 인쇄되어 있지 않은 유전체 시트를 적층함으로써 적층체를 형성하는 공정과, 적층체를 소성하는 소성 공정과, 적층체 위에, 제1의 내부전극 형성용의 도전막에 접촉하도록 도전 페이스트를 도포하는 도전성 페이스트 도포 공정과, 도포된 도전 페이스트를 베이킹하여 소성막으로 하는 베이킹 공정과, 적층체 위에, 제2의 내부전극 형성용의 도전막에 접촉하도록 하나 또는 복수의 도금막을 형성하는 도금막 형성 공정과, 적층체를 가열함으로써, 도금막과 제2의 내부전극 형성용의 도전막의 계면에 있어서, 도금막과 제2의 내부전극 형성용의 도전막을 합금화시키는 합금화 공정을 포함하고 있다. 본 발명에 따른 제조방법에서는, 합금화 공정에 의해, 도금막과 제2의 내부전극 형성용의 도전막의 계면에 있어서, 도금막과 제2의 내부전극 형성용의 도전막이 합금화된다. 이 때문에, 제2의 내부전극과 도금막의 높은 접속 강도를 실현할 수 있다. 따라서, 신뢰성이 높은 콘덴서를 제조할 수 있다.
본 발명에 따른 콘덴서의 제조방법의 한 특정 국면에서는, 도전성 페이스트 도포 공정과, 베이킹 공정과, 도금막 형성 공정과, 합금화 공정을 이 순서대로 행한다.
본 발명에 따른 콘덴서의 제조방법의 다른 특정 국면에서는, 베이킹 공정에 앞서, 도금막 형성 공정을 행하고, 도금 형성 공정 후, 도전성 페이스트 도포 공정을 행하며, 도전성 페이스트 도포 공정 후 베이킹 공정과 합금화 공정을 동시에 행한다. 이 경우, 콘덴서의 제조 공정을 간략화할 수 있다. 따라서, 콘덴서를 용이하게 제조할 수 있다.
본 발명에 따른 콘덴서의 제조방법의 다른 특정 국면에서는, 합금화 공정과, 도전성 페이스트 도포 공정과, 베이킹 공정을 이 순서대로 행한다.
본 발명에서는, 접지 단자 중 제2의 내부전극에 접속되는 부분이 도금막에 의해 형성되어 있다. 도금막은, 내부전극의 노출부에 맞춰 도전성 페이스트를 침지하여 형성하는 소성막과는 달리, 내부전극의 노출부로부터 도금 성장시킴으로써 형성하기 때문에, 높은 위치 정밀도로 형성할 수 있다. 따라서, 도전성 페이스트 도포시의 편차를 고려할 필요도 없고, 내부전극의 콘덴서 본체로부터 노출되어 있는 부분을, 편차를 고려하여 작게 할 필요는 없다. 즉, 내부전극의 콘덴서 본체로부터 노출되어 있는 부분을 크게 할 수 있다. 따라서, 제2의 내부전극의 접지 단자와의 접속부의 전극 단면적을 크게 할 수 있고, ESL을 작게 할 수 있으며, 그 결과 양호한 삽입 손실 특성을 실현할 수 있다.
도 1은 본 발명의 한 실시형태에 따른 콘덴서의 약도적 사시도이다.
도 2는 본 발명의 한 실시형태에 따른 콘덴서의 약도적 평면도이다.
도 3은 본 발명의 한 실시형태에 따른 콘덴서의 약도적 측면도이다.
도 4는 도 1에서의 선 IV-IV에서의 약도적 단면도이다.
도 5는 도 1에서의 선 V-V에서의 약도적 단면도이다.
도 6은 도 4에서의 선 VI-VI에서의 약도적 단면도이다.
도 7은 도 5에서의 선 VII-VII에서의 약도적 단면도이다.
도 8은 도 5에서의 선 VIII-VIII에서의 약도적 단면도이다.
도 9는 참고예에 따른 콘덴서의 약도적 단면도이다.
도 10은 콘덴서의 삽입 손실을 나타내는 그래프이다.
도 11은 제1의 변형예에 따른 콘덴서의 약도적 단면도이다.
도 12는 제2의 변형예에 따른 콘덴서의 약도적 단면도이다.
도 13은 제3의 변형예에 따른 콘덴서의 약도적 단면도이다.
이하, 본 발명을 실시한 바람직한 형태의 일례에 대하여 설명한다. 단, 이하의 실시형태는 단순한 예시이다. 본 발명은 이하의 실시형태에 한정되지 않는다.
도 1은 본 실시형태의 콘덴서의 약도적 사시도이다. 도 2는 본 실시형태의 콘덴서의 약도적 평면도이다. 도 3은 본 실시형태의 콘덴서의 약도적 측면도이다.
도 1~3에 나타내는 본 실시형태의 콘덴서(1)는 노이즈 필터로서 사용되는 콘덴서이다. 도 1~도 3에 나타내는 바와 같이, 콘덴서(1)는 콘덴서 본체(세라믹 소체)(10)를 포함하고 있다. 콘덴서 본체(10)는 유전체로 이루어진다. 구체적으로는, 콘덴서 본체(10)는, 예를 들면 유전체 세라믹으로 이루어진다. 유전체 세라믹의 구체예로서는, 예를 들면 BaTiO3, CaTiO3, SrTiO3, CaZr03 등을 들 수 있다. 또한 콘덴서 본체(10)에는, 예를 들면 Mn 화합물, Fe 화합물, Cr 화합물, Co 화합물, Ni 화합물 등의 부성분이 적당히 첨가되어 있어도 된다.
본 실시형태에서는 콘덴서 본체(10)는 거의 직방체상으로 형성되어 있다. 콘덴서 본체(10)는 제1 및 제2의 주면(10a,10b)과, 제1 및 제2의 측면(10c,10d)과, 제1 및 제2의 단면(10e,10f)을 포함하고 있다. 제1 및 제2의 주면(10a,10b)의 각각은 길이방향(L)과 폭방향(W)을 따라 연장되어 있다. 제1 및 제2의 측면(10c,10d)의 각각은 길이방향(L)과 높이방향(H)을 따라 연장되어 있다. 제1 및 제2의 단면(10e,10f)의 각각은 폭방향(W)과 높이방향(H)을 따라 연장되어 있다.
콘덴서 본체(10)의 내부에는 복수의 제1의 내부전극(11)과, 복수의 제2의 내부전극(12)이 형성되어 있다. 복수의 제1 및 제2의 내부전극(11,12)은 유전체층을 통해 높이방향(H)에 대향하도록 교대로 배치되어 있다.
도 5 및 도 8에 나타내는 바와 같이, 제1의 내부전극(11)은 길이방향(L) 및 폭방향(W)을 따라 연장되도록 형성되어 있다. 제1의 내부전극(11)은 거의 직사각형상으로 형성되어 있다. 제1의 내부전극(11)은 제1 및 제2의 단면(10e,10f)에 노출되어 있다. 제1의 내부전극(11)은 제1 및 제2의 측면(10c,10d)에는 노출되어 있지 않다.
도 4 및 도 7에 나타내는 바와 같이, 제2의 내부전극(12)은 길이방향(L) 및 폭방향(W)을 따라 연장되도록 형성되어 있다. 도 4 및 도 7에 나타내는 바와 같이, 제2의 내부전극(12)은, 높이방향(H)에 있어서 제1의 내부전극(11)과 대응하고 있는 대향부(12a)와, 대향부(12a)에 접속되어 있는 제1 및 제2의 접속부(12b,12c)를 포함하고 있다.
높이방향(H)으로부터 보았을 때에, 대향부(12a)는 콘덴서 본체(10)의 중앙부에 형성되어 있다. 대향부(12a)는 제1 및 제2의 측면(10c,10d) 및 제1 및 제2의 단면(10e,10f)에 노출되어 있지 않다.
제1의 접속부(12b)는 일단부가 대향부(12a)에 접속되어 있고, 타단부가 제1의 측면(10c)에 노출되어 있다. 제2의 접속부(12c)는 일단부가 대향부(12a)에 접속되어 있고, 타단부가 제2의 측면(10d)에 노출되어 있다. 제1 및 제2의 접속부(12b,12c)의 각각의 길이방향(L)을 따른 길이는 대향부(12a)의 길이방향(L)을 따른 길이보다도 짧다.
또한 제1 및 제2의 내부전극(11,12)의 형성 재료는 특별히 한정되지 않지만, 제1 및 제2의 내부전극(11,12)은, 예를 들면 Ni를 포함하는 것이 바람직하고, 실질적으로 Ni로 이루어지는 것이 바람직하다.
도 1~도 3 및 도 6~도 8에 나타내는 바와 같이, 콘덴서 본체(10)의 제1의 단면(10e) 위에는 제1의 신호 단자(15)가 형성되어 있다. 제1의 신호 단자(15)는 제1의 단면(10e)을 덮으면서, 제1 및 제2의 주면(10a,10b) 및 제1 및 제2의 측면(10c,10d)에 이르도록 형성되어 있다. 도 8에 나타내는 바와 같이, 제1의 신호 단자(15)는 제1의 내부전극(11)에 접속되어 있다.
도 1~도 3 및 도 6~도 8에 나타내는 바와 같이, 콘덴서 본체(10)의 제2의 단면(10f) 위에는 제2의 신호 단자(16)가 형성되어 있다. 제2의 신호 단자(16)는 제2의 단면(10f)을 덮으면서, 제1 및 제2의 주면(10a,10b) 및 제1 및 제2의 측면(10c,10d)에 이르도록 형성되어 있다. 도 8에 나타내는 바와 같이, 제2의 신호 단자(16)는 제1의 내부전극(11)에 접속되어 있다.
또한 제1 및 제2의 신호 단자(15,16)가 접속되는 전위의 극성은 특별히 한정되지 않는다. 본 실시형태에서는, 제1 및 제2의 신호 단자(15,16)가 정전위에 접속되는 예에 대하여 설명한다.
도 6~도 8에 나타내는 바와 같이, 본 실시형태에서는, 제1 및 제2의 신호 단자(15,16)의 각각은 3개의 도전층의 적층체에 의해 구성되어 있다. 구체적으로는, 제1 및 제2의 신호 단자(15,16)는 소성 도전막(15a,16a)과, 제1의 도금막(15b,16b)과, 제2의 도금막(15c,16c)이 적층된 복층막에 의해 형성되어 있다.
소성 도전막(15a,16a)은 도전제와 함께 유리 성분을 함유하는 도전성 페이스트가 소성되어 이루어지는 막이다. 이 때문에, 콘덴서 본체(10)의 제1 및 제2의 신호 단자(15,16)가 형성되어 있는 부분으로부터 콘덴서 본체(10) 내에 수분이 진입하는 것이 효과적으로 억제된다. 따라서, 제1 및 제2의 신호 단자(15,16)에 포함되는 금속이 이온화하는 것에 기인하는 콘덴서(1)의 신뢰성 저하를 효과적으로 억제할 수 있다.
소성 도전막(15a,16a)의 두께는 특별히 한정되지 않고, 예를 들면 10㎛~60㎛정도로 할 수 있다.
소성 도전막(15a,16a)에 포함되는 도전제는, 예를 들면 Cu인 것이 바람직하다. Ni를 함유하는 내부전극(11,12)과의 접합성이 향상하기 때문이다. 또한 제1의 내부전극(11)을 Ni를 포함하는 것으로 하고, 소성 도전막(15a,16a)을 Cu를 포함하는 소성 도전막으로 함으로써, 소성 도전막(15a,16a)의 소성시에 소성 도전막(15a,16a)과, 제1의 내부전극(11)과의 계면에 있어서, Cu와 Ni가 합금화하고, 소성 도전막(15a,16a)과 제1의 내부전극(11)을 강고하게 접속할 수 있다.
제1의 도금막(15b,16b)은 소성 도전막(15a,16a) 위에 형성되어 있다. 제1의 도금막(15b,16b)의 형성 재료는 특별히 한정되지 않지만, 제1의 도금막(15b,16b)은 예를 들면 Ni 도금에 의해 구성할 수 있다. 그렇게 함으로써 솔더에 대한 솔더링성이 향상한다.
제2의 도금막(15c,16c)은 제1의 도금막(15b,16b) 위에 형성되어 있다. 제2의 도금막(15c,16c)의 형성 재료는 특별히 한정되지 않지만, 제2의 도금막(15c,16c)은 예를 들면 Sn 도금에 의해 구성할 수 있다. 그렇게 함으로써 솔더에 대한 솔더링성이 향상한다.
제1 및 제2의 도금막(15b,16b,15c,16c)의 두께는 특별히 한정되지 않고, 예를 들면 각각 1㎛~5㎛정도로 할 수 있다.
도 1~도 3 및 도 6~도 8에 나타내는 바와 같이, 콘덴서 본체(10)의 외표면상에는, 제2의 내부전극(12)에 접속되도록 제1 및 제2의 접지 단자(17,18)가 형성되어 있다. 이들 제1 및 제2의 접지 단자(17,18)는 그라운드 전위에 접속되는 단자이다.
도 1, 도 2 및 도 4에 나타내는 바와 같이, 제1의 접지 단자(17)는 길이방향(L)에 있어서, 제1의 측면(10c)의 중앙부에 형성되어 있다. 제1의 접지 단자(17)의 상단부는 제1의 주면(10a)에 이르고 있다. 제1의 접지 단자(17)의 하단부는 제2의 주면(10b)에 이르고 있다. 즉, 제1의 접지 단자(17)는 길이방향(L)에 있어서 제1의 측면(10c)의 중앙부에 위치하는 제1의 부분(17d)과, 제1의 주면(10a)상에 위치하는 제2의 부분(17e)과, 제2의 주면(10b)상에 위치하는 제3의 부분(17f)을 포함하고 있다. 도 4 및 도 7에 나타내는 바와 같이, 제1의 부분(17d)은 제2의 내부전극(12)의 제1의 접속부(12b)에 접속되어 있다.
도 1, 도 2 및 도 4에 나타내는 바와 같이, 제2의 접지 단자(18)는 길이방향(L)에 있어서, 제2의 측면(10d)의 중앙부에 형성되어 있다. 제2의 접지 단자(18)의 상단부는 제1의 주면(10a)에 이르고 있다. 제2의 접지 단자(18)의 하단부는 제2의 주면(10b)에 이르고 있다. 즉, 제2의 접지 단자(18)는, 길이방향(L)에 있어서 제2의 측면(10d)의 중앙부에 위치하는 제1의 부분(18d)과, 제1의 주면(10a)상에 위치하는 제2의 부분(18e)과, 제2의 주면(10b)상에 위치하는 제3의 부분(18f)을 포함하고 있다. 도 4 및 도 7에 나타내는 바와 같이, 제1의 부분(18d)은 제2의 내부전극(12)의 제2의 접속부(12c)에 접속되어 있다.
또한 본 실시형태에서는, 제1 및 제2의 접지 단자(17,18)의 각각을 제1 및 제2의 주면(10a,10b)에 이르도록 형성하기 위해, 도금 공정에서의 통전을 위한 시드층을, 제1 및 제2의 접지 단자(17,18)의 형성 전에 미리 형성해 둘 필요가 있다. 단, 본 발명은 이에 한정되지 않는다. 시드층을 미리 형성하지 않고 제1 및 제2의 접지 단자(17,18)를 형성해도 된다. 그 경우는 도 13에 나타내는 바와 같이, 제1 및 제2의 접지 단자(17,18)의 각각은, 제1 또는 제2의 측면(10c,10d) 위에만 형성되고, 제1 및 제2의 주면(1Oa,10b)상에는 형성되지 않는다. 즉, 제1 및 제2의 접지 단자(17,18)는 제1의 부분(17d,18d)에 의해서만 구성되게 된다.
도 4에 나타내는 바와 같이, 높이방향(H)에 있어서, 제2의 내부전극(12)의 제1 및 제2의 접속부(12b,12c)와, 제1 및 제2의 접지 단자(17,18)의 각각의 제2 및 제3의 부분(17e,18e,17f,18f) 사이에는 접지 더미 전극(13)이 형성되어 있다. 도 4 및 도 6에 나타내는 바와 같이, 이 접지 더미 전극(13)은 제1 또는 제2의 접지 단자(17,18)의 제1의 부분(17d,18d)에 접속되어 있다. 이와 같이, 접지 더미 전극(13)을 마련함으로써, 기판에 솔더링할 때의 솔더의 젖어오름부를 모두 도금으로 한번에 형성할 수 있다.
본 실시형태에서는, 도 4, 도 6~도 8에 나타내는 바와 같이, 제1 및 제2의 접지 단자(17,18)의 각각은, 제1~제3의 도금막(17a,18a,17b,18b,17c,18c)의 복층 구조에 의해 구성되어 있다. 제1의 도금막(17a,18a)은 콘덴서 본체(10) 위에 형성되어 있다. 구체적으로는 제1의 도금막(17a)은 제1의 측면(10c)상에 형성되어 있다. 제1의 도금막(17a)은 제2의 내부전극(12)의 제1의 접속부(12b)에 접속되어 있다. 제1의 도금막(18a)은 제2의 측면(10d)상에 형성되어 있다. 제1의 도금막(18a)은 제2의 내부전극(12)의 제2의 접속부(12c)에 접속되어 있다. 제2의 도금막(17b,18b)은 제1의 도금막(17a,18a) 위에 형성되어 있다. 제3의 도금막(17c,18c)은 제2의 도금막(17b,18b) 위에 형성되어 있다.
제1~제3의 도금막(17a,18a,17b,18b,17c,18c)의 각각은, 도금막인 한 특별히 한정되지 않지만, 예를 들면 습식 도금에 의해 형성된 습식 도금막인 것이 바람직하다. 이 경우, 화학 용매를 사용할 필요가 없고 콘덴서 본체(10)에의 데미지를 저감할 수 있다. 또한 특정 개소에 용매를 바르는 공정이 필요하지 않기 때문에 제조 비용을 낮출 수 있다.
제1~제3의 도금막(17a,18a,17b,18b,17c,18c)의 형성 재료는 특별히 한정되지 않는다. 예를 들면, 제1의 도금막(17a,18a)은 Cu를 함유하고 있는 Cu 도금막인 것이 바람직하다. 제1의 도금막(17a,18a)을 Cu 도금막으로 하고, 제2의 내부전극(12)을 Ni를 포함하는 것으로 한 경우, 열 처리를 행함으로써, 제1의 도금막(17a,18a)과 제2의 내부전극(12)의 계면에 있어서 Cu와 Ni가 합금화한다. 이 때문에, 제1의 도금막(17a,18a)과 제2의 내부전극(12)을 강고하게 접속할 수 있다.
제2의 도금막(17b,18b)은 Ni를 함유하는 Ni 도금막인 것이 바람직하다. 이 경우, 솔더에 대한 솔더링성이 향상한다. 제3의 도금막(17c,18c)은 Sn을 함유하는 Sn 도금막인 것이 바람직하다. 이 경우, 솔더에 대한 솔더링성이 향상한다.
또한 제1~제3의 도금막(17a,18a,17b,18b,17c,18c)의 두께는 특별히 한정되지 않는다. 제1의 도금막(17a,18a)의 두께는 예를 들면 2㎛~10㎛정도로 할 수 있다. 제2의 도금막(17b,18b)의 두께는 예를 들면 1㎛~5㎛정도로 할 수 있다. 제3의 도금막(17c,18c)의 두께는 예를 들면 1㎛~5㎛정도로 할 수 있다.
그런데, 예를 들면 도 9에 나타내는 바와 같이, 접지 단자(117,118)를 소성막에 의해 형성한 경우는, 제2의 내부전극(112)의 접속부(112b,112c)의 길이방향(L)에 따른 길이를 접지 단자(117,118)의 길이방향(L)에 따른 길이보다도 짧게 할 필요가 있다. 접속부(112b,112c)를 접지 단자(117,118)에 의해 확실하게 덮을 필요가 있지만, 도전성 페이스트를 높은 위치 정밀도로 정확하게 도포하는 것은 곤란하기 때문이다. 또한 소성막은 얇게 형성하는 것이 곤란하다. 이 때문에, 접지 단자(117,118)가 두꺼워져, 그만큼 콘덴서 본체(110)를 작게 할 필요가 있다. 따라서, 그에 수반하여 접속부(112b,112c)도 작게 할 필요가 있다. 그 결과, ESL이 커지고, 노이즈가 커진다는 문제가 생긴다.
그것에 대하여, 본 실시형태에서는, 제1 및 제2의 접속부(12b,12c) 위에는 제1의 도금막(17a,18a)이 형성되어 있다. 도금막이라면, 높은 위치 정밀도로 형성할 수 있다. 이 때문에, 제1 및 제2의 접속부(12b,12c)를 제1의 도금막(17a,18a)에 대하여 작게 할 필요는 없다. 즉, 제1 및 제2의 접속부(12b,12c)의 전극 단면적을 크게 할 수 있다. 따라서, 예를 들면 도 10에 나타내는 바와 같이, ESL을 작게 할 수 있고, 노이즈를 작게 할 수 있다. 또한 도 10에 실선으로 나타내는 데이터는, 길이 치수가 1.0mm, 폭 치수가 0.5mm, 접지 단자의 길이 치수가 0.3mm, 제2의 내부전극의 접속부의 길이방향(L)에 따른 치수가 0.3mm인 3단자형 콘덴서로서, 접지 단자의 최내층을 도금막으로 구성했을 때의 데이터이다. 도 10에 1점 파선으로 나타내는 데이터는, 길이 치수가 1.0mm, 폭 치수가 0.5mm, 접지 단자의 길이 치수가 0.3mm, 제2의 내부전극의 접속부의 길이방향(L)에 따른 치수가 0.15mm의 3단자형 콘덴서로서, 접지 단자의 최내층을 소성 피막에 의해 구성했을 때의 데이터이다. 도 10에 나타내는 데이터에 의하면, 접지 단자의 최내층을 소성 피막으로부터 도금막으로 변경함으로써, 삽입 손실 특성을 10dB이상 개선할 수 있는 것을 알 수 있다.
그런데, 예를 들면 도 9에 나타내는 예와 같이, 접지 단자(117,118)를 유리 성분을 포함하는 소성 피막으로 한 경우, 콘덴서 본체(110)의 접지 단자(117,118)가 형성되어 있는 부분으로부터, 콘덴서 본체(110) 내에 수분이 진입하는 것을 효과적으로 억제할 수 있다.
그것에 대하여, 본 실시형태와 같이, 콘덴서 본체(110)의 표면상에 도금막(15a,16a)을 형성한 경우는, 도금막(15a,16a)이 형성되어 있는 부분으로부터, 콘덴서 본체(110) 내에 수분이 진입하기 쉽다. 그러나 본 실시형태에서는 제1 및 제2의 신호 단자(15,16)가 정전압에 접속된다. 이 때문에, 접지 단자(17,18)는 그라운드 전위측이 된다. 이 때문에, 가령 수분이 존재해도 접지 단자(17,18)에 포함되는 금속 성분은 이온화하지 않는다. 따라서, 접지 단자(17,18)에 포함되는 금속이 이온화하는 것에 기인하는 콘덴서(1)의 신뢰성의 저하를 효과적으로 억제할 수 있다.
다음으로, 콘덴서(1)의 제조방법의 예에 대하여 설명한다.
우선, 예를 들면 Ni 페이스트 등의 제1의 내부전극용 도전성 페이스트를 유전체 시트상에 인쇄하고, 제1의 내부전극 형성용의 도전막이 형성된 제1의 시트를 얻는다. 다음으로, 예를 들면 Ni 페이스트 등의 제2의 내부전극 형성용 도전성 페이스트를 유전체 시트상에 인쇄하고, 제2의 내부전극 형성용의 도전막이 형성된 제2의 시트를 얻는다. 또한 접지 더미 전극 형성용의 도전막이 형성된 제3의 시트를 동일한 순서로 얻는다. 그리고, 제1~제3의 시트와, 도전성 페이스트가 인쇄되어 있지 않은 유전체 시트를 적층함으로써 적층체를 형성한다. 다음으로, 적층체를 소성 한다(소성 공정). 이것에 의해 콘덴서 본체(10)를 제작한다. 그 후, 소성체인 콘덴서 본체(10)의 단면(10e,10f)상에, 제1 및 제2의 신호 단자(15,16)의 소성 도전막(15a,16a)을 형성하기 위한 도전성 페이스트를 도포하고(도전성 페이스트 도포 공정), 베이킹함으로써 소성 도전막(15a,16a)을 형성한다(베이킹 공정). 또한 베이킹 공정과 소성 공정을 동시에 행하는 코파이어(Co-fire)여도 된다.
다음으로, 콘덴서 본체(10)의 소성 도전막(15a와 16a)을 마스크로 덮고, 제1의 도금막(17a와 18a)을 형성하여, 마스크를 제거 후, 제1의 도금막(15b,16b)과, 제2의 도금막(15c,16c)과, 제2, 제3의 도금막(17b,17c,18b,18c)을 순서대로 형성해 감(도금막 형성 공정)으로써 콘덴서(1)를 완성시킨다. 또한 도금막 형성 후 콘덴서 본체(10)를 가열하고 있다(합금화 공정). 이 합금화 공정은, 제1의 도금막(17a와 18a)을 형성 후, 콘덴서 본체(10)를 가열하면, 제1의 도금막(17a,18a)과 제2의 내부전극의 계면을 합금화시킬 수 있어 접합 강도를 상승시킨다. 또한 제1의 도금막(15b,16b)의 형성 후에, 베이킹 공정과 합금화 공정을 겸하여 콘덴서 본체(10)를 가열할 경우는, 소성 도전막(15a,16a)과, 제1의 도금막(15b,16b)을 합금화시키고, 동시에 제1의 도금막(17a,18a)과 제2의 내부전극을 합금화시킬 수 있다. 따라서, 제1의 도금막(17a,18a)과 제2의 내부전극 사이의 접합 강도 및 소성 도전막(15a,16a)과, 제1의 도금막(15b,16b) 사이의 접합 강도를 상승시킨다. 이와 같이 베이킹 공정과 합금화 공정을 동시에 행함으로써 콘덴서(1)의 제조 공정을 간략화할 수 있다.
또한 상기의 예에서는, 베이킹 공정과, 도금막 형성 공정과, 합금화 공정을 이 순서대로 행하는 예에 대하여 설명하였다. 단, 본 발명은 이 구성에 한정되지 않는다. 베이킹 공정에 앞서, 도금막 형성 공정을 행하고, 베이킹 공정과 합금화 공정을 동시에 행해도 된다. 구체적으로는, 이하의 요령으로 제1 및 제2의 신호 단자(15,16)와 제1 및 제2의 접지 단자(17,18)를 형성해도 된다.
우선, 상기 콘덴서 본체(10)의 표면상에 소성 도전막(15a,16a)을 형성하지 않고 도금을 실시한다. 이것에 의해, 도 11에 나타내는 바와 같이, 측면(10c,10d) 위에 제1의 도금막(17a,18a)을 형성하는 동시에, 단면(10e,10f) 위에 제1 및 제2의 신호 단자(15,16)를 형성하기 위한 제3의 도금막(15d,16d)을 형성한다.
다음으로, 제3의 도금막(15d,16d) 위에 도전성 페이스트를 도포하고, 베이킹함으로써 유리 성분을 함유하는 소성 도전막(15a,16a)을 형성한다. 이 경우는, 이 베이킹 공정에서의 가열에 의해, 제3의 도금막(15d,16d) 및 제1의 도금막(17a,18a)의 합금화 공정도 행해진다. 즉, 베이킹 공정과 합금화 공정이 동시에 행해진다. 또한 제1의 도금막(17a,18a) 및 제3의 도금막(15d,16d)의 가열에 의한 합금화 공정을 행한 후에, 소성 도전막(15a,16a)의 형성을 행해도 물론 좋다.
그 후, 상기 실시형태와 마찬가지로, 제1의 도금막(15b,16b)과, 제2의 도금막(15c,16c)과, 제2, 제3의 도금막(17b,17c,18b,18c)을 순서대로 형성해 가고, (도금막 형성 공정) 콘덴서(1)를 완성시킨다.
이 변형예와 같이, 베이킹 공정과 합금화 공정을 동시에 행함으로써, 콘덴서(1)의 제조 공정을 간략화할 수 있다. 따라서, 콘덴서(1)를 용이하게 제조할 수 있다.
이와 같이, 소성 도전막(15a,16a)을 베이킹하기 위해 행하는 베이킹 공정에 있어서는, 도전 페이스트에 포함되는 유기 용제 등으로부터 가스가 발생한다. 예를 들면 도전성 페이스트층을 형성하고, 그 위에 도금막을 형성한 후에 베이킹과 합금화를 동시에 행한 경우에는, 도전성 페이스트층으로부터 발생하는 가스가 도금막에 차단되어 도전성 페이스트층으로부터 빠지지 못하게 될 가능성이 있다. 도전성 페이스트층으로부터 가스가 충분히 빠지지 않으면, 소성 도전막 내에 기포가 잔존해버리게 된다. 소성 도전막 내에 기포가 존재하면, 콘덴서의 실장시에 기포가 폭발하여, 솔더가 흩날릴 우려가 있다. 그것에 대하여, 도금막을 형성한 후에 소성 도전막(15a,16a)을 형성할 경우는, 베이킹 공정에 있어서 가스가 빠지기 쉬워, 기포가 잔존하기 어렵다. 따라서, 실장시에서의 솔더의 흩날림을 억제할 수 있다.
또한 상기 실시형태나 본 변형예와 같이, 제1 및 제2의 신호 단자(15,16)를, 도금막과 소성 도전막의 다른 구조의 복층 구조로 함으로써, 예를 들면 도금막에 의해서만 구성한 경우와는 달리, 기판에 실장되었을 때, 칩 주위의 분위기에 포함되는 수분의 침입에 의한 신뢰성의 저하를 억제할 수 있는 효과도 얻어진다. 또한 수분이 침입했을 때에 신뢰성이 저하하는 주원인은, 정전위에 접속된 신호 단자에 있어서, 침입한 수분에 의해 도금막 중의 금속 성분이 이온화하기 때문으로 생각된다.
한편, 상기 실시형태나 본 변형예에 있어서는, 제1 및 제2의 접지 단자(17,18)는 도금막(17a~17c,18a~18c)의 다른 구조의 복층 구조에 의해 구성되어 있다. 즉, 제1 및 제2의 접지 단자(17,18)는 도금막에 의해서만 구성되어 있고, 소성 도전막을 포함하지 않는다.
예를 들면, 접지 단자에도 소성 도전막을 포함시키는 것도 생각할 수 있다. 그러나 접지 단자에 소성 도전막을 포함시킬 경우, 측면의 일부분 위에 정확하게 도전성 페이스트를 도포할 필요가 있지만, 측면의 일부분 위에 높은 위치 정밀도로 도전성 페이스트를 도포하는 것은 기계적인 위치 결정을 수반하기 때문에 곤란하다. 이 때문에 접지 단자의 위치 정밀도가 낮아져 버린다.
그에 대하여, 상기 실시형태나 본 변형예와 같이 제1 및 제2의 접지 단자(17,18)를 도금막에 의해서만 구성한 경우는, 도금이기 때문에 기계적인 위치 결정이 필요하지 않고, 제1 및 제2의 접지 단자(17,18)를 높은 위치 정밀도로 형성할 수 있다.
도 12는 제2의 변형예에 따른 콘덴서의 약도적 단면도이다. 도 12에 나타내는 바와 같이, 소성 도전막(15a,16a)과 제1의 도금막(15b,16b) 사이에, 제4의 도금막(15e,16e)을 더 마련해도 된다. 그 경우, 제4의 도금막(15e,16e)과, 제1의 도금막(17a,18a)을 같은 Cu를 포함하고, 제1의 도금막(15b,16b)과, 제2의 도금막(17b,18b)을 같은 Ni를 포함하며, 제2의 도금막(15c,16c)과, 제3의 도금막(17c,18c)을 같은 Sn을 포함하는 것이 바람직하다. 그렇게 함으로써, 콘덴서 본체(10)의 단면에 10e와 10f에 도전성 페이스트를 도포 후, 콘덴서 본체(10) 전체에 Cu의 도금 공정을 실시함으로써, 제4의 도금막(15e,16e)과, 제1의 도금막(17a,18a)을 같은 Cu를 포함하는 도금 공정으로 형성할 수 있다. 또한 제1의 도금막과 제4의 도금막을 동시에 형성 후, 베이킹 공정과 합금화 공정을 겸하여, 콘덴서 본체(10)를 열 처리해도 되고, 콘덴서 본체(10)의 단면에 10e와 10f에 도전성 페이스트를 도포 후 베이킹 공정을 행하며, 그 후 제1의 도금막과 제4의 도금막을 동시에 형성하여 합금화 공정을 행해도 된다. 또한 합금화 공정에 앞서, 베이킹 공정을 행할 경우, 콘덴서 본체(10)의 소성 공정과 베이킹 공정을 동시에 행하는 코파이어여도 된다. 제4의 도금막(15e,16e)과, 제1의 도금막(17a,18a)을 형성 후, 제1의 도금막(15b,16b)과, 제2의 도금막(17b,18b)을 같은 Ni를 포함하는 도금 공정으로 동시에 형성하고, 그 후 제2의 도금막(15c,16c)과, 제3의 도금막(17c,18c)을 같은 Sn을 포함하는 도금 공정으로 형성한다. 또한 제1의 도금막(15b,16b)과, 제2의 도금막(17b,18b)이 Ni를 포함할 경우, 베이킹 공정 및 합금화 공정을 이 도금막 형성 공정 후에 행해도 된다.
1: 콘덴서 10: 콘덴서 본체
10a: 콘덴서 본체의 제1의 주면 10b: 콘덴서 본체의 제2의 주면
10c: 콘덴서 본체의 제1의 측면 10d: 콘덴서 본체의 제2의 측면
10e: 콘덴서 본체의 제1의 단면 10f: 콘덴서 본체의 제2의 단면
11: 제1의 내부전극 12: 제2의 내부전극
12a: 제2의 내부전극의 대향부 12b: 제1의 접속부
12c: 제2의 접속부 13: 접지 더미 전극
15: 제1의 신호 단자 15a, 16a: 소성 도전막
15b, 16b: 제1의 도금막 15c, 16c: 제2의 도금막
15d, 16d: 제3의 도금막 15e, 16e: 제4의 도금막
16: 제2의 신호 단자 17: 제1의 접지 단자
17a, 18a: 제1의 도금막 17b, 18b: 제2의 도금막
17c, 18c: 제3의 도금막 17d, 18d: 제1의 부분
17e, 18e: 제2의 부분 17f, 18f: 제3의 부분
18: 제2의 접지 단자

Claims (16)

  1. 유전체로 이루어지고, 길이방향과 폭방향을 따라 연장되는 제1 및 제2의 주면과, 상기 길이방향과 높이방향을 따라 연장되는 제1 및 제2의 측면과, 상기 폭방향과 상기 높이방향을 따라 연장되는 제1 및 제2의 단면을 가지는 직방체상의 콘덴서 본체와,
    상기 콘덴서 본체의 내부에 형성되어 있는 제1의 내부전극과,
    상기 콘덴서 본체의 내부에 형성되어 있고, 상기 제1의 내부전극과 대향하고 있는 제2의 내부전극과,
    상기 제1의 단면에 형성되어 있고, 상기 제1의 내부전극에 접속되어 있는 제1의 신호 단자와,
    상기 제2의 단면에 형성되어 있고, 상기 제1의 내부전극에 접속되어 있는 제2의 신호 단자와,
    상기 제1의 측면의 일부분 위에, 상기 제2의 내부전극에 접속되도록 형성되어 있으며, 그라운드 전위에 접속되는 접지 단자를 포함하는 콘덴서로서,
    상기 접지 단자는 상기 콘덴서 본체상에 형성되어 있고, 상기 제2의 내부전극에 직접 접속되어 있는 하나 또는 복수의 도금막을 가지고,
    상기 도금막과 상기 제2의 내부전극과의 계면은 합금화되어 있는 것을 특징으로 하는 콘덴서.
  2. 제1항에 있어서,
    상기 하나 또는 복수의 도금막은 습식 도금에 의해 형성된 습식 도금막인 것을 특징으로 하는 콘덴서.
  3. 제1항 또는 제2항에 있어서,
    상기 콘덴서는 노이즈 필터인 것을 특징으로 하는 콘덴서.
  4. 제1항 또는 제2항에 있어서,
    상기 제1 및 제2의 신호 단자는 정전위에 접속되는 것을 특징으로 하는 콘덴서.
  5. 제1항 또는 제2항에 있어서,
    상기 접지 단자는 소성 도전막을 포함하지 않는 것을 특징으로 하는 콘덴서.
  6. 제1항 또는 제2항에 있어서,
    상기 신호 단자는 상기 콘덴서 본체의 외표면상에 형성되고, 상기 제1의 내부전극에 직접 접속된 하나 또는 복수의 도금막과, 상기 하나 또는 복수의 도금막 위에 형성되어 있고, 유리 성분을 함유하는 소성 도전막을 가지는 것을 특징으로 하는 콘덴서.
  7. 제1항 또는 제2항에 있어서,
    상기 신호 단자는 상기 콘덴서 본체의 외표면상에 형성되고, 상기 제1의 내부전극에 직접 접속된 유리 성분을 함유하는 소성 도전막과, 상기 소성 도전막상에 형성되어 있는 하나 또는 복수의 도금막을 가지는 것을 특징으로 하는 콘덴서.
  8. 제6항에 있어서,
    상기 소성 도전막은 Cu를 포함하는 것을 특징으로 하는 콘덴서.
  9. 제1항 또는 제2항에 있어서,
    상기 접지 단자는 상기 제1 및 제2의 주면상에 형성되어 있는 부분을 가지고,
    상기 제2의 내부전극은, 상기 높이방향에 있어서 상기 제1의 내부전극과 대향하고 있는 대향부와, 상기 대향부와 상기 접지 단자를 접속하는 접속부를 포함하며,
    상기 높이방향에 있어서, 상기 제2의 내부전극의 접속부와, 상기 접지 단자의 상기 제1 또는 제2의 주면상에 위치하는 부분 사이에 배치되어 있고, 상기 접지 단자에 접속되어 있는 접지 더미 전극을 더 포함하는 것을 특징으로 하는 콘덴서.
  10. 제1항 또는 제2항에 있어서,
    상기 제2의 내부전극에 접속되어 있는 도금막은 Cu를 함유하고 있는 Cu 도금막으로 이루어지는 것을 특징으로 하는 콘덴서.
  11. 제10항에 있어서,
    상기 접지 단자는 상기 Cu 도금막 위에 형성되어 있고, Ni를 함유하고 있는 Ni 도금막과, 상기 Ni 도금막 위에 형성되어 있으며, Sn을 함유하고 있는 Sn 도금막을 더 가지는 것을 특징으로 하는 콘덴서.
  12. 제1항 또는 제2항에 있어서,
    상기 제1 및 제2의 내부전극은 Ni로 이루어지는 것을 특징으로 하는 콘덴서.
  13. 제1항 또는 제2항에 기재된 콘덴서의 제조방법으로서,
    제1의 내부전극 형성용 도전성 페이스트를 유전체 시트상에 인쇄하고, 상기 제1의 내부전극 형성용의 도전막이 형성된 제1의 시트를 얻는 공정과,
    제2의 내부전극 형성용 도전성 페이스트를 유전체 시트상에 인쇄하고, 상기 제2의 내부전극 형성용의 도전막이 형성된 제2의 시트를 얻는 공정과,
    상기 제1의 시트와, 상기 제2의 시트와, 도전성 페이스트가 인쇄되어 있지 않은 유전체 시트를 적층함으로써 적층체를 형성하는 공정과,
    상기 적층체를 소성하는 소성 공정과,
    상기 적층체 위에, 상기 제1의 내부전극 형성용의 도전막에 접촉하도록 도전 페이스트를 도포하는 도전성 페이스트 도포 공정과,
    상기 도포된 도전 페이스트를 베이킹하여 소성막을 형성하는 베이킹 공정과,
    상기 적층체 위에, 상기 제2의 내부전극 형성용의 도전막에 접촉하도록 상기 하나 또는 복수의 도금막을 형성하는 도금막 형성 공정과,
    상기 적층체를 가열함으로써, 상기 도금막과 상기 제2의 내부전극 형성용의 도전막의 계면에 있어서, 상기 도금막과 상기 제2의 내부전극 형성용의 도전막을 합금화시키는 합금화 공정을 포함하는 것을 특징으로 하는 콘덴서의 제조방법.
  14. 제13항에 있어서,
    상기 도전성 페이스트 도포 공정과, 상기 베이킹 공정과, 상기 도금막 형성 공정과, 상기 합금화 공정을 이 순서대로 행하는 것을 특징으로 하는 콘덴서의 제조방법.
  15. 제13항에 있어서,
    상기 베이킹 공정에 앞서, 상기 도금막 형성 공정을 행하고, 상기 도금막 형성 공정 후, 상기 도전성 페이스트 도포 공정을 행하며, 상기 도전성 페이스트 도포 공정 후, 상기 베이킹 공정과 상기 합금화 공정을 동시에 행하는 것을 특징으로 하는 콘덴서의 제조방법.
  16. 제13항에 있어서,
    상기 도금막 형성 공정과, 상기 합금화 공정과, 상기 도전성 페이스트 도포 공정과, 상기 베이킹 공정을 이 순서대로 행하는 것을 특징으로 하는 콘덴서의 제조방법.
KR1020110011354A 2010-02-19 2011-02-09 콘덴서 및 그 제조방법 KR101187469B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2010-034249 2010-02-19
JP2010034249 2010-02-19
JPJP-P-2011-014226 2011-01-26
JP2011014226A JP2011192968A (ja) 2010-02-19 2011-01-26 コンデンサ及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120036820A Division KR101187538B1 (ko) 2010-02-19 2012-04-09 콘덴서 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110095813A KR20110095813A (ko) 2011-08-25
KR101187469B1 true KR101187469B1 (ko) 2012-10-02

Family

ID=44476310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110011354A KR101187469B1 (ko) 2010-02-19 2011-02-09 콘덴서 및 그 제조방법

Country Status (5)

Country Link
US (1) US8508912B2 (ko)
JP (1) JP2011192968A (ko)
KR (1) KR101187469B1 (ko)
CN (1) CN102194570A (ko)
TW (1) TWI450289B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
JP5899609B2 (ja) * 2010-08-06 2016-04-06 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP2013021299A (ja) 2011-06-16 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
JP2013021300A (ja) 2011-06-16 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
JP2013051392A (ja) 2011-08-02 2013-03-14 Murata Mfg Co Ltd 積層セラミック電子部品
JP5589994B2 (ja) * 2011-09-01 2014-09-17 株式会社村田製作所 選択方法
JP5708586B2 (ja) * 2012-07-26 2015-04-30 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP6015221B2 (ja) * 2012-08-07 2016-10-26 株式会社村田製作所 セラミック電子部品の製造方法
JP5811152B2 (ja) * 2012-11-05 2015-11-11 株式会社村田製作所 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法
US9786434B2 (en) 2013-10-22 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and printed circuit board having the same
KR101659146B1 (ko) * 2013-10-22 2016-09-22 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2015026838A (ja) * 2013-10-22 2015-02-05 株式会社村田製作所 コンデンサ
JP2015109409A (ja) * 2013-10-25 2015-06-11 株式会社村田製作所 電子部品
JP2014239203A (ja) * 2014-01-31 2014-12-18 株式会社村田製作所 電子部品及び電子部品の実装構造体
KR101548859B1 (ko) * 2014-02-26 2015-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
JP5915682B2 (ja) * 2014-03-27 2016-05-11 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造
JP2015043448A (ja) * 2014-10-08 2015-03-05 株式会社村田製作所 積層セラミックコンデンサ
KR101528432B1 (ko) * 2014-11-14 2015-06-11 가부시키가이샤 무라타 세이사쿠쇼 ３ 단자형 콘덴서
KR102037264B1 (ko) * 2014-12-15 2019-10-29 삼성전기주식회사 기판 내장용 소자, 그 제조 방법 및 소자 내장 인쇄회로기판
US9922770B2 (en) * 2014-12-26 2018-03-20 Taiyo Yuden Co., Ltd. Through-type multilayer ceramic capacitor
JP2017117865A (ja) * 2015-12-22 2017-06-29 株式会社村田製作所 コンデンサ及びコンデンサ内蔵基板
JP2017143130A (ja) * 2016-02-09 2017-08-17 株式会社村田製作所 電子部品
DE202016102203U1 (de) * 2016-04-26 2016-06-29 Epcos Ag Vielschichtbauelement
JP2018067562A (ja) * 2016-10-17 2018-04-26 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体
US10468185B2 (en) * 2017-06-02 2019-11-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same mounted thereon
JP7092506B2 (ja) * 2018-01-09 2022-06-28 スタンレー電気株式会社 発光装置
JP7231340B2 (ja) * 2018-06-05 2023-03-01 太陽誘電株式会社 セラミック電子部品およびその製造方法
US11101069B2 (en) * 2018-10-11 2021-08-24 Murata Manufacturing Co., Ltd. Electronic component
JP6965865B2 (ja) * 2018-11-08 2021-11-10 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法
KR102150549B1 (ko) 2018-11-30 2020-09-01 삼성전기주식회사 커패시터 부품
JP2020167236A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 ３端子型積層セラミックコンデンサおよび３端子型積層セラミックコンデンサの製造方法
JP2022039807A (ja) * 2020-08-28 2022-03-10 株式会社村田製作所 積層セラミックコンデンサ
JP2022042865A (ja) * 2020-09-03 2022-03-15 株式会社村田製作所 電子部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154632A (ja) 1996-11-22 1998-06-09 Murata Mfg Co Ltd ３端子コンデンサ
JP2009267146A (ja) 2008-04-25 2009-11-12 Murata Mfg Co Ltd 積層セラミック電子部品
JP2009295602A (ja) 2006-08-22 2009-12-17 Murata Mfg Co Ltd 積層型電子部品、および積層型電子部品の製造方法。

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169014A (ja) 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
JPH0793226B2 (ja) * 1991-02-25 1995-10-09 太陽誘電株式会社 積層セラミックコンデンサ
JP3052943B2 (ja) 1998-10-01 2000-06-19 株式会社村田製作所 ペースト塗布装置及び電子部品の製造方法
JP3812377B2 (ja) * 2001-07-10 2006-08-23 株式会社村田製作所 貫通型三端子電子部品
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6960366B2 (en) * 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7177137B2 (en) * 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US6982863B2 (en) * 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
TWI260657B (en) * 2002-04-15 2006-08-21 Avx Corp Plated terminations
US7345868B2 (en) * 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
JP2005086676A (ja) 2003-09-10 2005-03-31 Tdk Corp 積層型ｌｃ部品およびその製造方法
JP4604553B2 (ja) 2004-05-25 2011-01-05 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP3918851B2 (ja) * 2005-06-03 2007-05-23 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
JP5104313B2 (ja) * 2005-10-28 2012-12-19 株式会社村田製作所 積層型電子部品およびその製造方法
KR100953276B1 (ko) * 2006-02-27 2010-04-16 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법
JP4513855B2 (ja) * 2007-11-26 2010-07-28 Ｔｄｋ株式会社 積層コンデンサ
KR101025999B1 (ko) * 2008-12-12 2011-03-30 삼성전기주식회사 회로기판 장치 및 집적회로 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154632A (ja) 1996-11-22 1998-06-09 Murata Mfg Co Ltd ３端子コンデンサ
JP2009295602A (ja) 2006-08-22 2009-12-17 Murata Mfg Co Ltd 積層型電子部品、および積層型電子部品の製造方法。
JP2009267146A (ja) 2008-04-25 2009-11-12 Murata Mfg Co Ltd 積層セラミック電子部品

Also Published As

Publication number Publication date
CN102194570A (zh) 2011-09-21
KR20110095813A (ko) 2011-08-25
US8508912B2 (en) 2013-08-13
JP2011192968A (ja) 2011-09-29
TWI450289B (zh) 2014-08-21
US20110205684A1 (en) 2011-08-25
TW201205612A (en) 2012-02-01

Similar Documents

Publication Publication Date Title
KR101187469B1 (ko) 콘덴서 및 그 제조방법
US10418191B2 (en) Electronic component with outer electrode including sintered layers, glass layer, and metal layers and method for producing the same
KR101184150B1 (ko) 세라믹 전자부품
KR101320846B1 (ko) 세라믹 전자부품 및 배선 기판
JP6512139B2 (ja) 電子部品の実装構造及びその電子部品の製造方法
KR101750005B1 (ko) 전자부품, 전자부품 내장 기판 및 전자부품의 제조방법
KR101119582B1 (ko) 전자부품
KR101184175B1 (ko) 세라믹 전자부품
JP2018088451A (ja) 積層セラミックコンデンサ
KR101187538B1 (ko) 콘덴서 및 그 제조방법
KR101634598B1 (ko) 적층 세라믹 전자부품, 연속 테이핑 전자부품 및 적층 세라믹 전자부품의 제조방법
JP6965865B2 (ja) セラミック電子部品およびセラミック電子部品の製造方法
CN112735821B (zh) 陶瓷电子部件
JP2020202220A (ja) 積層セラミック電子部品
JP4867759B2 (ja) 電子部品の製造方法
KR102003756B1 (ko) 세라믹 콘덴서
JP6657947B2 (ja) 電子部品
JP2006173790A (ja) 積層型ｌｃ複合部品
US20230298818A1 (en) Multilayer ceramic capacitor
WO2024018718A1 (ja) 積層セラミック電子部品および積層セラミック電子部品の実装構造
WO2024029149A1 (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装構造
WO2024029150A1 (ja) 積層セラミックコンデンサ
US11158462B2 (en) Multilayer ceramic capacitor and multilayer ceramic capacitor mount structure
JP2021141147A (ja) 積層セラミック電子部品
JP2023172524A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160919

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 8