JP2009267146A - 積層セラミック電子部品 - Google Patents
積層セラミック電子部品 Download PDFInfo
- Publication number
- JP2009267146A JP2009267146A JP2008115830A JP2008115830A JP2009267146A JP 2009267146 A JP2009267146 A JP 2009267146A JP 2008115830 A JP2008115830 A JP 2008115830A JP 2008115830 A JP2008115830 A JP 2008115830A JP 2009267146 A JP2009267146 A JP 2009267146A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- plating layer
- multilayer ceramic
- electronic component
- ceramic electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Abstract
【課題】 積層セラミックコンデンサの外部電極を、ペースト電極層などを形成することなく、内部電極の露出面に直接めっきを行うことにより形成する場合、めっき層の膜応力が大きいと、接合不良やめっき膨れの不具合が出ることがあった。
【解決手段】 前記外部電極の少なくとも内部電極と直接接続される部分がめっき層からなり、前記めっき層の膜応力が、100MPa以下の圧縮応力、または100MPa以下の引張応力であることを特徴とする。
【選択図】 図1
【解決手段】 前記外部電極の少なくとも内部電極と直接接続される部分がめっき層からなり、前記めっき層の膜応力が、100MPa以下の圧縮応力、または100MPa以下の引張応力であることを特徴とする。
【選択図】 図1
Description
本発明は積層セラミック電子部品に関するものであり、特に、積層セラミック電子部品の外部電極に関するものである。
従来より、積層セラミック電子部品として代表的な積層セラミックコンデンサは、複数の積層された誘電体セラミック層と、その界面に沿って形成された複数の層状の内部電極とを含む積層体に対し、前記積層体の表面に露出した内部電極を電気的に接続するよう複数の外部電極が形成されている。この従来の積層セラミックコンデンサの例を図4に示す。
図4によると、積層体102における、複数の内部電極104が露出する面、および複数の内部電極105が露出する面に、これらの複数の内部電極を電気的に接続するよう、外部電極が形成されている。一般的な外部電極の形成方法は、まず金属成分とガラス成分とを含む金属ペーストを前記露出する面に塗布し、熱処理して焼き付けることにより、ペースト電極層106および107が形成される。
そして、ペースト電極層106および107の表面に、Niを主成分とする第1のめっき層108および109が形成され、さらにその表面に、Snを主成分とする第2のめっき層110および111が形成される。すなわち外部電極は、ペースト電極層、第1のめっき層、および第2のめっき層の3層構造より形成される。
外部電極は、積層セラミックコンデンサがはんだを用いて基板に実装される際に、はんだとの濡れ性の高さが求められる。同時に、電気的に絶縁された状態の複数の内部電極を電気的に接続する役割が求められる。はんだ濡れ性の確保の役割はSnを主成分とする第2のめっき層110および111が果たしており、内部電極の電気的接続の役割は、ペースト電極層106および107が果たしている。第1のめっき層108および109は、はんだ実装時にはんだ喰われを防ぐため、第2のめっき層110および111の下地として役割をなしている。
しかし、ペースト電極層106および107は、その厚みが数十μm〜数百μmと大きい。したがって、この積層セラミックコンデンサの寸法を一定の規格値に収めるためには、このペースト電極層の体積を確保する必要が生じる分、静電容量確保のための実効体積を減少させる必要が生ずる。一方、めっき層はその厚みが数μm程度であるため、仮に第1のめっき層および第2のめっき層のみで外部電極を構成できれば、実効体積をより多く確保することができる。
たとえば、特許文献1には、積層体の内部電極層の露出した側壁面に対し、側壁面に露出した内部電極層が短絡されるようにその全面に無電解めっきによって導電性金属層を析出させる方法が開示されている。
一方で、一般に、めっきによって形成されためっき層は、ある程度の膜応力、すなわち圧縮応力または引張応力を有する。特許文献1のように、少なくともめっき層を有する積層セラミック電子部品においては、めっき層の有する膜応力の寄与を考慮する必要がある。
たとえば、特許文献2では、セラミック電子部品本体と、その表面に形成されたペースト電極タイプの外部電極と、その上に形成されたNiめっき膜とを備えるセラミック電子部品が開示されており、かつ、Niめっき膜の膜応力が50kgf/mm2以下、すなわち約490MPa以下とすれば、熱的や機械的な応力が印加されてもクラックが生じにくい旨が記載されている。
特開昭63−169014号公報
特開平2002−170733号公報
しかしながら、特許文献1のようにセラミック積層体の内部電極露出面に対して、ペースト電極層を挟まずに直接めっき層を形成する場合は、特許文献2のように膜応力が490MPa程度では、不具合が生じることがわかった。
具体的には、めっき層の膜応力が圧縮応力である場合、すなわち膜が平面方向に伸びようとする場合は、めっき層の表面に多数のめっき膨れが顕著に発生するという問題があった。これは、被めっき面がセラミックと内部電極とが混在する面であることから被めっき面の凹凸が激しく、圧縮応力が緩和されにくくなったためと考えられる。
また、めっき層の膜応力が引張応力である場合、すなわち膜が平面方向に縮もうとする場合は、めっき層の端部のセラミック積層体に対する固着力が低くなり、内部電極との接合不良の問題が生じるという問題があった。これは、被めっき面がセラミックと内部電極とが混在する面であることから被めっき面の凹凸が激しく、めっき層の固着力が従来より低くなったためと考えられる。
本発明はこのような問題点に鑑みなされたものであって、積層セラミック電子部品の外部電極を、膜応力が非常に小さいめっき層のみで形成することにより、実効体積率に優れ、かつ外観と信頼性に優れた外部電極を有する積層セラミック電子部品を提供するものである。
すなわち本発明は、複数の積層されたセラミック層と、前記セラミック層の界面に沿って形成された複数の内部電極層とを含む積層体に対し、前記積層体の表面に露出した内部電極層を電気的に接続するよう複数の外部電極が形成された積層セラミック電子部品であって、前記外部電極の少なくとも内部電極と直接接続される部分がめっき層からなり、前記めっき層の膜応力が、100MPa以下の圧縮応力、または100MPa以下の引張応力であることを特徴とする。
また、本発明の積層セラミック電子部品は、前記めっき層の主成分が、Ni、またはCuであることが好ましい。
さらに、本発明の積層セラミック電子部品は、前記めっき層が電解めっきによって得られためっき層であることが好ましい。
なお、本発明の積層セラミック電子部品においては、前記めっき層の上に、さらにめっき層が形成されていてもよい。
本発明によれば、外部電極が実質的にめっき層のみで形成されるため、実効体積率に優れたセラミック電子部品を得ることができる。また、めっき層の膜応力が圧縮応力である場合、この圧縮応力が100MPa以下と非常に小さいため、発生防止困難であっためっき膨れを効果的に防ぐことができる。また、めっき層の膜応力が引張応力である場合、この引張応力が
100MPa以下と非常に小さいため、発生防止困難であった内部電極との接合不良を効果的に防ぐことができる。
100MPa以下と非常に小さいため、発生防止困難であった内部電極との接合不良を効果的に防ぐことができる。
本発明の積層セラミック電子部品は、内部電極の露出面に対する外部電極の形成において、ペースト電極、スパッタ電極、蒸着電極などを伴わず、内部電極の露出面に対し、直接めっき層を形成することが前提となる。本発明の積層セラミック電子部品の一例である、積層セラミックコンデンサの例を図1に示す。
図1によれば、積層セラミックコンデンサ1において、複数の積層された誘電体セラミック層3と、前記誘電体セラミック層の界面に沿って形成された複数の内部電極4、5とを含む積層体2に対し、前記積層体2の表面に露出した複数の内部電極4、5をそれぞれ電気的に接続するよう、外部電極が形成される。外部電極は、まず内部電極4、5の露出する面に対し、第1のめっき層6、7が形成される。その上に必要に応じて耐はんだ喰われの役割をなす第2のめっき層8、9が形成され、さらにその上に必要に応じてはんだ濡れ性を確保するための第3のめっき層10、11が形成されることにより構成される。第2のめっき層8、9にはNiなどが用いられ、第3のめっき層10、11にはSnやAuなどが用いられる。また、外部電極はこのような3層構造である必要はなく、用途に応じて1層構造や2層構造であってもよい。
そして、本発明においては、第1のめっき層6、7の膜応力が非常に小さいことが特徴である。膜応力が圧縮応力である場合、圧縮応力が100MPa以下である。また、膜応力が引張応力である場合、引張応力が100MPa以下である。また、図1の積層セラミックコンデンサにおいては、膜応力が問題となるのは第1のめっき層6、7のみである。第2のめっき層8、9や第3のめっき層10、11には殆ど膜応力は発生せず、また仮に若干発生しても殆どセラミック積層体には影響しない。
そして、第1のめっき層の主成分は特に限られるものではないが、セラミック素体上へのつきまわりを重視するとCuなどが好ましく、耐はんだ喰われ性を重視するとNiなどが好ましい。
また、Cu、Niはめっき浴に添加剤を入れることにより膜応力を制御しやすく、この点においても好ましい。
また、Cu、Niはめっき浴に添加剤を入れることにより膜応力を制御しやすく、この点においても好ましい。
また、第1のめっき層は、通電処理を行う電解めっきで形成されたものであることが好ましい。この場合は、被めっき面の少なくとも一部には導電成分が必要であり、これには内部電極の露出端が利用される。また、別の導電成分としては、予め付着された金属微粒子などがあげられる。
次に、本発明のセラミック電子部品の製造方法について、図1の積層セラミックコンデンサを例にとり説明する。
めっき前の積層体2は、露出している複数の内部電極4、5が、それぞれ電気的に絶縁された状態になっている。まず、電解めっきを行い、この内部電極4、5の露出部分に対し、めっき液中の金属イオンを析出させる。そして析出しためっき析出物をさらに成長させ、隣り合う内部電極4、5の露出部におけるめっき析出物を互いに接続させる。これを内部電極4、5の露出する全面にて進めることにより、内部電極4、5の露出する面に対し、直接、均質で緻密な第1のめっき層6、7を形成する。
いわば、本発明におけるめっき方法は、めっき析出物の成長力および展性の高さを利用したものである。電解めっきの場合は、誘電体セラミック層3の厚みが10μm以下である場合、前記成長しためっき析出物が互いに接続しやすくなるので好ましい。
また、めっき前における、内部電極4、5の露出する面に対する内部電極の引っ込み量が、1μm以下であることが好ましい。これが1μmより大きいと、内部電極4の露出部分に電子が供給されにくく、めっき析出が生じにくくなるためである。この引っ込み量を小さくするには、サンドブラストやバレル研磨などの研磨を行えばよい。
さらに、めっき前における、内部電極4、5の露出する面に対して内部電極の端部が突出していることが好ましい。これは、サンドブラストなどの研磨条件を適宜調整することにより達成されるが、この研磨の際に内部電極4、5の突出した部分が被めっき面に平行な方向に伸びるため、隣り合う内部電極端部に析出しためっき析出物が互いに接続するのに要するめっき成長が低減される。この場合、誘電体セラミック層3の厚みが20μm以下であれば、前記成長しためっき析出物が互いに接続しやすくなるので好ましい。
なお、第1のめっき層6、7が形成されれば、第2のめっき層8、9や第3のめっき層10、11は通常の電解めっきにて容易に形成できる。
次に、めっき方法の詳細について、電解めっきを例にとり説明する。
電解めっきの場合は、例えば、給電端子を備える容器中に、前記外部電極を形成する前の積層体および導電性メディアを投入し、金属イオンまたは金属錯体を含むめっき浴に浸漬し、前記容器を回転、揺動、または振動させながら通電する方法である。
このとき、めっき浴に各種添加剤を含有させておくと、通電により金属が析出する際、膜応力が様々な値に変化する。この各種添加剤は、市販のもを用いることができる。したがって、各種添加剤と、その他の条件、すなわち温度やpHなどを制御することにより、膜応力を所定の範囲に制御する。
また、第1のめっき層6、7を形成した後、熱処理を行うことによっても、膜応力を変化させることのできる場合がある。
なお、本発明のセラミック電子部品における外部電極は実質的にめっき層のみからなるが、複数の内部電極の接続に直接関わらない部分においてであれば、ペースト電極が形成されていても差し支えない。たとえば、内部電極が露出する端面に隣接する面へも外部電極を延長させたい場合には、厚膜ペースト電極を形成させてもよい。この場合、はんだ実装が行いやすくなるとともに、めっき層の端部からの水分浸入が効果的に防止される。
セラミック電子部品としては、積層セラミックコンデンサが代表的であるが、積層チップインダクタ、積層チップサーミスタなどにも応用可能である。すなわちセラミック層は、互いに電気的に絶縁されている状態であれば、その材質は特に問われるものではない。たとえば、誘電体セラミックに限らず、圧電体セラミック、半導体セラミック、磁性体セラミックなどでも構わないし、樹脂を含んだものでも構わない。もちろん、積層型の電子部品に限らず、内部電極を含まない単純なセラミック電子部品にも適用可能である。
また、図1の積層セラミックコンデンサにおいては、外部電極は1対であるが、外部電極が複数対備えるアレイタイプのものであってもよい。
[試料となる積層セラミックコンデンサの作製]
以下、本発明の積層セラミック電子部品の実験例について説明する。この実施例は、ある特定の積層体に対し、様々な膜応力を示す第1のめっき層を形成し、その影響をみたものである。なお、第2のめっき層および第3のめっき層は形成していない。
以下、本発明の積層セラミック電子部品の実験例について説明する。この実施例は、ある特定の積層体に対し、様々な膜応力を示す第1のめっき層を形成し、その影響をみたものである。なお、第2のめっき層および第3のめっき層は形成していない。
被めっき物として、長さ1.90mm、幅1.05mm、厚み1.05mmの積層セラミックコンデンサ用の積層体を用意した。誘電体層はチタン酸バリウム系誘電体材料からなり、内部電極はNiを主成分とするものであった。また、隣り合う内部電極間の誘電体層の厚みは1.0μmであり、内部電極層の厚みは0.8μmであり、内部電極層数は420層であった。
この積層体を乾燥後、研磨剤を用いてサンドブラスト処理を行い、内部電極の露出する積層体の面に対する内部電極の平均突出量を1μmとした。
次に、上記積層体500個を、容積300mLの回転バレル中に投入し、それに加えて、1.3mmφの鋼球を100mL投入した。
一方で、Ni電解めっき浴とCu電解めっき浴とを用意した。一方は、硫酸ニッケル、塩化ニッケル、ほう酸を主成分とする、pHが4.2で浴温60℃のワット浴であった。このワット浴をベースとし、表1の試料番号1〜11に記載の添加剤を表1に示す量だけ添加し、それぞれ試料番号1〜11用のめっき浴とした。
もう一方は、ピロリン酸銅を主成分とする、pHが8.7で浴温25℃の上村工業社製電解Cuめっき浴であった。この電解Cuめっき浴をベースとし、表1の試料番号14〜17に記載の添加剤を表1に示す量だけ添加し、それぞれ試料番号14〜17用のめっき浴とした。
前記回転バレルを、それぞれの試料番号のめっき浴に浸漬し、周速2.6m/分にて回転させながら、電流密度0.18A/dm2にて通電を開始した。このようにして、内部電極の露出する積層体の表面に、厚み6μmのNiめっき層またはCuめっき層が形成された。
次に、回転バレルよりそれぞれの試料番号の積層体を取り出した。このうち、試料番号10、11の積層体においては、500個の積層体を二つのグループに二分し、この片方のグループの試料のみ、800℃の窒素雰囲気中にて2時間熱処理を行い、これをそれぞれ試料番号12、13とした。熱処理を行わなかったもう片方のグループについては、そのまま試料番号10、11のままとした。このようにして、積層セラミックコンデンサの評価試料1〜17を得た。
[試料の測定]
次に、得られた積層セラミックコンデンサにおいて、形成したNiめっき層およびCuめっき層の膜応力を、500μmのコリメータ径を有するμ−XRD(微小部X線回折装置)を用いた側傾法により測定した。試料1〜17における膜応力を表2に示す。なお、表2に記載の膜応力は、マイナスの値である場合は圧縮応力であり、プラスの値である場合は引張応力である。
次に、得られた積層セラミックコンデンサにおいて、形成したNiめっき層およびCuめっき層の膜応力を、500μmのコリメータ径を有するμ−XRD(微小部X線回折装置)を用いた側傾法により測定した。試料1〜17における膜応力を表2に示す。なお、表2に記載の膜応力は、マイナスの値である場合は圧縮応力であり、プラスの値である場合は引張応力である。
次いで、試料番号1〜17の積層セラミックコンデンサにおいて、以下のようにして、Niめっき層およびCuめっき層の内部電極との接合試験を行った。すなわち、まず、150℃で60分間保持して22時間室温放置した後に、初期の静電容量を測定した。この後、40Vの電圧を5秒間印加し、その後ショートさせる、というサイクルを5サイクル行った。その後、150℃で60分間保持して22時間室温放置した後に、試験後の静電容量を測定した。この試験後の静電容量が初期の静電容量に対して1%以上変動していたチップを不良と判定した。この試験を100個の試料について行い、不良率を表2に示した。
次に、試料番号1〜17の積層セラミックコンデンサにおいて、Niめっき層およびCuめっき層の表面を観察し、めっき膨れの有無を調査した。この観察において10μm径以上のめっき膨れが1つでも存在したチップは不良とし、100個の試料について観察した不良率の結果を表2に示した。
[測定結果の分析]
表2の結果より、膜応力に対する接合不良発生率の変化を図2に示す。また、膜応力に対するめっき膨れ発生率の変化を図3に示す。
表2の結果より、膜応力に対する接合不良発生率の変化を図2に示す。また、膜応力に対するめっき膨れ発生率の変化を図3に示す。
図2によると、接合不良に関しては、膜応力が圧縮応力の場合は問題ないが、引張応力の場合は100MPaを超えると急峻に増加することがわかる。
また、図3によると、めっき膨れに関しては、膜応力が引張応力の場合は問題ないが、圧縮応力の場合は100MPaを超えると急峻に増加することがわかる。
以上より、本発明のようにセラミック積層体の内部電極露出面に対して、ペースト電極層を挟まずに直接めっき層を形成する場合は、めっき層の膜応力が積層セラミック電子部品の信頼性に対し、従来以上に大きな影響を与える。特に、圧縮応力または引張応力が100MPaという非常に小さい値において臨界点を有する。
1 積層セラミックコンデンサ
2 積層体
3 誘電体セラミック層
4、5 内部電極層
6、7 第1のめっき層
8、9 第2のめっき層
10、11 第3のめっき層
106、107 ペースト電極層
2 積層体
3 誘電体セラミック層
4、5 内部電極層
6、7 第1のめっき層
8、9 第2のめっき層
10、11 第3のめっき層
106、107 ペースト電極層
Claims (4)
- 複数の積層されたセラミック層と、前記セラミック層の界面に沿って形成された複数の内部電極層とを含む積層体に対し、前記積層体の表面に露出した内部電極層を電気的に接続するよう複数の外部電極が形成された積層セラミック電子部品において、
前記外部電極の少なくとも内部電極と直接接続される部分がめっき層からなり、
前記めっき層の膜応力が、100MPa以下の圧縮応力、または100MPa以下の引張応力であることを特徴とする、積層セラミック電子部品。 - 前記めっき層の主成分が、Ni、またはCuであることを特徴とする、請求項1に記載の積層セラミック電子部品。
- 前記めっき層が電解めっきによって得られためっき層であることを特徴とする、請求項2に記載の積層セラミック電子部品。
- 前記めっき層の上に、さらにめっき層が形成されていることを特徴とする、請求項1〜3に記載の積層セラミック電子部品。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008115830A JP2009267146A (ja) | 2008-04-25 | 2008-04-25 | 積層セラミック電子部品 |
US12/354,026 US8154848B2 (en) | 2008-04-25 | 2009-01-15 | Multilayer ceramic electronic component including external electrodes that include a plating layer having a low film stress |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008115830A JP2009267146A (ja) | 2008-04-25 | 2008-04-25 | 積層セラミック電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009267146A true JP2009267146A (ja) | 2009-11-12 |
Family
ID=41214786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008115830A Pending JP2009267146A (ja) | 2008-04-25 | 2008-04-25 | 積層セラミック電子部品 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8154848B2 (ja) |
JP (1) | JP2009267146A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101187469B1 (ko) | 2010-02-19 | 2012-10-02 | 가부시키가이샤 무라타 세이사쿠쇼 | 콘덴서 및 그 제조방법 |
US8717739B2 (en) | 2011-03-15 | 2014-05-06 | Murata Manufacturing Co., Ltd. | Ceramic electronic component |
US9666366B2 (en) | 2002-04-15 | 2017-05-30 | Avx Corporation | Method of making multi-layer electronic components with plated terminations |
WO2024062753A1 (ja) * | 2022-09-21 | 2024-03-28 | 株式会社村田製作所 | 積層セラミック電子部品 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5471686B2 (ja) * | 2010-03-24 | 2014-04-16 | 株式会社村田製作所 | 積層型セラミック電子部品の製造方法 |
JP2012253292A (ja) * | 2011-06-07 | 2012-12-20 | Murata Mfg Co Ltd | 電子部品 |
KR101580349B1 (ko) * | 2012-01-31 | 2015-12-24 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 제조 방법 |
KR102150549B1 (ko) * | 2018-11-30 | 2020-09-01 | 삼성전기주식회사 | 커패시터 부품 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63169014A (ja) | 1987-01-06 | 1988-07-13 | 松下電器産業株式会社 | チツプコンデンサ−の外部電極端子の形成方法 |
JPH0329307A (ja) * | 1989-06-26 | 1991-02-07 | Matsushita Electric Ind Co Ltd | 積層セラミックチップコンデンサーの製造方法 |
JP2002170733A (ja) | 2000-11-30 | 2002-06-14 | Murata Mfg Co Ltd | セラミック電子部品及びセラミック電子部品の製造方法 |
US6982863B2 (en) | 2002-04-15 | 2006-01-03 | Avx Corporation | Component formation via plating technology |
US7463474B2 (en) | 2002-04-15 | 2008-12-09 | Avx Corporation | System and method of plating ball grid array and isolation features for electronic components |
US6960366B2 (en) | 2002-04-15 | 2005-11-01 | Avx Corporation | Plated terminations |
TWI260657B (en) | 2002-04-15 | 2006-08-21 | Avx Corp | Plated terminations |
US7177137B2 (en) | 2002-04-15 | 2007-02-13 | Avx Corporation | Plated terminations |
US7152291B2 (en) | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
US7576968B2 (en) | 2002-04-15 | 2009-08-18 | Avx Corporation | Plated terminations and method of forming using electrolytic plating |
US7345868B2 (en) | 2002-10-07 | 2008-03-18 | Presidio Components, Inc. | Multilayer ceramic capacitor with terminal formed by electroless plating |
JP4265607B2 (ja) * | 2004-01-27 | 2009-05-20 | 株式会社村田製作所 | 積層型電子部品および積層型電子部品の実装構造 |
US7329976B2 (en) * | 2005-04-27 | 2008-02-12 | Kyocera Corporation | Laminated electronic component |
CN101248499B (zh) | 2005-10-28 | 2011-02-02 | 株式会社村田制作所 | 层叠型电子部件及其制造方法 |
US20070145523A1 (en) * | 2005-12-28 | 2007-06-28 | Palo Alto Research Center Incorporated | Integrateable capacitors and microcoils and methods of making thereof |
CN101346785B (zh) | 2006-02-27 | 2012-06-27 | 株式会社村田制作所 | 层叠型电子部件及其制造方法 |
JP2007239076A (ja) * | 2006-03-10 | 2007-09-20 | Meltex Inc | スズめっき皮膜、そのスズめっき皮膜形成用のスズめっき液、そのスズめっき皮膜形成方法、及びそのスズめっき皮膜で電極形成したチップ型電子部品 |
-
2008
- 2008-04-25 JP JP2008115830A patent/JP2009267146A/ja active Pending
-
2009
- 2009-01-15 US US12/354,026 patent/US8154848B2/en active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9666366B2 (en) | 2002-04-15 | 2017-05-30 | Avx Corporation | Method of making multi-layer electronic components with plated terminations |
US10020116B2 (en) | 2002-04-15 | 2018-07-10 | Avx Corporation | Plated terminations |
US10366835B2 (en) | 2002-04-15 | 2019-07-30 | Avx Corporation | Plated terminations |
US11195659B2 (en) | 2002-04-15 | 2021-12-07 | Avx Corporation | Plated terminations |
KR101187469B1 (ko) | 2010-02-19 | 2012-10-02 | 가부시키가이샤 무라타 세이사쿠쇼 | 콘덴서 및 그 제조방법 |
US8508912B2 (en) | 2010-02-19 | 2013-08-13 | Murata Manufacturing Co., Ltd. | Capacitor and method for manufacturing the same |
US8717739B2 (en) | 2011-03-15 | 2014-05-06 | Murata Manufacturing Co., Ltd. | Ceramic electronic component |
WO2024062753A1 (ja) * | 2022-09-21 | 2024-03-28 | 株式会社村田製作所 | 積層セラミック電子部品 |
Also Published As
Publication number | Publication date |
---|---|
US20090268374A1 (en) | 2009-10-29 |
US8154848B2 (en) | 2012-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5439944B2 (ja) | 積層型電子部品およびその製造方法 | |
JP5181807B2 (ja) | セラミック電子部品、およびセラミック電子部品の製造方法 | |
US8547683B2 (en) | Laminated ceramic electronic component with directly plated external terminal electrodes and manufacturing method therefor | |
JP5459487B2 (ja) | 積層型電子部品およびその製造方法 | |
JP5127703B2 (ja) | 積層型電子部品およびその製造方法 | |
JP2009267146A (ja) | 積層セラミック電子部品 | |
US8520362B2 (en) | Laminated ceramic electronic component and manufacturing method therefor | |
US20090052114A1 (en) | Multilayer electronic component and method for manufacturing the same | |
US8102640B2 (en) | Monolithic ceramic electronic component and method of manufacturing monolithic ceramic electronic component | |
US8094432B2 (en) | Multilayer ceramic electronic component and method for manufacturing the same | |
JPWO2007119281A1 (ja) | 積層型電子部品およびその製造方法 | |
CN102376449B (zh) | 层叠型陶瓷电子部件及其制造方法 | |
US8520361B2 (en) | Laminated electronic component | |
US9536669B2 (en) | Laminated ceramic electronic component and manufacturing method therefor | |
JP2012237033A (ja) | 電子部品 | |
JP5245611B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
CN102376450B (zh) | 层叠型陶瓷电子部件及其制造方法 | |
JP2008112758A (ja) | 電子部品及びその製造方法 | |
JP2014099646A (ja) | 積層型セラミック電子部品 |