CN102376449B - 层叠型陶瓷电子部件及其制造方法 - Google Patents
层叠型陶瓷电子部件及其制造方法 Download PDFInfo
- Publication number
- CN102376449B CN102376449B CN201110229582.7A CN201110229582A CN102376449B CN 102376449 B CN102376449 B CN 102376449B CN 201110229582 A CN201110229582 A CN 201110229582A CN 102376449 B CN102376449 B CN 102376449B
- Authority
- CN
- China
- Prior art keywords
- coating
- plating
- electronic component
- article body
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
Abstract
通过直接实施镀敷而在部件主体的规定面上形成层叠陶瓷电容器的外部电极时,有时成为外部电极的镀膜对于部件主体的固定力低。作为外部电极(16),通过使以各内部电极(5)的露出端作为起点析出的镀敷析出物在部件主体(2)的至少端面(12)上生长而成,首先形成由P含量为9重量%以上的Ni-P镀膜构成的第一镀层(18),接着,在第一镀层(18)上形成由实质上不含有P的Ni镀膜构成的第二镀层(19)。优选第一镀层(18)利用非电解镀敷形成,第二镀层(19)利用电镀形成。
Description
技术领域
本发明涉及一种层叠型陶瓷电子部件及其制造方法,特别是涉及外部电极包括以与多个内部电极电连接的方式通过直接镀敷形成的镀膜的层叠型陶瓷电子部件及其制备方法。
背景技术
如图5所示,以层叠陶瓷电容器为代表的层叠型陶瓷电子部件101,一般来说具备层叠结构的部件主体105,该部件主体105包括:例如由电介质陶瓷构成的层叠的多个陶瓷层102、以及沿陶瓷层102间的界面形成的多个层状的内部电极103和104。在部件主体105的一个和另一个端面106和107上,多个内部电极103和多个内部电极104的各端部分别露出。因此,以使这些内部电极103的各露出端和内部电极104的各露出端相互电连接的方式在部件主体105的一个和另一个端面106和107上形成外部电极108和109。
在形成外部电极108和109时,通常,在部件主体105的端面106和107上涂布含有金属成分和玻璃成分的金属糊,然后进行烧结,由此,首先形成糊状电极层110。接着,在糊状电极层110上形成例如以Ni为主成分的第一镀层111,进而在其上形成例如以Sn或Au为主成分的第二镀层112。也就是说,各外部电极108和109由糊状电极层110、第一镀层111和第二镀层112这三层结构构成。
当使用焊料将层叠型陶瓷电子部件101安装在基板上时,对于外部电极108和109要求与焊料的浸润性(ぬれ性)良好。同时,对于外部电极108要求具有将处于彼此电绝缘的状态的多个内部电极103相互电连接的作用,对于外部电极109要求具有将处于彼此电绝缘的状态的多个内部电极104相互电连接的作用。上述第二镀层112起到确保焊料浸润性的作用,糊状电极层110起到将内部电极103和104相互电连接的作用。第一镀层111起到防止在焊接时的焊料侵蚀的作用。
但是,糊状电极层110的厚度大,为数十μm~数百μm。因此,为了使该层叠型陶瓷电子部件101的尺寸在一定的规定值之内,需要确保该糊状电极层110的体积,因此并不是令人希望地需要减少用于确保静电电容的有效体积。另一方面,由于镀层111和镀层112的厚度为数μm的程度,因此如果假设仅由第一镀层111和第二镀层112构成外部电极108和109,则能够确保用于确保静电电容的有效体积更多。
例如,在日本特开昭63-169014号公报(专利文献1)中公开了一种外部电极的形成方法,其中,在部件主体的内部电极露出的整个侧壁面上,以使侧表面上露出的内部电极发生短路的方式,利用Ni非电解镀敷使导电性金属层析出。
但是,在部件主体所规定的面上利用镀敷直接形成的镀膜,由于没有隔着如上述的糊状电极层的情况下所示的玻璃等,因此在镀膜与部件主体之间的固定力存在问题。在此,固定力不仅是部件主体中的陶瓷部分与镀膜之间的固定力,内部电极露出端与镀膜之间的固定力也非常重要。
另外,另一方面,镀膜的被膜强度(裂纹产生的难度)也很重要。同时实现上述的镀膜的固定力和该被膜强度比较难。
如果更具体地进行说明,则在焊接安装层叠型陶瓷电子部件时,对外部电极施加应力。此时,如果镀膜柔软,则在镀膜上难以产生裂纹,但由于上述应力镀膜会发生剥离,与部件主体之间容易产生间隙。因此,水分浸入到间隙中,导致绝缘电阻变差,有可能层叠型陶瓷电子部件的可靠性降低。另一方面,如果镀膜变硬,则固定力提高,镀膜变脆,在镀膜上产生裂纹,从而层叠型陶瓷电子部件的可靠性降低。
现有技术文献
专利文献
专利文献1:日本特开昭63-169014号公报
发明内容
本发明的目的在于提供能够解决上述问题的层叠型陶瓷电子部件及其制造方法。
本发明首先面向一种层叠型陶瓷电子部件,其具备:部件主体,其具备层叠的多个陶瓷层和沿陶瓷层间的特定界面而形成的多个内部电极,并且各内部电极具有在规定的面上露出的露出端;和外部电极,以与各内部电极的露出端电连接的方式在部件主体的所述规定面上形成,为了解决上述技术课题,其特征在于,上述外部电极包括:在上述规定的面上直接形成且由P含量为9重量%以上的Ni-P镀膜构成的第一镀层;和在第一镀层上形成且由实质上不含有P的Ni镀膜构成的第二镀层。
本发明涉及的层叠型陶瓷电子部件中,优选第一镀层利用非电解镀敷形成,第二镀层利用电镀形成。
此外,优选构成第一镀层的Ni-P镀膜为非晶质。
本发明还面向层叠型陶瓷电子部件的制造方法。本发明涉及的层叠型陶瓷电子部件的制造方法,其具备:准备部件主体的工序,所述部件主体具备层叠的多个陶瓷层和沿陶瓷层间的特定界面而形成的多个内部电极,并且各内部电极具有在规定的面上露出的露出端;和以与各内部电极的露出端电连接的方式在部件主体的所述规定面上形成外部电极的工序,为了解决上述技术课题,其特征在于具备如下构成。
即,形成外部电极的工序,其特征在于,包括:形成第一镀层的工序,其中,通过实施非电解镀敷而以各内部电极的露出端作为起点使镀敷析出物析出,并且使镀敷析出物在特定的面上生长,由此,形成由P含量为9重量%以上的Ni-P镀膜构成的第一镀层;和形成第二镀层的工序,其中,通过实施电镀在第一镀层上形成由实质上不含有P的Ni镀膜构成的第二镀层。
根据本发明涉及的层叠型陶瓷电子部件,首先,由P含量为9重量%以上的Ni-P镀膜构成外部电极上的第一镀层,因此能够提高固定力。也就是说,如果提高P含量,则镀膜的硬度提高。因而,能够提高第一镀层的硬度。这样如果第一镀层的硬度提高,则追随陶瓷的细微凹凸变化时被膜应力变小,锚固效应提高。由此,第一镀层对于内部电极露出端的接合强度整体上提高的同时,在第一镀层与内部电极露出端的周围边缘部的陶瓷部分的界面处也难以产生剥离,因此安装时的耐湿可靠性提高。
另外,如果P含量高,则镀膜的耐侵蚀性提高。因此,第一镀层的耐侵蚀性提高,在这一点上也能够提高耐湿可靠性。
构成第一镀层的Ni-P镀膜,如上所述,优选为非晶质。如果是非晶质,则对如上所述的陶瓷的凹凸具有良好的追随性。由此,上述的锚固效应进一步提高,能够进一步提高固定力,并且能够使第一镀层与内部电极之间的间隙实质上消失,得到例如对于水蒸气具有良好的密封性的镀膜,从而能够使耐湿可靠性进一步提高。
另一方面,第一镀层如上所述,由于硬度高,因此具有易破裂的缺点。即,由于在安装时和安装后施加的应力或热冲击,在第一镀层上会产生裂纹,有时耐湿可靠性下降。通过由实质上不含有P的Ni镀膜构成的第二镀层来弥补该缺点。不含有P的Ni镀膜比较柔软。因此,通过利用第二镀层对第一镀层进行保护,第一镀层不易破裂,从而能够良好地维持由第一镀层产生的耐湿可靠性。
如上所述,在外部电极中能够同时实现镀膜的固定力和镀膜的被膜强度(裂纹产生的难度)。
根据本发明涉及的层叠型陶瓷电子部件的制造方法,由于通过非电解镀敷形成第一镀层,因此能够稳定地形成所希望的P含量的镀膜。另外,由于通过电镀形成第二镀层,因此能够高效地形成第二镀层。
附图说明
图1是表示为了制造作为根据本发明的实施方式的层叠型陶瓷电子部件的层叠陶瓷电容器而准备的、印刷有内部电极的二种陶瓷生片的平面图。
图2是表示使用图1所示的陶瓷生片构成的层叠陶瓷电容器的部件主体的立体图。
图3是表示通过对图2所示的部件主体实施镀敷而形成有外部电极的层叠陶瓷电容器的立体图。
图4是表示在图3所示的层叠陶瓷电容器上形成的外部电极的截面放大图。
图5是表示现有的层叠型陶瓷电子部件的截面图。
符号说明
1层叠陶瓷电容器
2部件主体
3,4陶瓷生片
5,8内部电极
11陶瓷层
16,17外部电极
18第一镀层
19第二镀层
具体实施方式
对作为根据本发明的一个实施方式的层叠型陶瓷电子部件的层叠陶瓷电容器的结构,参照图1至图4并且通过其制造方法进行说明。
为了制造图3所示的层叠陶瓷电容器1,准备图2所示的部件主体2。另外,为了得到图2所示的部件主体2,准备图1所示的二种陶瓷生片3和4。
在图1(A)所示的陶瓷生片3上形成第一内部电极5。第一内部电极5具有构成其主要部分的电容形成部6和引出部7。引出部7以达到陶瓷生片3的一个短边和与其邻接的两个长边的各自一部分为止的方式延伸,并在此处构成露出端。
另一方面,在图1(B)所示的陶瓷生片4上形成第二内部电极8。第二内部电极8具有构成其主要部分的电容形成部9和引出部10。引出部10在与上述第一内部电极5的引出部7相反的一侧形成。引出部10以达到陶瓷生片4的一个短边和与其邻接的两个长边的各自一部分为止的方式延伸,并在此处构成露出端。
上述内部电极5和8通过印刷例如以Ni为主成分的导电性糊而分别在陶瓷生片3和4上形成。
接着,在各自多个的陶瓷生片3和4相互层叠的同时,在其层叠方向的两端部未形成内部电极的适当数量的陶瓷生片以构成外层部的方式层叠。由此,得到部件主体2的原始状态。
另外,上述的层叠工序对能够取出多个层叠陶瓷电容器的母体状态的陶瓷生片实施,在层叠工序后实施切割工序,能够得到成为各层叠陶瓷电容器的生的状态的部件主体2。
然后,实施烧结工序。由此,如图2所示,得到烧结后的部件主体2。部件主体2具备层叠的多个陶瓷层11。陶瓷层11通过对上述的陶瓷生片进行烧结而得到。此外,上述的第一和第二内部电极5和8成为烧结后的状态,沿陶瓷层11间的特定界面而设置。第一内部电极5的引出部7,在部件主体2的一个端面12以及与其邻接的上表面14和下表面15的各一部分上形成露出端。第二内部电极8的引出部10,在部件主体2的另一个端面13以及与其邻接的上表面14和下表面15的各一部分上形成露出端。
接着,优选对部件主体2实施滚筒研磨工序,由此,使内部电极5和8的露出端更加确实地露出。然后,优选实施利用纯水的清洗工序。
之后,为了得到图3所示的层叠陶瓷电容器1,与第一内部电极5的露出端电连接的第一外部电极16,在部件主体2的一个端面12上以及与其邻接的上表面14和下表面15的各一部分上形成,此外,与第二内部电极8的露出端电连接的第二外部电极17,在部件主体2的另一个端面13上以及与其邻接的上表面14和下表面15的各一部分上形成。
上述的第一外部电极16和第二外部电极17同时形成,并且具有彼此相同的截面结构,因此,对于图4所示的第一外部电极16进行更加详细说明,而省略对第二外部电极17的详细说明。
参照图4,第一外部电极16通过使以各内部电极5的露出端为起点而析出的镀敷析出物在部件本体2的一个端面12上以及与其邻接的上表面14和下表面15(参照图2)的各一部分上生长而成,其至少具备:第一镀层18和第二镀层19,其中,第一镀层18是由P含量为9重量%以上的Ni-P镀膜构成,第二镀层19是在第一镀层18上形成的、由实质上不含有P的Ni镀膜构成,优选还具备在第二镀层19上形成的第三镀层20。第三镀层20是用于提高外部电极16的焊料浸润性的层,例如由Sn镀膜构成。
上述的第一镀层18优选通过非电解镀敷形成。因此,作为非电解镀敷工序的前处理,优选实施添加Pd催化剂的工序和利用纯水的清洗工序,之后,实施Ni-P非电解镀敷,形成由P含量为9重量%以上的Ni-P镀膜构成的第一镀层18。在此,构成第一镀层18的Ni-P镀膜,形成使相邻的内部电极5的各露出端上的镀敷析出物以物理方式相互接触的状态,同时构成均匀且致密的膜。
另外,在上述添加Pd催化剂的工序中,内部电极5的露出端的Ni置换成Pd,用于非电解镀敷的还原剂的催化剂能力提高,但由于Ni本身具有催化性能,因此也可以省略添加Pd催化剂的工序。
如上所述,通过非电解镀敷形成第一镀层18时,能够稳定地形成具有所期望的P含量的镀膜。但是,如果不是特别期待这样的优点,则也可以通过电镀形成第一镀层18。
在上述非电解镀敷Ni-P工序后,实施利用纯水的清洗工序。
然后,可以实施热处理工序。作为热处理温度,采用例如600℃以上、优选800℃以上的温度。通过该热处理,在内部电极5与第一镀层18之间产生相互扩散。在该相互扩散部分中引起金属的体积膨胀,因而可以有效地填补在陶瓷层11与内部电极5及第一镀层18的各个界面上会存在的间隙,其结果,发挥防止水分浸入到部件本体2的内部的效果。
接着,形成由实质上不含有P的Ni镀膜构成的第二镀层19。第二镀层19优选通过电镀形成。通过电镀形成第二镀层19时,能够有效地形成第二镀层19。但是,如果不是特别期待这样的优点,则也可以通过非电解镀敷形成第二镀层19。
在上述电镀Ni工序后,实施利用纯水的清洗工序。
接着,形成由例如Sn镀膜构成的第三镀层20。第三镀层20优选通过电镀形成。在上述的电镀Sn工序后,实施利用纯水的清洗工序,然后,实施干燥工序。
这样,完成了图3所示的层叠陶瓷电容器1。
以上说明的层叠陶瓷电容器1中,陶瓷层11由电介质陶瓷构成。但是,本发明所面向的层叠型陶瓷电子部件,不仅限于层叠陶瓷电容器,也可以是构成例如感应器、热敏电阻、压电部件等的部件。因此,根据陶瓷型电子部件的功能,陶瓷层可以由电介质陶瓷、以及磁性体陶瓷,半导体陶瓷、压电体陶瓷等构成。
另外,图中所示的层叠陶瓷电容器1,是具有2个外部电极16和17的二端子型电容器,本发明同样也能够适用于三端子以上的多端子型的层叠型陶瓷电子部件。
下面,为了确认本发明的效果,对实施的实验例进行说明。在该实验例中,制作作为本发明范围内的实施例的试样1和试样2所涉及的各层叠陶瓷电容器、以及作为本发明范围外的比较例的试样3~5所涉及的各层叠陶瓷电容器。
[试样1]
准备平面尺寸为1.0mm×0.5mm的层叠陶瓷电容器用部件主体,其中,陶瓷层由钛酸钡系电介质陶瓷构成,内部电极以Ni为主成分。在该部件主体中,内部电极间的各陶瓷层的厚度为1μm,各内部电极的厚度为1μm,未配置内部电极的各外层部的厚度为50μm。另外,作为后述的镀敷处理的前处理,对部件主体实施滚筒研磨,成为使内部电极的露出端确实地露出的状态,接着,实施利用纯水的清洗工序。
下面,对部件主体实施Pd催化剂添加工序。在Pd催化剂添加工序中,准备Pd浓度为100ppm、pH为2.5、温度为25℃的氯化钯水溶液,将部件主体在该溶液中浸渍3分钟。浸渍后,将部件主体从氯化钯水溶液中取出,利用纯水进行清洗。
接着,准备鼓容积为300cc、直径为70mm的旋转滚筒,将部件主体20ml投入其中。然后,将旋转滚筒浸渍在Ni-P非电解镀浴中,在滚筒旋转速度为20rpm下实施非电解镀敷处理20分钟。在此作为Ni-P非电解镀浴,使用将P含量设定为11重量%、且还含有硫酸镍:0.1摩尔/L、次磷酸钠:0.2摩尔/L、柠檬酸:0.5摩尔/L以及硫酸铵:0.5摩尔/L的组成的溶液。另外,该Ni-P非电解镀浴,使用硫酸和氢氧化钠作为pH调节剂,将pH调节至8.0,将浴温设定为90℃。
这样,形成由P含量为11重量%的Ni-P镀膜构成的膜厚为1.5μm的第一镀层。
在上述的Ni-P非电解镀敷处理后,实施利用纯水的清洗。
接着,使用相同的旋转滚筒,在旋转滚筒中除了20ml的部件主体之外,还加入直径为0.45mm的Sn-Ag-Cu制介质40ml、和由直径8.0mm的尼龙被覆铁球组成的搅拌球50cc,在滚筒旋转速度为20rpm下实施电镀Ni,在上述第一镀层上形成由实质上不含有P的膜厚为2μm的Ni电镀膜构成的第二镀层。在此,作为Ni电镀浴,使用设定pH为4.0、浴温为55℃的瓦特浴(硫酸镍:300g/L、氯化镍:45g/L、硼酸:40mg/L)。
在上述的Ni电镀处理后,实施利用纯水的清洗。
接着,如上所述,使用投入部件主体20ml、介质40ml和搅拌球50cc的同样的旋转滚筒,在滚筒旋转速度为20rpm下实施电镀Sn,在上述第二镀层上形成膜厚为3μm的由Sn电镀膜构成的第三镀层。在此,作为Sn电镀浴,使用中性Sn镀浴(石原产业株式会社制“NB-RZ”)。
在上述的Sn电镀处理后,实施利用纯水的清洗,接着,在空气中,温度80℃下进行干燥15分钟。
由此,制作试样1的层叠陶瓷电容器。
[试样2]
在用于制作试样1的层叠陶瓷电容器的Ni-P非电解镀敷处理中,除了将Ni-P非电解镀浴的pH调节至8.5、将P含量设定为9重量%以外,经过与试样1的情况同样的工序,制作试样2的层叠陶瓷电容器。
[试样3]
在用于制作试样1的层叠陶瓷电容器的Ni-P非电解镀敷处理中,除了将Ni-P非电解镀浴的pH调节至10、将P含量设定为5.5重量%以外,经过与试样1的情况同样的工序,制作试样3的层叠陶瓷电容器。
[试样4]
在用于制作试样1的层叠陶瓷电容器的Ni-P非电解镀敷处理中,除了将Ni-P非电解镀浴的pH调节至9、将P含量设定为8重量%以外,经过与试样1的情况同样的工序,制作试样4的层叠陶瓷电容器。
[试样5]
在用于制作试样1的层叠陶瓷电容器的Ni-P非电解镀敷处理中,将镀敷时间延长至55分钟,使作为第一镀层的Ni-P非电解镀敷膜的膜厚为4μm,并且不实施之后的Ni电镀处理,除此以外,经过与试样1的情况同样的工序,制作试样5的层叠陶瓷电容器。
对于由上得到的试样1~5的各层叠陶瓷电容器,评价密封性和电极固定力。
关于密封性,在将各试样的层叠陶瓷电容器焊接安装到基板上后,在温度125℃、湿度95%RH和施加电压6.3V的条件下,实施耐湿负载试验150小时,将绝缘电阻IR小于1×107Ω的情况判定为不良,求出72个试样中的不良数。
关于电极固定力,在将各试样的层叠陶瓷电容器焊接安装到基板上后,从横向沿与基板平行的方向推压层叠陶瓷电容器而实施试验,测定外部电极上发生剥离的最大应力值,求出20个试样中的最大应力值的平均值。
下表1中,示出作为第一镀层的Ni-P非电解镀敷膜的P含量,同时示出上述密封性和电极固定力的评价结果。
表1
由表1可知,Ni-P非电解镀敷膜的P含量为9重量%以上的试样1和试样2中,密封性不良数为0,电极固定力高达12N,显示出优异的结果。
与之相对,试样3中Ni-P非电解镀敷膜的P含量低,为小于9重量%的5.5重量%,因此,密封性不良数多达10个,另外,电极固定力极低,为5N。
此外,试样4中Ni-P非电解镀敷膜的P含量低,为小于9重量%的8重量%,密封性不良数为0,但电极固定力为11N,比试样1和试样2低。
此外,试样5与试样1的情况相同,Ni-P非电解镀敷膜的P含量为9重量%以上的11重量%,但由于没有形成由实质上不含有P的Ni镀膜构成的第二镀层,因此电极固定力增高至12N,但密封性不良产生2个。
关于上述的试样5,对产生密封性不良的层叠陶瓷电容器进行分析,结果确认Ni-P非电解镀敷膜上产生裂纹。
Claims (4)
1.一种层叠型陶瓷电子部件,其特征在于,具有:
部件主体,其具备层叠的多个陶瓷层和沿所述陶瓷层间的特定界面而形成的多个内部电极且各所述内部电极具有在规定的面上露出的露出端,和
外部电极,其以与各所述内部电极的所述露出端电连接的方式形成在所述部件主体的所述规定的面上;
所述外部电极包括:在所述规定的面上直接形成且由P含量为9重量%以上的Ni-P镀膜构成的第一镀层,和
在所述第一镀层上形成且由实质上不含有P的Ni镀膜构成的第二镀层。
2.根据权利要求1所述的层叠型陶瓷电子部件,其中,所述第一镀层是利用非电解镀敷形成的,所述第二镀层是利用电镀形成的。
3.根据权利要求1或2所述的层叠型陶瓷电子部件,其特征在于,构成第一镀层的Ni-P镀膜为非晶质。
4.一种层叠型陶瓷电子部件的制造方法,其特征在于,包括:
准备部件主体的工序,所述部件主体具备层叠的多个陶瓷层和沿所述陶瓷层间的特定界面而形成的多个内部电极且各所述内部电极具有在规定的面上露出的露出端,和
以与各所述内部电极的所述露出端电连接的方式在所述部件主体的所述规定的面上形成外部电极的工序;
所述形成外部电极的工序,包括:
形成第一镀层的工序,其中,通过实施非电解镀敷而以各所述内部电极的所述露出端作为起点使镀敷析出物析出,并且通过使该镀敷析出物在所述规定的面上生长而形成由P含量为9重量%以上的Ni-P镀膜构成的第一镀层,和
形成第二镀层的工序,其中,通过实施电镀在所述第一镀层上形成由实质上不含有P的Ni镀膜构成的第二镀层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010-181202 | 2010-08-13 | ||
JP2010181202A JP2012043841A (ja) | 2010-08-13 | 2010-08-13 | 積層型セラミック電子部品およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102376449A CN102376449A (zh) | 2012-03-14 |
CN102376449B true CN102376449B (zh) | 2014-09-17 |
Family
ID=45564680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110229582.7A Active CN102376449B (zh) | 2010-08-13 | 2011-08-11 | 层叠型陶瓷电子部件及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8587919B2 (zh) |
JP (1) | JP2012043841A (zh) |
KR (1) | KR101313699B1 (zh) |
CN (1) | CN102376449B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5988977B2 (ja) * | 2011-07-28 | 2016-09-07 | デンカ株式会社 | 半導体素子用放熱部品 |
CN103035406A (zh) * | 2011-10-04 | 2013-04-10 | 三星电机株式会社 | 多层电容器及其制造方法 |
KR101422929B1 (ko) * | 2012-11-07 | 2014-07-23 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
JP6323017B2 (ja) | 2013-04-01 | 2018-05-16 | 株式会社村田製作所 | 積層型セラミック電子部品 |
KR102183424B1 (ko) | 2015-07-06 | 2020-11-26 | 삼성전기주식회사 | 적층 전자부품 및 적층 전자부품의 실장 기판 |
JP2017155255A (ja) * | 2016-02-29 | 2017-09-07 | 株式会社村田製作所 | 金属層の形成方法 |
JP6777066B2 (ja) * | 2017-12-27 | 2020-10-28 | Tdk株式会社 | 積層電子部品 |
KR20200114928A (ko) | 2019-03-27 | 2020-10-07 | 삼성전기주식회사 | 적층형 커패시터 |
JP2020161785A (ja) | 2019-03-27 | 2020-10-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層型キャパシタ |
WO2024075428A1 (ja) * | 2022-10-04 | 2024-04-11 | 株式会社村田製作所 | 積層セラミックコンデンサ |
WO2024075427A1 (ja) * | 2022-10-04 | 2024-04-11 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101248499A (zh) * | 2005-10-28 | 2008-08-20 | 株式会社村田制作所 | 层叠型电子部件及其制造方法 |
CN101276687A (zh) * | 2007-03-28 | 2008-10-01 | 株式会社村田制作所 | 层叠型电子器件及其制造方法 |
CN101346786A (zh) * | 2006-03-15 | 2009-01-14 | 株式会社村田制作所 | 叠层型电子元件及其制造方法 |
CN101465206A (zh) * | 2007-12-21 | 2009-06-24 | 株式会社村田制作所 | 层叠陶瓷电子部件及其制造方法 |
CN101527201A (zh) * | 2008-03-04 | 2009-09-09 | 株式会社村田制作所 | 层叠型电子部件及其制造方法 |
WO2010073456A1 (ja) * | 2008-12-25 | 2010-07-01 | 株式会社村田製作所 | セラミック体の製造方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63169014A (ja) | 1987-01-06 | 1988-07-13 | 松下電器産業株式会社 | チツプコンデンサ−の外部電極端子の形成方法 |
JPH01132072A (ja) * | 1987-11-18 | 1989-05-24 | Yazaki Corp | 端子、接点等の金メッキ部品 |
JPH05214550A (ja) * | 1992-02-04 | 1993-08-24 | Murata Mfg Co Ltd | 無電解Ni−Pメッキ電極膜 |
JP2970410B2 (ja) * | 1994-07-20 | 1999-11-02 | 日本鋼管株式会社 | 接着性、プレス成形性の良好な合金化溶融亜鉛めっき鋼板およびその製造方法 |
JP3265968B2 (ja) * | 1996-02-14 | 2002-03-18 | 住友金属工業株式会社 | ガラスセラミックス基板の電極及びその形成方法 |
JP3822714B2 (ja) | 1997-06-27 | 2006-09-20 | Tdk株式会社 | Cr複合電子部品およびその製造方法 |
JP2001196266A (ja) * | 2000-01-14 | 2001-07-19 | Matsushita Electric Ind Co Ltd | チップ状電子部品の製造方法 |
JP2002008938A (ja) * | 2000-06-23 | 2002-01-11 | Kyocera Corp | 積層型電子部品およびその製法 |
US7463474B2 (en) | 2002-04-15 | 2008-12-09 | Avx Corporation | System and method of plating ball grid array and isolation features for electronic components |
US7576968B2 (en) | 2002-04-15 | 2009-08-18 | Avx Corporation | Plated terminations and method of forming using electrolytic plating |
US6982863B2 (en) | 2002-04-15 | 2006-01-03 | Avx Corporation | Component formation via plating technology |
US7177137B2 (en) | 2002-04-15 | 2007-02-13 | Avx Corporation | Plated terminations |
TWI260657B (en) | 2002-04-15 | 2006-08-21 | Avx Corp | Plated terminations |
US7152291B2 (en) | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
US6960366B2 (en) | 2002-04-15 | 2005-11-01 | Avx Corporation | Plated terminations |
US7345868B2 (en) | 2002-10-07 | 2008-03-18 | Presidio Components, Inc. | Multilayer ceramic capacitor with terminal formed by electroless plating |
JP4362599B2 (ja) * | 2004-03-05 | 2009-11-11 | Dowaメタルテック株式会社 | 金属部材およびそれを用いた電気接点 |
KR100953276B1 (ko) | 2006-02-27 | 2010-04-16 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 전자부품 및 그 제조방법 |
JP2009194091A (ja) * | 2008-02-13 | 2009-08-27 | Seiko Instruments Inc | 電子部品、電子機器、及びベース部材製造方法 |
JP2009283598A (ja) * | 2008-05-21 | 2009-12-03 | Murata Mfg Co Ltd | 積層電子部品およびその製造方法 |
JP2010118499A (ja) * | 2008-11-13 | 2010-05-27 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
-
2010
- 2010-08-13 JP JP2010181202A patent/JP2012043841A/ja active Pending
-
2011
- 2011-08-04 KR KR1020110077641A patent/KR101313699B1/ko active IP Right Grant
- 2011-08-11 CN CN201110229582.7A patent/CN102376449B/zh active Active
- 2011-08-12 US US13/208,393 patent/US8587919B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101248499A (zh) * | 2005-10-28 | 2008-08-20 | 株式会社村田制作所 | 层叠型电子部件及其制造方法 |
CN101346786A (zh) * | 2006-03-15 | 2009-01-14 | 株式会社村田制作所 | 叠层型电子元件及其制造方法 |
CN101276687A (zh) * | 2007-03-28 | 2008-10-01 | 株式会社村田制作所 | 层叠型电子器件及其制造方法 |
CN101465206A (zh) * | 2007-12-21 | 2009-06-24 | 株式会社村田制作所 | 层叠陶瓷电子部件及其制造方法 |
CN101527201A (zh) * | 2008-03-04 | 2009-09-09 | 株式会社村田制作所 | 层叠型电子部件及其制造方法 |
WO2010073456A1 (ja) * | 2008-12-25 | 2010-07-01 | 株式会社村田製作所 | セラミック体の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102376449A (zh) | 2012-03-14 |
US8587919B2 (en) | 2013-11-19 |
JP2012043841A (ja) | 2012-03-01 |
KR101313699B1 (ko) | 2013-10-01 |
KR20120016005A (ko) | 2012-02-22 |
US20120039014A1 (en) | 2012-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102376449B (zh) | 层叠型陶瓷电子部件及其制造方法 | |
JP5289794B2 (ja) | 積層型電子部品およびその製造方法 | |
US8149566B2 (en) | Laminated electronic component and manufacturing method therefor | |
JP5459487B2 (ja) | 積層型電子部品およびその製造方法 | |
JP5397504B2 (ja) | 積層型電子部品およびその製造方法 | |
JP5056485B2 (ja) | 積層型電子部品およびその製造方法 | |
US8547683B2 (en) | Laminated ceramic electronic component with directly plated external terminal electrodes and manufacturing method therefor | |
US8982533B2 (en) | Monolithic electronic component and method for manufacturing monolithic electronic component | |
US8102640B2 (en) | Monolithic ceramic electronic component and method of manufacturing monolithic ceramic electronic component | |
US10903011B2 (en) | Multilayer electronic component and method of manufacturing the same | |
US8520361B2 (en) | Laminated electronic component | |
JP2023134756A (ja) | 超広帯域性能を有する積層セラミックコンデンサ | |
CN104103420A (zh) | 层叠型陶瓷电子元件 | |
US10991512B2 (en) | Capacitor component | |
JP2009267146A (ja) | 積層セラミック電子部品 | |
CN102376450B (zh) | 层叠型陶瓷电子部件及其制造方法 | |
JP2010034225A (ja) | 積層セラミック電子部品およびその製造方法 | |
JP4710204B2 (ja) | 電子部品の端面電極形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |