CN101346786A - 叠层型电子元件及其制造方法 - Google Patents

叠层型电子元件及其制造方法 Download PDF

Info

Publication number
CN101346786A
CN101346786A CNA2007800009555A CN200780000955A CN101346786A CN 101346786 A CN101346786 A CN 101346786A CN A2007800009555 A CNA2007800009555 A CN A2007800009555A CN 200780000955 A CN200780000955 A CN 200780000955A CN 101346786 A CN101346786 A CN 101346786A
Authority
CN
China
Prior art keywords
laminated body
internal electrode
hydrophobic treatment
treatment agent
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800009555A
Other languages
English (en)
Other versions
CN101346786B (zh
Inventor
元木章博
小川诚
国司多通夫
西川润
高野良比古
黑田茂之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101346786A publication Critical patent/CN101346786A/zh
Application granted granted Critical
Publication of CN101346786B publication Critical patent/CN101346786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

在叠层体的规定面上，在通过对多个内部电极各端部的露出处直接实施电镀而形成外部电极时，电镀液会浸入绝缘体层与内部电极之间的界面的间隙，这样得到的叠层型电子元件往往会导致构造缺陷，可靠性低下。本发明的方法是：在内部电极(3)的各端部露出的端面(6)上赋以疏水处理剂(15)，使其填充在绝缘体层(2)与内部电极(3)间的界面的间隙(14)中。其后，经过研磨，使内部电极(3)充分地从端面(6)上露出，并且除去多余的疏水处理剂，之后在端面(6)上直接形成电镀膜。

Description

叠层型电子元件及其制造方法
技术领域
本发明涉及叠层型电子元件及其制造方法。特别涉及外部电极是在叠层体的外表面上直接通过电镀形成的叠层型电子元件及其制造方法。
背景技术
如图4所示，以叠层陶瓷电容器为代表的叠层型电子元件101一般包括例如叠层体105，其包含：由例如陶瓷电介质组成的叠层的多个绝缘体层102、和沿绝缘体层102之间的界面形成的多个层状内部电极103和104。在叠层体105的一方及另一方端面106和107上，分别有多个内部电极103和多个内部电极104的各端部露出，分别将这些内部电极103的各端部和内部电极104的各端部相互电连接，外部电极108和109就会形成。
在形成外部电极108和109时，一般首先通过将含有金属成分和玻璃成分的金属膏涂布在叠层体105的端面106和107，然后烘烤，从而形成膏电极层110。然后在膏电极层110上形成以例如Ni为主要成分的第1镀层111，进而再在其上形成例如以Sn为主要成分的第2镀层112。也就是说，外部电极108和109分别是由膏电极层110、第1镀层111和第2镀层112的3层结构组成。
当用焊料在基板上安装叠层型电子元件101时，要求外部电极108和109要与焊料有良好的浸润性。同时要求，外部电极108能使处于相互电绝缘状态下的多个内部电极103相互电连接，且外部电极109能使处于相互电绝缘状态下的多个内部电极104相互电连接。对于确保焊料的浸润性，上述第2镀层112实现了这一功能；对于相互电连接内部电极103和104，膏电极层110实现了这一功能。第1镀层111在焊料焊接时起到防止熔食的作用。
然而，膏电极层110的厚度很大，有几十μm～几百μm。因此，为了将该叠层型电子元件101的尺寸控制在一定规格值，无奈需要减少用来确保静电电容的有效体积，以确保该膏电极层110的体积。另一方面，由于镀层111和112的厚度为几μm左右，所以如果仅用第1镀层111和第2镀层112就可以构成外部电极108和109的话，那用来确保静电电容的有效体积就会被更多地确保。
例如，特开2004-146401号公报(专利文献1)公开了以下方法：将导电膏涂布在叠层体端面的至少内部电极沿叠层方向的楞部，使其与内部电极引出部接触，通过烘烤或热固化该导电膏形成导电膜，然后再在叠层体端面上实施电解电镀，形成电解电镀膜，使其与上述楞部的导电膜相接。由此，可以减少外部电极端面上的厚度。
此外，特开昭63-169014号公报(专利文献2)还公开了以下方法：对叠层体内部电极露出的整个侧壁面，按照露在侧壁面上的内部电极短路的方式，通过无电解电镀析出导电金属膜，。
但是，专利文献1和2记载的外部电极的形成方法，有时会由于在内部电极露出的端部上直接电镀，导致沿内部电极与绝缘体层间的界面浸入叠层体中的电镀液，侵蚀构成绝缘体层的陶瓷和内部电极，造成构造缺陷。并且，由此产生叠层型电子元件耐湿负载特性恶化等可靠性欠佳的情况。
专利文献1：特开2004-146401号公报
专利文献2：特开昭63-169014号公报
发明内容
本发明就是鉴于上述问题点提出的，目的在于提供一种叠层型电子元件的制造方法，仅用电镀析出物实质形成叠层型电子元件的外部电极，就可以使有效体积率创优，不仅如此，还能够无构造缺陷，使可靠性创优。
本发明的另一目的在于，提供一种根据上述制造方法制造的叠层型电子元件。
本发明首先提出一种叠层型电子元件的制造方法，包括：准备叠层体的工序，其中该层叠体含有层叠的多个绝缘体层和沿绝缘体层间的界面形成的多个内部电极，且内部电极的各端部在规定面上露出；和按照使露出于叠层体的所述规定面上的多个所述内部电极的各端部相互电连接的方式，在叠层体的规定面上形成外部电极的工序。
为了解决上述的技术问题，本发明的叠层型电子元件的制造方法的特征在于，在形成外部电极的工序前，还包括：对叠层体的至少露出多个内部电极的端部的所述规定面赋以疏水处理剂的工序，形成外部端子电极的工序包括：在赋予了疏水处理剂的叠层体的、露出多个内部电极端部的所述规定面上，直接形成镀膜的工序。这里，为形成镀膜，可以使用电解电镀和无电解电镀的任何一种。
本发明的叠层型电子元件的制造方法，优选在赋以疏水处理剂的工序之后，在形成外部电极的工序之前，还包含：使用研磨剂，对叠层体的、露出内部电极端部的规定面进行研磨的工序。
本发明还要提出一种叠层型电子元件，它具有：叠层体，含层叠的多个绝缘体层和沿绝缘体层间界面形成的多个内部电极，内部电极各端部在规定面上露出；和外部电极，按照使露出于叠层体的规定面上的多个内部电极的各端部相互电连接的方式，形成在叠层体的上述规定面上。
本发明的叠层型电子元件的特征在于，外部电极的至少与内部电极直接连接的部分是由镀膜构成，且疏水处理剂被填充在绝缘体层与内部电极之间的界面的至少一部分上。
本发明的叠层型电子元件，优选在叠层体的、露出内部电极端部的规定面与镀膜之间实质上不存在疏水处理剂。
本发明，优选上述疏水处理剂是含有联结了有机官能团的Si的硅烷偶联剂，有机官能团的碳原子数总和在6以上。
根据本发明，首先，由于外部电极实质上仅由镀膜形成，所以可以得到有效体积率卓著的叠层型电子元件。进而，由于疏水处理剂的作用，所以可以得到无构造缺陷的可靠性超群的叠层型电子元件。
若在本发明中，在赋予疏水处理剂的工序之后，在形成外部电极的工序之前，再进一步实施用研磨剂对叠层体的、露出内部电极端部的规定面进行研磨的工序，则有利地除去在叠层体的、露出内部电极端部的规定面上附着的疏水处理剂，这样不会产生电镀不上的不利情况。另一方面，对于在绝缘体层与内部电极之间的界面的至少一部分填充的疏水处理剂，由于通过上述研磨也不会除去，所以防止镀液浸入的效果可以持续保持。
附图说明
图1是本发明一实施方式下的叠层型电子元件1的截面图。
图2是放大显示图1所示的叠层体5的内部电极3a和3b露出部分的截面图，表示赋以疏水处理剂前的状态。
图3是与图2相对应的图，表示赋以疏水处理剂且实施研磨后的状态。
图4是以往的叠层型电子元件101的截面图。
图中：
1…叠层型电子元件，2…绝缘体层，3、4…内部电极，5…叠层体，6、7…端面，8、9…外部电极，10…第1镀层，11…第2镀层，15…疏水处理剂
具体实施方式
对于本发明的叠层型电子元件的制造方法，前提是：在形成外部电极的过程中，直接在叠层体的露出内部电极端部的面上形成电镀膜，不形成膏电极、溅射电极、蒸镀电极等。此外，特征是：在形成电镀膜之前，在叠层体的至少露出内部电极端部的面上赋以疏水处理剂。图1表示这样得到的叠层型电子元件的一例。
如图1所示，叠层型电子元件1具备叠层体5，其含有被叠层的多个绝缘体层2、和沿绝缘体层2间的界面形成的多个层状内部电极3和4。当叠层型电子元件1构成叠层陶瓷电容器时，绝缘体层2由陶瓷电介质构成。在叠层体5的一方及另一方的端面6和7上，分别有多个内部电极3和多个内部电极4的各端部露出，将这些内部电极3的各端部和内部电极4的各端部分别电连接，就会形成外部电极8和9。
另外，在与本发明相关的制造方法中，形成外部电极8和9之前会实施赋以疏水处理剂的工序，图1并未图示疏水处理剂。
外部电极8和9分别由电镀膜实质构成，包括：首先在内部电极3和4露出的端面6和7上形成的第1镀层10，和在其上形成的第2镀层11。
对于构成最外层的第2镀层11而言，由于要求其对焊料具有良好的浸润性，所以优选Sn和Au等为其主要成分。此外，对于第1镀层10而言，由于要求其能使处于相互电绝缘状态下的多个内部电极103分别相互电连接，并且起到在焊接时防止熔食的作用，所以优选Ni等为其主要成分。
如图示的实施方式，外部电极8和9不一定为2层构造，既可为1层构造，也可为3层以上构造。可以列举以下构造：例如，按Cu镀层、Ni镀层、Sn镀层的顺序形成第1、第2、第3镀层的3层构造；和按Ni镀层、Cu镀层、Ni镀层、Sn镀层的顺序形成第1、第2、第3、第4镀层的4层构造等。
对于形成第1和第2镀层10和11的电镀方法，既可以是使用还原剂析出金属离子的无电解电镀法，也可以是进行通电处理的电解电镀法。另外，关于具体的电镀方法，后边将有阐述。
根据本发明的制造方法，如上所述，在形成外部电极8和9之前，进一步特定的是在形成第1镀层10之前，会实施赋以疏水处理剂的工序。在赋以疏水处理剂时，既可以将叠层体5浸渍在含有疏水处理剂的液体中，也可以将含有疏水处理剂的液体至少涂布或喷雾在叠层体5的露出内部电极3和4各端部的端面6和7上，其方法不特别限定。
图2和图3是图1所示的叠层体5的露出内部电极3的一方的端面6附近的放大图。图2和图3表示了形成外部电极8之前的状态。另外，关于另一方的端面7以及在其上露出的内部电极4，由于实质与图2和图3所示端面6及内部电极3的情况相同，所以省略图示与说明。
如图2所示，在叠层体5上，绝缘体层2与各内部电极3和4之间的界面上大多存在微小的间隙14。当向这种叠层体5赋以疏水处理剂时，如图3所示，间隙14中、与叠层体5表面相连的间隙14会被疏水处理剂15填充。当该疏水处理剂15通过干燥而固化时，就会起到防止电镀液和水分等浸入间隙14的作用。这样一来，叠层型电子元件1的构造欠缺就会被抑制，耐湿负载特性就会提高。
另外，对叠层体5赋予的疏水处理剂15不仅填充上述间隙14，而且还形成一种膜，披覆内部电极3和4分别露出的整个端面6和7，或者叠层体5的整个外表面。以此方式披覆整个面的疏水处理剂15在图3中未被图示。对于披覆整个面的疏水处理剂15的膜，由于厚度很薄，有几十～几百nm，所以即使存在也不会有大问题。但是，如果要使第1镀层10对叠层体5的密封状态更牢靠，优选除去至少端面6和7上的疏水处理剂15的膜。
作为除去方法，可以使用喷沙或滚筒研磨等用研磨剂研磨的一般方法。如图3所示，即便这样除膜，也不会除去填充于上述间隙14中的疏水处理剂15。因此，在实施上述研磨工序之后再形成第1镀层10的话，就可以得到密封程度优良的外部电极8和9，而不会因蚀刻液而侵蚀叠层体5的内部。
下面，就疏水处理剂进行说明。用于本发明的疏水处理剂，只要是防止电镀液和水分等浸入叠层体5的，其种类不作特别限定。可以列举：例如硅烷偶联剂等。
此外，硅烷偶联剂含有联结了有机官能团的Si，如果该有机官能团的碳原子数总和在6以上，疏水作用就会更大。该疏水作用越大，越有益于降低耐湿负载试验中的不良率。作为官能团，可以列举：例如烷基等。
下面，说明在赋以疏水处理剂15后的叠层体5上通过电解电镀或无电解电镀形成第1镀层10的工序。
电镀之前的叠层体5的状态是：在一方端面6上露出的多个内部电极3的相互之间，以及在另一方端面7上露出的多个内部电极4的相互之间是电绝缘的。为了形成第1镀层10，首先要使电镀液中的金属离子对内部电极3和4的各个露出部分析出。然后，进一步使该电镀析出物成长，形成如下状态：在相邻的内部电极3的各露出部以及相邻的内部电极4的各露出部上，使电镀析出物分别形成物理连接。将这种电镀工序在内部电极3和4分别露出的端面6和7的各自的整个面上推行，就会在内部电极3和4露出的端面6和7上，形成均匀致密的第1镀层10。
只要第1镀层10形成了，第2镀层11就很容易通过一般方法形成。这是因为，在要形成第2镀层11的阶段中，应该电镀的地方已经形成了具有导电性的连续的面。在形成第2镀层11时，可以使用电解电镀和无电解电镀的任何一种。
上述的电镀方法是利用了电镀析出物优良的成长力和展性。为使上述电镀析出物相互连接的状态容易形成，在使用电解电镀的情况下，绝缘体层2的厚度优选在10μm以下；在使用无电解电镀的情况下，绝缘体层2的厚度优选在50μm以下。
此外，优选电镀之前内部电极3和4引入端面6和7的长度在1μm以下。这是因为如果大于1μm，就很难向内部电极3和4的露出部分提供电子，也就很难形成电镀析出。要想缩短上述引入长度，可以对端面6和7实施喷沙或滚筒研磨等研磨，减小绝缘体层2。该研磨工序可以一并完成上述的用来除去赋以叠层体5表面的疏水处理剂15的研磨工序。
下面，分电解电镀法的情况和无电解电镀法的情况，对电镀方法的具体例进行说明。
电解电镀法的情况下，例如向具备供电端子的容器中，投入外部电极8和9形成之前的叠层体5和导电媒质，在使其浸渍在含有金属离子的电镀液的状态下，边旋转上述容器边通电。这时，如果设容器的旋转数为10r.p.m以上，电镀膜的成长力就会增强，从而形成均匀致密的第1镀层10。作为适于第1镀层10的金属，可以列举Ni和Cu。Cu是展性优良的材质，Ni通过添加适当的光泽剂，展性会有所提高。
无电解电镀的情况下，向注满电镀液的容器中投入介质和在外部电极8和9形成之前的叠层体5，该电镀液含有还原剂、以及具有在电化学上比该还原剂的氧化还原电位高的析出电位的金属离子，然后使容器旋转、摇动或振动，在容器中搅拌叠层体5。还原剂一旦被氧化，因其氧化作用产生的电子就会被提供给内部电极3和4。然后，液体中的金属离子接受其提供的电子，在内部电极3和4的露出部分析出电镀膜。持续这一过程，电镀膜就会成长，从而形成均匀致密的第1镀层10。
使用上述无电解电镀法的情况下，工序变得简单，无需通常在无电解电镀过程中所需的事先赋以Pd等催化剂的工序。此外，内部电极3和4即便是以廉价金属Ni、Cu等为主要成分，也可以形成均匀致密的第1镀层10。另外，如果媒质的至少表面是对还原剂具有催化剂活性的金属，那么第1镀层10的致密性会进一步提高。
形成外部电极8和9的电镀方法不限于上述方法。
至此，结合图示的实施方式，对本发明进行了说明。在本发明的范围之内，其他的各种变形例都是可能的。
例如，作为应用本发明的叠层型电子元件，叠层片式电容器具有代表性，此外，本发明还可以应用于叠层片式电感器、叠层片式热敏电阻等。
因此，对于叠层型电子元件具备的绝缘体层，只要具有电绝缘功能即可，材质无关紧要。也就是说，绝缘体层不一定是由陶瓷电介质构成，也可以由压电陶瓷、半导体陶瓷、磁性陶瓷、树脂等构成。
以下，对根据本发明实施的实验例进行说明。
[实验例1]
准备一种被镀物，它是长2.0mm、宽1.25mm、厚1.25mm用于叠层陶瓷电容器的叠层体，绝缘体层由钛酸钡系电介质材料构成，内部电极以Ni为主要成分，相邻的内部电极间的绝缘体层的厚度为1.9μm，内部电极的厚度平均为0.6μm。
另一方面，准备含有疏水处理剂的液体，如表1所示，为16种，用异丙醇(IPA)使各种硅烷偶联剂或钛偶联剂稀释成3重量％。
[表1]
  疏水处理剂记号  疏水处理剂的主要成分   碳原子数的总和
  A  硅烷偶联剂：(CH3O)3Si-(CH2)9CH3   10
  B  硅烷偶联剂：(C2H5O)3Si-(CH2)3NH2   3
  C  硅烷偶联剂：(CH3O)3Si-(CH2)3NH2   3
  D  硅烷偶联剂：(CH3O)3Si-CH3   1
  E  硅烷偶联剂：(C2H5O)3Si-CH3   1
  F  硅烷偶联剂：(CH3O)3Si-(CH2)5CH3   6
  G  硅烷偶联剂：(CH3O)3Si-CH2CH2C8F17   10
  H  硅烷偶联剂：(CH3O)3Si-(CH2)3NH-C6H5   9
  I  钛偶联剂：(CH3O)3Ti-(CH2)9CH3   10
  J  钛偶联剂：(C2H5O)3Ti-(CH2)3NH2   3
  K  钛偶联剂：(CH3O)3Ti-(CH2)3NH2   3
  L  钛偶联剂：(CH3O)3Ti-CH3   1
  M  钛偶联剂：(C2H5O)3Ti-CH3   1
  N  钛偶联剂：(CH3O)3Ti-(CH2)5CH3   6
  O  钛偶联剂：(CH3O)3Ti-CH2CH2C8F17   10
  P  钛偶联剂：(CH3O)3Ti-(CH2)3NH-C6H5   9
接着，将上述叠层体浸渍在上述16种含有疏水处理剂的各个液体中，在120℃下保持10分钟。另外，如以下说明的那样，采用赋予了表1所示的疏水处理剂A～P的叠层体，分别制作后面表2所示的试样1～16的叠层陶瓷电容器。此外，作为比较例，用未赋以疏水处理剂的叠层体，制作表2所示的试样17的叠层陶瓷电容器。
接下来，就试样1～16的叠层体做如下操作：在含疏水处理剂的液体中浸渍，之后从该液体中取出，干燥后用研磨剂对叠层体进行喷沙处理，调整内部电极对于内部电极露出的叠层体端面的引入长度，使其最长处为0.1μm。与此同时，除去在叠层体表面赋予的疏水处理剂。这时，通过透过型电子显微镜，确认了叠层体内的在绝缘体层和内部电极之间界面上填充的疏水处理剂未被除去。
另一方面，就试样17的叠层体做如下操作：仅实施使用研磨剂的喷沙处理，调整内部电极对于内部电极露出的叠层体端面的引入长度，使其最长处为0.1μm。
接下来，将500个上述叠层体投入容积为300cc的旋转槽中，而且，投入100cc的直径为0.4mm的Sn-Ag-Cu制媒质，将直径为7.5mm的披覆尼龙的铁球作为搅拌珠投入50cc。然后，将上述旋转槽浸渍在以下的Cu触击电镀液(strike plating bath)中，边旋转边开始通电，旋转数为10r.p.m，电流密度为0.11A/dm2。这样，在通电开始后的60分钟后，在内部电极露出的叠层体表面，就会形成厚度为0.5μm的Cu触击电镀层。
<Cu触击电镀液>
焦磷酸铜(II)：14g/L
焦磷酸：120g/L
草酸钾：10g/L
pH：8.5
温度：25℃
接下来，将投入了形成过上述Cu触击电镀层的叠层体的旋转槽，浸渍在pH调整为8.8浴温为25℃的焦磷酸系Cu镀液(MURATA公司产的Pyrodon)中，边旋转边开始通电，旋转数为10r.p.m，电流密度为0.3A/dm2。在通电开始后60分钟后，Cu触击电镀层上，就会形成厚度为4.0μm的Cu触击电镀层。
接下来，将投入了形成过上述Cu镀层的叠层体的旋转槽，浸渍在pH调整为4.2浴温为60℃的Ni电镀用的瓦特液(Watt bath)中，边旋转边开始通电，旋转数为10r.p.m，电流密度为0.2A/dm2。在通电开始后60分钟后，Cu触击电镀层上会形成厚度为3.0μm的Ni镀层。
接下来，将投入了形成过上述Ni镀层的叠层体的旋转槽，浸渍在pH调整为5.0浴温为33℃的Sn镀液(Dipsol公司产Sn-235)中，边旋转边开始通电，旋转数为10r.p.m，电流密度为0.1A/dm2。在通电开始后60分钟后，Ni触击电镀层上会形成厚度为4.0μm的Sn镀层。
这样，就可以直接对叠层体形成镀层，不形成膏电极层等，获得具有由电镀层构成的外部电极的、试样1～17的叠层陶瓷电容器。
接下来，分别针对试样1～17，通过超声波探伤，对100个叠层陶瓷电容器的构造缺陷进行评价。将发现构造缺陷的试样视为不良，进行统计，结果在表2的“构造缺陷发生数”一栏中表示。
此外，分别针对试样1～17，对100个叠层陶瓷电容器进行耐湿负载试验(温度为120℃、湿度为85％、气压为0.2MPa、施加电压为12.6V)。将2000小时过后绝缘电阻值为1MΩ以下的试样视为不良，其不良个数在表2的“耐湿负载试验不良数”一栏中表示。
[表2]
  试样号   疏水处理剂种类   构造缺陷发生数   耐湿负载试验不良数
  1   A   0/100   0/100
  2   B   0/100   1/100
  3   C   0/100   2/100
  4   D   0/100   5/100
  5   E   0/100   4/100
  6   F   0/100   0/100
  7   G   0/100   0/100
  8   H   0/100   0/100
  9   I   0/100   0/100
  10   J   0/100   6/100
  11   K   0/100   6/100
  12   L   0/100   7/100
  13   M   0/100   9/100
  14   N   0/100   2/100
  15   O   0/100   0/100
  16   P   0/100   1/100
  17   无   12/100   15/100
如表2所示，进行过疏水处理的试样1～16没有发生构造缺陷。此外，耐湿负载试验中的不良率也不到10％。
与其相对，没有进行疏水处理的试样17发生了几次构造缺陷，耐湿负载试验中的不良率达到10％以上。但是，由于本实验例中所采用的耐湿负载试验条件非常苛刻，所以，实际使用上，因用途各异，有时也没有问题。
[实验例2]
作为被镀物，准备与实验例1相同的用于叠层陶瓷电容器的叠层体。
另一方面，与实验例1的情况相同，准备表1所示的16种含疏水处理剂的液体，将上述叠层体分别浸渍在这些液体中，在120℃下保持10分钟。实验例2中，用赋以表1所示的疏水处理剂A～P的叠层体，分别制作后面表3所示的试样21～36的叠层陶瓷电容器。此外，作为比较例，用未赋以疏水处理剂的叠层体，制作表3所示的试样37的叠层陶瓷电容器。
接下来，与实验例1的情况相同，就试样21～35的叠层体做如下操作：在含疏水处理剂的液体中浸渍，之后从该液体中取出，干燥后用研磨剂对叠层体进行喷沙处理，调整内部电极对于内部电极露出的叠层体端面的引入长度，使其最长处为0.1μm。与此同时，除去赋以叠层体表面的疏水处理剂。这时，通过透过型电子显微镜，确认到叠层体内的在绝缘体层和内部电极之间界面上填充的疏水处理剂未被除去。
另一方面，就试样37的叠层体做如下操作：仅实施使用研磨剂的喷沙处理，调整内部电极对于内部电极露出的叠层体端面的引入长度，使其最长处为0.1μm。
接着，将5000个上述叠层体投入容积为300cc的旋转槽中，并且，将披覆了Cu的直径为1.0mm的导电媒质投入100cc。然后，将上述旋转槽浸渍在按以下条件设定的无电解Cu镀液中并使其旋转，旋转数为10r.p.m。电镀开始120分钟后，内部电极露出的叠层体表面，就会形成厚度为3.0μm的Cu镀层。
<无电解Cu镀液>
酒石酸钾钠四水合物：30g/L
硫酸铜五水合物：10g/L
聚乙二醇(分子量：1000～2000)：1g/L
NaOH：5g/L
甲醛：4g/L
温度：40℃
充气：0.5L/分
接着，将投入了形成过上述无电解Cu镀层的叠层体的旋转槽，用纯水洗涤，之后浸渍在pH调整为4.2浴温为60℃的镀Ni用瓦特液中，边旋转边开始通电，旋转数为10r.p.m，电流密度为0.2A/dm2。在通电开始后60分钟后，Cu镀层上会形成厚度为3.0μm的Ni镀层。
接着，将投入了形成过上述Ni镀层的叠层体的旋转槽，浸渍在pH调整为5.0浴温为33℃的Sn镀液(Dipsol公司产Sn-235)中，边旋转边开始通电，旋转数为10r.p.m，电流密度为0.1A/dm2。在通电开始后60分钟后，Ni镀层上会形成厚度为4.0μm的Sn镀层。
这样，就可以直接对叠层体形成镀层，不形成膏电极层等，获得具有由镀层组成的外部电极的、试样21～37的叠层陶瓷电容器。
接下来，使用与实验例1的情况相同的方法，实施构造缺陷评价以及耐湿负载试验。其结果在表3的“构造缺陷发生数”和“耐湿负载试验不良数”各栏中表示。
[表3]
  试样号   疏水处理剂种类   构造缺陷发生数   耐湿负载试验不良数
  21   A   0/100   0/100
  22   B   0/100   2/100
  23   C   0/100   4/100
  24   D   0/100   8/100
  25   E   0/100   8/100
  26   F   0/100   0/100
  27   G   0/100   0/100
  28   H   0/100   0/100
  29   I   0/100   1/100
  30   J   0/100   10/100
  31   K   0/100   9/100
  32   L   0/100   10/100
  33   M   0/100   12/100
  34   N   0/100   5/100
  35   O   0/100   1/100
  36   P   0/100   3/100
  37   无   16/100   30/100
如表3所示，进行过疏水处理的试样21～36没有发生构造缺陷。此外，耐湿负载试验中的不良率也不到15％。特别是表1所示的疏水处理剂A、F、G和H，用碳原子数为6以上的硅烷偶联剂作疏水处理剂的试样21、26、27和28，其不良率不到1％。
与其相对，没有进行疏水处理的试样37发生了几次构造缺陷，耐湿负载试验中的不良率达到15％以上。但是，由于本实验例中所采用的耐湿负载试验条件非常苛刻，所以，实际使用上，因用途各异，有时也没有问题。

Claims (6)

1.一种叠层型电子元件的制造方法，包括：
准备叠层体的工序，其中该层叠体含有层叠的多个绝缘体层和沿所述绝缘体层间的界面形成的多个内部电极，且所述内部电极的各端部在规定面上露出；和
按照使露出于所述叠层体的所述规定面上的多个所述内部电极的各端部相互电连接的方式，在所述叠层体的所述规定面上形成外部电极的工序，
在形成所述外部电极的工序前，还包括对所述叠层体的至少露出所述内部电极的端部的所述规定面赋以疏水处理剂的工序，
形成所述外部端子电极的工序包括：在赋予了所述疏水处理剂的所述叠层体的、露出所述内部电极的端部的所述规定面上，直接形成镀膜的工序。
2.根据权利要求1所述的叠层型电子元件的制造方法，其特征在于，
所述疏水处理剂是含有联结了有机官能团的Si的硅烷偶联剂，有机官能团的碳原子数总和在6以上。
3.根据权利要求1或2所述的叠层型电子元件的制造方法，其特征在于，
在赋予所述疏水处理剂的工序之后，在形成所述外部电极的工序之前，还包含：使用研磨剂，对所述叠层体的、露出所述内部电极的端部的所述规定面进行研磨的工序。
4.一种叠层型电子元件，包含：
叠层体，其含有层叠的多个绝缘体层和沿所述绝缘体层间的界面形成的多个内部电极，且所述内部电极的各端部在规定面上露出；和
外部电极，其按照使露出于所述叠层体的所述规定面上的多个所述内部电极的各端部相互电连接的方式，形成在所述叠层体的所述规定面上，
所述外部电极的至少与所述内部电极直接连接的部分是由镀膜构成，且疏水处理剂被填充在所述绝缘体层与所述内部电极之间的界面的至少一部分上。
5.根据权利要求4所述的叠层型电子元件，其特征在于，
在所述叠层体的、露出所述内部电极的端部的所述规定面与所述镀膜之间实质上不存在所述疏水处理剂。
6.根据权利要求4或5所述的叠层型电子元件，其特征在于，
所述疏水处理剂是含有联结了有机官能团的Si的硅烷偶联剂，有机官能团的碳原子数总和在6以上。
CN2007800009555A 2006-03-15 2007-02-14 叠层型电子元件及其制造方法 Active CN101346786B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006070672 2006-03-15
JP070672/2006 2006-03-15
PCT/JP2007/052563 WO2007119281A1 (ja) 2006-03-15 2007-02-14 積層型電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
CN101346786A true CN101346786A (zh) 2009-01-14
CN101346786B CN101346786B (zh) 2011-07-27

Family

ID=38609102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800009555A Active CN101346786B (zh) 2006-03-15 2007-02-14 叠层型电子元件及其制造方法

Country Status (5)

Country Link
US (1) US7719819B2 (zh)
JP (1) JP5188390B2 (zh)
KR (1) KR100975757B1 (zh)
CN (1) CN101346786B (zh)
WO (1) WO2007119281A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376450A (zh) * 2010-08-13 2012-03-14 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
CN102376449A (zh) * 2010-08-13 2012-03-14 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
CN103077825A (zh) * 2010-05-19 2013-05-01 株式会社村田制作所 陶瓷电子元件
CN107993843A (zh) * 2016-10-26 2018-05-04 太阳诱电株式会社 层叠陶瓷电容器
CN112447401A (zh) * 2019-08-28 2021-03-05 三星电机株式会社 多层电子组件

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
JP4548471B2 (ja) * 2007-10-18 2010-09-22 株式会社村田製作所 コンデンサアレイおよびその製造方法
US8194391B2 (en) * 2007-12-21 2012-06-05 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP5217609B2 (ja) * 2008-05-12 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2009283598A (ja) * 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JP2009283597A (ja) * 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JP2010021524A (ja) * 2008-06-11 2010-01-28 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP5115349B2 (ja) * 2008-06-13 2013-01-09 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5217677B2 (ja) * 2008-06-20 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5282634B2 (ja) * 2008-06-25 2013-09-04 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5217692B2 (ja) * 2008-07-02 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP5439944B2 (ja) 2009-05-18 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP5439954B2 (ja) 2009-06-01 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP2011014564A (ja) * 2009-06-30 2011-01-20 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP5459487B2 (ja) * 2010-02-05 2014-04-02 株式会社村田製作所 積層型電子部品およびその製造方法
KR101548773B1 (ko) * 2011-08-22 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조
KR101499721B1 (ko) * 2013-08-09 2015-03-06 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US10204737B2 (en) 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
KR102097333B1 (ko) * 2014-08-05 2020-04-06 삼성전기주식회사 적층 세라믹 커패시터
JP2017059604A (ja) * 2015-09-15 2017-03-23 株式会社村田製作所 電子部品の製造方法
JP2018049882A (ja) * 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品
JP2020061391A (ja) * 2016-12-27 2020-04-16 株式会社村田製作所 電子部品への被覆素材の選択的被覆方法および電子部品の製造方法
KR102463330B1 (ko) * 2017-10-17 2022-11-04 삼성전기주식회사 코일 전자 부품
JP6984527B2 (ja) * 2018-03-30 2021-12-22 株式会社村田製作所 積層セラミックコンデンサ
DE102020100154A1 (de) 2019-01-21 2020-07-23 Taiyo Yuden Co., Ltd. Keramische elektronische vorrichtung und herstellungsverfahren für diese
KR102276514B1 (ko) 2019-08-28 2021-07-14 삼성전기주식회사 적층형 전자 부품
KR20220074262A (ko) 2020-11-27 2022-06-03 삼성전기주식회사 적층형 커패시터
KR20220087860A (ko) * 2020-12-18 2022-06-27 삼성전기주식회사 적층형 전자 부품 및 그 제조방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770373B2 (ja) * 1986-05-09 1995-07-31 松下電器産業株式会社 積層型チツプバリスタの製造方法
JPS63169014A (ja) * 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
JPS6461904A (en) * 1987-09-01 1989-03-08 Daiken Kagaku Kogyo Kk Manufacture of laminated ceramic capacitor
JPH0329307A (ja) * 1989-06-26 1991-02-07 Matsushita Electric Ind Co Ltd 積層セラミックチップコンデンサーの製造方法
JPH03178110A (ja) * 1989-12-06 1991-08-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JP2712988B2 (ja) * 1992-01-20 1998-02-16 株式会社村田製作所 電子部品製造用治具及び電子部品の製造方法
JP2641010B2 (ja) * 1992-09-14 1997-08-13 ティーディーケイ株式会社 チップ状電子部品
JP2700978B2 (ja) * 1992-09-14 1998-01-21 ティーディーケイ株式会社 電子部品及びその製造方法
JPH09205005A (ja) * 1996-01-24 1997-08-05 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JPH10116706A (ja) 1996-10-11 1998-05-06 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JP3304798B2 (ja) * 1997-01-28 2002-07-22 松下電器産業株式会社 電子部品およびその製造方法
JP4167360B2 (ja) * 1999-09-30 2008-10-15 京セラ株式会社 チップ型電子部品
JP2001110604A (ja) * 1999-10-06 2001-04-20 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
US6876537B2 (en) * 1999-10-07 2005-04-05 Matsushita Electric Industrial Co., Ltd. Ceramic electronic component and method for manufacturing the same
JP2002033237A (ja) * 2000-07-14 2002-01-31 Matsushita Electric Ind Co Ltd セラミック電子部品およびその製造方法
CN1238873C (zh) * 2001-03-26 2006-01-25 株式会社村田制作所 陶瓷电子元件及其制造方法
JP3444291B2 (ja) * 2001-03-26 2003-09-08 株式会社村田製作所 セラミック電子部品およびその製造方法
JP2002299154A (ja) * 2001-04-03 2002-10-11 Hec Japan Technology Kk 電子部品の製造方法
DE10147898A1 (de) * 2001-09-28 2003-04-30 Epcos Ag Elektrochemisches Bauelement mit mehreren Kontaktflächen
JP4637440B2 (ja) * 2002-03-18 2011-02-23 太陽誘電株式会社 セラミック素子の製造方法
JP4134675B2 (ja) 2002-10-21 2008-08-20 株式会社村田製作所 積層電子部品及びその製造方法
US7206187B2 (en) * 2004-08-23 2007-04-17 Kyocera Corporation Ceramic electronic component and its manufacturing method
US7329976B2 (en) * 2005-04-27 2008-02-12 Kyocera Corporation Laminated electronic component

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077825A (zh) * 2010-05-19 2013-05-01 株式会社村田制作所 陶瓷电子元件
CN102376450A (zh) * 2010-08-13 2012-03-14 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
CN102376449A (zh) * 2010-08-13 2012-03-14 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
CN102376449B (zh) * 2010-08-13 2014-09-17 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
CN102376450B (zh) * 2010-08-13 2015-08-26 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
CN107993843A (zh) * 2016-10-26 2018-05-04 太阳诱电株式会社 层叠陶瓷电容器
CN107993843B (zh) * 2016-10-26 2021-06-15 太阳诱电株式会社 层叠陶瓷电容器
CN112447401A (zh) * 2019-08-28 2021-03-05 三星电机株式会社 多层电子组件
CN112447401B (zh) * 2019-08-28 2023-05-05 三星电机株式会社 多层电子组件
US11817271B2 (en) 2019-08-28 2023-11-14 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component including a silicon organic compound layer arranged between layers of an external electrode

Also Published As

Publication number Publication date
JPWO2007119281A1 (ja) 2009-08-27
KR20080037085A (ko) 2008-04-29
US20080151470A1 (en) 2008-06-26
JP5188390B2 (ja) 2013-04-24
WO2007119281A1 (ja) 2007-10-25
US7719819B2 (en) 2010-05-18
KR100975757B1 (ko) 2010-08-12
CN101346786B (zh) 2011-07-27

Similar Documents

Publication Publication Date Title
CN101346786B (zh) 叠层型电子元件及其制造方法
US8149566B2 (en) Laminated electronic component and manufacturing method therefor
CN102194571B (zh) 层叠型电子部件及其制造方法
CN102693836B (zh) 层叠陶瓷电子部件及其制造方法
KR100944099B1 (ko) 적층형 전자부품 및 그 제조방법
KR100979066B1 (ko) 적층형 전자부품 및 그 제조방법
US8631549B2 (en) Method for manufacturing multilayer electronic component
US7589951B2 (en) Laminated electronic component and method for manufacturing the same
US8240016B2 (en) Method for manufacturing multilayer electronic component
CN101572185B (zh) 陶瓷电子器件和陶瓷电子器件的制造方法
US8102640B2 (en) Monolithic ceramic electronic component and method of manufacturing monolithic ceramic electronic component
US8982533B2 (en) Monolithic electronic component and method for manufacturing monolithic electronic component
US8520361B2 (en) Laminated electronic component
JP2010093112A (ja) 積層型電子部品およびその製造方法
JPS6014416A (ja) 電子部品の製造方法
JPH05267001A (ja) チップ状電子部品
JP2014078751A (ja) 積層型電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant