JP2011014564A - 積層型セラミック電子部品およびその製造方法 - Google Patents

積層型セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP2011014564A
JP2011014564A JP2009154636A JP2009154636A JP2011014564A JP 2011014564 A JP2011014564 A JP 2011014564A JP 2009154636 A JP2009154636 A JP 2009154636A JP 2009154636 A JP2009154636 A JP 2009154636A JP 2011014564 A JP2011014564 A JP 2011014564A
Authority
JP
Japan
Prior art keywords
plating
component
plating layer
temperature
external terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009154636A
Other languages
English (en)
Inventor
Masato Sarukui
真人 猿喰
Makoto Ogawa
誠 小川
Toshiyuki Iwanaga
俊之 岩永
Seiichi Matsumoto
誠一 松本
Akihiro Motoki
章博 元木
Shunsuke Takeuchi
俊介 竹内
Seiichi Nishihara
誠一 西原
Kenichi Kawasaki
健一 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009154636A priority Critical patent/JP2011014564A/ja
Priority to US12/821,305 priority patent/US8547683B2/en
Priority to CN201010222682.2A priority patent/CN101937773B/zh
Publication of JP2011014564A publication Critical patent/JP2011014564A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】ニッケルを主成分とする複数の内部電極の各端部が露出した部品本体の端面に銅めっきを施すことによって、外部端子電極のためのめっき層を形成した後、外部端子電極の密着強度および耐湿性を向上させるため、800℃以上の温度で熱処理を施すと、めっき層側にボイドが生じることがある。
【解決手段】めっき層10,11が形成された部品本体2を800℃以上の温度で熱処理する工程において、1000℃以上のトップ温度でキープする工程だけでなく、トップ温度でキープする工程の前に、トップ温度より低い600〜900℃の温度で少なくとも1回キープする工程を実施する。これによって、めっき層10,11の主成分である拡散速度の比較的高い銅を、ニッケルを主成分とする内部電極3,4側に予め拡散させておき、ボイド発生の原因となるトップ温度での銅とニッケルとの拡散速度の差を減じておく。
【選択図】図1

Description

この発明は、積層型セラミック電子部品およびその製造方法に関するもので、特に、外部端子電極が複数の内部電極と電気的に接続されるようにして直接めっきにより形成された積層型セラミック電子部品およびその製造方法に関するものである。
図4に示すように、積層セラミックコンデンサに代表される積層型セラミック電子部品101は、一般に、たとえば誘電体セラミックからなる積層された複数のセラミック層102と、セラミック層102間の界面に沿って形成された複数の層状の内部電極103および104とを含む、積層構造の部品本体105を備えている。部品本体105の一方および他方端面106および107には、それぞれ、複数の内部電極103および複数の内部電極104の各端部が露出していて、これら内部電極103の各端部および内部電極104の各端部を、それぞれ、互いに電気的に接続するように、外部端子電極108および109が形成されている。
外部端子電極108および109の形成にあたっては、一般に、金属成分とガラス成分とを含む金属ペーストを部品本体105の端面106および107上に塗布し、次いで焼き付けることにより、ペースト電極層110がまず形成される。次に、ペースト電極層110上に、たとえばニッケルを主成分とする第1のめっき層111が形成され、さらにその上に、たとえば錫または金を主成分とする第2のめっき層112が形成される。すなわち、外部端子電極108および109の各々は、ペースト電極層110、第1のめっき層111および第2のめっき層112の3層構造より構成される。
外部端子電極108および109に対しては、積層型セラミック電子部品101がはんだを用いて基板に実装される際に、はんだとのぬれ性が良好であることが求められる。同時に、外部端子電極108に対しては、互いに電気的に絶縁された状態にある複数の内部電極103を互いに電気的に接続し、かつ、外部端子電極109に対しては、互いに電気的に絶縁された状態にある複数の内部電極104を互いに電気的に接続する役割が求められる。はんだぬれ性の確保の役割は、上述した第2のめっき層112が果たしており、内部電極103および104相互の電気的接続の役割は、ペースト電極層110が果たしている。第1のめっき層111は、はんだ接合時のはんだ喰われを防止する役割を果たしている。
しかし、ペースト電極層110は、その厚みが数十μm〜数百μmと大きい。したがって、この積層型セラミック電子部品101の寸法を一定の規格値に収めるためには、このペースト電極層110の体積を確保する必要が生じる分、不所望にも、静電容量確保のための実効体積を減少させる必要が生じる。一方、めっき層111および112はその厚みが数μm程度であるため、仮に第1のめっき層111および第2のめっき層112のみで外部端子電極108および109を構成できれば、静電容量確保のための実効体積をより多く確保することができる。
たとえば、特開昭63−169014号公報(特許文献1)には、部品本体の、内部電極が露出した側壁面の全面に対し、側壁面に露出した内部電極が短絡されるように、無電解めっきによって導電性金属膜を析出させる方法が開示されている。
しかしながら、特許文献1に記載されている外部端子電極の形成方法では、焼付けにより形成されるペースト電極層がないため、内部電極とセラミック層との間の界面に沿ってめっき液や他の水分が部品本体中に浸入しやすいという問題がある。したがって、内部電極の露出した端部に直接めっきを行なうと、内部電極とセラミック層との間の界面に沿ってめっき液が部品本体中に浸入し、このめっき液が、セラミック層を構成するセラミックや内部電極を浸食し、構造欠陥を引き起こすことがある。また、これにより、積層型セラミック電子部品の耐湿負荷特性が劣化するなどの信頼性低下が生じるという不具合がある。
特に、錫または金めっきを施そうとする場合、錫または金めっき液は、一般的に浸食性の強い錯化剤が含まれているため、上述の問題がより引き起こされやすい。
上記の問題を解決し得る技術として、国際公開第2008/059666号パンフレット(特許文献2)には、外部端子電極となるめっき層を部品本体の端面上に直接形成した後、熱処理を行なうことによって、内部電極とめっき層との境界部分に相互拡散層を形成することが開示されている。相互拡散層においては、金属の体積膨張が起こるため、セラミック層と内部電極および外部端子電極の各々との界面に存在し得る隙間を有利に埋めることができる。
また、上述した特許文献2に記載の技術を適用すると、部品本体において、内部電極を介在させて積層されるセラミック層を構成するセラミックとめっき層との界面での固着力の向上も期待される。そして、この固着力向上を求める場合には、めっき層を構成する金属の共晶温度である1000℃以上の温度で熱処理することが望ましい。
しかし、上記のような1000℃以上の温度での熱処理に際して、そのトップ温度に達するまで直線的に昇温すると、めっき層を構成する金属と内部電極を構成する金属との拡散速度差に起因したボイドが発生することがある。特に、拡散速度のより高い金属の側にボイドが生じる。たとえば、ニッケルを主成分とする内部電極と銅を主成分とするめっき層との組み合わせの場合、銅めっき層側にボイドが生じる。
このようなボイドの発生は、外部端子電極と内部電極との密着強度を低下させるばかりでなく、積層型セラミック電子部品の耐湿負荷特性などの信頼性を低下させる。
特開昭63−169014号公報 国際公開第2008/059666号パンフレット
この発明の目的は、上記のような問題点を解決し得る積層型セラミック電子部品の製造方法を提供しようとすることである。
この発明の他の目的は、上述した製造方法によって製造される積層型セラミック電子部品を提供しようとすることである。
この発明は、ニッケルを主成分とする複数の内部電極が内部に形成され、かつ内部電極の各一部が露出している、積層構造の部品本体を用意する工程と、内部電極と電気的に接続される外部端子電極を部品本体の外表面上に形成する工程と
を備え、外部端子電極形成工程は、部品本体における内部電極の露出面上に、銅を主成分とするめっき層を形成する工程を備え、さらに、めっき層が形成された部品本体を800℃以上の温度で熱処理する工程を備える、積層型セラミック電子部品の製造方法にまず向けられるものであって、上述した技術的課題を解決するため、上記熱処理する工程は、1000℃以上のトップ温度でキープする工程と、トップ温度でキープする工程の前に、トップ温度より低い600〜900℃の温度で少なくとも1回キープする工程とを備えることを特徴としている。
この発明は、また、ニッケルを主成分とする複数の内部電極が内部に形成され、かつ内部電極の各一部が露出している、積層構造の部品本体と、内部電極と電気的に接続され、かつ部品本体の外表面上に形成される、外部端子電極とを備え、外部端子電極は、部品本体における内部電極の露出面上に形成されかつ銅を主成分とするめっき層を備える、積層型セラミック電子部品にも向けられる。この発明に係る積層型セラミック電子部品は、上記めっき層の断面上の単位面積あたりにボイドが占める割合であるボイド率が1%未満であることを特徴としている。
この発明によれば、めっき層が形成された部品本体を熱処理する工程において、トップ温度でキープする工程の前に、トップ温度より低い温度で少なくとも1回キープする工程が実施されるので、以下の理由により、めっき層と内部電極との界面付近でのボイドを抑制でき、めっき層を含む外部端子電極と内部電極との間の密着強度および耐湿性を向上させることができる。
ボイドの発生は異種金属間の拡散速度差によって生じると考えられる。そのため、この発明のように、トップ温度より低めの温度で前段キープ工程を入れることにより、めっき層にある拡散速度の比較的高い銅を内部電極側に予め拡散させておくことができる。これにより、トップ温度でのキープ工程において、拡散が一気に進むことがなくなる。
また、この発明では、内部電極の主成分が比較的安価なニッケルであり、めっき層の主成分が、めっき処理時につきまわり性の良好な銅である。このようなニッケルと銅との組み合わせの場合、銅の拡散速度がより高いので、めっき層側にボイドが生じ得る。この発明によれば、めっき層側に生じ得るボイドを低減することができる。
また、この発明によれば、熱処理において、トップ温度を1000℃以上とし、トップ温度でキープする前に、トップ温度より低い温度でキープする工程で採用される温度を600〜900℃としているので、内部電極の主成分であるニッケルとめっき層の主成分である銅との組み合わせの下、前述した効果が最大限に発揮される。
この発明の一実施形態による製造方法によって製造された積層型セラミック電子部品を示す断面図である。 図1に示した積層型セラミック電子部品の製造過程の途中であって、外部端子電極を形成するため、第1のめっき層を部品本体上に形成し、次いで、熱処理を施した後の部品本体の一部を示す拡大断面図である。 実験例において作製した試料の断面を金属顕微鏡で撮影した写真を示す図である。 従来の積層型セラミック電子部品の断面図である。
図1および図2を参照して、この発明の一実施形態による積層型セラミック電子部品1およびその製造方法について説明する。
積層型セラミック電子部品1は、積層構造の部品本体2を備えている。部品本体2は、その内部に複数の内部電極3および4を形成している。より詳細には、部品本体2は、積層された複数のセラミック層5と、セラミック層5間の界面に沿って形成された複数の層状の内部電極3および4とを備えている。内部電極3および4は、ニッケルを主成分としている。
積層型セラミック電子部品1が積層セラミックコンデンサを構成するとき、セラミック層5は、誘電体セラミックから構成される。なお、積層型セラミック電子部品1は、その他、インダクタ、サーミスタ、圧電部品などを構成するものであってもよい。したがって、積層型セラミック電子部品1の機能に応じて、セラミック層5は、誘電体セラミックの他、磁性体セラミック、半導体セラミック、圧電体セラミックなどから構成されてもよい。
部品本体2の一方および他方端面6および7には、それぞれ、複数の内部電極3および複数の内部電極4の各端部が露出していて、これら内部電極3の各端部および内部電極4の各端部を、それぞれ、互いに電気的に接続するように、外部端子電極8および9が形成されている。
なお、図示した積層型セラミック電子部品1は、2個の外部端子電極8および9を備える2端子型のものであるが、この発明は多端子型の積層型セラミック電子部品にも適用することができる。
外部端子電極8および9の各々は、部品本体2における内部電極3および4の露出面、すなわち端面6および7上に直接めっきにより形成された第1のめっき層10および11と、その上に形成される第2のめっき層12および13とをそれぞれ備えている。
第1のめっき層10および11は、それぞれ、複数の内部電極3および4を互いに電気的に接続するためのものであり、銅を主成分としている。他方、第2のめっき層12および13は、積層型セラミック電子部品1の実装性を向上させ、または付与するためのものであり、それぞれ、たとえばニッケルを主成分とするめっき層からなるはんだバリア層14および15と、はんだぬれ性を付与するためにはんだバリア層14および15上に形成される、たとえば錫または金を主成分とするめっき層からなるはんだぬれ性付与層16および17とを備えている。なお、上述した錫を主成分とするめっきは、たとえばSn−Pbはんだめっきをも含む。また、ニッケルを主成分とするめっきは、無電解めっきによるNi−Pめっきをも含む。
上述したように、第1のめっき層10および11は、めっき処理時のつきまわり性が良好な銅を主成分としているので、めっき処理の能率化を図れ、かつ外部端子電極8および9の固着力を高めることができる。
第1のめっき層10および11ならびに第2のめっき層12および13を形成するためのめっき方法は、還元剤を用いて金属イオンを析出させる無電解めっき法であっても、あるいは、通電処理を行なう電解めっき法であってもよい。
次に、図1に示した積層型セラミック電子部品1の製造方法、特に、外部端子電極8および9の形成方法について説明する。
まず、周知の方法により、部品本体2が作製される。次に、外部端子電極8および9が、内部電極3および4と電気的に接続されるように、部品本体2の端面6および7上に形成される。
この外部端子電極8および9の形成にあたっては、まず、部品本体2の端面6および7上に、第1のめっき層10および11が形成される。めっき前の部品本体2においては、一方の端面6に露出している複数の内部電極3相互、ならびに他方の端面7に露出している複数の内部電極4相互が、電気的に絶縁された状態になっている。第1のめっき層10および11を形成するため、まず、内部電極3および4の各々の露出部分に対し、めっき液中の金属イオンを析出させる。そして、このめっき析出物をさらに成長させ、隣り合う内部電極3の各露出部および隣り合う内部電極4の各露出部のそれぞれにおけるめっき析出物を物理的に接続した状態とする。このようにして、均質で緻密な第1のめっき層10および11が形成される。
この実施形態では、積層型セラミック電子部品1の部品本体2は、上述した1対の端面6および7に加えて、互いに対向する1対の主面19および20、ならびに互いに対向する1対の側面(図1では図示されない。)を有する、実質的に直方体形状をなしている。そして、上述した第1のめっき層10および11は、それぞれ、1対の端面6および7上に形成されるとともに、その端縁が端面6および7に隣接する1対の主面19および20上ならびに1対の側面上に位置するように形成される。
上述したように、その端縁が1対の主面19および20上ならびに1対の側面上にまで達するように、第1のめっき層10および11を能率的に形成することを可能にするため、図示しないが、部品本体2の主面19および20の端面6および7に隣接する端部上ならびに/または部品本体2の外層部に、ダミー導体が形成されてもよい。このようなダミー導体は、電気的特性の発現に実質的に寄与するものではないが、第1のめっき層10および11の形成のための金属イオンの析出をもたらし、かつめっき成長を促進するように作用する。
上述しためっき工程の前に、端面6および7での内部電極3および4の露出を十分なものとするため、部品本体2の端面6および7に研磨処理を施しておくことが好ましい。この場合、内部電極3および4の各露出端が、端面6および7から突出する程度にまで研磨処理を施せば、各露出端が面方向に広がるため、めっき成長に要するエネルギーを低減することができる。
次に、上記のように第1のめっき層10および11が形成された部品本体2が熱処理される。熱処理温度としては、800℃以上の温度が採用される。この熱処理後の状態が図2に示されている。図2では、内部電極3と第1のめっき層10とが図示されている。図2では図示されない内部電極4および第1のめっき層11側の構成は、図2に示した内部電極3および第1のめっき層10側の構成と実質的に同様であるので、その説明を省略する。
図2を参照して、内部電極3と第1のめっき層10との間で相互拡散層25が形成される。この相互拡散層25は、内部電極3と第1のめっき層10との境界から2μm以上の長さLの領域に存在していることが好ましい。言い換えると、上記長さLが2μm以上となるような条件で熱処理を施すことが好ましい。相互拡散層25においては、金属の体積膨張が起こるため、セラミック層5と内部電極3および第1のめっき層10の各々との界面に存在し得る隙間を有利に埋めることができ、その結果、部品本体2の内部への水分の浸入を防止する効果が奏される。
また、上述した熱処理が、第1のめっき層10を構成する金属の共晶温度である1000℃以上の温度で実施されると、部品本体2において、内部電極3を介在させて積層されるセラミック層5を構成するセラミックと第1のめっき層10との界面での固着力を向上させることもできる。このことから、熱処理にあたっては、1000℃以上のトップ温度でキープする工程が実施される。
しかし、単に、1000℃以上のトップ温度でキープする工程が実施されるだけでは、内部電極3の主成分であるニッケルと第1のめっき層10の主成分である銅との間での拡散速度の差によって、第1のめっき層10側にボイドが発生しやすい。そこで、このようなボイドの発生を抑制するため、1000℃以上のトップ温度でキープする工程の前に、トップ温度より低い600〜900℃の温度でキープする工程が実施される。
このような熱処理条件を採用することにより、比較的低温側において、第1のめっき層10の主成分である拡散速度の比較的高い銅を、ニッケルを主成分とする内部電極3側に予め拡散させ、内部電極3中の銅濃度を高めておくことができ、よって、比較的高温側での銅の拡散速度とニッケルの拡散速度との差を低減することができる。その結果、上述したようなニッケルと銅との間での拡散速度の差によってもたらされるボイドの発生を抑制できる。後述する実験例からわかるように、第1のめっき層10の断面上での単位面積あたりに占めるボイドの割合であるボイド率を1%未満とすることができる。このようなことから、第1のめっき層10を含む外部端子電極8と内部電極3との間の密着強度および耐湿性を向上させることができる。
次に、第2のめっき層12および13が形成される。第2のめっき層12および13は、第1のめっき層10および11が形成された後であるので、通常の方法にて容易に形成されることができる。なぜなら、第2のめっき層12および13を形成しようとする段階では、めっきすべき場所が導電性を有する連続的な面となっているためである。
この実施形態では、第2のめっき層12および13を形成するため、たとえばニッケルからなるはんだバリア層14および15の形成工程、および、たとえば錫または金からなるはんだぬれ性付与層16および17の形成工程が順次実施される。
なお、前述した熱処理工程は、第2のめっき層12および13が形成された後に実施されてもよい。また、熱処理工程において、トップ温度より低い600〜900℃の温度でキープする工程は、互いに異なる温度で複数回実施されてもよい。
以下、この発明の範囲を決定するため、またはこの発明による効果を確認するために実施した実験例について説明する。
試料となる積層型セラミック電子部品の部品本体として、長さ1.9mm、幅1.05mmおよび高さ1.05mmの積層セラミックコンデンサ用部品本体であって、セラミック層がチタン酸バリウム系誘電体セラミックからなり、内部電極がNiを主成分とするものを用意した。この部品本体において、セラミック層の積層数は416層であり、セラミック層の各厚みは1.9μmであった。
次に、上記部品本体100個を、容積300ミリリットルの水平回転バレル中に投入し、それに加えて、直径0.7mmのメディアを70ミリリットル投入した。そして、回転バレルを、pHを8.7に調整した浴温40℃のCuめっき浴に浸漬させ、バレル周速2.6m/分にて回転させながら、電流密度0.5A/dmにて通電して、内部電極の露出する部品本体の端面に、直接、膜厚約5μmのCuめっき層を形成した。なお、上記Cuめっき浴は、銅濃度5g/リットルのピロリン酸銅三水和物、180g/リットルのピロリン酸カリウム、および10g/リットルの蓚酸カリウムを含むものであった。
次に、上述のようにCuめっき層が形成された部品本体を、表1に示すような条件にて、途中キープ工程およびトップ温度キープ工程を実施した。なお、昇温過程での昇温速度は100℃/分とした。
以上のようにして得られた各試料に係る積層セラミックコンデンサについて、その断面を金属顕微鏡で撮影して得られた写真が図3に示されている。また、この金属顕微鏡にて観察することによって求められた単位面積あたりのボイドが占める割合が「ボイド率」として表1に示されている。
Figure 2011014564
図3および表1からわかるように、トップ温度より低い温度で「途中キープ工程」を実施した試料1〜4によれば、このような「途中キープ工程」を実施しなかった試料5と比較して、ボイド率を減少させることができ、ボイド率を1%未満とすることができた。
1 積層型セラミック電子部品
2 部品本体
3,4 内部電極
5 セラミック層
6,7 端面
8,9 外部端子電極
10,11 第1のめっき層
12,13 第2のめっき層
25 相互拡散層

Claims (2)

  1. ニッケルを主成分とする複数の内部電極が内部に形成され、かつ前記内部電極の各一部が露出している、積層構造の部品本体を用意する工程と、
    前記内部電極と電気的に接続される外部端子電極を前記部品本体の外表面上に形成する工程と
    を備え、
    前記外部端子電極形成工程は、前記部品本体における前記内部電極の露出面上に、銅を主成分とするめっき層を形成する工程を備え、
    さらに、前記めっき層が形成された前記部品本体を800℃以上の温度で熱処理する工程を備え、
    前記熱処理する工程は、1000℃以上のトップ温度でキープする工程と、前記トップ温度でキープする工程の前に、前記トップ温度より低い600〜900℃の温度で少なくとも1回キープする工程とを備える、
    積層型セラミック電子部品の製造方法。
  2. ニッケルを主成分とする複数の内部電極が内部に形成され、かつ前記内部電極の各一部が露出している、積層構造の部品本体と、
    前記内部電極と電気的に接続され、かつ前記部品本体の外表面上に形成される、外部端子電極と
    を備え、
    前記外部端子電極は、前記部品本体における前記内部電極の露出面上に形成されかつ銅を主成分とするめっき層を備え、前記めっき層の断面上の単位面積あたりにボイドが占める割合であるボイド率が1%未満である、
    積層型セラミック電子部品。
JP2009154636A 2009-06-30 2009-06-30 積層型セラミック電子部品およびその製造方法 Pending JP2011014564A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009154636A JP2011014564A (ja) 2009-06-30 2009-06-30 積層型セラミック電子部品およびその製造方法
US12/821,305 US8547683B2 (en) 2009-06-30 2010-06-23 Laminated ceramic electronic component with directly plated external terminal electrodes and manufacturing method therefor
CN201010222682.2A CN101937773B (zh) 2009-06-30 2010-06-30 层叠型陶瓷电子部件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009154636A JP2011014564A (ja) 2009-06-30 2009-06-30 積層型セラミック電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011014564A true JP2011014564A (ja) 2011-01-20

Family

ID=43380459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009154636A Pending JP2011014564A (ja) 2009-06-30 2009-06-30 積層型セラミック電子部品およびその製造方法

Country Status (3)

Country Link
US (1) US8547683B2 (ja)
JP (1) JP2011014564A (ja)
CN (1) CN101937773B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023120A (ja) * 2013-07-18 2015-02-02 Tdk株式会社 積層コンデンサ

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5471686B2 (ja) * 2010-03-24 2014-04-16 株式会社村田製作所 積層型セラミック電子部品の製造方法
US9725359B2 (en) 2011-03-16 2017-08-08 Apple Inc. Electronic device having selectively strengthened glass
JP2013048231A (ja) * 2011-08-29 2013-03-07 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
US9202640B2 (en) * 2011-10-31 2015-12-01 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method thereof
JP2015109410A (ja) 2013-10-25 2015-06-11 株式会社村田製作所 セラミック電子部品及びセラミック電子部品の製造方法
JP2015173141A (ja) * 2014-03-11 2015-10-01 イビデン株式会社 コンデンサ内蔵基板及びコンデンサ内蔵基板の製造方法
KR102107030B1 (ko) * 2014-09-24 2020-05-07 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
TWI584309B (zh) * 2015-02-12 2017-05-21 Murata Manufacturing Co Negative characteristic thermal resistance and its manufacturing method
JP6597008B2 (ja) * 2015-07-16 2019-10-30 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
US20170092838A1 (en) * 2015-09-29 2017-03-30 Seiko Epson Corporation Piezoelectric driving apparatus, method of manufacturing the same, motor, robot, and pump
JP6747273B2 (ja) * 2016-12-13 2020-08-26 株式会社村田製作所 電子部品の製造方法及び電子部品
JP7040206B2 (ja) * 2018-03-27 2022-03-23 Tdk株式会社 積層セラミック電子部品
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7160024B2 (ja) * 2019-12-20 2022-10-25 株式会社村田製作所 電子部品

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53130239A (en) * 1977-04-20 1978-11-14 Toyo Kogyo Co Al diffusion osmosis method
US4228203A (en) * 1978-01-27 1980-10-14 Toyo Kogyo Co., Ltd. Method of forming aluminum coating layer on ferrous base alloy workpiece
JPH0785495B2 (ja) * 1985-03-18 1995-09-13 ティーディーケイ株式会社 酸化物セラミツク上の銅電極形成法
JPS62205615A (ja) * 1986-03-05 1987-09-10 株式会社村田製作所 セラミツクスの金属化方法
JPS63169014A (ja) 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
JPH0790675A (ja) * 1993-09-21 1995-04-04 Murata Mfg Co Ltd 電子部品の製造方法
JP2000331866A (ja) * 1999-03-17 2000-11-30 Hitachi Metals Ltd 積層型セラミック電子部品
US6355147B1 (en) * 1999-12-10 2002-03-12 Sandia Corporation Porous electrode apparatus for electrodeposition of detailed metal structures or microelectronic interconnections
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
TWI260657B (en) 2002-04-15 2006-08-21 Avx Corp Plated terminations
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6960366B2 (en) 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US6982863B2 (en) 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US7576968B2 (en) 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7345868B2 (en) 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
EP1890302B1 (en) * 2005-05-23 2018-06-20 Murata Manufacturing Co., Ltd. Ceramic electronic component and method for manufacturing same
CN101248499B (zh) 2005-10-28 2011-02-02 株式会社村田制作所 层叠型电子部件及其制造方法
US20070166554A1 (en) * 2006-01-18 2007-07-19 Ruchert Brian D Thermal interconnect and interface systems, methods of production and uses thereof
WO2007097180A1 (ja) 2006-02-27 2007-08-30 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
JP5188390B2 (ja) * 2006-03-15 2013-04-24 株式会社村田製作所 積層型電子部品およびその製造方法
JP2007281400A (ja) * 2006-04-04 2007-10-25 Taiyo Yuden Co Ltd 表面実装型セラミック電子部品
WO2008059666A1 (en) 2006-11-15 2008-05-22 Murata Manufacturing Co., Ltd. Laminated electronic component and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023120A (ja) * 2013-07-18 2015-02-02 Tdk株式会社 積層コンデンサ

Also Published As

Publication number Publication date
US20100328843A1 (en) 2010-12-30
CN101937773B (zh) 2012-07-04
CN101937773A (zh) 2011-01-05
US8547683B2 (en) 2013-10-01

Similar Documents

Publication Publication Date Title
JP2011014564A (ja) 積層型セラミック電子部品およびその製造方法
JP5459487B2 (ja) 積層型電子部品およびその製造方法
JP5439944B2 (ja) 積層型電子部品およびその製造方法
JP5429067B2 (ja) セラミック電子部品およびその製造方法
JP5439954B2 (ja) 積層型電子部品およびその製造方法
JP5471686B2 (ja) 積層型セラミック電子部品の製造方法
JP5526908B2 (ja) 積層型電子部品
US8094432B2 (en) Multilayer ceramic electronic component and method for manufacturing the same
JPWO2008059666A1 (ja) 積層型電子部品およびその製造方法
JP6323017B2 (ja) 積層型セラミック電子部品
JP2012043841A (ja) 積層型セラミック電子部品およびその製造方法
JP2012237033A (ja) 電子部品
JP2010093112A (ja) 積層型電子部品およびその製造方法
JP2010093113A (ja) 積層型電子部品およびその製造方法
JP5245611B2 (ja) 積層セラミック電子部品およびその製造方法
JP2012142478A (ja) 積層型電子部品およびその製造方法
JP5217609B2 (ja) 積層セラミック電子部品およびその製造方法
JP5764882B2 (ja) 積層型セラミック電子部品およびその製造方法
JP2010267687A (ja) 積層型電子部品およびその製造方法
JP5796643B2 (ja) 積層型セラミック電子部品
JP5915798B2 (ja) 積層型セラミック電子部品
JP2014078751A (ja) 積層型電子部品
JP2012243786A (ja) セラミック電子部品の製造方法