JPH0785495B2 - 酸化物セラミツク上の銅電極形成法 - Google Patents
酸化物セラミツク上の銅電極形成法Info
- Publication number
- JPH0785495B2 JPH0785495B2 JP60054014A JP5401485A JPH0785495B2 JP H0785495 B2 JPH0785495 B2 JP H0785495B2 JP 60054014 A JP60054014 A JP 60054014A JP 5401485 A JP5401485 A JP 5401485A JP H0785495 B2 JPH0785495 B2 JP H0785495B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- oxide ceramic
- plating
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/48—After-treatment of electroplated surfaces
- C25D5/50—After-treatment of electroplated surfaces by heat-treatment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Insulated Conductors (AREA)
- Manufacturing Of Electric Cables (AREA)
Description
【発明の詳細な説明】 Ｉ発明の背景 技術分野 本発明は酸化物セラミックを使用した酸化物セラミック
上の銅電極形成法に関する。
上の銅電極形成法に関する。
先行技術とその問題点 セラミック、特に酸化物セラミックに金属を接合する方
法については長年研究されてきており、なかでもペース
ト塗布焼付方式の厚膜法が一般的である。この方法で
は、ペーストとして一部Cuペーストが使われているもの
の、高価なAg−PdペーストまたはAgペーストが多用され
ているため、コスト面で不利である。
法については長年研究されてきており、なかでもペース
ト塗布焼付方式の厚膜法が一般的である。この方法で
は、ペーストとして一部Cuペーストが使われているもの
の、高価なAg−PdペーストまたはAgペーストが多用され
ているため、コスト面で不利である。
この場合ペーストをスクリーン印刷する方式を用いるの
で被膜の線巾は最小100μｍぐらいが限度で高集積化の
壁となっている。またペーストには通常フリットが入っ
ているためセラミックとの界面抵抗が大きくなって、特
に高周波回路に不向きであり、熱伝導性の面でも不利で
ある。さらに、後工程としてNiや半田などの湿式めっき
を行なう場合、フリットがめっき液に侵され易く信頼度
を損なうことが多く、電気伝導度や接合強度などの点で
も充分ではない。電気伝導度を改善するため、湿式めっ
きによってCu膜を形成すると電気伝導度は大きくなるも
のの接合強度が小さく、使用上問題となる。
で被膜の線巾は最小100μｍぐらいが限度で高集積化の
壁となっている。またペーストには通常フリットが入っ
ているためセラミックとの界面抵抗が大きくなって、特
に高周波回路に不向きであり、熱伝導性の面でも不利で
ある。さらに、後工程としてNiや半田などの湿式めっき
を行なう場合、フリットがめっき液に侵され易く信頼度
を損なうことが多く、電気伝導度や接合強度などの点で
も充分ではない。電気伝導度を改善するため、湿式めっ
きによってCu膜を形成すると電気伝導度は大きくなるも
のの接合強度が小さく、使用上問題となる。
また、セラミックにCuシートをCu−Ｏ共晶液相をつくっ
て接合する方法（特開昭52−37914号等）も開発されて
いるが、Cuの表面を酸化する工程やCu−Ｏ共晶液相を生
成する工程などを含み複雑である。
て接合する方法（特開昭52−37914号等）も開発されて
いるが、Cuの表面を酸化する工程やCu−Ｏ共晶液相を生
成する工程などを含み複雑である。
II発明の目的 本発明は、酸化物セラミックと銅との接合強度が大き
く、導電性が良好で安価な銅による金属化が容易で量産
性に優れ、かつ応用範囲が広い酸化セラミック上の銅電
極形成法を提供することにある。
く、導電性が良好で安価な銅による金属化が容易で量産
性に優れ、かつ応用範囲が広い酸化セラミック上の銅電
極形成法を提供することにある。
III発明の開示 このような目的は、下記の本発明によって達成される。
すなわち、本発明は、酸化物セラミックに無電解めっき
または気相めっきによって第１の銅被膜を形成し、この
第１の銅被膜上に電解めっきにより第２の銅被膜を被着
した後、酸素濃度が２〜25ppmの弱酸化性雰囲気中で750
〜1065℃の温度で熱処理することを特徴とする酸化物セ
ラミック上の銅電極形成法である。
または気相めっきによって第１の銅被膜を形成し、この
第１の銅被膜上に電解めっきにより第２の銅被膜を被着
した後、酸素濃度が２〜25ppmの弱酸化性雰囲気中で750
〜1065℃の温度で熱処理することを特徴とする酸化物セ
ラミック上の銅電極形成法である。
IV発明の具体的構成 以下、本発明の具体的構成について詳細に説明する。
本発明の酸化物セラミック上の銅電極形成法は酸化物セ
ラミックに第１の銅被膜を形成し、次いで電解めっきに
より第２の銅被膜を被着した後、熱処理する。
ラミックに第１の銅被膜を形成し、次いで電解めっきに
より第２の銅被膜を被着した後、熱処理する。
第１の銅被膜はスパッタリング、真空蒸着、無電解めっ
きなどにより形成する。
きなどにより形成する。
スパッタリング、蒸着等の気相被着は常法に従えばよ
い。また無電解めっきは、例えばアルミナ焼結体を10％
NaOH水溶液で脱脂してHFを含む混酸でエッチングした
後、SnCl2等を用いて増感し、次いでPdCl2で表面を活性
化して、CuSO4、エチレンジアミン四酢酸（EDTA）、ホ
ルマリン、NaOH等を含む溶液で行う。
い。また無電解めっきは、例えばアルミナ焼結体を10％
NaOH水溶液で脱脂してHFを含む混酸でエッチングした
後、SnCl2等を用いて増感し、次いでPdCl2で表面を活性
化して、CuSO4、エチレンジアミン四酢酸（EDTA）、ホ
ルマリン、NaOH等を含む溶液で行う。
この第１の銅被膜の厚さは0.2〜1.0μｍが好ましい。
これは、１μｍをこえると密度が小さくなり、膜抵抗が
増大するためである。また１μｍをこえると、成膜時間
が長くなり、液が消耗して成膜効率が悪くなり、高コス
トとなる。なお、0.2μｍ未満では、膜物性が低下す
る。
増大するためである。また１μｍをこえると、成膜時間
が長くなり、液が消耗して成膜効率が悪くなり、高コス
トとなる。なお、0.2μｍ未満では、膜物性が低下す
る。
第１の銅被膜形成後、めっき相を所定の厚さにするため
にCuSO4浴で電解めっきを施し、第２の銅被膜を形成す
る。そして、洗浄して乾燥する。
にCuSO4浴で電解めっきを施し、第２の銅被膜を形成す
る。そして、洗浄して乾燥する。
このようにして形成する銅膜は通常、総計２〜30μｍ程
度の厚さとされる。また銅膜を形成後必要に応じたパタ
ーニングを施すこともできる。
度の厚さとされる。また銅膜を形成後必要に応じたパタ
ーニングを施すこともできる。
銅膜を被着した後の熱処理は、750〜1065℃の温度で行
う。より好ましい温度は酸化物セラミックの組成により
750〜1065℃間にて適宜選定すれば良い。強いていえば
熱処理時間を短かくするためには1065℃直下近傍で行な
うのがよい。
う。より好ましい温度は酸化物セラミックの組成により
750〜1065℃間にて適宜選定すれば良い。強いていえば
熱処理時間を短かくするためには1065℃直下近傍で行な
うのがよい。
温度が750℃未満となると、銅被膜が酸化しやすくまた
銅−セラミック間の接合強度が得られにくくなり、1065
℃をこえるとCu膜の“ぶく不良”が発生しやすくなるか
らである。
銅−セラミック間の接合強度が得られにくくなり、1065
℃をこえるとCu膜の“ぶく不良”が発生しやすくなるか
らである。
また、熱処理は弱酸化性雰囲気、すなわち酸素濃度Po2
が２〜25ppm、より好ましくは６〜10ppmの雰囲気中で行
う。
が２〜25ppm、より好ましくは６〜10ppmの雰囲気中で行
う。
Po2が2ppm未満となると、酸化物セラミックと銅の界面
での複合酸化物の生成などの反応が起こりにくいため接
合強度が得られにくくなり、25ppmをこえると銅の酸化
が大きくなり後工程での半田付が困難となるなど不都合
が生ずるからである。
での複合酸化物の生成などの反応が起こりにくいため接
合強度が得られにくくなり、25ppmをこえると銅の酸化
が大きくなり後工程での半田付が困難となるなど不都合
が生ずるからである。
熱処理時間は酸化物セラミック組成および処理温度にも
よって適宜決定すればよい。
よって適宜決定すればよい。
本発明の形成法における酸化物セラミックとCuとの接合
はその界面に複合酸化物をつくることによってなされる
と考えられる。
はその界面に複合酸化物をつくることによってなされる
と考えられる。
湿式めっき法や気相めっき法によるCu膜被着法ではCuと
酸化物セラミックとの接触面積が微視的に大きく、Cuと
酸化物セラミックとの接触距離も相対的に小さいため固
相反応によって複合酸化物を生成し介在させるのが可能
となり、熱処理温度をCu−Ｏ共晶温度である1065℃以下
としても接合が得られると考えられる。
酸化物セラミックとの接触面積が微視的に大きく、Cuと
酸化物セラミックとの接触距離も相対的に小さいため固
相反応によって複合酸化物を生成し介在させるのが可能
となり、熱処理温度をCu−Ｏ共晶温度である1065℃以下
としても接合が得られると考えられる。
本発明に用いる酸化物セラミックとしては、アルミナ
（Al2O3）の焼結体、BaTiO3、Nd2O3、Bi2O3、TiO2およ
びMnOなどを含む誘電体共振器用焼結体、BaTiO3およびS
nO2を含むマイクロ波基板用焼結体などが挙げられる
が、特に上記に限定されるものではない。
（Al2O3）の焼結体、BaTiO3、Nd2O3、Bi2O3、TiO2およ
びMnOなどを含む誘電体共振器用焼結体、BaTiO3およびS
nO2を含むマイクロ波基板用焼結体などが挙げられる
が、特に上記に限定されるものではない。
これらの焼結体の製造方法は常法に従って酸化物を混合
して形成体とし焼成すればよい。この場合、反応焼結
法、常圧焼結法、ホットプレス法、熱間等方等圧加圧
（HIP）法のいずれによってもよい。
して形成体とし焼成すればよい。この場合、反応焼結
法、常圧焼結法、ホットプレス法、熱間等方等圧加圧
（HIP）法のいずれによってもよい。
このように酸化物セラミックを基板にしてCuにより金属
化することによって酸化物セラミック上に所定のパター
ンにてCu電極を形成することが可能となる。
化することによって酸化物セラミック上に所定のパター
ンにてCu電極を形成することが可能となる。
Ｖ発明の具体的作用効果 本発明によれば、酸化物セラミックに湿式めっきまたは
気相めっきにより第１の銅膜を形成し、次いで電解めっ
きにより所要の銅厚みを被着した後、酸素濃度が２〜25
ppmの弱酸化性雰囲気中で750〜1065℃の温度で熱処理し
ているため、酸化物セラミックと銅との接合強度が大き
い酸化物セラミック上の銅電極形成法が得られる。
気相めっきにより第１の銅膜を形成し、次いで電解めっ
きにより所要の銅厚みを被着した後、酸素濃度が２〜25
ppmの弱酸化性雰囲気中で750〜1065℃の温度で熱処理し
ているため、酸化物セラミックと銅との接合強度が大き
い酸化物セラミック上の銅電極形成法が得られる。
また、導電性の良好な銅による金属化が容易で量産性に
優れ、銅が安価であることからコスト面でも有利であ
る。そして、銅めっきを全面に施し、ホトエッチング法
によって被膜の線巾を最小10μｍ程度までにすることが
でき高集積化が可能となる。
優れ、銅が安価であることからコスト面でも有利であ
る。そして、銅めっきを全面に施し、ホトエッチング法
によって被膜の線巾を最小10μｍ程度までにすることが
でき高集積化が可能となる。
この結果、ハイブリット集積回路基板、マイクロ波用誘
電体共振器、マイクロ波用トランスミッションライン、
半導体用セラミックパッケージ等への利用と応用範囲が
広がる。
電体共振器、マイクロ波用トランスミッションライン、
半導体用セラミックパッケージ等への利用と応用範囲が
広がる。
VI発明の具体的実施例 以下、本発明の具体的実施例を示し、本発明の効果をさ
らに詳細に説明する。
らに詳細に説明する。
実施例 まず、以下のようにしてアルミナ焼結体を作製した。
すなわち、重量比にして96％程度のアルミナ（Al2O3）
微粉末に、焼結助剤としてのマグネシア（MgO）、シリ
カ（SiO2）などの微粉末を４％程度加え、さらに有機バ
インダー及び有機溶剤を添加し、これらをボールミルな
どにより十分混合して、セラミック混合スラリーを作っ
た。次にこのスラリーをドクターブレードなどの方法を
用いたキャスティング装置によりシート化した。このシ
ートを焼成炉中において1500〜1600℃の高温度に加熱し
アルミナ焼結体を得た。
微粉末に、焼結助剤としてのマグネシア（MgO）、シリ
カ（SiO2）などの微粉末を４％程度加え、さらに有機バ
インダー及び有機溶剤を添加し、これらをボールミルな
どにより十分混合して、セラミック混合スラリーを作っ
た。次にこのスラリーをドクターブレードなどの方法を
用いたキャスティング装置によりシート化した。このシ
ートを焼成炉中において1500〜1600℃の高温度に加熱し
アルミナ焼結体を得た。
また、BaTiO3＋Nd2O3＋Bi2O3＋TiO＋MnO系の誘電率80の
焼結体を使った。
焼結体を使った。
さらにBaTaO3＋SnO2焼結体は特願昭58−73908号に記載
の方法で作製した。
の方法で作製した。
以上のようにして作製した酸化物セラミック（たて35m
m、横25mm、厚さ0.7mm）を10％NaOH水溶液で脱脂し、HF
を含む混酸（HF;15％）でエッチングし、SnCl2で増感し
た。これをPdCl2で活性化し、CuSO4、EDTA、ホルマリ
ン、NaOH等を含む液で無電解Cuめっきをした。
m、横25mm、厚さ0.7mm）を10％NaOH水溶液で脱脂し、HF
を含む混酸（HF;15％）でエッチングし、SnCl2で増感し
た。これをPdCl2で活性化し、CuSO4、EDTA、ホルマリ
ン、NaOH等を含む液で無電解Cuめっきをした。
膜厚は0.4μｍおよび２μｍとした。
さらにCuSO4浴で電解めっきを行い、めっき膜の厚さを
７〜８μｍ程度にし、その後洗浄して乾燥した。
７〜８μｍ程度にし、その後洗浄して乾燥した。
このようにして湿式めっきを施したものに表１に示すよ
うな条件（温度、雰囲気、時間）で熱処理を行い、試料
を作製した（表１）。
うな条件（温度、雰囲気、時間）で熱処理を行い、試料
を作製した（表１）。
同時に熱処理を行わない試料も作製した（表１）。
また、アルミナ焼結体、およびBaTiO3＋SnO2焼結体につ
いては特開昭52−37914号、さらにアルミナ焼結体につ
いては特開昭53−78066号に記載の熱処理方法によりCu
膜を形成させた試料も作製した（表１）。
いては特開昭52−37914号、さらにアルミナ焼結体につ
いては特開昭53−78066号に記載の熱処理方法によりCu
膜を形成させた試料も作製した（表１）。
これらの試料のCu膜はすべて、たて2mm、横2mm、厚さ７
〜８μｍとした。
〜８μｍとした。
このようにして得られた試料に下記の接合強度試験を行
った。
った。
＜接合強度試験＞ 被着したCu膜の横方向に直径0.8mmの銅線をのばし、Cu
膜に重なる部分について半田付けし、その半田付けの終
わる一端からのびた銅線をCu膜被着面にほぼ垂直でかつ
Cu膜を剥離する方向に引張り試験機を用いて引張り、剥
離した時の荷重を読んだ。
膜に重なる部分について半田付けし、その半田付けの終
わる一端からのびた銅線をCu膜被着面にほぼ垂直でかつ
Cu膜を剥離する方向に引張り試験機を用いて引張り、剥
離した時の荷重を読んだ。
＜膜抵抗率試験＞ 幅1mm長さ88mmの試料にて電気抵抗Ｒを測定し、同時に
表面粗さ計により平均膜厚ｔを測定し、tR/88（Ωcm）
にて抵抗率を算出した。
表面粗さ計により平均膜厚ｔを測定し、tR/88（Ωcm）
にて抵抗率を算出した。
この結果を表１に示す。
表１より、明らかなように、本発明によれば、酸化物セ
ラミック上に形成された電気伝導度の優れた電解銅めっ
き被膜が大きい接合強度で得られる。
ラミック上に形成された電気伝導度の優れた電解銅めっ
き被膜が大きい接合強度で得られる。
また、電気抵抗も小さい。
なお、試料101〜109、201〜205、301〜306においてCuを
被着する際、前述の無電解めっき法の代わりに気相めっ
き法の１つの蒸着法を用いた以外は同様にして試料を作
製し、接合強度試験を行ったが上記と同様の結果が得ら
れた。
被着する際、前述の無電解めっき法の代わりに気相めっ
き法の１つの蒸着法を用いた以外は同様にして試料を作
製し、接合強度試験を行ったが上記と同様の結果が得ら
れた。
以上より、本発明の効果は明らかである。
Claims (2)
- 【請求項１】酸化物セラミックに無電解めっきまたは気
相めっきによって第１の銅被膜を形成し、この第１の銅
被膜上に電解めっきにより第２の銅被膜を被着した後、
酸素濃度が２〜25ppmの弱酸化性雰囲気中で 750〜1065℃の温度で熱処理することを特徴とする酸化
物セラミック上の銅電極形成法。 - 【請求項２】第１の銅被膜を0.2〜1.0μｍの厚さに形成
する特許請求の範囲第１項に記載の酸化物セラミック上
の銅電極形成法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60054014A JPH0785495B2 (ja) | 1985-03-18 | 1985-03-18 | 酸化物セラミツク上の銅電極形成法 |
| US06/840,204 US4748086A (en) | 1985-03-18 | 1986-03-17 | Formation of copper electrode on ceramic oxide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60054014A JPH0785495B2 (ja) | 1985-03-18 | 1985-03-18 | 酸化物セラミツク上の銅電極形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61212044A JPS61212044A (ja) | 1986-09-20 |
| JPH0785495B2 true JPH0785495B2 (ja) | 1995-09-13 |
Family
ID=12958728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60054014A Expired - Lifetime JPH0785495B2 (ja) | 1985-03-18 | 1985-03-18 | 酸化物セラミツク上の銅電極形成法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4748086A (ja) |
| JP (1) | JPH0785495B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3824249A1 (de) * | 1988-07-13 | 1990-01-18 | Schering Ag | Verfahren zur herstellung hochtemperaturbestaendiger kupferbeschichtungen auf anorganischen dielektrika |
| FI88286C (fi) * | 1990-09-19 | 1993-04-26 | Lk Products Oy | Foerfarande foer att belaegga ett dielektriskt keramiskt stycke med ett elektricitet ledande skikt |
| US6007652A (en) * | 1990-11-05 | 1999-12-28 | Murata Manufacturing Co., Ltd. | Method of preparing metal thin film having excellent transferability |
| CA2051611C (fr) * | 1991-09-17 | 1996-01-23 | Michel Gauthier | Procede de preparation d'ensembles collecteurs-electrodes pour generateurs de films minces, ensembles collecteurs- electrodes et generateurs obtenus |
| JP2858073B2 (ja) * | 1992-12-28 | 1999-02-17 | ティーディーケイ株式会社 | 多層セラミック部品 |
| US6524645B1 (en) * | 1994-10-18 | 2003-02-25 | Agere Systems Inc. | Process for the electroless deposition of metal on a substrate |
| JP2011014564A (ja) * | 2009-06-30 | 2011-01-20 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3994430A (en) * | 1975-07-30 | 1976-11-30 | General Electric Company | Direct bonding of metals to ceramics and metals |
| US4129243A (en) * | 1975-07-30 | 1978-12-12 | General Electric Company | Double side cooled, pressure mounted semiconductor package and process for the manufacture thereof |
| JPS5378066A (en) * | 1976-12-22 | 1978-07-11 | Tokyo Shibaura Electric Co | Method of producing conductive thin film line |
| DE2906888A1 (de) * | 1979-02-22 | 1980-09-04 | Degussa | Verfahren zur herstellung hartloetfaehiger metallschichten auf keramik |
| US4259409A (en) * | 1980-03-06 | 1981-03-31 | Ses, Incorporated | Electroless plating process for glass or ceramic bodies and product |
| JPS5736892A (ja) * | 1980-08-15 | 1982-02-27 | Hitachi Ltd | Seramitsukukibanjohenodomakunokeiseihoho |
| US4342632A (en) * | 1981-05-01 | 1982-08-03 | The United States Of America As Represented By The Secretary Of The Army | Method of metallizing a ceramic substrate |
| EP0074605B1 (en) * | 1981-09-11 | 1990-08-29 | Kabushiki Kaisha Toshiba | Method for manufacturing multilayer circuit substrate |
| US4428986A (en) * | 1982-11-18 | 1984-01-31 | Eaton Corporation | Method of preparing a beryllia substrate for subsequent autocatalytic deposition of a metallized film directly thereon |
| JPS59161896A (ja) * | 1983-03-07 | 1984-09-12 | 株式会社日立製作所 | セラミツク基板 |
| US4647477A (en) * | 1984-12-07 | 1987-03-03 | Kollmorgen Technologies Corporation | Surface preparation of ceramic substrates for metallization |
-
1985
- 1985-03-18 JP JP60054014A patent/JPH0785495B2/ja not_active Expired - Lifetime
-
1986
- 1986-03-17 US US06/840,204 patent/US4748086A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61212044A (ja) | 1986-09-20 |
| US4748086A (en) | 1988-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1999018588A1 (fr) | Dispositif electronique et son procede de production | |
| CN101003439A (zh) | 离子注入铜、镍作为在陶瓷表面化学镀铜的预处理工艺 | |
| JPH10510954A (ja) | 絶縁された多層構造体を準備するための方法 | |
| CN105152689A (zh) | 一种陶瓷基覆铜板的制造方法 | |
| JPH0785495B2 (ja) | 酸化物セラミツク上の銅電極形成法 | |
| JP3563832B2 (ja) | 表面還元を用いたフェライトの金属化方法 | |
| JP2637804B2 (ja) | メッキ付き基材 | |
| JPH0679989B2 (ja) | 窒化アルミニウム上の銅電極形成法 | |
| EP0409668A2 (en) | Mixed circuit boards and a method for manufacture thereof | |
| JP2989975B2 (ja) | 窒化アルミニウム質基板の製造方法 | |
| KR100280337B1 (ko) | 절연 세라믹 조성물 및 이를 이용한 세라믹 인덕터 | |
| JP3862042B2 (ja) | 導電性ペースト、それを用いたセラミックス構造物及びその製造方法 | |
| JP3831537B2 (ja) | 電子デバイスおよびその製造方法 | |
| JP3208438B2 (ja) | 金属層を備えたセラミックス基板とその製造方法 | |
| JPH0136243B2 (ja) | ||
| JPH05170552A (ja) | メタライズ層を有する窒化アルミニウム基板とそのメタライズ方法 | |
| JP3554195B2 (ja) | 配線基板 | |
| JPH0891969A (ja) | セラミック基材へのＮｉメタライズ法 | |
| JP4761595B2 (ja) | メタライズ基板 | |
| JPS61151081A (ja) | セラミツク配線基板の製法 | |
| JP4646373B2 (ja) | 配線基板およびその製造方法 | |
| JPH0754770B2 (ja) | セラミツク配線基板の製法 | |
| JP2004176117A (ja) | セラミックス表面への銅メタライズ方法 | |
| JPS61116898A (ja) | 印刷配線板の製造方法 | |
| JPH0533556B2 (ja) |