JP3554195B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP3554195B2 JP3554195B2 JP18310998A JP18310998A JP3554195B2 JP 3554195 B2 JP3554195 B2 JP 3554195B2 JP 18310998 A JP18310998 A JP 18310998A JP 18310998 A JP18310998 A JP 18310998A JP 3554195 B2 JP3554195 B2 JP 3554195B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- wiring conductor
- plating layer
- copper plating
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の属する技術分野】
本発明は、絶縁基体の表面に銅を主成分とする配線導体を被着させるとともにこの銅を主成分とする配線導体の表面に厚みが2〜10μmの銅めっき層を被着させて成る配線基板に関するものである。
【0002】
【従来の技術】
従来、例えば半導体素子等の電子部品を搭載するための配線基板として、酸化アルミニウム質焼結体から成る絶縁基体の表面にタングステンを主成分とするメタライズ層から成る配線導体を被着させてなる配線基板が多用されてきた。
【0003】
このような配線基板においては、絶縁基体の表面に被着された配線導体の一端と電子部品の電極とを例えば半田を介して電気的に接続するとともに配線導体の他端と外部電気回路基板の配線導体とを半田を介して接続することによって、電子部品の電極が外部の電気回路に電気的に接続される。
【0004】
しかしながら、この酸化アルミニウム質焼結体から成る絶縁基体の表面にタングステンメタライズによる配線導体を被着させてなる配線基板によれば、配線導体を形成するタングステンメタライズの電気抵抗率が約20μΩ・cmと高いことから配線導体に効率よく信号を流すことができない、あるいは配線導体に大電流を流すことができないという問題点を有していた。
【0005】
そこで、この問題点を解消するために、ガラスセラミックスから成る絶縁基体の表面に銅を主成分とする配線導体を被着させて成る配線基板が提案されている。
【0006】
このガラスセラミックスから成る絶縁基体の表面に銅を主成分とする配線導体を被着させて成る配線基板によれば、配線導体を形成する銅を主成分とする金属の電気抵抗率が約6μΩ・cmと低いことから、配線導体に効率よく信号を流すことができるとともに配線導体に大電流を流すことができる。
【0007】
【発明が解決しようとする課題】
しかしながら、このガラスセラミックスから成る絶縁基体の表面に銅を主成分とする配線導体を被着させて成る配線基板によれば、銅を主成分とする配線導体を銅メタライズにより形成してガラスセラミックスから成る絶縁基体の表面に強固に被着させるために、銅メタライズ中に4〜8重量%のガラス成分を含有させる必要があり、このように4〜8重量%のガラス成分を含有させた場合には、銅メタライズを焼成する際にガラス成分の一部が銅メタライズ中を絶縁基体側に移動し、銅を主成分とする配線導体の表面に直径が1〜2μm程度の微小な窪みが多数形成されてしまう。
【0008】
このような微小な窪みが銅を主成分とする配線導体の表面に多数あると、配線導体と電子部品の電極とを、あるいは配線導体と外部電気回路基板の配線導体とを半田を介して接続する場合に、配線導体と半田との濡れ性が低下し、銅を主成分とする配線導体と電子部品の電極や外部電気回路基板の配線導体との電気的接続を強固に行なうことができなくなる。
【0009】
そこで、銅メタライズから成る配線導体に厚みが2〜10μm程度の表面が平滑な銅めっき層を被着させ、この銅めっき層に電子部品の電極や外部電気回路基板の配線導体を半田を介して接続することが考えられている。
【0010】
しかしながら、銅めっき層は一般にその結晶粒径が0.5 〜1.0 μm程度であり、そのため銅を主成分とする配線導体に銅めっき層を被着させた場合、銅めっき層が配線導体の表面に形成された直径が1〜2μm程度の微小な窪み内に良好に入り込めずに窪みを跨いで被着されてしまい、その結果、銅を主成分とする配線導体と銅めっき層との間に多数の微小な空隙が形成されてしまうという問題点があった。
【0011】
そして、このような微小な空隙が銅を主成分とする配線導体と銅めっき層との間にあると、例えば配線基板の配線導体に電子部品の電極や外部電気回路基板を半田を介して接続する場合等に配線基板に熱が印加されると、その熱により空隙内に封入されためっき液等が気化膨張して、銅を主成分とする配線導体と銅めっき層との間に膨れや剥がれが発生してしまうという問題点を誘発していた。
【0012】
本発明は、かかる問題点に鑑み案出されたものであり、その目的は、銅を主成分とする配線導体の表面に銅めっき層を両者の間に空隙を形成することなく被着させて、これらに熱が印加されたとしても銅を主成分とする配線導体と銅めっき層との間に膨れや剥がれが発生しない配線基板を提供することにある。
【0013】
【課題を解決するための手段】
本発明の配線基板は、セラミックスから成る絶縁基体表面に銅メタライズから成る配線導体を被着させて成るとともにこの配線導体の表面に厚みが2〜10μmの銅めっき層を被着させて成る配線基板において、前記銅めっき層は、前記配線導体と接する面から少なくとも0.1μm以上の厚さ領域における結晶粒径を0.1〜0.3μmとしたことを特徴とするものである。
【0014】
本発明の配線基板によれば、銅メタライズから成る配線導体の表面に被着された厚みが2〜10μmの銅めっき層は、その配線導体と接する面から少なくとも0.1μm以上の厚さ領域における結晶粒径を0.1〜0.3μmとしたことから、この結晶粒径が0.1〜0.3μmの銅めっき層領域が、銅を主成分とする銅メタライズから成る配線導体表面に形成された直径が1〜2μm程度の微小な窪み内に良好に入り込んで、銅めっき層を銅を主成分とする配線導体に隙間なく密着させることができる。
【0015】
【発明の実施の形態】
次に本発明の配線基板を添付の図面を基に詳細に説明する。図1は、本発明の配線基板の実施の形態の一例を示す断面図であり、1は絶縁基体、2は銅メタライズから成る配線導体、3は銅めっき層である。
【0016】
絶縁基体1は、ガラスセラミックスや酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体等の電気絶縁材料からなる略平板であり、その上面に半導体素子等の電子部品4が搭載される搭載部を有しており、搭載部には電子部品4が搭載される。
【0017】
絶縁基体1は、例えばガラスセラミックスから成る場合、例えばアルミナ18〜24重量%・石英8〜17重量%・コージェライト13〜25重量%・残部がホウ珪酸ガラスから成るガラスセラミックスから成り、72〜76重量%の酸化珪素・15〜17重量%の酸化ホウ素・2〜4重量%のアルミナ・1.5 重量%以下の酸化マグネシウム・1.1 〜1.4 重量%の酸化ジルコニウムと合量が2〜3重量%の酸化リチウム・酸化カリウム・酸化ナトリウムから成るホウ珪酸ガラス粉末に18〜24重量%のアルミナ粉末・8〜17重量%の石英粉末・13〜25重量%のコージェライト粉末および適当な有機バインダ・溶剤・可塑剤・分散剤等を添加混合してスラリー状となすとともに、このスラリーを従来周知のドクターブレード法やカレンダーロール法を採用してシート状となすことによってグリーンシート(生シート)を得、しかる後、このグリーンシートに適当な打ち抜き加工を施すとともに複数枚を上下に積層してグリーンシート積層体となし、最後にこのグリーンシート積層体を約900 ℃の温度で焼成することによって製作される。
【0018】
また、絶縁基体1はその上面の搭載部から下面にかけて銅を主成分とする多数の配線導体2が被着形成されており、この配線導体2の搭載部の部位には電子部品4の各電極が半田5を介して電気的に接続され、さらに、配線導体2の絶縁基体1下面の部位は図示しない外部電気回路基板に半田を介して電気的に接続される。
【0019】
銅を主成分とする配線導体2は、例えば銅粉末に72〜76重量%の酸化珪素・15〜17重量%の酸化ホウ素・2〜4重量%のアルミナ・1.5 重量%以下の酸化マグネシウム・1.1 〜1.4 重量%の酸化ジルコニウムと合量が2〜3重量%の酸化リチウム・酸化カリウム・酸化ナトリウムから成るホウ珪酸ガラス粉末および適当な有機バインダ・溶剤を添加混合して得た銅ペーストを絶縁基体1となるグリーンシートに印刷塗布し、これを絶縁基体1となるグリーンシートとともに焼成することによって、絶縁基体1の搭載部上面から下面にかけて被着される。
【0020】
さらに、銅を主成分とする配線導体2は、その表面に厚みが2〜10μmの銅めっき層3が被着されている。
【0021】
銅めっき層3は、銅を主成分とする配線導体2の表面に形成された直径が1〜2μmの微小な窪みを埋めて配線導体2と電子部品3の各電極や外部電気回路基板の配線導体との半田を介した接続を良好なものとする作用をなし、図2に図1の要部拡大断面図で示すように、銅を主成分とする配線導体2と接する面側の結晶粒径が0.1 〜0.3 μmの銅めっき層領域3aと、この結晶粒径が0.1 〜0.3 μmの銅めっき層領域3a上に被着された結晶粒径が0.5 〜1.0 μmの銅めっき層領域3bとから構成されている。
【0022】
銅を主成分とする配線導体2に接する面側の結晶粒径が0.1 〜0.3 μmの銅めっき層領域3aは、銅めっき層3を銅を主成分とする配線導体2に隙間なく密着させる作用をなし、その結晶粒径が0.1 〜0.3 μmと小さいことから、銅を主成分とする配線導体2の表面に形成された直径が1〜2μm程度の微小な窪みの内部に良好に入り込んで銅を主成分とする配線導体2に隙間なく密着することができる。従って、銅を主成分とする配線導体2と銅めっき層3との間に微小な空隙が多量に形成されることはなく、本発明の配線基板に熱が印加されたとしても銅を主成分とする配線導体2と銅めっき層3との間に膨れや剥離が発生することはない。
【0023】
なお、銅を主成分とする配線導体2と接する面側の銅めっき層領域3aは、その結晶粒径を0.1 μm未満とすることは実質的に困難であり、他方、その結晶粒径が0.3 μmを超えると、銅を主成分とする配線導体2の表面に形成された直径が1〜2μm程度の微小な窪みの内部に入り込んで隙間なく密着することが困難となる傾向にある。従って、銅を主成分とする配線導体2と接する面側の銅めっき層領域3aは、その結晶粒径が0.1 〜0.3 μmの範囲に特定される。
【0024】
また、銅を主成分とする配線導体2と接する面側の結晶粒径が0.1 〜0.3 μmの銅めっき層領域3aは、その厚さが0.1 μm未満では厚みが2〜10μmの銅めっき層3を銅を主成分とする配線導体2の表面に隙間なく強固に被着させることができなくなる。従って、銅を主成分とする配線導体2と接する面側の結晶粒径が0.1 〜0.3 μmの銅めっき層領域3aは、その厚さが0.1 μm以上に特定される。
【0025】
なお、銅を主成分とする配線導体2の表面に結晶粒径が0.1 〜0.3 μmの銅めっき層3を被着させるには、表面に銅を主成分とする配線導体2が被着された絶縁基体1を、例えば硫酸銅・EDTA−2Na・ホルムアルデヒド・ビピリジル・ポリエチレングリコール等を含有する従来周知の高温無電解銅めっき液中に硫黄を若干含有させるとともに、これに数十分〜数時間浸漬すればよい。
【0026】
ただし、この硫黄を若干含有させた無電解銅めっき液は、硫黄を含有しない無電解銅めっき液と比較して銅めっき層の析出速度が極めて遅く、銅を主成分とする配線導体2の表面に結晶粒径が0.1 〜0.3 μm銅めっき層領域3aを0.5 μm以上の厚みに被着させるとするとその被着に長時間を要し、配線基板の生産性が極めて悪いものとなる。従って、銅を主成分とする配線導体2に被着させる、結晶粒径が0.1 〜0.3 μmの銅めっき層領域3a、すなわち配線導体2と接する面から少なくとも0.1 μm以上の厚さ領域3aは、その厚みを0.5 μm未満としておくことが好ましい。
【0027】
また、配線導体2と接する面から少なくとも0.1 μm以上の厚さ領域3aの外側領域、すなわち結晶粒径を0.1 〜0.3 μmとした銅めっき層領域3aの上に被着された、結晶粒径が0.5 〜1.0 μmの銅めっき層領域3bは、銅めっき層領域3aを覆って銅めっき層3の表面を平滑なものとするためのものであり、例えば、銅を主成分とする配線導体2に結晶粒径が0.1 〜0.3 μmの銅めっき層領域3aを被着させた後、これを例えば硫酸銅・EDTA−2Na・ホルムアルデヒド・ビピリジル・ポリエチレングリコール等を含有するとともに硫黄を含有しない従来周知の無電解銅めっき液中に数十分浸漬することにより被着される。この場合、この硫黄を含有しない無電解銅めっき液は、前述の硫黄を含有させた無電解銅めっき液と比較して銅めっき層の析出速度が極めて早く、従って銅を主成分とする配線導体2の表面に厚みが2〜10μmの銅めっき層3を短時間のうちに効率よく被着させることができる。
【0028】
かくして本発明の配線基板によれば、銅を主成分とする配線導体2の表面に厚みが2〜10μmの銅めっき層3を両者の間に空隙を形成することなく強固に被着させることができ、配線基板に配線導体2と電子部品4の電極とを半田5を介して接続する際等の熱が印加されても、銅を主成分とする配線導体2と銅めっき層3との間に膨れや剥離が発生することのない配線基板を提供することができる。
【0029】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば前述の実施の形態の一例では、絶縁基体1となるグリーンシートに配線導体2となる銅ペーストを印刷し、これを絶縁基体1となるグリーンシートとともに焼成することにより絶縁基体1の表面に銅を主成分とする配線導体2を被着させたものであったが、焼成された絶縁基体1の表面に配線導体2となる銅ペーストを印刷塗布し、これを焼成することによって絶縁基体1の表面に銅を主成分とする配線導体2を被着させたものであっても良い。
【0030】
また、前述の実施の形態の一例では、銅を主成分とする配線導体2の表面に被着させた銅めっき層3は、配線導体2に接する面側に形成された結晶粒径が0.1 〜0.3 μmの少なくとも0.1 μm以上の厚さ領域3a(銅めっき層領域3a)と、この厚さ領域3aの外側領域3b、すなわち銅めっき層領域3aの上に被着された結晶粒径が0.5 〜1.0 μmの銅めっき層領域3bとから構成されていたが、銅めっき層3は、結晶粒径が0.1 〜0.3 μmで、厚みが2〜10μmの銅めっき層のみから構成されていてもよい。
【0031】
さらに、配線導体2に接する面から少なくとも0.1 μm以上の厚さ領域3a(銅めっき層領域3a)の外側領域は、複数の銅めっき層領域を積層して形成してもよい。
【0032】
【実施例】
アルミナ20重量%・石英12重量%・コージェライト18重量%・残部が硼珪酸ガラスから成る幅10mm×長さ10mm×厚さ1mmのガラスセラミックス基板表面に、酸化珪素75重量%・酸化ホウ素16重量%・アルミナ3.5 重量%・酸化マグネシウム1.3 重量%・酸化ジルコニウム1.2 重量%と酸化リチウム・酸化カリウム・酸化ナトリウムの合計が3重量%から成る硼珪酸ガラスを5重量%含有する銅メタライズを幅0.5 mm×長さ5mm×厚さ20μmのパターンに被着させた。
【0033】
そして、このガラスセラミックス基板の銅メタライズのパターン上に、表1に示す結晶粒径および厚みの配線導体と接する面側の厚さ領域(銅めっき層領域3a)ならびにその外側領域(銅めっき層領域3b)を順次被着させて銅めっき層を形成した試料を各5個づつ作製した。
【0034】
なお、銅めっき層領域3aを被着させるための銅めっき液としては、硫酸銅10g/リットル・EDTA−2Na30g/リットル・ホルムアルデヒド(37%液)3cc/リットル・ビビリジルおよびポリエチレングリコールを若干、ならびに硫黄化合物としてチオ2酢酸を0.01〜0.1 %添加しためっき液を用い、また銅めっき層領域3bを被着させるためのめっき液としては、このめっき液の硫黄化合物を除いたものを用いた。
【0035】
そして、これらの試料を350 ℃の温度に1分曝した後、銅メタライズと銅めっき層との間に膨れや剥がれが発生するかどうかを金属顕微鏡により観察した。その結果を表1に示す。なお、表1において*印を付した試料番号1・2は本発明の範囲外の比較例であり、それぞれ銅を主成分とする配線導体と接する面側の銅めっき層領域の結晶粒径が0.3 μmを超える比較例と、銅を主成分とする配線導体と接する面側の銅めっき層領域の厚みが0.1 μm未満の比較例である。
【0036】
【表1】
【0037】
表1に示すように、本発明の範囲内の試料3〜7は、いずれも銅を主成分とする配線導体と銅めっき層との間に剥離は発生しなかった。なお、試料7については、剥離は発生せず良好な結果であったものの、被着に長時間を要した。
【0038】
一方、銅を主成分とする配線導体と接する面側の銅めっき層領域の結晶粒径が0.3 μmを超える比較例の試料1および厚みが0.1 μm未満の比較例の試料2では、銅を主成分とする配線導体と銅めっき層との間で全数において剥離が発生した。
【0039】
以上から明らかなように、本発明の配線基板によれば、半田付け時等の熱が印加されたとしても銅を主成分とする配線導体と銅めっき層との間に膨れや剥がれが発生することがないことが確認できた。
【0040】
【発明の効果】
以上のように、本発明によれば、絶縁基体表面に銅を主成分とする配線導体を被着させて成るとともに、この配線導体の表面に厚みが2〜10μmの銅めっき層を被着させて成る配線基板において、銅めっき層の配線導体と接する面から少なくとも0.1 μm以上の厚さ領域における結晶粒径を0.1 〜0.3 μmとしたことから、銅を主成分とする配線導体の表面に銅めっき層を両者の間に空隙を形成することなく被着させて、これらに熱が印加されたとしても銅を主成分とする配線導体と銅めっき層との間に膨れや剥がれが発生しない配線基板を提供することができた。
【0041】
また、本発明によれば、上記構成において銅めっき層の配線導体と接する面側の厚さ領域の外側領域における結晶粒径を0.5 〜1.0 μmとしたときには、銅めっき層の表面を平滑なものとすることができるとともに、この外側領域は硫黄を含有しない析出速度が極めて早い無電解銅めっき液により形成することができ、銅を主成分とする配線導体の表面に厚みが2〜10μmの銅めっき層を短時間のうちに効率よく被着させることができる。
【図面の簡単な説明】
【図1】本発明の配線基板の実施の形態の一例を示す断面図である。
【図2】図1に示す配線基板の要部拡大断面図である。
【符号の説明】
1・・・・絶縁基体
2・・・・銅を主成分とする配線導体
3・・・・厚みが2〜10μmの銅めっき層
3a・・配線導体2と接する面から少なくとも0.1 μm以上の厚さ領域(結晶粒径が0.1 〜0.3 μmの銅めっき層領域)
3b・・厚さ領域3aの外側領域(結晶粒径が0.5 〜1.0 μmの銅めっき層領域)
Claims (2)
- セラミックスから成る絶縁基体表面に銅メタライズから成る配線導体を被着させて成るとともに該配線導体の表面に厚みが2〜10μmの銅めっき層を被着させた配線基板において、前記銅めっき層は、前記配線導体と接する面から少なくとも0.1μm以上の厚さ領域における結晶粒径を0.1〜0.3μmとしたことを特徴とする配線基板。
- 前記銅めっき層の前記厚さ領域の外側領域における結晶粒径を0.5〜1.0μmとしたことを特徴とする請求項1記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18310998A JP3554195B2 (ja) | 1998-06-29 | 1998-06-29 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18310998A JP3554195B2 (ja) | 1998-06-29 | 1998-06-29 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000022029A JP2000022029A (ja) | 2000-01-21 |
JP3554195B2 true JP3554195B2 (ja) | 2004-08-18 |
Family
ID=16129941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18310998A Expired - Fee Related JP3554195B2 (ja) | 1998-06-29 | 1998-06-29 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3554195B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4555998B2 (ja) * | 2002-03-01 | 2010-10-06 | 日立化成工業株式会社 | プリント配線板 |
JP6001956B2 (ja) * | 2012-08-10 | 2016-10-05 | 株式会社東芝 | 半導体装置 |
-
1998
- 1998-06-29 JP JP18310998A patent/JP3554195B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000022029A (ja) | 2000-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3554195B2 (ja) | 配線基板 | |
JP4059063B2 (ja) | セラミック多層基板およびその製造方法 | |
JPH06100377A (ja) | 多層セラミック基板の製造方法 | |
JP4683715B2 (ja) | 配線基板 | |
JP3886791B2 (ja) | 多層配線基板の製造方法 | |
JPH04208591A (ja) | セラミック・プリント配線板 | |
JP3940589B2 (ja) | セラミック配線基板の製造方法 | |
JP2001024296A (ja) | セラミック回路基板 | |
JP4683768B2 (ja) | 配線基板 | |
JP4671511B2 (ja) | 配線基板の製造方法 | |
JP3898482B2 (ja) | 配線基板 | |
JP4191860B2 (ja) | セラミック回路基板 | |
JP3740407B2 (ja) | 配線基板 | |
JP3792642B2 (ja) | 配線基板およびその製造方法 | |
JP2738601B2 (ja) | セラミック配線基板の製造方法 | |
JP2798566B2 (ja) | 回路基板の製造方法 | |
JP4395227B2 (ja) | 配線基板 | |
JP3857219B2 (ja) | 配線基板およびその製造方法 | |
JPH0466688B2 (ja) | ||
JP4646373B2 (ja) | 配線基板およびその製造方法 | |
JPS61151081A (ja) | セラミツク配線基板の製法 | |
JPH0794839A (ja) | 回路基板 | |
JP3950950B2 (ja) | セラミック配線基板の製造方法 | |
JP3758939B2 (ja) | セラミック回路基板 | |
JP3145614B2 (ja) | セラミック配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Effective date: 20040203 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20040402 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040506 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |