JPH04208591A - セラミック・プリント配線板 - Google Patents

セラミック・プリント配線板

Info

Publication number
JPH04208591A
JPH04208591A JP18589090A JP18589090A JPH04208591A JP H04208591 A JPH04208591 A JP H04208591A JP 18589090 A JP18589090 A JP 18589090A JP 18589090 A JP18589090 A JP 18589090A JP H04208591 A JPH04208591 A JP H04208591A
Authority
JP
Japan
Prior art keywords
layer
capacitor
plating
dielectric
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18589090A
Other languages
English (en)
Inventor
Takahiro Kubota
隆弘 窪田
Kenichi Yokota
健市 横田
Shigeru Yamaguchi
茂 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyobo Co Ltd
Original Assignee
Toyobo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyobo Co Ltd filed Critical Toyobo Co Ltd
Priority to JP18589090A priority Critical patent/JPH04208591A/ja
Publication of JPH04208591A publication Critical patent/JPH04208591A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、高精度・高特性を有するセラミック・プリン
ト配線板に関するものであり、特にフンデンサ部品の実
装作業が不要で、かつ高密度化が可能、さらに容量値の
調整を可能にした高信頼性のセラミック・プリント配線
板に関する。
(従来の技術) セラミック・プリント配線板において、コンデン号を1
1y−mで形成する試みは、すでに行なわれている。た
とえば、基板上にまずPd/Agヘース1−ヲ用いて下
部1!極層をスクリーン印g++し、乾5 jlt、7
50°C〜950°Cの温度で空気焼成する0次に、J
ス霧体ペース1−層を下部電極上にスクリーン印刷し、
乾燥後、900°C〜970°Cで空気焼成し、さらに
誘電体ペーストのm−す・乾燥・焼成をもう一度繰り返
し、その後、」二部電極層をI’d/^g−’−ストを
用いて印刷・乾燥後、750’C〜950”Cの温度で
空気炉、成し、コンテンツを形成する方法が知られてい
る。
さらに、特開平]−95510T;公報には、コンデン
サ電極部に酸化銅を主成分とする導体ペーフ、1を用い
る方法、又は特開昭63−248112号公報には、独
立したT!j、極の一部をカン1して容量値の調〒24
行なう方法も開示されている。
(発明が解決しようとする課i!f1)前述した従来の
方法を用いてセラミック配綿板を作成する場合は、以下
に示す問題点がある。tず第1に電極部にPd/Agを
使用する場合、Agマイグレンぢンを防ぐため、Pd含
有率を25%以上にする必要がありその結果、材料コス
トが高くなるとともに、配線の導体抵抗が高くなり、配
線の微細化が困難となる。又、電極部を厚膜銅ペースト
を用いた場合、耐マイグレーション性は改善されるが誘
電体を上下電極部ではさむ構造のために誘電体印刷時の
ピンホールが原因で電極間の絶縁抵抗の劣化が生し易い
問題が残る。さらに、膜厚の不均一による絶縁抵抗値の
ばらつきが大きくなる。
又、コンデンサの容量を調整する場合レーザーにより、
上部電極層・誘電体層・下部電極層を切断する方法があ
るがこの場合、レーザーにより溶融した金属が誘電体層
に分散し、層間絶縁抵抗値の劣化を生じる。又、その他
容量調整方法として上下電極部をくし形に上下電極で誘
電体をはさみ込み、電極の一部を切断して調整する方法
があるが、この方法は電極部をスクリーン印刷法で形成
するため、精度が悪く微細化が困難であり容量値の微調
整ができない。
(課題を解決するための手段) 本発明者らは、従来技術の問題点を解決し高精度・高特
性を有するセラミンクプリント配線板の製作を鋭意検討
した結果、セラミック基板上にめっき法によりコンデン
サ電極層を基板面に対して垂直に相対して厚付けし、電
極層の一部または全部に誘電体層を形成してコンデンサ
とする方法が前記高精度・高特性を有し、かつ導体回路
に貴金属を使用しないためより安価なセラミック配線板
であることを見出した。
すなわち本発明は、少なくともコンデンサー層と、めっ
き法による導体回路層とがセラミック基板上に配されて
なるセラミック・プリント配線板であって、コンデンサ
ー層がめっきにより形成された電極層と誘電体層とを含
む構成であることを特徴とするセラミック・プリント配
線板である。
本発明におけるセラミック基板とは、アルミナ基板、窒
化アルミニウム基板、炭化ゲイ素基板、ガラス系基板な
どのセラミンク系基板である。また、前記セラミック系
基板は、そのまま使用することができるが、好ましくは
めっき導体の密着力を上げるために基板表面を機械的ま
たは、化学的に粗化したセラミック基板を使用する。特
に、溶融アルカリによって粗面化されたアルミナ系基板
が好適である。本発明において、めっき導体回路層とコ
ンデンサー層の電極層は同一のものであった方がより好
ましい。
誘電体層とは例えば、Pbo−5ioz ・Al2O2
にZn。
・CoO・TIO□等を含むまたは、BaTiO3にZ
nO・Tie□等を含む誘電体ペーストを言いコンデン
サ電極層の一部又は全部に重なるような位置に前記ペー
スト印刷し、適当な条件下で焼成し形成したものである
導体回路層とコンデンサ電極層の形成法としては、基板
全面に化学めっきにより薄付けしその後、電気めっきに
より基板全面に厚付は後、エツチングレジストを形成し
、非回路部をエツチング除去して回路を形成するサブト
ラクト法又は、めっきレジストを形成した後、化学めっ
きにより回路形成するフルアデイティブ法、基板全面に
化学めっきにより薄付けしめっきレジストを形成した後
、電気めっきにより厚付けし非回路部をエツチング除去
して回路を形成するセミアデイティブ法があり、いずれ
も実施可能である。
本発明における無電解めっきとは、銅・ニッケル・金 
銀・白金属およびそれらの化合物をいう。
電気めっきは、該無電解めっきを下層部とする銅、ニッ
ケル、金等の電気めっきをいう。
本発明が可能となったのは、従来のスクリーン印刷法で
は困難とされた厚みが大きく、かつ高精度なコンデンサ
電極層がめつき法により可能となり、さらに誘電体形成
時のピンホールによる絶縁抵抗の劣化がなくなるばかり
でなく、めっき法ゆえに可能な電極間の微細形成による
複数の高精度コンデンサが並列につながり誘電体層を切
断せずに電極部(電極N)の一部をレーザー等により切
断し、高精度の容量(!調整が可能な構成とした点によ
る。
なお、非接続部間をワイヤボンディング等により接続す
ることにより、容量値を上げる方法も可能であることも
特徴とする。
(実施例) 本発明をより詳細に説明するために実施例を挙げるが、
本発明はこれらの実施例によって何ら限定されるもので
はない。
(実施例1) アルミナ96%含有縦横50.8m、厚さ0.635m
+の白色セラミック基板を340”Cに保持された溶融
苛性ソーダに、10分間浸漬し基板表面を適度に粗化し
た。
上記アルミナ基板にセミアデイティブ法により、誘電体
特性測定及び導体抵抗測定用のめっき導体層を形成した
。具体的には、まず前期基板全面を触媒活性化しその後
、化学めっきをKC−10(r日本鉱業J)を用いて銅
を約1μ爾基板全面に析出させた。次に、感光性ドライ
フィルムを用いてネガ型のめっきレジストを形成し現像
後、電気銅めっきを約80μm析出させた。を気胴めっ
き後、レジストを剥離し非回路部の薄付けの無電解銅め
っきを0.1門H2SO410,1M )120□エン
チング液で除去した。なお、コンデンサ電極層の巾、長
さ及び電極間の距離は40μ膳、1000μm、40μ
−とした。
次に、容量素子用誘電体ペーストとしてはD−4923
(rイー・ニス・エル」)を用いた。上記ペーストを用
い200メ、シュのステンレス・スクリーンを用いて、
コンデンサ電極層に重なるように印刷、乾燥を2回繰り
返してピンホールを除去した後、窒素雰囲気中900°
Cで10分間の連続ヘルド炉中で焼成し、コンデンサを
形成した。この電気特性を表1に示す。
(実施例2) 実施例1で用いた方法で銅めっき後、電極層全体をおお
う様に無電解N1−P−Wa金合金っき処理を行い、さ
らに無電解金めっき処理しコンデンサ電極層を形成した
次に、容量素子誘電体ペースト#8289 (’ Du
Pont」)を用いて実施例で用いた方法で印刷、乾燥
後、空気中900℃で10分間連続ベルト炉中で焼成し
、コンデンサを形成した。この電気特性を表1に示す。
(実施例3) 実施例2で形成したコンデンサ電極の片側3本をNd 
 YAGレーザーを用いカットし、あらがしめ切断され
ているもう一方の電極部3本を32μ−径の金ワイヤを
用いボンディング接続した。この電気特性を表1に示す
(比較例) 本発明の効果を明らかにするために従来の方法、すなわ
ち誘電体層を上下の電極層ではさみ込む形状の厚膜コン
デンサを形成した。
まず、t&材料としては、Pdを25%含有するPd/
Agペーストを用いスクリーン印刷方により、基板上に
印刷、乾燥し、空気中850’Cで1o分間連続ヘルド
炉中で焼成した。
次に、g N体ペースト#4113 Crイー・ニス・
エル」)を電極層上に印刷、乾燥し、空気中950°C
で10分間、続ヘルド炉で焼成し、1m−1−g電体層
上と同し条件で上部電極を焼成した。各層の厚みは、上
下電極層12μm、強誘電体層40μ諷であった。この
電気特性を表1に示す。
表1 表1の比較例と実施例I・2・3の比較から、まず導体
抵抗はPd/^gを電極層として用いるよりめっき銅な
どを用いるほうが約1o分の1と極めて低い値である。
さらにtanδも銅を用いるほうが明らかに特性がよい
。また、絶縁抵抗も電極層がめつき銅のほうが特性がよ
い。スクリーン印刷方式により電極層で誘電体層をはさ
み込む形状は、膜厚の不均一性、誘電体層の焼成時のビ
ンボール、A、の拡散等で絶縁抵抗を低下させるためで
ある。
単位容量は、平面電極層を厚膜ペーストでは不可能な高
#厚がっ狭霧極間隔の形状にめっき導体で形成すること
により、同等もしくはそれ以上の値を得ることがわかる
(発明の効果) 以上のように本発明の厚膜コンデンサを高精度かつ導体
回路層を微細に形成できることは、セラミック・プリン
ト配線板の高精制度化・高特性化・高歩留り化・低コス
ト化に極めて有益である。
【図面の簡単な説明】
第1図は、本発明はセラミンク回路板の厚膜コンデンサ
部の平面図、第2図は第1図のA−A’線断面図、第3
図は、従来の厚膜コンデンサの断面図である。 1・・・セラミック基板 2・・・めっきコンデンサ電
極層 3・・・誘電体層 4・5・・・容量値調整用切
断部 6・7・・・容量値調整用ボンディング部8・・
・コンデンサ下部電極層 9・・・コンデンサ上部電極
層 10・・・導体回路層 特許出願人  東洋紡績株式会社 \ 日 ダベ

Claims (1)

    【特許請求の範囲】
  1. (1)少なくともコンデンサー層と、めっき法による導
    体回路層とがセラミック基板上に配されてなるセラミッ
    ク・プリント配線板であって、コンデンサー層がめっき
    により形成された電極層と誘電体層とを含む構成である
    ことを特徴とするセラミック・プリント配線板。
JP18589090A 1990-07-13 1990-07-13 セラミック・プリント配線板 Pending JPH04208591A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18589090A JPH04208591A (ja) 1990-07-13 1990-07-13 セラミック・プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18589090A JPH04208591A (ja) 1990-07-13 1990-07-13 セラミック・プリント配線板

Publications (1)

Publication Number Publication Date
JPH04208591A true JPH04208591A (ja) 1992-07-30

Family

ID=16178674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18589090A Pending JPH04208591A (ja) 1990-07-13 1990-07-13 セラミック・プリント配線板

Country Status (1)

Country Link
JP (1) JPH04208591A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1517596A2 (en) * 2003-09-18 2005-03-23 E.I. du Pont de Nemours and Company High tollerance embedded capacitors
JP2007150180A (ja) * 2005-11-30 2007-06-14 Matsushita Electric Ind Co Ltd フレキシブル回路基板およびその製造方法
US7609526B2 (en) 2004-09-24 2009-10-27 Meiko Electronics Co., Ltd. Circuit board
JP2011129636A (ja) * 2009-12-16 2011-06-30 Emprie Technology Development LLC コンデンサ
WO2011137897A3 (de) * 2010-05-04 2011-12-29 Lpkf Laser & Electronics Ag Verfahren zum einbringen elektrischer isolierungen in leiterplatten
JP2015038936A (ja) * 2013-08-19 2015-02-26 住友電工プリントサーキット株式会社 コンデンサ、フレキシブルプリント配線板及び電子部品

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1517596A2 (en) * 2003-09-18 2005-03-23 E.I. du Pont de Nemours and Company High tollerance embedded capacitors
EP1517596A3 (en) * 2003-09-18 2006-11-02 E.I. du Pont de Nemours and Company High tollerance embedded capacitors
US7609526B2 (en) 2004-09-24 2009-10-27 Meiko Electronics Co., Ltd. Circuit board
JP2007150180A (ja) * 2005-11-30 2007-06-14 Matsushita Electric Ind Co Ltd フレキシブル回路基板およびその製造方法
JP4720462B2 (ja) * 2005-11-30 2011-07-13 パナソニック株式会社 フレキシブル回路基板およびその製造方法
JP2011129636A (ja) * 2009-12-16 2011-06-30 Emprie Technology Development LLC コンデンサ
US8395048B2 (en) 2009-12-16 2013-03-12 Empire Technology Development Llc Wire material, electronic device, and capacitor
WO2011137897A3 (de) * 2010-05-04 2011-12-29 Lpkf Laser & Electronics Ag Verfahren zum einbringen elektrischer isolierungen in leiterplatten
US9021691B2 (en) 2010-05-04 2015-05-05 Lpkf Laser & Electronics Ag Method for introducing electrical insulations in printed circuit boards
JP2015038936A (ja) * 2013-08-19 2015-02-26 住友電工プリントサーキット株式会社 コンデンサ、フレキシブルプリント配線板及び電子部品

Similar Documents

Publication Publication Date Title
US6068782A (en) Individual embedded capacitors for laminated printed circuit boards
US4464420A (en) Ceramic multilayer circuit board and a process for manufacturing the same
JPH04208591A (ja) セラミック・プリント配線板
JPH0897072A (ja) 積層セラミックチップ型電子部品
JPS63104314A (ja) チツプコンデンサの電極端子の形成方法
JP3472492B2 (ja) 多数個取り配線基板
JPS63144554A (ja) 厚膜混成集積回路基板の製造方法
JPH0575255A (ja) 混成基板とこれを搭載する回路モジユールおよびその製造方法
JP4671511B2 (ja) 配線基板の製造方法
JP3523418B2 (ja) 配線基板
JPH01289231A (ja) リードレスチップ部品の製造方法
JP3554195B2 (ja) 配線基板
JP2013098404A (ja) セラミック基板と、そのセラミック基板を用いた電子部品モジュール
JPH0950901A (ja) チップ電子部品とその製造方法
JP4334659B2 (ja) セラミック配線基板とその製造方法
JPH0945577A (ja) 積層電子部品の製造方法
JP4423181B2 (ja) 複数個取り配線基板
JP2931910B2 (ja) 回路基板
JP2006269829A (ja) セラミック電子部品
JP2565351B2 (ja) 電子回路部品
JP2798566B2 (ja) 回路基板の製造方法
JP2000151037A (ja) 多数個取り配線基板
JPH0766537A (ja) 配線基板
JPH0794839A (ja) 回路基板
JP2005072508A (ja) 回路基板