JP6984527B2 - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP6984527B2 JP6984527B2 JP2018067534A JP2018067534A JP6984527B2 JP 6984527 B2 JP6984527 B2 JP 6984527B2 JP 2018067534 A JP2018067534 A JP 2018067534A JP 2018067534 A JP2018067534 A JP 2018067534A JP 6984527 B2 JP6984527 B2 JP 6984527B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- electrode
- external electrode
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
例えば、携帯電話、携帯音楽プレーヤーなどのモバイル機器に用いられる電子部品については、落下時の衝撃に耐えることが求められている。具体的には、落下衝撃を受けても、実装基板から電子部品が脱落しない、または電子部品にクラックが生じないようにする必要がある。
また、ECUなどの車載機器に用いられる電子部品については、熱サイクルの衝撃に耐えることが求められている。具体的には、熱サイクルを受けて実装基板が熱膨張収縮することにより発生するたわみ応力を受けても、電子部品や実装用のはんだにクラックが生じないようにする必要がある。
特に、特許文献2の構造は、下地電極層(焼成型導電ペーストで形成された焼結金属膜)は形成されていないため、その問題が顕著に生じる。特許文献1の構造においても、製品の高さ寸法の制限を受けるため、外部電極の厚みを薄くする必要があり、下地電極層の厚みを薄くする必要があるため、特許文献2の構造ほどではないが同様に耐湿性は低くなる。
さらに、セラミックグリーンシートと、内部電極とでは、焼成時における収縮量が異なり、内部電極の方が大きく収縮するため、一般的に積層体の端面と内部電極の端部、誘電体層との間で隙間が生じることがある。これにより、ただでさえ積層体との固着力の弱い樹脂外部電極品において、上記のような隙間が生じることにより、さらに水分などがセラミック電子部品(積層セラミックコンデンサ)内部に浸入しやすくなり、セラミック電子部品(積層セラミックコンデンサ)の信頼性が著しく低下することがあった。
本発明にかかる積層セラミックコンデンサについて説明する。図1は、本発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図2は、本発明にかかる積層セラミックコンデンサを示す図1のII−II線における断面図である。図3は、本発明
にかかる積層セラミックコンデンサを示す図1のIII−III線における断面図である
。図4(A)は、図3に示す線IVA−IVAにおける断面図である。図4(B)は、図3に示す線IVB−IVBにおける断面図である。
積層体12は、積層された複数の誘電体層14と複数の内部電極16とを含み、積層方向xに相対する第1の主面12aおよび第2の主面12bと、積層方向xに直交する幅方向yに相対する第1の側面12cおよび第2の側面12dと、積層方向xおよび幅方向yに直交する長さ方向zに相対する第1の端面12eおよび第2の端面12fと、を含む。また、積層体12は、角部または稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体12の隣接する3面が交わる部分のことであり、稜線部とは、積層体12の隣接する2面が交わる部分のことである。さらに、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d、ならびに第1の端面12eおよび第2の端面12fの一部または全体に凹凸などが形成されていてもよい。
積層体12の誘電体層14は外層部14aと内層部14bとを含む。外層部14aは、積層体12の第1の主面12a側および第2の主面12b側に位置し、第1の主面12aと最も第1の主面12aに近い内部電極16との間に位置する誘電体層、および第2の主面12bと最も第2の主面12bに近い内部電極16との間に位置する誘電体層、である。そして、両外層部14aに挟まれた領域が内層部14bである。
第2の内部電極16bの幅方向yの両端の辺と誘電体層14との界面には、図4(B)に示すように、第2の端面12fに開口部を有する第2の隙間部22bを有している。
積層体12の内部には、第1の端面12eに引き出される第1の内部電極16aと、第2の端面12fに引き出される第2の内部電極16bと、が配置されている。複数の第1の内部電極16aと第2の内部電極16bとは、積層体12の積層方向xに沿って誘電体層14を挟んで等間隔に交互に配置されるよう積層される。
第2の内部電極16bは、互いに対向する第2の対向電極部18bと、第2の対向電極部18bから積層体12の第2の端面12fまで延びる第2の引出電極部20bとを備えている。
積層体12の少なくとも第1の端面12e上には、樹脂および金属を含む導電性樹脂層28を含む第1の外部電極24aと、樹脂および金属を含む導電性樹脂層28を含む第2の外部電極24bと、有している。
下地電極層26は、第1の下地電極層26aおよび第2の下地電極層26bを有する。
第2の下地電極層26bは、積層体12の第2の端面12fを覆い、第1の主面12aおよび第2の主面12b、並びに第1の側面12cおよび第2の側面12dに至るように設けられている。もっとも、第2の下地電極層26bは、第2の端面12f上にのみに配置されていてもよい。
導電性樹脂層28は、第1の導電性樹脂層28aと第2の導電性樹脂層28bとを有する。
めっき層30は、第1のめっき層30aと第2のめっき層30bとを有する。
次に本発明にかかる積層セラミックコンデンサ10の製造方法について説明する。
本発明に用いる樹脂23の硬さは、架橋密度および側鎖に導入する官能基により制御が可能である。本発明では、架橋密度(R/Si比)を調整することにより硬さの制御を行う。
熱処理時の雰囲気は、N2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は100ppm以下に抑えることが好ましい。これにより、下地電極層26を覆うように導電性樹脂層28が形成され、下地電極層26と導電性樹脂層28との間に、中間金属層が形成される。また、中間金属層の厚みは上記の熱処理温度によってコントロールすることができる。
(ア)積層セラミックコンデンサの端面を幅方向yに沿って研磨し、外部電極24を除去し、内部電極16の引出電極部20a、20bを露出させる。次に、第1の隙間部22aおよび第2の隙間部22bをFE−SEMで30000倍に拡大観察を行い、封止箇所を観察する。
(イ)観察箇所における樹脂23の面積率を測定し、90%未満の場合を×と判定する。
タイプDデュロメータで硬さが20未満の値を示す場合は、タイプAデュロメータを用いる。
タイプAデュロメータで硬さが90を超える値を示す場合は、タイプDデュロメータを用いる。
また、本規格はゴム形状の樹脂についての測定手法であるが、ゴム硬度では測定できない硬さ(例えば、一般的にエラストマーとかレジンと呼ばれるもの)についても、タイプDデュロメータで硬さ70以上と規定する。
次に上述した方法で、積層セラミックコンデンサを作製し、信頼性試験を行った。実施例1ないし実施例4は樹脂の硬さを変えて作成した。樹脂の硬さは、架橋密度(R/Si比)を調整することにより制御した。
なお、比較例1として、第1の隙間部22aおよび第2の隙間部22bに樹脂を設けずに作成した積層セラミックコンデンサを準備した。樹脂を設けなかったこと以外は、実施例と同じ構造とした。さらに、比較例2および比較例3として、樹脂の硬さが本発明の範囲から外れるものを準備した。
本発明の積層セラミックコンデンサ10には、以下のチップを用いた。
(a)チップサイズ(狙い値):L×W×T=1.0mm×0.5mm×0.5mm
(b)セラミック材料:BaTiO3
(c)内部電極:Ni
(d)容量:10μF
(e)定格電圧:6.3V
(f)外部電極の構造
(i)下地電極層の素材:Cu
(ii)導電性樹脂層:金属成分 Ag(金属成分1種類のみ)
樹脂成分 エポキシ樹脂
(iii)めっき層:Niめっき層+Snめっき層の2層構造
(g)隙間部に介在させた樹脂の種類:オルガノポリシロキサン
(h)隙間部に介在させた樹脂の硬さ:表1に記載
WT面から見た充填率は、第1の隙間部22aおよび第2の隙間部22bを各条件10か所FE−SEMを用いて観察を行った。樹脂23と第1の隙間部22aおよび第2の隙間部22bとの充填率が以下の基準を下回るものが1つでもあった場合に×と判定した。なお、観察箇所に樹脂23がない場合はさらに追加して観察した。
(ア)積層セラミックコンデンサ10の端面を幅方向yに沿って研磨し、外部電極24を除去し、内部電極16の引出電極部20a、20bを露出させる。次に、内部電極16にあるボイド部をFE−SEMで30000倍に拡大観察を行い、封止箇所を観察した。
(イ)観察箇所における第1の隙間部22aおよび第2の隙間部22bに対する樹脂23の面積率を測定し、90%未満の場合を×と判定した。
樹脂硬さの評価方法はJIS K6253に従い硬さ測定を行った。以下のように使い分けを行った。
タイプDデュロメータで硬さが20未満の値を示す場合は、タイプAデュロメータを用いた。
タイプAデュロメータで硬さが90を超える値を示す場合は、タイプDデュロメータを用いた。
また、本規格はゴム形状の樹脂についての測定手法であるが、ゴム硬度計では測定できない硬さ(例えば、一般的にエラストマーとかレジンと呼ばれるもの)についても、タイプDデュロメータで硬さ70以上とした。
信頼性試験は、各条件(n=72pcs)に対し、定格電圧6.3Vを印加し、温度40℃、相対湿度95%、1000時間経過後の絶縁抵抗値の劣化率(IR劣化率)を評価した。絶縁抵抗値は初期値より30%低下したものをNGと判定した。
12 積層体
12a 第1の主面
12b 第2の主面
12c 第1の側面
12d 第2の側面
12e 第1の端面
12f 第2の端面
14 誘電体層
14a 外層部
14b 内層部
16 内部電極
16a 第1の内部電極
16b 第2の内部電極
18a 第1の対向電極部
18b 第2の対向電極部
20a 第1の引出電極部
20b 第2の引出電極部
22a 第1の隙間部
22b 第2の隙間部
23 樹脂
24 外部電極
24a 第1の外部電極
24b 第2の外部電極
26 下地電極層
26a 第1の下地電極層
26b 第2の下地電極層
28 導電性樹脂層
28a 第1の導電性樹脂層
28b 第2の導電性樹脂層
30 めっき層
30a 第1のめっき層
30b 第2のめっき層
x 積層方向
y 幅方向
z 長さ方向
L 長さ方向の長さ
T 積層方向の長さ
W 幅方向の長さ
Claims (3)
- 積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第1の主面および第2の主面と、積層方向に直交する幅方向に相対する第1の側面および第2の側面と、積層方向および幅方向に直交する長さ方向に相対する第1の端面および第2の端面と、を含む積層体と、
前記積層体の少なくとも前記第1の端面上に配置される第1の外部電極と、
前記積層体の少なくとも前記第2の端面上に配置される第2の外部電極と、
を有し、
前記内部電極は、前記誘電体層上に配置され前記第1の端面に引き出される第1の内部電極と、前記誘電体層上に配置され前記第2の端面に引き出される第2の内部電極と、を有し、
前記第1の外部電極は、熱硬化性樹脂および金属を含む導電性樹脂層を含み、
前記第2の外部電極は、熱硬化性樹脂および金属を含む導電性樹脂層を含み、
前記第1の内部電極の幅方向の両端の辺と前記誘電体層との界面には、前記第1の端面に開口部を有する第1の隙間部を有しており、
前記第2の内部電極の幅方向の両端の辺と前記誘電体層との界面には、前記第2の端面に開口部を有する第2の隙間部を有しており、
前記第1および前記第2の隙間部には、ISO868に規定のタイプDデュロメータの硬さが、70以下、かつ、JIS K6253に規定のタイプAデュロメータの硬さが、65以上である、樹脂が存在する、積層セラミックコンデンサ。 - 前記樹脂は、有機物とケイ素からなる化合物である、請求項1に記載の積層セラミックコンデンサ。
- 前記化合物は、脱水縮合型のオルガノポリシロキサンである、請求項2に記載の積層セラミックコンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018067534A JP6984527B2 (ja) | 2018-03-30 | 2018-03-30 | 積層セラミックコンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018067534A JP6984527B2 (ja) | 2018-03-30 | 2018-03-30 | 積層セラミックコンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019179820A JP2019179820A (ja) | 2019-10-17 |
JP6984527B2 true JP6984527B2 (ja) | 2021-12-22 |
Family
ID=68278924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018067534A Active JP6984527B2 (ja) | 2018-03-30 | 2018-03-30 | 積層セラミックコンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6984527B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115458331B (zh) * | 2022-08-29 | 2024-08-02 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器及其制备方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS622612A (ja) * | 1985-06-28 | 1987-01-08 | 松下電器産業株式会社 | 積層型セラミツクコンデンサ素子 |
JPH01261810A (ja) * | 1988-04-13 | 1989-10-18 | Murata Mfg Co Ltd | 磁器コンデンサ |
JPH0828310B2 (ja) * | 1989-08-24 | 1996-03-21 | 株式会社村田製作所 | 積層コンデンサの製造方法 |
JP2700978B2 (ja) * | 1992-09-14 | 1998-01-21 | ティーディーケイ株式会社 | 電子部品及びその製造方法 |
JP5188390B2 (ja) * | 2006-03-15 | 2013-04-24 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
JP5769532B2 (ja) * | 2011-07-22 | 2015-08-26 | 京セラ株式会社 | コンデンサおよびその製造方法 |
JP2015060940A (ja) * | 2013-09-18 | 2015-03-30 | 株式会社村田製作所 | セラミック電子部品 |
JP6346910B2 (ja) * | 2015-05-29 | 2018-06-20 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
-
2018
- 2018-03-30 JP JP2018067534A patent/JP6984527B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019179820A (ja) | 2019-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101888551B1 (ko) | 적층 세라믹 콘덴서 | |
KR102242091B1 (ko) | 적층 세라믹 콘덴서 | |
US9911537B2 (en) | Ceramic electronic component | |
US11062848B2 (en) | Multilayer ceramic electronic component | |
KR101729295B1 (ko) | 세라믹 전자부품 및 연속 테이핑 전자부품 | |
US9779876B2 (en) | Ceramic electronic component and method for producing the same | |
KR102212641B1 (ko) | 커패시터 및 그 제조방법 | |
KR101823246B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
KR101035882B1 (ko) | 적층 세라믹 전자 부품 | |
US10930433B2 (en) | Multilayer ceramic electronic component | |
KR102150557B1 (ko) | 적층 세라믹 전자부품, 그 제조방법 및 전자부품이 실장된 회로기판 | |
JP2021034440A (ja) | 積層セラミック電子部品 | |
US11183334B2 (en) | Multilayer ceramic electronic component | |
US10879004B2 (en) | Multilayer ceramic capacitor and multilayer ceramic capacitor-mounting structure | |
JP2021034458A (ja) | 積層セラミック電子部品 | |
JP2021089924A (ja) | 積層セラミック電子部品 | |
JP6984527B2 (ja) | 積層セラミックコンデンサ | |
JP2022077451A (ja) | 積層セラミックコンデンサ | |
JP2021125673A (ja) | 積層セラミックコンデンサ | |
JP2020174073A (ja) | 積層セラミックコンデンサ | |
JP7415895B2 (ja) | 積層セラミック電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6984527 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |