CN104103420A - 层叠型陶瓷电子元件 - Google Patents

层叠型陶瓷电子元件 Download PDF

Info

Publication number
CN104103420A
CN104103420A CN201410125949.4A CN201410125949A CN104103420A CN 104103420 A CN104103420 A CN 104103420A CN 201410125949 A CN201410125949 A CN 201410125949A CN 104103420 A CN104103420 A CN 104103420A
Authority
CN
China
Prior art keywords
plating
plating layer
mentioned
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410125949.4A
Other languages
English (en)
Other versions
CN104103420B (zh
Inventor
笹林武久
元木章博
小川诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN104103420A publication Critical patent/CN104103420A/zh
Application granted granted Critical
Publication of CN104103420B publication Critical patent/CN104103420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

在通过在元件主体的规定的面上直接实施镀敷来形成层叠陶瓷电容器的外部电极时，存在成为外部电极的镀敷膜对元件主体的粘着力低的情况。为此本发明提供一种层叠型陶瓷电子元件，其中外部电极(16)包括：按照覆盖由多个内部电极(4)的露出部形成的露出部分布区域(18)的方式，通过无电解镀敷直接形成在元件主体(2)上的第1镀敷层(20)；和通过电解镀敷，按照覆盖第1镀敷层(20)的方式而形成的第2镀敷层(21)。在从露出部分布区域(18)的边缘到第1镀敷层(20)的边缘的距离、即第1镀敷伸展量E1，与从第1镀敷层(20)的边缘到第2镀敷层(21)的边缘的距离、即第2镀敷伸展量E2之间，E1/(E1+E2)≤20％的关系成立。

Description

层叠型陶瓷电子元件
技术领域
本发明涉及层叠型陶瓷电子元件，特别是涉及沿着陶瓷层形成的内部电极那样的电极层所连接的外部电极具有镀敷膜，该镀敷膜与电极层直接连接的层叠型陶瓷电子元件。
背景技术
作为层叠型陶瓷电子元件的一例的层叠陶瓷电容器的外部电极，通常是通过在元件主体的端部涂覆导电性膏剂并进行烘焙而形成的。但是，通过该方法形成的外部电极的厚度大到几十μm～几百μm。因此，为了将层叠陶瓷电容器的尺寸收敛于一定的标准值，与产生确保该外部电极的体积的需要相应地，需要非理想地减少用于确保静电电容的有效体积。
作为解决该问题的方法，提出了下述方法并进行了实用化：按照将多个内部电极的各引出端间相互连接的方式在元件主体上直接析出镀敷膜，并将该镀敷膜设为外部电极的至少一部分。例如，在日本特开昭63-169014号公报(专利文献1)中，公开了下述外部电极的形成方法：针对元件主体的露出内部电极的侧壁面的整个面，按照使露出于侧壁面的内部电极短路的方式，通过无电解Ni镀敷使导电性金属层析出。根据这样的外部电极的形成方法，能减小外部电极的体积，由此，能增加用于确保静电电容的有效体积。
然而，在通过向元件主体的规定的面上直接进行镀敷而形成的镀敷膜中没有介入基于前述导电性膏剂烘焙的电极的情况下的玻璃等，所以镀敷膜与元件主体之间的粘着力变弱，产生镀敷膜、即外部电极容易剥离的问题。
在先技术文献
专利文献
专利文献1：JP特开昭63-169014号公报
发明内容
本发明的目的是：能够解决上述那样的问题点，即提供一种包括与内部电极那样的电极层直接连接的镀敷膜的外部电极相对于元件主体的粘着力得到提高的层叠型陶瓷电子元件。
本发明是面向层叠型陶瓷电子元件的发明，该层叠型陶瓷电子元件具备：元件主体，其具备被层叠的多个陶瓷层和沿着陶瓷层而形成的多个电极层，各电极层具有露出于规定的面的露出部；和外部电极，其按照与各电极层的露出部电连接的方式，形成在元件主体的规定的面上，本发明的特征在于，为了解决上述的技术的课题而采用了下面那样的构成。
通过集合多个电极层的这些露出部，从而在上述规定的面上形成露出部分布区域。
外部电极包括：按照覆盖上述露出部分布区域的方式，通过无电解镀敷直接形成在上述规定的面上的第1镀敷层；和通过电解镀敷，按照覆盖第1镀敷层的方式而形成的第2镀敷层。
另外特征在于，在将从露出部分布区域的边缘到第1镀敷层的边缘的距离设为第1镀敷伸展量，将从第1镀敷层的边缘到第2镀敷层的边缘的距离设为第2镀敷伸展量时，
(第1镀敷伸展量)/{(第1镀敷伸展量)+(第2镀敷伸展量)}在20％以下。
上述的第1镀敷伸展量与第2镀敷伸展量之间的关系是通过后述的实验例而求得的，可知若满足上述伸展量的关系，则外部电极对元件主体的粘着力提高。
优选上述的电极层包括：沿着陶瓷层间的界面而形成的内部电极；和在元件主体的外表面上沿着陶瓷层而形成的表面电极。由此，可以扩大露出部分布区域的面积，因此能遍布元件主体上的更广的面来形成外部电极，并且可以进一步提高外部电极对元件主体的粘着力。
在本发明中，优选第1镀敷层包含Ni-P镀敷膜，第1镀敷层的P的含有率为9重量％～13重量％。由此，不仅能进一步提高外部电极的粘着力，而也有助于耐热冲击性以及耐湿可靠性的提高。
另外，在本发明中，优选第2镀敷层包含多层镀敷膜。由此，在第2镀敷层中，能通过分别不同的镀敷膜来分担焊料润湿性的提高以及防止焊料耗费的多个不同功能。
发明效果
根据本发明，能提高包括与电极层直接连接的镀敷膜的外部电极对元件主体的粘着力。
另外，在本发明中，成为外部电极的基底层的第1镀敷层通过无电解镀敷来形成。由于无电解镀敷也能对不导电的面进行镀敷，所以也能在露出部分布区域内对电极层的露出部以外的部分进行镀敷。
另一方面，按照覆盖第1镀敷层的方式而形成的第2镀敷层通过电解镀敷来形成。由于电解镀敷与无电解镀敷相比镀敷生长较快，所以通过电解镀敷形成的镀敷膜与通过无电解镀敷形成的镀敷膜相比，能更可靠地咬入陶瓷面的凹凸。为此，能期待电解镀敷膜相对于陶瓷面，更大的锚定效应，其结果能实现更高的接合力。在本发明中，通过电解镀敷而形成的第2镀敷层在第1镀敷层的周缘部、即外部电极的周缘部，与陶瓷面直接接触。因此，在外部电极的周缘部，能进一步提高对提供陶瓷面的元件主体的接合力。这在外部电极产生剥离的情况下，在考虑了从外部电极的周缘部剥离较多这一现象时，可知对剥离的抑制是特别有效的。
附图说明
图1是表示本发明的第1实施方式的作为层叠型陶瓷电子元件的2端子型的层叠陶瓷电容器1的外观的立体图。
图2是用于对图1所示的层叠陶瓷电容器1具有的元件主体2的构造进行说明的图，(A)表示第1内部电极4通过的面，(B)表示第2内部电极5通过的面。
图3是表示图1所示的层叠陶瓷电容器1具有的元件主体2的外观的立体图。
图4是沿着图1的线L1-L1的放大剖面图。
图5是沿着图1的线L2-L2的放大剖面图。
图6是表示本发明的第2实施方式的作为3端子型的层叠型陶瓷电子元件的层叠陶瓷电容器31的外观的立体图。
图7是用于对图6所示的层叠陶瓷电容器31具有的元件主体32的构造进行说明的图，(A)表示辅助电极36～39通过的面，(B)表示第1内部电极34通过的面，(C)表示第2内部电极35通过的面。
图8是表示图6所示的层叠陶瓷电容器31具有的元件主体32的外观的立体图。
图9是沿着图6的线L3-L3的放大剖面图。
图10是表示本发明的第3实施方式的作为8端子型的层叠型陶瓷电子元件的层叠陶瓷电容器71的外观的立体图。
图11是用于对图10所示的层叠陶瓷电容器71具有的元件主体72的构造进行说明的图，(A)表示辅助电极76～83通过的面，(B)表示第1内部电极74通过的面，(C)表示第2内部电极75通过的面。
图12是表示图10所示的层叠陶瓷电容器71具有的元件主体72的外观的立体图。
符号的说明：
1、31、71  层叠陶瓷电容器
2、32、72  元件主体
3、33、73  陶瓷层
4、5、34、35、74、75  内部电极(电极层)
16、17、52～55、100～107  外部电极
18、19、56～59、108～115  露出部分布区域
20、60  第1镀敷层
21、61  第2镀敷层
36～39、76～83  辅助电极(电极层)
具体实施方式
以下，针对层叠陶瓷电容器进行本发明的实施方式的说明。
第1实施方式
图1至图5是用于对本发明的第1实施方式的2端子型的层叠陶瓷电容器1进行说明的图。层叠陶瓷电容器1具备在图3中表示其外观的元件主体2。元件主体2具备：被层叠的多个陶瓷层3；沿着陶瓷层3形成的作为多个电极层的第1以及第2内部电极4以及5。这些内部电极4以及5位于陶瓷层3间的界面上。陶瓷层3例如由钛酸钡系电介质陶瓷构成。作为导电成分，内部电极4以及5例如包含Ni。
元件主体2为长方体状，具有在陶瓷层3的延伸方向延伸的第1以及第2主面6以及7、在陶瓷层3的层叠方向延伸的第1以及第2侧面8及9、和第1以及第2端面10以及11。层叠陶瓷电容器1通常被设计成在内部电极4以及5朝向与安装基板(未图示。)垂直的方向的状态下被安装，因此，第1或者第2侧面8或者9朝向安装基板侧。
第1内部电极4如图2(A)所示，具有构成其主要部分的电容形成部12与引出部13。引出部13在第1端面10和与其邻接的第1以及第2侧面8及9的各一部分露出，在此构成露出部。这些露出部的形态也被图示于图3中。
另一方面，如图2(B)所示，第2内部电极5具有构成其主要部分的电容形成部14与引出部15。引出部15被形成在上述的第1内部电极4的引出部13的相反侧。引出部15在第2端面11和与其邻接的第1以及第2侧面8及9的各一部分露出，在此构成露出部。这些露出部的形态也被图示于图3中。
上述那样的元件主体2例如如以下那样来制造。
准备将成为陶瓷层3的多个陶瓷生片。接下来，在各陶瓷生片上，通过印刷来形成将成为内部电极4或者5的导电性膏剂膜。接下来，按照第1内部电极4与第2内部电极5在层叠方向交替地排列的方式，层叠形成有导电性膏剂膜的陶瓷生片，并且按照在该层叠方向的两端部没有形成导电性膏剂膜的适当数量的陶瓷生片构成外层部的方式进行层叠，由此得到未经加工的状态的元件主体2。
此外，上述的层叠工序针对能获取多个元件主体2的母陶瓷生片(mother ceramic green sheet)而实施，在层叠工序之后，实施切割工序，也可以获得各个未经加工的状态的元件主体2。
接下来，进行对未经加工的状态的元件主体进行烧成的工序。由此，得到图3所示的被烧结了的元件主体2。元件主体2具备通过对陶瓷生片的烧结而得到的多个陶瓷层3，并且具有通过对导电性膏剂膜的烧结而得到的内部电极4以及5。
接下来，优选对元件主体2实施滚筒研磨工序，由此，使内部电极4以及5的露出部更可靠地露出。接下来，优选用纯水实施清洗工序。
接下来，为了得到图1所示的层叠陶瓷电容器1，形成与第1内部电极4的露出部电连接的第1外部电极16、和与第2内部电极5的露出部电连接的第2外部电极17。以下，对这些外部电极16以及17的构成以及形成方法进行说明。
如图3所示，多个第1内部电极4的各露出部沿着陶瓷层3的层叠方向排列，形成第1露出部分布区域18。在图3中，通过标注多个点来与其他区域区别而图示第1露出部分布区域18以及后述的第2露出部分布区域19。即，第1露出部分布区域18由多个第1内部电极4的各露出部和被各露出部夹着的多个陶瓷层3的露出的部分构成。第1露出部分布区域18遍布第1端面10和与其邻接的第1以及第2侧面8及9的各一部分延伸。
另一方面，多个第2内部电极5的各露出部沿着陶瓷层3的层叠方向排列，形成第2露出部分布区域19。第2露出部分布区域19遍布第2端面11和与其邻接的第1以及第2侧面8及9的各一部分延伸。
此外，在图3中，在第1以及第2露出部分布区域18以及19内，分别图示了内部电极4以及5的露出部，但为了方便图解，图示的露出部的分布密度比实际的要低。这对于后述的图8以及图12而言也一样。
第1外部电极16与第2外部电极17具有被同时形成并且相互相同的剖面构造，所以对于图4以及图5所示的第1外部电极16更详细地进行说明，对于第2外部电极17，省略详细的说明。
参照图4以及图5，第1外部电极16包括：在元件主体2的第1端面10以及与其邻接的第1以及第2侧面8及9的各一部分上直接形成的第1镀敷层20；和在第1镀敷层20上形成的第2镀敷层21。第1镀敷层20通过无电解镀敷而形成，使得覆盖第1露出部分布区域18。第2镀敷层21通过电解镀敷而形成，使得覆盖第1镀敷层20。
在此，将从露出部分布区域18的边缘到第1镀敷层20的边缘的距离定义为第1镀敷伸展量，将从第1镀敷层20的边缘到第2镀敷层21的边缘的距离定义为第2镀敷伸展量。在图4以及图5中，第1镀敷伸展量用E1表示，第2镀敷伸展量用E2表示。
在本发明中，为了外部电极16以及17相对于元件主体2的接合力变高，起到能抑制外部电极16以及17的剥离的效果，从后述的实验例的结果可以看出，上述的第1镀敷伸展量E1以及第2镀敷伸展量E2必须选择为以下的关系。
E1/(E1+E2)≤20％
此外，在图4以及图5中，图示了第1镀敷层20被形成为不仅覆盖露出部分布区域18，还覆盖其周边部的状态，但也会有仅形成在露出部分布区域18上的情况，换言之，也会有上述第1伸展量E1为0的情况。
第1镀敷伸展量E1以及第2镀敷伸展量E2在图4中被图示为在第1内部电极4的面方向测定的距离，而在图5中，被图示为在第1内部电极4的厚度方向测定的距离。在用于形成第1以及第2镀敷层20以及21的镀敷工序中，由于镀敷析出各向同性地产生，所以第1镀敷伸展量E1以及第2镀敷伸展量E2无论是用图4所示的距离来测定，还是用图5所示的距离来测定，实际上都是不变的。
距离的测定使用下面的方法来进行。即，通过对层叠陶瓷电容器1进行研磨，由此使图4或图5所示那样的通过元件主体2的中心的规定的剖面露出。接着，使用附带于扫描式电子显微镜(SEM)的能量分散型X射线(EDX)分析装置，得到露出的剖面的元素映射的图像。根据元素映射的图像，确定第1镀敷层20与第2镀敷层21，来测量第1镀敷伸展量E1以及第2镀敷伸展量E2。此外，也能使用EDX，来进行第1镀敷层20与第2镀敷层21所包含的元素的定量分析。
用于形成外部电极16以及17的镀敷工序例如如下面那样来实施。
第1镀敷层20优选包括Ni-P镀敷膜。Ni-P镀敷膜的P含有率为2重量％～18重量％。作为无电解镀敷的前处理，优选实施赋予Pd催化剂的工序以及用纯水进行的清洗工序，其后，实施无电解Ni-P镀敷，形成P含有率例如在9重量％以上的Ni-P镀敷膜所构成的第1镀敷层20。在此，第1镀敷层20在将内部电极4以及5各自的相邻的露出部上的镀敷析出物物理地相互连接的状态下，构成均质且致密的膜。
第1镀敷层20的P含有率使用上述的EDX的定量分析测定。具体地说，使通过元件主体2的中心的规定的剖面露出，将第1镀敷层20的厚度方向的中央作为1处代表来进行测定。通过定量分析选择的元素是Ni与P，P含有率是将Ni与P的合计设为总重量时的P的含有率。
为了提高抑制与第2镀敷层21相比接合力低的第1镀敷层20的伸展量E1的同时，提高防止水分向元件主体2内部浸入的效果，优选增大第1镀敷层20的厚度。即，优选按照第1镀敷伸展量E1与第1镀敷层20的厚度相比变小的方式，形成第1镀敷层20。
此外，在上述的赋予Pd催化剂的工序中，内部电极4以及5所包含的Ni被置换为Pd，用于无电解Ni-P镀敷的还原剂的催化剂能力虽然得到提高，但由于Ni本身有催化剂性，所以也可以省略赋予Pd催化剂的工序。
在上述的无电解Ni-P镀敷工序之后，实施用纯水进行的清洗工序。
其后，也可以实施热处理工序。作为热处理温度，例如在600℃以上，优选采用800℃以上的温度。提高该热处理，在内部电极4以及5与第1镀敷层20之间产生相互扩散。然后，在该相互扩散部分中，引起金属的体积膨胀，从而能有利地填埋在陶瓷层、与内部电极4及5以及第1镀敷层20各自的界面存在的缝隙，其结果，起到防止水分向元件主体2内部浸入的效果。
接下来，通过电解镀敷形成第2镀敷层21。第2镀敷层21例如包括Ni镀敷膜。第2镀敷层21通过电解镀敷形成，所以能高效地形成第2镀敷层21。
在上述的电解Ni镀敷工序之后，实施用纯水进行的清洗工序。
在形成了第2镀敷层21后，还可以进一步实施形成其他镀敷层的工序。例如，也可以在上述Ni镀敷膜上形成Sn镀敷膜。Sn镀敷膜使用于使外部电极16以及17的焊料润湿性提高的膜。在通过电解镀敷形成了Sn镀敷膜后，实施用纯水进行的清洗工序，接下来，实施干燥工序。
为了增大与第1镀敷层20相比接合力高的第2镀敷层21的伸展量E2的同时，抑制电子元件、即层叠陶瓷电容器1的外形尺寸，优选抑制第2镀敷层21的厚度。即，按照第2镀敷伸展量E2与第2镀敷层21的厚度相比变大的方式来形成第2镀敷层21。
这样，图1所示的层叠陶瓷电容器1完成。
如上述那样，若第1镀敷层20包括Ni-P镀敷膜，则能提高外部电极16以及17的相对于元件主体2的粘着力。特别是，若提高P含有率使得P含有率例如在9重量％以上，则镀敷膜的硬度提高。因此，在Ni-P镀敷膜追随陶瓷的微小的凹凸时，由于皮膜应力变小，所以锚定效应变高。由此，第1镀敷层20相对于内部电极4以及5的露出部的接合强度整体提高，并且在第1镀敷层20与内部电极4以及5的露出部的周缘部的陶瓷部分之间的界面也难以产生剥离，所以安装时的耐湿可靠性得到提高。为了得到足够的耐湿可靠性，优选将P含有率设为9重量％以上。
另外，若P含有率高，则镀敷膜的耐腐蚀性提高。因此，第1镀敷层20的耐腐蚀性提高，在该点上，也能提高耐湿可靠性。
构成第1镀敷层20的Ni-P镀敷膜更优选为非晶质。若为非晶质，则针对前述那样的陶瓷凹凸的追随性良好。由此，前述的锚定效应更高，能进一步提高粘着力，并且能实质地消除第1镀敷层20与内部电极4及5之间的缝隙，例如能使针对水蒸气的密封性良好，能进一步提高耐湿可靠性。若P含有率超过8～9重量％，则Ni-P镀敷膜变为非晶质。因此，在该点上，也优选Ni-P镀敷膜为9重量％以上。
此外，Ni-P镀敷膜如前述那样，若P含有率在9重量％以上则Ni-P镀敷膜为非晶质，硬度变高，所以存在容易破裂的缺点。特别是，在作为Ni-P镀敷膜的第1镀敷层20的缘端附近产生破裂，破裂的缘端部分没有与内部电极4或者5连接的情况下，外部电极16或者17容易以此为起点剥离。然而，该缺点可以通过例如包含Ni镀敷膜的第2镀敷层21来弥补。特别是不包含P的Ni镀敷膜比较柔软。为此，通过用第2镀敷层21保护第1镀敷层20，由此第1镀敷层20难以破裂。特别是，构成第1镀敷层20的Ni-P镀敷膜的P含有率即使在9重量％以上，通过按照满足E1/(E1+E2)≤20％的关系的方式形成构成第2镀敷层21的不含P的Ni镀敷膜，从而认为能抑制在第1镀敷层20的缘端附近发生的破裂。其结果，如后述的实验例(P含有率为11重量％、13重量％)那样，能抑制外部电极的剥离。
接下来，基于以上说明的第1实施方式，说明对第1镀敷伸展量E1以及第2镀敷伸展量E2与在外部电极16以及17的剥离产生之间的关系进行了调查的实验例1以及2。
[实验例1]
准备了平面尺寸为1.0mm×0.5mm的层叠陶瓷电容器用元件主体，其中陶瓷层由钛酸钡系电介质陶瓷构成，内部电极以Ni为主成分。在该元件主体中，内部电极间的陶瓷层的各厚度为1μm，各内部电极的厚度为1μm，没有配置内部电极的各外层部的厚度为50μm。另外，作为后述的镀敷处理的前处理，对元件主体实施滚筒研磨，设为使内部电极的露出部可靠地露出的状态，接下来实施用纯水进行的清洗工序。
接下来，针对元件主体实施Pd催化剂赋予工序。在Pd催化剂赋予工序中，准备Pd浓度：100ppm，pH：2.5，温度：25℃的氯化钯水溶液，将元件主体在该溶液中浸渍3分钟。在浸渍后，从氯化钯水溶液取出元件主体，用纯水进行清洗。
接下来，准备筒容积：300cc，直径：70mm的旋转滚筒，在此投入20ml元件主体。然后，将旋转滚筒浸渍在无电解Ni-P镀敷浴(electrolessNi-P plating bath)中，以滚筒旋转速度：20rpm，实施规定时间的无电解镀敷处理。在此，对无电解Ni-P镀敷浴的pH、次磷酸钠浓度、温度、无电解Ni-P镀敷浴的Ni浓度、柠檬酸浓度等进行了调整，使得P含有率为11重量％。在本实验例中，使用了含有硫酸镍：0.1mol/L、次磷酸钠：0.2mol/L、柠檬酸：0.5mol/L以及硫酸铵：0.5mol/L的无电解Ni-P镀敷浴。另外，该无电解Ni-P镀敷浴作为pH调整剂而使用硫酸以及氢氧化钠，将pH调整为8.0，将浴温设定为90℃。在上述的无电解Ni-P镀敷处理之后，用纯水实施清洗。
这样，形成了由P含有率为11重量％的Ni-P镀敷膜构成的第1镀敷层。在此，通过对上述的无电解镀敷处理时间进行各种改变，如表1的“E1”栏所示，改变从露出部分布区域的边缘到第1镀敷层的边缘的距离，即第1镀敷伸展量。
接下来，使用相同的旋转滚筒，除了20ml的元件主体，还将直径：0.45mm的Sn-Ag-Cu制介质：40ml，以及直径：8.0mm的被覆盖了尼龙的铁球构成的搅拌球：50cc投入到旋转滚筒中，以滚筒旋转速度：20rpm，实施了规定时间的电解Ni镀敷处理。在此，作为电解Ni镀敷浴，使用pH：4.0，浴温设定为55℃的瓦特浴(硫酸镍：300g/L，氯化镍：45g/L，硼酸：40mg/L)。在上述电解Ni镀敷处理之后，实施了用纯水进行的清洗。
这样，在上述第1镀敷层上，形成实质上不含P的电解Ni镀敷膜构成的第2镀敷层。在此，通过对电解镀敷处理时间进行各种改变，从而如表1的“E2”栏所示，改变从第1镀敷层的边缘到第2镀敷层的边缘的距离，即第2镀敷伸展量。此外，第1伸展量E1与第2伸展量E2的和变为30μm。第1镀敷层与第2镀敷层与的合计厚度，即外部电极的厚度变为5～15μm的范围。
如以上那样，得到与各试样相关的层叠陶瓷电容器。通过对1000个各试样，观察得到的层叠陶瓷电容器的形成有外部电极边缘的各面的外观，由此调查了外部电极的剥离，即镀敷层剥离引起的外部电极的部分缺损的有无。此时，在外部电极的部分缺损为10μm以上的情况下，判断为有外部电极的剥离(以后的实验例也相同)。其结果表示在表1的“剥离产生率”的栏中。关于E1以及E2，从试样之中选出5个，按照上述的测定方法，对每一处进行测定，并取平均。
表1
试样编号 E1 E2 E1/(E1+E2)×100 剥离产生率
1 0 30 0 0/1000
2 3 27 10 0/1000
3 6 24 20 0/1000
*4 8 22 27 2/1000
*5 10 20 33 5/1000
*6 12 18 40 7/1000
在表1中，对试样编号标注了*的是本发明的范围外的比较例。
由表1可知，根据“E1/(E1+E2)×100”的数值在20以下，即(第1镀敷伸展量)/{(第1镀敷伸展量)+(第2镀敷伸展量)}在20％以下的试样1～3，不产生外部电极的剥离。
[实验例2]
准备了平面尺寸为0.6mm×0.3mm的层叠陶瓷电容器用元件主体，其中陶瓷层由钛酸钡系电介质陶瓷构成，内部电极以Ni为主成分。在该元件主体中，内部电极间的陶瓷层的各厚度为1μm，各内部电极的厚度为0.7μm，没有配置内部电极的各外层部的厚度为50μm。
以后，经过与实验例1的情况相同的工序，在元件主体上，形成了P含有率为11重量％的Ni-P镀敷膜所构成的第1镀敷层。在此，通过对用于形成第1镀敷层的无电解镀敷处理时间进行各种改变，由此如表2的“E1”栏所示，从露出部分布区域的边缘到第1镀敷层的边缘的距离，即第1镀敷伸展量发生改变。
接下来，经过与实验例1的情况相同的工序，在上述第1镀敷层上，形成了实质不含P的电解Ni镀敷膜所构成的第2镀敷层。在此，通过对用于形成的电解镀敷处理时间进行各种改变，如表2的“E2”栏所示，从第1镀敷层的边缘到第2镀敷层的边缘的距离，即第2镀敷伸展量发生改变。此外，第1伸展量E1与第2伸展量E2的和变为20μm。第1镀敷层与第2镀敷层的合计厚度，即外部电极的厚度变为5～15μm的范围。
如以上那样，得到与各试样相关的层叠陶瓷电容器。关于1000个各试样，通过观察所得到的层叠陶瓷电容器的形成有外部电极的边缘的各面的外观，由此对外部电极的剥离、即镀敷层剥离引起的外部电极部分缺损的有无进行了调查。其结果表示在表2的“剥离产生率”栏中。
[表2]
试样编号 E1 E2 E1/(E1+E2)×100 剥离产生率
11 0 20 0 0/1000
12 2 18 10 0/1000
13 4 16 20 0/1000
*14 8 12 40 1/1000
*15 10 10 50 3/1000
*16 12 8 60 3/1000
在表2中，对试样编号标注了*的是本发明的范围外的比较例。
由表2可知，根据“E1/(E1+E2)×100”的数值在20以下，即(第1镀敷伸展量)/{(第1镀敷伸展量)+(第2镀敷伸展量)}在20％以下的试样11～13，不产生外部电极的剥离。
[第2实施方式]
接下来，参照图6至图9，对本发明的第2实施方式的3端子型的层叠陶瓷电容器31进行说明。层叠陶瓷电容器31具有在图8中表示其外观的元件主体32。元件主体32具备：被层叠的多个陶瓷层33；沿着陶瓷层33而形成的作为多个电极层的第1及第2内部电极34及35以及第1至第4辅助电极36～39。内部电极34及35位于陶瓷层33间的界面上。另一方面，辅助电极36～39有的位于陶瓷层33间的界面上，有的位于元件主体32的外表面上成为表面电极。
元件主体32为长方体状，具有在陶瓷层33的延伸方向延伸的第1及第2主面40及41、和在陶瓷层33的层叠方向延伸的第1及第2侧面42及43以及第1及第2端面44及45。层叠陶瓷电容器31通常被设计成在内部电极34及35朝向与安装基板(未图示。)平行的方向的状态下被安装，因此，第1或者第2主面40或者41朝向安装基板侧。
参照图7(A)，第1辅助电极36位于第1端面44侧，并且其边缘露出于第1端面44和与其邻接的第1及第2侧面42及43的各一部分，在此构成露出部。第2辅助电极37位于第2端面45侧，并且其边缘露出于第2端面45和与其邻接的第1及第2侧面42及43的各一部分，在此构成露出部。
第3辅助电极38位于第1侧面4两侧，并且其边缘露出于第1侧面42，在此构成露出部。第4辅助电极39位于第2侧面43侧，并且其边缘露出于第2侧面43，在此构成露出部。
此外，关于作为表面电极的辅助电极36～39，不仅各自的边缘，主面整体构成露出部，其中辅助电极36～39位于朝向位于所述最外层的陶瓷层33的外侧的主面上，即位于元件主体32的第1及第2主面40及41上。
这些辅助电极36～39所提供的露出部的形态也被图示于图8中。
如图7(B)所示，第1内部电极34具备构成其主要部分的电容形成部46和第1及第2引出部47及48。第1引出部47露出于第1端面44和与其邻接的第1及第2侧面42及43的各一部分，在此构成露出部。第2引出部48露出于第2端面45和与其邻接的第1及第2侧面42及43的各一部分，在此构成露出部。露出部的形态也被图示于图8中。
如图7(C)所示，第2内部电极35具有构成其主要部分的电容形成部49和第1及第2引出部50及51。第1引出部50露出于第1侧面42的一部分，在此构成露出部。第2引出部51露出于第2侧面43的一部分，在此构成露出部。露出部的形态也被图示于图8中。
关于上述那样的元件主体32，虽然省略详细的说明，但也适用与第1实施方式中的元件主体2的情况相同的层叠技术来制造。若对第2实施方式特有的层叠样态进行说明，按照多个第1及第2内部电极34及35分别在层叠方向交替地排列的方式进行层叠，并且在其层叠方向的两端部，辅助电极36～39遍布多个层来进行配置。另外，辅助电极36～39被设置成也位于元件主体32的两主面40及41上。
在得到了元件主体32后，为了得到图6所示的层叠陶瓷电容器31，形成与第1内部电极34的第1引出部47电连接的第1外部电极52、与第1内部电极34的第2引出部48电连接的第2外部电极53、与第2内部电极35的第1引出部50电连接的第3外部电极54、和与第2内部电极35的第2引出部51电连接的第4外部电极55。以下，对这些外部电极52～55的构成以及形成方法进行说明。
如图8所示，多个第1内部电极34的第1引出部47以及第1辅助电极36提供的露出部沿着陶瓷层33的层叠方向排列，形成第1露出部分布区域56。第1露出部分布区域56遍布第1端面44和与其邻接的第1及第2主面40及41的各一部分以及第1及第2侧面42及43的各一部分延伸。
另一方面，多个第1内部电极34的第2引出部48及第2辅助电极37所提供的露出部沿着陶瓷层33的层叠方向排列，形成第2露出部分布区域57。第2露出部分布区域57遍布第2端面45和与其邻接的第1及第2主面40及41的各一部分以及第1及第2侧面42及43的各一部分延伸。
另外，多个第2内部电极35的第1引出部50及第3辅助电极38所提供的露出部沿着陶瓷层33的层叠方向排列，形成第3露出部分布区域58。第3露出部分布区域58遍布第1侧面42和与其邻接的第1及第2主面40及41的各一部分延伸。
另一方面，多个第2内部电极35的第2引出部51及第4辅助电极39所提供的露出部沿着陶瓷层33的层叠方向排列，形成第4露出部分布区域59。第4露出部分布区域59遍布第2侧面43和与其邻接的第1及第2主面40及41的各一部分延伸。
第1至第4外部电极52～55被同时形成，并且具有相互相同的剖面构造。在此，关于图9所示的第2外部电极53更详细地进行说明，关于其他外部电极52，54以及55省略详细的说明。
参照图9，第2外部电极53包括：在元件主体32的第2端面45、与其邻接的第1及第2主面40及41的各一部分以及第1及第2侧面42及43的各一部分上直接形成的第1镀敷层60；和在第1镀敷层60上形成的第2镀敷层61。通过无电解镀敷形成第1镀敷层60，使得覆盖第2露出部分布区域57。通过电解镀敷形成第2镀敷层61，使得覆盖第1镀敷层60。
在此，将从露出部分布区域57的边缘到第1镀敷层60的边缘的距离定义为第1镀敷伸展量，将从第1镀敷层60的边缘到第2镀敷层61的边缘的距离定义为第2镀敷伸展量。在图9中，第1镀敷伸展量用E1表示，第2镀敷伸展量用E2表示。
在该实施方式中，为了使起到外部电极52～55相对于元件主体32的接合力变高，起到能抑制外部电极52～55的剥离的效果，关于上述的第1镀敷伸展量E1及第2镀敷伸展量E2，必须选择为E1/(E1+E2)≤20％的关系。
第1镀敷伸展量E1及第2镀敷伸展量E2在前述的图4以及图5中是以内部电极4的露出部为起点而测定的距离，但在表示沿图6的线L3-L3的剖面的图9中，成为以位于元件主体32的外表面上的辅助电极37的端部为起点而测定的距离。可是，在该第2实施方式中，例如若取沿图6的线L4-L4的剖面，也会出现与图4所示的剖面实质相同的剖面。如前所述，由于等方性地产生镀敷析出，所以无论取哪个剖面，第1镀敷伸展量E1及第2镀敷伸展量E2不会发生实质性变动。
如上述那样，在形成了外部电极52～55时，完成图6所示的层叠陶瓷电容器31。此外，第2实施方式中虽然没有说明，但关于在前述的第1实施方式中说明过、且在第2实施方式中能适用的事项，应理解为也可以适用于该第2实施方式中。
接下来，基于以上说明过的第2实施方式，说明对第1镀敷伸展量E1及第2镀敷伸展量E2、与在外部电极52～55的剥离产生之间的关系进行了调查的实验例3。
[实验例3]
准备了平面尺寸为1.0mm×0.5mm的层叠陶瓷电容器用元件主体，其中陶瓷层由钛酸钡系电介质陶瓷构成，内部电极以Ni为主成分。在该元件主体中，内部电极间的陶瓷层的各厚度为1μm，各内部电极的厚度为1μm，没有配置内部电极的各外层部的厚度为50μm。
以后，经过与实验例1的情况相同的工序，在元件主体上形成有P含有率为11重量％的Ni-P镀敷膜所构成的第1镀敷层。在此，通过对用于形成第1镀敷层的无电解镀敷处理时间进行各种改变，从而如表3的“E1”栏所示，从露出部分布区域的边缘到第1镀敷层的边缘的距离，即第1镀敷伸展量发生改变。
接下来，经过与实验例1的情况相同的工序，在上述第1镀敷层上，形成有实质不含P的电解Ni镀敷膜所构成的第2镀敷层。在此，通过对用于形成第2镀敷层的电解镀敷处理时间进行各种改变，从而如表3的“E2”栏所示，从第1镀敷层的边缘到第2镀敷层的边缘的距离，即第2镀敷伸展量发生改变。此外，第1伸展量E1与第2伸展量E2之和变为30μm。第1镀敷层与第2镀敷层的合计厚度，即外部电极的厚度变为5～15μm的范围。
通过上述，得到与各试样相关的层叠陶瓷电容器。关于1000个各试样，通过观察所得到的层叠陶瓷电容器的形成有外部电极的边缘的各面的外观，由此对外部电极的剥离、即镀敷层剥离引起的外部电极部分缺损的有无进行了调查。其结果表示在表3的“剥离产生率”栏中。
[表3]
试样编号 E1 E2 E1/(E1+E2)×100 剥离产生率
21 0 30 0 0/1000
22 2 28 7 0/1000
23 6 24 20 0/1000
*24 7 23 23 1/1000
*25 10 20 33 4/1000
*26 13 17 43 6/1000
在表3中，对试样编号标注了*的是本发明的范围外的比较例。
由表3可知，根据“E1/(E1+E2)×100”的数值在20以下，即(第1镀敷伸展量)/{(第1镀敷伸展量)+(第2镀敷伸展量)}在20％以下的试样21～23，不产生外部电极的剥离。
[第3实施方式]
接下来，参照图10至图12，对本发明的第3实施方式的8端子型的层叠陶瓷电容器71进行说明。层叠陶瓷电容器71具备在图12中表示其外观的元件主体72。元件主体72具有：被层叠的多个陶瓷层73；和沿着陶瓷层73而形成的多个电极层的第1及第2内部电极74及75以及第1至第8辅助电极76～83。内部电极74以及75位于陶瓷层73间的界面上。另一方面，辅助电极76～83有的位于陶瓷层73间的界面上，有的位于元件主体72的外表面上而成为表面电极。
元件主体72为长方体状，具有：在陶瓷层73的延伸方向上延伸的第1及第2主面84及85；和在陶瓷层73的层叠方向延伸的第1及第2侧面86及87及第1及第2端面88及89。层叠陶瓷电容器71通常被设计成在内部电极74以及75朝向与安装基板(未图示。)平行的方向的状态下被安装，因此，第1或者第2主面84或者85朝向安装基板侧。
参照图11(A)，第1至第4辅助电极76～79相互隔开间隔，沿第1侧面86排列，并且各自的边缘露出于第1侧面86，在此构成露出部。第5至第8辅助电极80～83相互隔开间隔，沿着第2侧面87排列，并且各自的边缘露出于第2侧面87，在此构成露出部。另外，关于成为表面电极的辅助电极76～83，不仅各自的边缘，主面整体露出部，其中所述辅助电极76～83位于朝向位于最外层的陶瓷层73的外侧的主面上，即位于元件主体72的第1及第2主面84及85上。露出部的形态也被图示于图12。
如图11(B)所示，第1内部电极74具有构成其主要部分的电容形成部90与第1至第4引出部91～94。第1及第2引出部91及92露出于第1侧面86，在此构成露出部。第3及第4引出部93及94露出于第2侧面87，在此构成露出部。露出部的形态也被图示于图12中。
如图11(C)所示，第2内部电极75具有构成其主要部分的电容形成部95与第1至第4引出部96～99。第1及第2引出部96及97露出于第1侧面86，在此构成露出部。第3及第4引出部98及99露出于第2侧面87，在此构成露出部。露出部的形态也被图示于图12中。
关于上述那样的元件主体72，虽然省略详细的说明，但使用与第1实施方式中的元件主体2的情况相同的层叠技术来制造。若对第3实施方式特有的层叠态样进行说明，按照多个第1及第2内部电极74以及75ガ分别在层叠方向交替地排列的方式进行层叠，并且在层叠方向的两端部，辅助电极76～83遍布多层而配置。另外，辅助电极76～83也位于元件主体72的两主面84及85上。
在得到元件主体72后，为了得到图10所示的层叠陶瓷电容器71，形成分别与第1内部电极74的第1至第4引出部91～94电连接的第1至第4外部电极100～103、分别与第2内部电极75的第1至第4引出部96～99电连接的第5至第8的外部电极104～107。以下，对这些外部电极100～107的构成以及形成方法进行说明。
如图12所示，第1辅助电极76及第2内部电极75的第1引出部96所提供的露出部沿着陶瓷层73的层叠方向排列，形成第1露出部分布区域108。第1露出部分布区域108遍布第1侧面86和与其邻接的第1及第2主面84及85的各一部分延伸。
同样，通过第2辅助电极77及第1内部电极74的第1引出部91来提供第2露出部分布区域109。通过第3辅助电极78及第2内部电极75的第2引出部97来提供第3露出部分布区域110。通过第4辅助电极79及第1内部电极74的第2引出部92来提供第4露出部分布区域111。
另一方面，第5辅助电极80及第2内部电极75的第3引出部98所提供的露出部沿着陶瓷层73的层叠方向排列，形成第5露出部分布区域112。第5露出部分布区域112遍布第2侧面87和与其邻接的第1及第2主面84及85的各一部分延伸。
同样，通过第6辅助电极81及第1内部电极74的第3引出部93提供第6的露出部分布区域113。通过第7辅助电极82及第2内部电极75的第4引出部99提供第7的露出部分布区域114。通过第8辅助电极83及第1内部电极74的第4引出部94提供第8的露出部分布区域115。
第1至第8的外部电极100～107被同时形成，并且具有相互相同的剖面构造。在此虽然省略图示，但若取沿图10的线L5-L5的剖面，则会出现与图9所示的剖面实质相同的剖面。
例如，若对第1外部电极100进行说明，在该实施方式中，第1外部电极100具有：按照覆盖第2露出部分布区域109的方式通过无电解镀敷形成的第1镀敷层；和通过电解镀敷，按照覆盖第1镀敷层的方式而形成的第2镀敷层。另外，在从露出部分布区域109的边缘到第1镀敷层的边缘的距离、即第1镀敷伸展量E1、与从第1镀敷层的边缘到第2镀敷层的边缘的距离、即第2镀敷伸展量E2之间，E1/(E1+E2)≤20％的关系成立。
如上述那样，在形成了外部电极100～107时，图10所示的层叠陶瓷电容器71完成。此外，第3实施方式中虽然没有进行说明，但关于在前述的第1实施方式中说明过、且在第3实施方式中能适用的事项，应理解为也能适用于该第3实施方式中。
接下来，基于以上说明过的第3实施方式，说明对第1镀敷伸展量E1及第2镀敷伸展量E2与在外部电极100～107的剥离产生之间的关系进行了调查的实验例4。
[实验例4]
准备平面尺寸为2.0mm×1.2mm的层叠陶瓷电容器用元件主体，其中陶瓷层由钛酸钡系电介质陶瓷构成，内部电极以Ni为主成分。在该元件主体中，内部电极间的陶瓷层的各厚度为1μm，各内部电极的厚度为1μm，没有配置内部电极的各外层部的厚度为50μm。
以后，经过与实验例1的情况相同的工序，在元件主体上，形成了P含有率为11重量％的Ni-P镀敷膜所构成的第1镀敷层。在此，通过对用于形成第1镀敷层的无电解镀敷处理时间进行各种改变，由此如表4的“E1”栏所示，从露出部分布区域的边缘到第1镀敷层的边缘的距离，即第1镀敷伸展量发生改变。
接下来，经过与实验例1的情况相同的工序，在上述第1镀敷层上，形成了实质不含P的电解Ni镀敷膜所构成的第2镀敷层。在此，通过对用于形成第2镀敷层的电解镀敷处理时间进行各种改变，由此如表4的“E2”栏所示，从第1镀敷层的边缘到第2镀敷层的边缘的距离，即第2镀敷伸展量发生改变。此外，第1伸展量E1与第2伸展量E2之和变为20μm。第1镀敷层与第2镀敷层与的合计厚度，即外部电极的厚度变为5～15μm的范围。
通过上述，得到与各试样相关的层叠陶瓷电容器。关于1000个各试样，通过观察所得到的层叠陶瓷电容器的形成有外部电极的边缘的各面的外观，由此对外部电极的剥离、即镀敷层剥离引起的外部电极部分缺损的有无进行了调查。其结果表示在表4的“剥离产生率”栏中。
[表4]
试样编号 E1 E2 E1/(E1+E2)×100 剥离产生率
31 0 20 0 0/1000
32 1 19 5 0/1000
33 4 16 20 0/1000
*34 7 13 35 3/1000
*35 9 11 45 6/1000
*36 12 8 60 12/1000
在表4中，对试样编号标注了*的是本发明的范围外的比较例。
由表4可知，根据“E1/(E1+E2)×100”的数值在20以下，即(第1镀敷伸展量)/{(第1镀敷伸展量)+(第2镀敷伸展量)}在20％以下的试样31～33，不产生外部电极的剥离。
[实验例5]
接下来，为了确认本发明适合于以非晶质容易破裂的构成第1镀敷层20的Ni-P镀敷膜的P含有率在9重量％以上的情况，在基于第1实施方式的实验例1的试样2(表1)中，对使P含有率变化的情况下的外部电极剥离的有无进行了调查。通过改变无电解Ni-P镀敷浴的条件来调整P含有率，外部电极剥离的有无的确认方法以及E1、E2的测定方法与实验例1的情况相同。
在将P含有率设为9％的情况下，E1为3μm，E2为27μm，E1/(E1+E2)为10％，外部电极的剥离的产生为0/1000。在将P含有率设为13％的情况下，E1为4μm，E2为26μm，E1/(E1+E2)为13％，剥离的产生为0/1000。即，即使在构成第1镀敷层20的Ni-P镀敷膜的P含有率在9重量％以上以及13％重量％以下的范围内，也按照满足E1/(E1+E2)≤20％的关系的方式形成构成第2镀敷层21的不含P的Ni镀敷膜，可知不产生外部电极的剥离。
[其他实施方式]
在以上说明过的层叠陶瓷电容器中，陶瓷层由电介质陶瓷构成。但是，本发明所面向的层叠型陶瓷电子元件并不限定于层叠陶瓷电容器，例如，也可以是构成电感器、热敏电阻、压电元件等的部件。因此，根据层叠型陶瓷电子元件的功能，陶瓷层除了电介质陶瓷外，也可以由磁性体陶瓷、半导体陶瓷、压电体陶瓷等构成。

Claims (4)

1.一种层叠型陶瓷电子元件，其具备：
元件主体，其具备被层叠的多个陶瓷层和沿着上述陶瓷层而形成的多个电极层，各上述电极层具有露出于规定的面的露出部；和
外部电极，其按照与各上述电极层的上述露出部电连接的方式，形成在上述元件主体的上述规定的面上，
通过将多个上述电极层的上述露出部集合，由此在上述规定的面上，形成露出部分布区域，
上述外部电极包括：
按照覆盖上述露出部分布区域的方式，通过无电解镀敷直接形成在上述规定的面上的第1镀敷层；和
通过电解镀敷，按照覆盖上述第1镀敷层的方式而形成的第2镀敷层，
在将从上述露出部分布区域的边缘到上述第1镀敷层的边缘的距离设为第1镀敷伸展量，将从上述第1镀敷层的边缘到上述第2镀敷层的边缘的距离设为第2镀敷伸展量时，
(第1镀敷伸展量)/{(第1镀敷伸展量)+(第2镀敷伸展量)}在20％以下。
2.根据权利要求1所述的层叠型陶瓷电子元件，其中，
上述电极层包括：
沿着上述陶瓷层间的界面而形成的内部电极；和在上述元件主体的外表面上沿着上述陶瓷层而形成的表面电极。
3.根据权利要求1或2所述的层叠型陶瓷电子元件，其中，
上述第1镀敷层包括Ni-P镀敷膜，第1镀敷层的P的含有率是9重量％～13重量％。
4.根据权利要求1～3中的任一项所述的层叠型陶瓷电子元件，其中，
上述第2镀敷层包括多层镀敷膜。
CN201410125949.4A 2013-04-01 2014-03-31 层叠型陶瓷电子元件 Active CN104103420B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-075734 2013-04-01
JP2013075734 2013-04-01
JP2014006228A JP6323017B2 (ja) 2013-04-01 2014-01-16 積層型セラミック電子部品
JP2014-006228 2014-01-16

Publications (2)

Publication Number Publication Date
CN104103420A true CN104103420A (zh) 2014-10-15
CN104103420B CN104103420B (zh) 2017-04-12

Family

ID=51620634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410125949.4A Active CN104103420B (zh) 2013-04-01 2014-03-31 层叠型陶瓷电子元件

Country Status (4)

Country Link
US (1) US9343234B2 (zh)
JP (1) JP6323017B2 (zh)
KR (1) KR101640534B1 (zh)
CN (1) CN104103420B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755249A (zh) * 2019-03-27 2020-10-09 三星电机株式会社 多层电容器
CN112447358A (zh) * 2019-09-03 2021-03-05 株式会社村田制作所 电子部件及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016143619A1 (ja) * 2015-03-12 2016-09-15 株式会社村田製作所 積層セラミック電子部品及びその製造方法
CN107408621A (zh) * 2015-03-30 2017-11-28 株式会社村田制作所 母压电元件及层叠型压电元件以及层叠型压电元件的制造方法
JP2018056543A (ja) 2016-09-29 2018-04-05 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ及びその製造方法
JP2018093164A (ja) * 2016-12-02 2018-06-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその実装基板
KR102101704B1 (ko) * 2018-09-05 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
JP7238825B2 (ja) * 2020-02-12 2023-03-14 株式会社村田製作所 電子部品、電子部品の製造方法、及び、実装構造体の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0696983A (ja) * 1991-11-21 1994-04-08 Tokin Corp 電子部品の電極
CN101454852A (zh) * 2006-06-28 2009-06-10 株式会社村田制作所 陶瓷电子部件及其制造方法
CN102376450A (zh) * 2010-08-13 2012-03-14 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
CN102610388A (zh) * 2011-01-21 2012-07-25 株式会社村田制作所 陶瓷电子部件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3296012A (en) 1965-04-30 1967-01-03 Corning Glass Works Electroless copper plating on ceramic material
JPS63169014A (ja) 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
US5880925A (en) 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6960366B2 (en) 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7576968B2 (en) 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US6982863B2 (en) 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
TWI260657B (en) 2002-04-15 2006-08-21 Avx Corp Plated terminations
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7345868B2 (en) 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
KR100944099B1 (ko) 2005-10-28 2010-02-24 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법
WO2007097180A1 (ja) 2006-02-27 2007-08-30 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
JP5000912B2 (ja) * 2006-03-29 2012-08-15 Ｔｄｋ株式会社 チップバリスタ
JP5600247B2 (ja) * 2008-06-11 2014-10-01 株式会社村田製作所 積層電子部品およびその製造方法
JP2010129621A (ja) * 2008-11-26 2010-06-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2012043841A (ja) * 2010-08-13 2012-03-01 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP2012199353A (ja) * 2011-03-22 2012-10-18 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2012253245A (ja) 2011-06-03 2012-12-20 Tdk Corp 積層電子部品及び積層電子部品の製造方法
JP5287934B2 (ja) * 2011-06-13 2013-09-11 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの製造方法
KR101971912B1 (ko) * 2012-03-05 2019-04-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0696983A (ja) * 1991-11-21 1994-04-08 Tokin Corp 電子部品の電極
CN101454852A (zh) * 2006-06-28 2009-06-10 株式会社村田制作所 陶瓷电子部件及其制造方法
CN102376450A (zh) * 2010-08-13 2012-03-14 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
CN102610388A (zh) * 2011-01-21 2012-07-25 株式会社村田制作所 陶瓷电子部件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755249A (zh) * 2019-03-27 2020-10-09 三星电机株式会社 多层电容器
CN112447358A (zh) * 2019-09-03 2021-03-05 株式会社村田制作所 电子部件及其制造方法
US11721469B2 (en) 2019-09-03 2023-08-08 Murata Manufacturing Co., Ltd. Electronic component and production method thereof

Also Published As

Publication number Publication date
US9343234B2 (en) 2016-05-17
JP6323017B2 (ja) 2018-05-16
CN104103420B (zh) 2017-04-12
KR101640534B1 (ko) 2016-07-18
JP2014212298A (ja) 2014-11-13
US20140293503A1 (en) 2014-10-02
KR20140119645A (ko) 2014-10-10

Similar Documents

Publication Publication Date Title
CN104103420A (zh) 层叠型陶瓷电子元件
CN101894668B (zh) 层叠型电子零件及其制造方法
CN102376449B (zh) 层叠型陶瓷电子部件及其制造方法
US8587923B2 (en) Laminated electronic component including water repellant and manufacturing method therefor
KR101141327B1 (ko) 적층형 전자부품 및 그 제조방법
CN102693836B (zh) 层叠陶瓷电子部件及其制造方法
CN103219151B (zh) 多层陶瓷电子元件及其制造方法
US8547683B2 (en) Laminated ceramic electronic component with directly plated external terminal electrodes and manufacturing method therefor
US8355241B2 (en) Laminated electronic component
CN109599266B (zh) 多层电子组件及制造该多层电子组件的方法
CN110444394B (zh) 多层电容器
US10804034B2 (en) Capacitor component having secondary phase material contained in external electrode thereof
US10991512B2 (en) Capacitor component
JP2009283597A (ja) 積層電子部品およびその製造方法
CN103515090A (zh) 多层陶瓷电子元件及其制造方法
CN103366956A (zh) 多层陶瓷电子元件及其制造方法
KR20160001026A (ko) 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
TW202109571A (zh) 具有超寬頻效能的多層陶瓷電容器
CN104465087A (zh) 嵌入板中的多层陶瓷电子组件以及具有其的印刷电路板
CN104681276A (zh) 待嵌入板中的多层陶瓷电子组件及其制造方法以及电路板
CN102683012A (zh) 陶瓷电子部件
CN104821231A (zh) 待嵌入板中的多层陶瓷电子元件及其制造方法以及具有多层陶瓷电子元件的印刷电路板
US9997296B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
CN102376450B (zh) 层叠型陶瓷电子部件及其制造方法
KR102127802B1 (ko) 적층형 전자 부품

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant