CN103366956A

CN103366956A - 多层陶瓷电子元件及其制造方法

Info

Publication number: CN103366956A
Application number: CN2013100218628A
Authority: CN
Inventors: 金赞恭; 柳贞永; 灸寿; 高庸准; 成佑庆; 李钟禄
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2012-03-30
Filing date: 2013-01-21
Publication date: 2013-10-23
Also published as: JP2013214714A; US20130258546A1; KR20130111000A

Abstract

本发明提供了多层陶瓷电子元件及其制造方法。该多层陶瓷电子元件包括：陶瓷主体，在该陶瓷主体中，内部电极和介电层交替地层叠；外部电极，形成在陶瓷主体的外表面上；中间层，形成在外部电极上并且包括选自由镍、铜以及镍-铜合金组成的组中的一种或多种材料；以及镀敷层，形成在中间层上，从而可以防止镀敷溶液的渗透。

Description

多层陶瓷电子元件及其制造方法

相关申请的交叉引用

本申请要求于2012年3月30日提交到韩国专利局的韩国专利申请No.10-2012-0033417的优先权，该申请的公开内容合并于此仅供参考。

技术领域

本发明涉及一种多层陶瓷电子元件，尤其是涉及能够一种防止镀敷溶液渗透到其中的多层陶瓷电子元件。

背景技术

一般来说，使用陶瓷材料的电子元件（例如电容器、电感器、压电元件、变阻器、热敏电阻等）包括陶瓷材料制成的主体、形成在陶瓷主体内的内部电极、以及形成在陶瓷主体的表面上以连接至内部电极的外部电极。

在陶瓷电子元件中，多层陶瓷电容器包括多个层叠的介电层、设置成相互面对且之间设有介电层的内部电极、以及电连接至内部电极的外部电极。

由于多层陶瓷电容器的优势，例如小尺寸、保证高容量以及易于安装，所以多层陶瓷电容器通常用作为移动通信设备（例如便携式计算机、PDA（个人数字助理）、移动电话等）的元件。

近来，由于电子产品已经减小了尺寸且开发了多种功能，所以芯片元件也变得紧凑和高度多功能，从而需要具有高容量的紧凑型多层陶瓷电容器（MLCC）产品。

在这种情况下，外部电极厚度的减小可以允许增加紧凑型多层陶瓷电容器（MLCC）的容量同时保持相同的整体芯片尺寸。

而且，为了允许将多层陶瓷电子元件轻松安装到基片上，在MLCC的外部电极上进行镍/锡（Ni/Sn）镀敷。

这里，进行普通的电沉积或电镀工艺，并且在这种情况下，镀敷溶液可能会渗透到MLCC内，或者在镀敷工艺期间产生的氢气可能降低MLCC的可靠性。

与此同时，为了解决该问题，已经提出了一种在外部电极上直接涂敷熔融焊膏的方法，但在这种情况下，外部电极的铜（Cu）金属可能与熔融焊膏起反应，导致浸析（leaching）现象，从而使外部电极与多层陶瓷电子元件分离。

此外，在外部电极由镍层、铜层、中间镍镀敷层和铅/锡镀敷层构造的多层电容器中，在铜敷层与其外的金属镀敷层之间形成铜氧化膜，但是可能很难控制等效串联电阻（ESR）。

【相关技术文献】

（专利文献1）日本专利No.3135754

发明内容

本发明的一方面提供一种能够防止镀敷溶液渗透的多层陶瓷电子元件。

根据本发明的一个方面，提供一种多层陶瓷电子元件，包括：陶瓷主体，在该陶瓷主体中，内部电极和介电层交替地层叠；外部电极，形成在陶瓷主体的外表面上；中间层，形成在外部电极上并且包括选自由镍、铜以及镍-铜合金组成的组中的一种或多种材料；以及镀敷层，形成在中间层上。

外部电极可以包括选自由镍和铜组成的组中的一种或多种材料。

中间层可以具有20nm到1000nm的平均厚度，或者可以具有500nm或更小的平均厚度。

中间层的平均厚度与外部电极的平均厚度的比率可以是1或更小，或者可以是0.1或更小。

镀敷层可以包括镍层、以及形成在镍层上锡层或锡合金层。

中间层可以进一步包括氧化铜层。

根据本发明的另一个方面，提供一种制造多层陶瓷电子元件的方法，该方法包括：层叠和烧结上面形成有内部电极图案的陶瓷生片，以形成介电层和内部电极交替地层叠的陶瓷主体；在陶瓷主体的外表面上形成外部电极；在外部电极上形成包括选自由镍、铜和镍-铜合金组成的组中的一种或多种材料的中间层；以及在中间层上形成镀敷层。

中间层可以通过在空气环境或氧化环境下在100°C到600°C或者在200°C到300°C下的热处理而形成。

中间层可以进一步包括氧化铜层。

附图说明

从以下结合附图的详细描述中，将更清楚地理解本发明的上述以及其它方面、特征和其它优点，附图中：

图1是示出根据本发明的第一和第二实施方式的多层陶瓷电容器（MLCC）的示意性透视图；

图2是示出根据本发明的第一实施方式的沿图1中的线A-A'截取的MLCC的横截面视图；

图3是示出根据本发明的第二实施方式的沿图1中的线A-A'截取的MLCC的横截面视图；以及

图4是示出根据本发明的第三实施方式的MLCC制造工艺的流程图。

具体实施方式

现在将参照附图详细地描述本发明的实施方式。

本发明可以以多种不同的形式实施，并且不应当理解为局限于这里所阐述的实施方式。相反，提供这些实施方式是为了使本公开详尽和完整，并将本发明的范围完全传达给本领域技术人员。在附图中，为了清楚起见，元件的形状和尺寸可能被放大，并且通篇使用相同的参考标号来表示相同或相似的元件。

图1是示出根据本发明的第一和第二实施方式的多层陶瓷电容器（MLCC）的示意性透视图。

图2是示出根据本发明的第一实施方式的沿线A-A'截取的MLCC的横截面视图。

参考图1和图2，根据本发明的第一实施方式的多层陶瓷电子元件可以包括陶瓷主体10，在陶瓷主体中，内部电极21和22以及介电层1交替地层叠；外部电极31a和32a，形成在陶瓷主体10的外表面上；中间层31b和32b，形成在外部电极31a和32a上，并且包括选自由镍、铜和镍-铜合金组成的组中的一种或多种材料；以及镀敷层31c、31d、32c、32d，形成在所述中间层上。

在下文中，通过使用多层陶瓷电容器（MLCC）作为实例来描述根据本发明实施方式的多层陶瓷电子元件，但本发明不局限于此。

在根据本发明实施方式的MLCC中，在图1中，可以定义MLCC的“长度方向”为“L”方向，“宽度方向”为“W”方向，以及“厚度方向”为“T”方向。这里，“厚度方向”可以具有与堆叠介电层的“层叠方向”相同的概念。

根据本发明的实施方式，用于形成介电层1的原材料不受特别限制，只要可以由此获得足够的电容即可。例如，钛酸钡（BaTiO₃）粉末可以用于介电层。

至于介电层1的材料，根据本发明的目的，可以将各种材料（例如陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等）添加到由钛酸钡（BaTiO₃）或类似物组成的粉末中。

用于形成介电层1的陶瓷粉末的平均颗粒直径不受特别限制，并且可以被调整以实现本发明的目的。例如，陶瓷粉末的平均颗粒直径可以被调整为400nm或更小。

用于形成多个内部电极21和22的材料不受特别限制。例如，内部电极21和22可以通过使用由银（Ag）、铅（Pb）、铂（Pt）、镍（Ni）以及铜（Cu）中的一种或多种制成的导电膏而形成。

而且，多个内部电极21和22可以包括陶瓷材料，并且这里，陶瓷材料不受特别限制。例如，可以使用钛酸钡（BaTiO₃）。

为了形成电容，外部电极31a和32a可以形成在陶瓷主体10的外表面上并电连接至内部电极21和22。

外部电极31a和32a可以由与内部电极21和22相同的导电材料形成，但是本发明不限于此。例如，外部电极31a和32a可以由铜（Cu）、银（Ag）、镍（Ni）等制成。

外部电极31a和32a可以通过将玻璃粉添加到金属粉末制备成的导电膏施加到陶瓷主体的外表面上然后进行焙烧而形成。

参考图2，根据本发明第一实施方式的MLCC可以包括中间层31b和32b，所述中间层形成在外部电极31a和32a上，并且包括选自由镍、铜以及镍-铜合金组成的组中的一种或多种材料。

根据本发明的第一实施方式，中间层31b和32b的包含可以防止由于镀敷溶液渗透到高容量MLCC中而造成可靠性的降低。

一般来说，由于减小了外部电极的厚度，当在外部电极上形成镀敷层时，镀敷溶液可能渗透到陶瓷主体中，或者镀敷工艺期间产生的氢气可能降低多层陶瓷电子元件的可靠性。

然而，根据本发明的第一实施方式，中间层31b和32b防止镀敷溶液和氢气渗透到陶瓷主体10中，从而提高了其可靠性。

中间层31b和32b可以包括选自由镍、铜和镍-铜合金组成的组中的一种或多种材料，但本发明不限于此。

中间层31b和32b可以通过以下方式形成：在对外部电极31a和32a进行焙烧之后，在空气环境或氧化环境下，在100°C到600°C下对选自由镍、铜和镍-铜合金组成的组中的一种或多种材料进行热处理。

当热处理的温度低于100°C时，不能充分地形成包括选自由镍、铜和镍-铜合金组成的组中的一种或多种材料的中间层31b和32b。

同时，当热处理的温度超过600°C时，温度就太高了，中间层31b和32b可能形成得过厚，导致电特性（例如ESR（等效串联电阻）)问题。

热处理可以在对外部电极31a和32a进行焙烧之后且在进行镀敷工艺之前在空气环境或氧化环境下进行，并且这里，由于热处理工艺在200°C到300°C的温度下进行，所以提高可靠性的效果极好。

根据本发明的第一实施方式，中间层31b和32b的平均厚度ti不受特别限制。例如，中间层31b和32b的平均厚度ti可以在从20nm到1000nm的范围内，但是特别地，其可以小于500nm。

中间层31b和32b的厚度ti可以指在长度方向上在MLCC的两个端部处形成在外部电极31a和32a上的中间层31b和32b的高度、以及在厚度方向形成在MLCC的上表面或下表面上的中间层31b和32b的高度，并且可以指它们的平均厚度。

在本发明的第一实施方式中，中间层31b和32b的平均厚度ti可以通过使用扫描电子显微镜（SEM）或透射电子显微镜（TEM）扫描沿陶瓷主体的长度和厚度方向截取的陶瓷主体10的横截面图像来测量，如图2所示。

例如，相对于在如图2所示宽度（W）方向的中心部位切割的长度和厚度方向（L-T）上通过使用SEM或TEM扫描MLCC的横截面图像来获取的外部电极区域，可以测量中间层31b和32b的平均厚度。

通过将中间层31b和32b的平均厚度ti调整到从20nm到1000nm的范围内，可以防止镀敷溶液或氢气渗透到陶瓷主体10中，从而防止可靠性的降低。

在中间层31b和32b的平均厚度小于20nm的情况中，它们将太薄，不足以防止镀敷溶液和氢气渗透到陶瓷主体10中，不能实现提高可靠性的效果。

在中间层31b和32b的平均厚度超过1000nm的情况中，它们将太厚，导致电特性（例如ESR）问题。

特别地，通过将中间层31b和32b的平均厚度调整到500nm或更少，可以进一步提高增强可靠性的效果。

而且，根据本发明的第一实施方式，中间层31b和32b的平均厚度ti与外部电极31a和32a的平均厚度te的比率可以是1或更小，并且特别地，0.1或更小。

这里，外部电极31a和32a的厚度te可以指在长度方向上在MLCC的两个端部处的外部电极31a和32a的高度、以及在厚度方向上形成在MLCC的上表面或下表面上的外部电极31a和32a的高度，并且可以指它们的平均厚度。

外部电极31a和32a的平均厚度te可以通过使用扫描电子显微镜（SEM）或透射电子显微镜（TEM）扫描沿陶瓷主体的长度和厚度方向截取的陶瓷主体10的横截面图像来测量，如图2所示。

例如，相对于在如图2所示宽度（W）方向的中心部位切割的长度和厚度方向（L-T）上通过使用SEM或TEM扫描MLCC的横截面图像来获取的外部电极区域，可以测量外部电极31a和32a的平均厚度te。

中间层31b和32b的平均厚度ti与外部电极31a和32a的平均厚度te的比率可以是1或更小。特别地，通过将该比率调整到0.1或更小，甚至在外部电极31a和32a的平均厚度te非常小的超大容量MLCC的情况中，可以获得极好的可靠性水平。

当中间层31b和32b的平均厚度ti与外部电极31a和32a的平均厚度te的比率超过1时，中间层31b和32b将太厚，导致电特性（例如ESR）问题。

根据本发明第一实施方式的MLCC可以包括形成在中间层31b和32b上的镀敷层31c、31d、32c和32d。

镀敷层31c、31d、32c和32d可以包括镍层、以及形成在镍层上的锡层或锡合金层，但是本发明不限于此，并且，镀敷层31c、31d、32c和32d可以仅包括镍层和锡层或锡合金层。

图3示出根据本发明第二实施方式的沿线A-A'截取的MLCC的横截面视图。

参考图3，在根据本发明第二实施方式的MLCC中，中间层31b和32b可以进一步包括氧化铜层31b'和32b'。

也就是说，在根据本发明第二实施方式的MLCC中，包括氧化铜层31b'和32b'以及金属层31b″和32b''（其包括选自由镍、铜和镍-铜合金组成的组中的一种或多种材料）的中间层31b和32b可以形成在外部电极31a和32a上。

包括顺序地形成的氧化铜层31b'和32b'以及金属层31b″和32b''（其包括选自由镍、铜和镍-铜合金组成的组中的一种或多种材料）的中间层31b和32b仅仅是示例性的，并且中间层31b和32b可以在其中包括多个层。

根据本发明的第二实施方式，由于中间层31b和32b进一步包括氧化铜层31b'和32b'，所以中间层31b和32b可以防止镀敷溶液和氢气渗透到陶瓷主体10中，从而进一步提高可靠性。

图4是示出根据本发明第三实施方式的MLCC制造工艺的流程图。

参考图4，根据本发明第三实施方式的制造多层陶瓷电子元件的方法可以包括：层叠和烧结上面形成有内部电极图案的陶瓷生片，以形成介电层和内部电极交替地层叠的陶瓷主体；在陶瓷主体的外表面上形成外部电极；在外部电极上形成包括选自由镍、铜和镍-铜合金组成的组中的一种或多种材料的中间层；以及在中间层上形成镀敷层。

在根据本发明第三实施方式的制造多层陶瓷电子元件的方法中，首先可以制备包括介电物质的陶瓷生片。

为了制造陶瓷生片，通过混合陶瓷粉末、粘合剂和溶剂来产生浆液，并且通过刮刀法将浆液制成具有几μm厚度的生片。

接着，通过使用包括导电金属粉末和陶瓷粉末的用于内部电极的导电膏，在陶瓷生片上形成内部电极图案。

然后，层叠和烧结上面形成有内部电极图案的生片，以形成介电层和内部电极交替地层叠的陶瓷主体。

之后，可以在陶瓷主体的外表面上形成外部电极。

然后，可以在外部电极上形成包括选自由镍、铜、镍-铜合金组成的组中的一种或多种材料的中间层。

中间层可以通过以下方式形成：在外部电极形成和焙烧之后，在空气环境或氧化环境下，在100°C到600°C下对选自由镍、铜和镍-铜合金组成的组中的一种或多种材料进行热处理。

在这个过程中，中间层31b和32b可以进一步包括氧化铜层31b'和32b'。

热处理在对外部电极31a和32a进行焙烧之后且在进行镀敷工艺之前在空气环境或氧化环境下进行，并且这里，由于热处理工艺在200°C到300°C下进行，所以可以提高增强可靠性的效果。

最后，通过镀敷工艺在中间层31b和32b上形成镀敷层31c、31d、32c和32d，从而制造MLCC。

将省略具有与根据本发明上述实施方式的多层陶瓷电子元件的那些部件相同特性的部件的描述。

在下文中，将基于下面的实例更详细地描述本发明，但本发明不限于此。

制造这些实例来测试ESR和可靠性是否得到增强，相对于在焙烧之后被制造成包括分别具有10.2μm和20.5μm平均厚度的外部电极的MLCC，根据由镍、铜或镍-铜合金制成且形成在外部电极上的中间层的相应厚度进行测试。

通过以下操作来制造根据本发明实例的MLCC。

首先，将包括由诸如钛酸钡（BaTiO₃）或类似物的材料制成的具有0.1μm平均颗粒直径的粉末的浆液施加到载体膜，接着进行干燥，以制备多个陶瓷生片，从而形成介电层1。

接着，制备包括导电金属粉末和陶瓷粉末的用于内部电极的导电膏。

将用于内部电极的导电膏通过丝网印刷施加到生片上，以形成内部电极，并且层叠190到250层的内部电极以形成层叠体。

然后，对层叠体进行压缩和切割，以生成具有0603标准尺寸的芯片，并且将芯片在H₂为0.1%或更少的减小大气压下在1050°C到1200°C的温度范围内焙烧。

之后，执行形成外部电极、在外部电极上形成中间层、以及执行镀敷等的工艺，以制造多层陶瓷电容器。

作为多层电容器样品的横截面的观察结果，外部电极的平均厚度是10.2μm和20.5μm，并且中间层的平均厚度的范围从0.12μm到2.02μm。

除了未形成中间层之外，以与上述那些实例相同的方式制造对比实例。

下面的表1示出了在焙烧之后的外部电极的平均厚度、中间层的平均厚度、以及根据外部电极与中间层之间的平均厚度比率的ESR的比较。

通过使用阻抗分析仪在1MHz到3MHz的频率下测量ESR，并且基于未执行热处理和未形成中间层的对比实例1和3来比较ESR。

[表1]

参考表1，在未形成中间层的对比实例1和3的比较中，可以看出，在实例1到6的情况中，满足本发明的数值范围，ESR是相等的。

同时，可以看出，在对比实例2和4的情况中，在本发明的数值范围之外，ESR加倍而导致问题。

下面的表2示出通过评估根据本发明的实例和对比实例的可靠性而获得的结果。

可靠性的评估随着时间在额定电压3Vr和105°C的温度下进行。

[表2]

参考表2，可以看出，在实例7到9的情况中，满足本发明的数值范围，确保可靠性。

然而，在未形成中间层的对比实例5的情况中，可以看出，可靠性降低。

如上所述，根据本发明的实施方式，通过在外部电极与镀敷层之间形成中间层可以防止镀敷溶液的渗透，从而实现了具有改善可靠性的大容量多层陶瓷电子元件，其中所述中间层包括选自由镍、铜和镍-铜合金组成的组中的一种或多种材料或者氧化物。

虽然已经结合实施方式示出并描述了本发明，但对本领域技术人员很显然，在不偏离由所附权利要求限定的本发明的精神和范围的情况下，可以做出各种变化和修改。

Claims

1.一种多层陶瓷电子元件，包括：

陶瓷主体，在所述陶瓷主体中，内部电极和介电层交替地层叠；

外部电极，形成在所述陶瓷主体的外表面上；

中间层，形成在所述外部电极上并且包括选自由镍、铜和镍-铜合金组成的组中的一种或多种材料；以及

镀敷层，形成在所述中间层上。

2.根据权利要求1所述的多层陶瓷电子元件，其中，所述外部电极包括选自由镍和铜组成的组中的一种或多种材料。

3.根据权利要求1所述的多层陶瓷电子元件，其中，所述中间层具有20nm到1000nm的平均厚度。

4.根据权利要求1所述的多层陶瓷电子元件，其中，所述中间层具有500nm或更小的平均厚度。

5.根据权利要求1所述的多层陶瓷电子元件，其中，所述中间层的平均厚度与所述外部电极的平均厚度的比率是1或更小。

6.根据权利要求1所述的多层陶瓷电子元件，其中，所述中间层的平均厚度与所述外部电极的平均厚度的比率是0.1或更小。

7.根据权利要求1所述的多层陶瓷电子元件，其中，所述镀敷层包括镍层、以及形成在所述镍层上的锡层或锡合金层。

8.根据权利要求1所述的多层陶瓷电子元件，其中，所述中间层进一步氧化铜层。

9.一种制造多层陶瓷电子元件的方法，所述方法包括：

层叠和烧结上面形成有内部电极图案的陶瓷生片，以形成介电层和内部电极交替地层叠的陶瓷主体；

在所述陶瓷主体的外表面上形成外部电极；

在所述外部电极上形成包括选自由镍、铜和镍-铜合金组成的组中的一种或多种材料的中间层；以及

在所述中间层上形成镀敷层。

10.根据权利要求9所述的方法，其中，所述中间层通过在空气环境或氧化环境下在100°C到600°C的热处理而形成。

11.根据权利要求9所述的方法，其中，所述中间层通过在空气环境或氧化环境下在200°C到300°C的热处理而形成。

12.根据权利要求9所述的方法，其中，所述中间层进一步氧化铜层。

13.根据权利要求9所述的方法，其中，所述中间层具有20nm到1000nm的平均厚度。

14.根据权利要求9所述的方法，其中，所述中间层具有500nm或更小的平均厚度。

15.根据权利要求9所述的方法，其中，所述中间层的平均厚度与所述外部电极的平均厚度的比率是1或更小。

16.根据权利要求9所述的方法，其中，所述中间层的平均厚度与所述外部电极的平均厚度的比率是0.1或更小。