JP2000030971A - チップ型電子部品及びその製造方法 - Google Patents
チップ型電子部品及びその製造方法Info
- Publication number
- JP2000030971A JP2000030971A JP10201973A JP20197398A JP2000030971A JP 2000030971 A JP2000030971 A JP 2000030971A JP 10201973 A JP10201973 A JP 10201973A JP 20197398 A JP20197398 A JP 20197398A JP 2000030971 A JP2000030971 A JP 2000030971A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nickel plating
- plating layer
- electronic component
- type electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 はんだ付け時の熱衝撃、回路基板の撓み変形
や温度サイクルなどに対する機械的強度を改善し、過酷
な環境下でも使用可能な高信頼性のチップ型電子部品を
提供する。 【解決手段】 金属導電層５よりなる下地層と、ニッケ
ルめっき層よりなる中間層６と、はんだめっき層よりな
る最外層７とが順次積層されてなる外部端子電極２を有
するチップ型電子部品１Ａにおいて、中間層６を複数の
ニッケルめっき層６Ａ，６Ｂの積層構造とする。
や温度サイクルなどに対する機械的強度を改善し、過酷
な環境下でも使用可能な高信頼性のチップ型電子部品を
提供する。 【解決手段】 金属導電層５よりなる下地層と、ニッケ
ルめっき層よりなる中間層６と、はんだめっき層よりな
る最外層７とが順次積層されてなる外部端子電極２を有
するチップ型電子部品１Ａにおいて、中間層６を複数の
ニッケルめっき層６Ａ，６Ｂの積層構造とする。
Description
【０００１】
【発明の属する技術分野】本発明は、はんだ付け時の熱
衝撃、回路基板の撓み変形や温度サイクルなどに対する
機械的強度を向上させた高信頼性チップ型電子部品及び
その製造方法に関するものである。
衝撃、回路基板の撓み変形や温度サイクルなどに対する
機械的強度を向上させた高信頼性チップ型電子部品及び
その製造方法に関するものである。
【０００２】
【従来の技術】積層セラミックコンデンサ、サーミス
タ、バリスタなどのチップ型セラミック電子部品の外部
端子電極には、導電性、はんだ耐熱性及びはんだ付け性
が要求されるため、その電極構造としては一般的にめっ
き下地導電層としての銀、銀／パラジウム導電層、中間
層としてのニッケルめっき層及び最外層としてのはんだ
めっき層の三層構造が採用されている。例えば、図３に
示す如く、外部端子電極２（２Ａ，２Ｂ，２Ｃ，２Ｄ）
が形成されたチップ型電子部品１において、外部端子電
極２は、図４に示す如く、内部電極３が設けられたセラ
ミック素体４の端面に該内部電極３と導通するように設
けられた下地導電層５とこの下地導電層５上に形成され
たニッケルめっき層６とこのニッケルめっき層６上に形
成されたはんだめっき最外層７とで構成されている。こ
のような外部端子電極２は、銀／パラジウム合金等の貴
金属粉末及び無機結合材を有機結合材に分散させた導電
性ペーストをセラミック素体４に塗布して焼成すること
により下地導電層５を形成した後、中間層６として電解
ニッケルめっき層を形成し、さらに、最外層７としては
んだめっき仕上げを施すことにより形成される。
タ、バリスタなどのチップ型セラミック電子部品の外部
端子電極には、導電性、はんだ耐熱性及びはんだ付け性
が要求されるため、その電極構造としては一般的にめっ
き下地導電層としての銀、銀／パラジウム導電層、中間
層としてのニッケルめっき層及び最外層としてのはんだ
めっき層の三層構造が採用されている。例えば、図３に
示す如く、外部端子電極２（２Ａ，２Ｂ，２Ｃ，２Ｄ）
が形成されたチップ型電子部品１において、外部端子電
極２は、図４に示す如く、内部電極３が設けられたセラ
ミック素体４の端面に該内部電極３と導通するように設
けられた下地導電層５とこの下地導電層５上に形成され
たニッケルめっき層６とこのニッケルめっき層６上に形
成されたはんだめっき最外層７とで構成されている。こ
のような外部端子電極２は、銀／パラジウム合金等の貴
金属粉末及び無機結合材を有機結合材に分散させた導電
性ペーストをセラミック素体４に塗布して焼成すること
により下地導電層５を形成した後、中間層６として電解
ニッケルめっき層を形成し、さらに、最外層７としては
んだめっき仕上げを施すことにより形成される。
【０００３】
【発明が解決しようとする課題】積層チップ型コンデン
サ等のチップ型積層セラミック電子部品では、回路基板
へのはんだ付け時に加わる急激な温度変化や、回路基板
に反りや曲げなどの撓み力が加わることにより、セラミ
ック素体にクラックが発生したり、温度サイクル試験な
どによる加熱や冷却による基板とはんだ及びセラミック
素体との熱膨張係数の差により発生する熱応力でセラミ
ック素体にクラックが発生するなどの問題があった。特
に、アルミナ基板に実装した場合や高温はんだによる実
装後の温度サイクル試験において、セラミック素体にク
ラックが発生し易かった。
サ等のチップ型積層セラミック電子部品では、回路基板
へのはんだ付け時に加わる急激な温度変化や、回路基板
に反りや曲げなどの撓み力が加わることにより、セラミ
ック素体にクラックが発生したり、温度サイクル試験な
どによる加熱や冷却による基板とはんだ及びセラミック
素体との熱膨張係数の差により発生する熱応力でセラミ
ック素体にクラックが発生するなどの問題があった。特
に、アルミナ基板に実装した場合や高温はんだによる実
装後の温度サイクル試験において、セラミック素体にク
ラックが発生し易かった。
【０００４】このようなことから、実装時の熱衝撃や使
用時の回路基板の反りや曲げなどの撓みによりチップ型
電子部品が破損する恐れがあり、過酷な環境条件での使
用が想定される車載用電子機器などでは信頼性が得られ
ない場合があった。
用時の回路基板の反りや曲げなどの撓みによりチップ型
電子部品が破損する恐れがあり、過酷な環境条件での使
用が想定される車載用電子機器などでは信頼性が得られ
ない場合があった。
【０００５】本発明は上記従来の問題点を解決し、はん
だ付け時の熱衝撃、回路基板の撓み変形や温度サイクル
などに対する機械的強度を改善し、過酷な環境下でも使
用可能な高信頼性のチップ型電子部品及びその製造方法
を提供することを目的とする。
だ付け時の熱衝撃、回路基板の撓み変形や温度サイクル
などに対する機械的強度を改善し、過酷な環境下でも使
用可能な高信頼性のチップ型電子部品及びその製造方法
を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明のチップ型電子部
品は、金属導電層よりなる下地層と、ニッケルめっき層
よりなる中間層と、はんだめっき層よりなる最外層とが
順次積層されてなる外部端子電極を有するチップ型電子
部品において、前記中間層が複数のニッケルめっき層の
積層構造とされていることを特徴とする。
品は、金属導電層よりなる下地層と、ニッケルめっき層
よりなる中間層と、はんだめっき層よりなる最外層とが
順次積層されてなる外部端子電極を有するチップ型電子
部品において、前記中間層が複数のニッケルめっき層の
積層構造とされていることを特徴とする。
【０００７】本発明においては、中間層を複数のニッケ
ルめっき層の積層構造とすることにより、熱応力や機械
的応力がチップ型電子部品に加えられた際に、層間密着
性が比較的低い積層ニッケルめっき層の層間において部
分的に層間別離を起こさせることで、応力を吸収するこ
とにより、更には、この層間での熱伝導の低減作用によ
り、セラミック素体への熱応力や機械的応力の伝達を防
止する。
ルめっき層の積層構造とすることにより、熱応力や機械
的応力がチップ型電子部品に加えられた際に、層間密着
性が比較的低い積層ニッケルめっき層の層間において部
分的に層間別離を起こさせることで、応力を吸収するこ
とにより、更には、この層間での熱伝導の低減作用によ
り、セラミック素体への熱応力や機械的応力の伝達を防
止する。
【０００８】本発明においては、一般に、外部端子電極
の金属導電層として銀系又は銀／パラジウム系導電層が
採用される。中間層は、例えば次の又はの構造とさ
れる。
の金属導電層として銀系又は銀／パラジウム系導電層が
採用される。中間層は、例えば次の又はの構造とさ
れる。
【０００９】 電解ニッケルめっき層と、該電解ニッ
ケルめっき層を熱処理した後、該電解ニッケルめっき層
上に形成された無電解ニッケルめっき層との二層積層構
造。 電解ニッケルめっき層と、該電解ニッケルめっき層
を熱処理した後、該電解ニッケルめっき層上に形成され
た無電解ニッケルめっき層と、該無電解ニッケルめっき
層上に形成された電解ニッケルめっき層との三層積層構
造。 このような本発明のチップ型電子部品は、中間層の形成
に当り、まず電解ニッケルめっき層を形成し、この電解
ニッケルめっき層を熱処理した後無電解ニッケルめっき
層を形成する工程を有する本発明のチップ型電子部品の
製造方法により容易に製造される。
ケルめっき層を熱処理した後、該電解ニッケルめっき層
上に形成された無電解ニッケルめっき層との二層積層構
造。 電解ニッケルめっき層と、該電解ニッケルめっき層
を熱処理した後、該電解ニッケルめっき層上に形成され
た無電解ニッケルめっき層と、該無電解ニッケルめっき
層上に形成された電解ニッケルめっき層との三層積層構
造。 このような本発明のチップ型電子部品は、中間層の形成
に当り、まず電解ニッケルめっき層を形成し、この電解
ニッケルめっき層を熱処理した後無電解ニッケルめっき
層を形成する工程を有する本発明のチップ型電子部品の
製造方法により容易に製造される。
【００１０】
【発明の実施の形態】以下に図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００１１】図１，２は本発明のチップ型電子部品の実
施の形態を示す外部端子電極部分の断面図である。な
お、本発明のチップ型電子部品は、その外部端子電極の
中間層の構造以外は従来のチップ型電子部品と同様の構
造とされており、図１，２において、図３，４に示す部
材と同一機能を発する部材には同一符号を付してある。
施の形態を示す外部端子電極部分の断面図である。な
お、本発明のチップ型電子部品は、その外部端子電極の
中間層の構造以外は従来のチップ型電子部品と同様の構
造とされており、図１，２において、図３，４に示す部
材と同一機能を発する部材には同一符号を付してある。
【００１２】図１のチップ型電子部品１Ａは、外部端子
電極２の中間層６を、電解ニッケルめっき層よりなる第
１中間層６Ａと熱処理された該第１中間層６Ａ上に形成
した無電解ニッケルめっき層よりなる第２中間層６Ｂと
の二層積層構造としたものであり、このようなチップ型
電子部品１Ａの外部端子電極２は、例えば、次のように
して形成することができる。
電極２の中間層６を、電解ニッケルめっき層よりなる第
１中間層６Ａと熱処理された該第１中間層６Ａ上に形成
した無電解ニッケルめっき層よりなる第２中間層６Ｂと
の二層積層構造としたものであり、このようなチップ型
電子部品１Ａの外部端子電極２は、例えば、次のように
して形成することができる。
【００１３】即ち、まず内部電極３が設けられたセラミ
ック素体４に、常法に従って、銀又は銀／パラジウムな
どの貴金属粉末及び無機結合材を有機結合材に分散させ
た導電性ペーストを塗布して乾燥、焼成することにより
下地導電層５を形成する。この下地導電層は、通常の場
合、２０〜６０μｍ程度の厚さに形成される。
ック素体４に、常法に従って、銀又は銀／パラジウムな
どの貴金属粉末及び無機結合材を有機結合材に分散させ
た導電性ペーストを塗布して乾燥、焼成することにより
下地導電層５を形成する。この下地導電層は、通常の場
合、２０〜６０μｍ程度の厚さに形成される。
【００１４】次に、通常の電解ニッケルめっき法により
第１中間層６Ａを形成し、熱処理を行う。ここで、第１
中間層６Ａは０．５〜３μｍ程度の厚さに形成するのが
好ましい。また、熱処理は、セラミック素体４に熱衝撃
が加えられないような条件において、第１中間層６Ａの
電解ニッケルめっき層に適当な酸化被膜が形成されるよ
うな処理であれば良い。通常の場合、熱処理は、大気中
にて２００〜４００℃で３０分〜４時間程度実施され
る。
第１中間層６Ａを形成し、熱処理を行う。ここで、第１
中間層６Ａは０．５〜３μｍ程度の厚さに形成するのが
好ましい。また、熱処理は、セラミック素体４に熱衝撃
が加えられないような条件において、第１中間層６Ａの
電解ニッケルめっき層に適当な酸化被膜が形成されるよ
うな処理であれば良い。通常の場合、熱処理は、大気中
にて２００〜４００℃で３０分〜４時間程度実施され
る。
【００１５】続いて７０〜８５℃に加温した硫酸ニッケ
ルと次亜燐酸ソーダを主成分とする無電解ニッケルめっ
き浴中に３０秒〜５分程度浸漬及び攪拌処理することに
より、前記熱処理した第１中間層６Ａの表面に選択的に
ニッケル層を形成して第２中間層６Ｂを形成する。この
第２中間層６Ｂは０．１〜２μｍ程度の厚さに形成する
のが好ましい。
ルと次亜燐酸ソーダを主成分とする無電解ニッケルめっ
き浴中に３０秒〜５分程度浸漬及び攪拌処理することに
より、前記熱処理した第１中間層６Ａの表面に選択的に
ニッケル層を形成して第２中間層６Ｂを形成する。この
第２中間層６Ｂは０．１〜２μｍ程度の厚さに形成する
のが好ましい。
【００１６】更に、この第２中間層６Ｂ上に通常の電解
めっき法により、はんだめっき層の最外層７を３〜１０
μｍ程度の厚さに形成する。
めっき法により、はんだめっき層の最外層７を３〜１０
μｍ程度の厚さに形成する。
【００１７】図２に示すチップ型電子部品１Ｂは外部端
子電極２の中間層を、電解ニッケルめっき層よりなる第
１中間層６Ａと、熱処理された該第１中間層６Ａ上に形
成された無電解ニッケルめっき層よりなる第２中間層６
Ｂと、この第２中間層６Ｂ上に形成された電解ニッケル
めっき層よりなる第３中間層６Ｃとの三層積層構造とし
たものであり、このようなチップ型電子部品１Ｂの外部
端子電極２は、上述の方法と同様にして下地導電層５、
第１中間層６Ａ及び第２中間層６Ｂを形成した後、更
に、通常の電解ニッケルめっき法により第３中間層６Ｃ
を好ましくは０．５〜３μｍ程度の厚さに形成し、その
後、上記と同様にしてはんだめっき層の最外層７を形成
することにより形成することができる。
子電極２の中間層を、電解ニッケルめっき層よりなる第
１中間層６Ａと、熱処理された該第１中間層６Ａ上に形
成された無電解ニッケルめっき層よりなる第２中間層６
Ｂと、この第２中間層６Ｂ上に形成された電解ニッケル
めっき層よりなる第３中間層６Ｃとの三層積層構造とし
たものであり、このようなチップ型電子部品１Ｂの外部
端子電極２は、上述の方法と同様にして下地導電層５、
第１中間層６Ａ及び第２中間層６Ｂを形成した後、更
に、通常の電解ニッケルめっき法により第３中間層６Ｃ
を好ましくは０．５〜３μｍ程度の厚さに形成し、その
後、上記と同様にしてはんだめっき層の最外層７を形成
することにより形成することができる。
【００１８】なお、図１，２に示す外部端子電極の中間
層の積層構造は、本発明の一実施例であって、本発明に
おいて、中間層の積層数、積層される電解ニッケルめっ
き層又は無電解ニッケルめっき層の層構成等には特に制
限はなく、何ら図１，２のものに限定されるものではな
い。
層の積層構造は、本発明の一実施例であって、本発明に
おいて、中間層の積層数、積層される電解ニッケルめっ
き層又は無電解ニッケルめっき層の層構成等には特に制
限はなく、何ら図１，２のものに限定されるものではな
い。
【００１９】本発明では、中間層の積層構成と熱処理の
組み合わせを適宜調整して、所望の耐熱性及び応力緩和
効果が得られるように設計することができる。
組み合わせを適宜調整して、所望の耐熱性及び応力緩和
効果が得られるように設計することができる。
【００２０】このような本発明のチップ型電子部品は、
積層チップ型コンデンサに限らず、サーミスタ、バリス
タ等の全てのチップ型電子部品に適用することができ、
その耐熱衝撃性、機械的強度を大幅に改善することがで
きる。
積層チップ型コンデンサに限らず、サーミスタ、バリス
タ等の全てのチップ型電子部品に適用することができ、
その耐熱衝撃性、機械的強度を大幅に改善することがで
きる。
【００２１】
【実施例】以下に実施例及び比較例を挙げて本発明をよ
り具体的に説明する。
り具体的に説明する。
【００２２】実施例１ 内部電極が形成されたセラミック素体に、図１に示す外
部端子電極２を形成した。まず、常法に従って、Ａｇ／
Ｐｄ下地導電層５を３０μｍ厚さに形成し、この上に電
解ニッケルめっき層よりなる第１中間層６Ａを３μｍ厚
さに形成した。この第１中間層６Ａを大気中、３００℃
で２時間熱処理した後、無電解ニッケルめっき層よりな
る第２中間層６Ｂを１μｍ厚さに形成した。その後、電
解めっきによりはんだめっき層よりなる最外層６Ｃを６
μｍ厚さに形成した。
部端子電極２を形成した。まず、常法に従って、Ａｇ／
Ｐｄ下地導電層５を３０μｍ厚さに形成し、この上に電
解ニッケルめっき層よりなる第１中間層６Ａを３μｍ厚
さに形成した。この第１中間層６Ａを大気中、３００℃
で２時間熱処理した後、無電解ニッケルめっき層よりな
る第２中間層６Ｂを１μｍ厚さに形成した。その後、電
解めっきによりはんだめっき層よりなる最外層６Ｃを６
μｍ厚さに形成した。
【００２３】このチップ型電子部品１Ａをアルミナ回路
基板にクリームはんだを用いてはんだ付け実装し、−５
５℃と＋１２５℃の各温度に３０分保持する温度サイク
ルを１０００回行う温度サイクル試験を実施した後、硝
酸にて外部電極を溶解除去しセラミック素体を拡大鏡に
て観察し、セラミック素体のクラックの発生状況を調
べ、結果を表１に示した。
基板にクリームはんだを用いてはんだ付け実装し、−５
５℃と＋１２５℃の各温度に３０分保持する温度サイク
ルを１０００回行う温度サイクル試験を実施した後、硝
酸にて外部電極を溶解除去しセラミック素体を拡大鏡に
て観察し、セラミック素体のクラックの発生状況を調
べ、結果を表１に示した。
【００２４】実施例２ 第２中間層６Ｂを形成した後、電解ニッケルめっき層よ
りなる第３中間層６Ｃを２μｍ厚さに形成し、その後は
んだめっき層の最外層を形成したこと以外は実施例１と
同様にして図２に示す層構成の外部端子電極を形成し
た。このチップ型電子部品１Ｂについて、実施例１と同
様にして温度サイクル試験を実施し、結果を表１に示し
た。
りなる第３中間層６Ｃを２μｍ厚さに形成し、その後は
んだめっき層の最外層を形成したこと以外は実施例１と
同様にして図２に示す層構成の外部端子電極を形成し
た。このチップ型電子部品１Ｂについて、実施例１と同
様にして温度サイクル試験を実施し、結果を表１に示し
た。
【００２５】比較例１ 実施例１において、中間層として、図４に示す如く電解
ニッケルめっき層よりなる単層構造の中間層６を３μｍ
に形成したこと以外は同様にしてチップ型電子部品１を
製造し、このチップ型電子部品１Ｂについて、実施例１
と同様にして温度サイクル試験を実施し、結果を表１に
示した。
ニッケルめっき層よりなる単層構造の中間層６を３μｍ
に形成したこと以外は同様にしてチップ型電子部品１を
製造し、このチップ型電子部品１Ｂについて、実施例１
と同様にして温度サイクル試験を実施し、結果を表１に
示した。
【００２６】
【表１】
【００２７】表１より、本発明によれば、チップ型電子
部品の耐熱衝撃性が格段に改善されることが分かる。
部品の耐熱衝撃性が格段に改善されることが分かる。
【００２８】
【発明の効果】以上詳述した通り、本発明のチップ型電
子部品によれば、熱衝撃や回路基板の反りや曲げなどの
撓み応力、或いは、過酷な温度サイクルに対し、十分な
信頼性を得ることができる。
子部品によれば、熱衝撃や回路基板の反りや曲げなどの
撓み応力、或いは、過酷な温度サイクルに対し、十分な
信頼性を得ることができる。
【００２９】本発明のチップ型電子部品であれば、例え
ば、高温のエンジンルームに電子制御ユニットを組み込
むことが可能となり、自動車の設計自由度が増し、車内
を広げたり、不要な配線を省略することができ車体重量
を軽減できるなど、その産業上の利用は極めて大であ
る。
ば、高温のエンジンルームに電子制御ユニットを組み込
むことが可能となり、自動車の設計自由度が増し、車内
を広げたり、不要な配線を省略することができ車体重量
を軽減できるなど、その産業上の利用は極めて大であ
る。
【図１】本発明のチップ型電子部品の実施の形態を示す
外部端子電極の断面図である。
外部端子電極の断面図である。
【図２】本発明のチップ型電子部品の別の実施の形態を
示す外部端子電極の断面図である。
示す外部端子電極の断面図である。
【図３】チップ型電子部品の外観を示す斜視図である。
【図４】従来のチップ型電子部品の外部端子電極を示す
断面図である。
断面図である。
１Ａ，１Ｂ チップ型電子部品 ２ 外部端子電極 ３ 内部電極 ４ セラミック素体 ５ 下地導電層 ６ 中間層 ６Ａ 第１中間層 ６Ｂ 第２中間層 ６Ｃ 第３中間層 ７ 最外層
Claims (5)
- 【請求項１】 金属導電層よりなる下地層と、ニッケル
めっき層よりなる中間層と、はんだめっき層よりなる最
外層とが順次積層されてなる外部端子電極を有するチッ
プ型電子部品において、 前記中間層が複数のニッケルめっき層の積層構造とされ
ていることを特徴とするチップ型電子部品。 - 【請求項２】 請求項１において、前記中間層が、電解
ニッケルめっき層と、該電解ニッケルめっき層を熱処理
した後、該電解ニッケルめっき層上に形成された無電解
ニッケルめっき層との二層積層構造であることを特徴と
するチップ型電子部品。 - 【請求項３】 請求項１において、前記中間層が、電解
ニッケルめっき層と、該電解ニッケルめっき層を熱処理
した後、該電解ニッケルめっき層上に形成された無電解
ニッケルめっき層と、該無電解ニッケルめっき層上に形
成された電解ニッケルめっき層との三層積層構造である
ことを特徴とするチップ型電子部品。 - 【請求項４】 請求項１ないし３のいずれか１項におい
て、前記金属導電層が銀系又は銀／パラジウム系導電層
であることを特徴とするチップ型電子部品。 - 【請求項５】 請求項１ないし４のいずれか１項に記載
のチップ型電子部品を製造する方法であって、前記中間
層の形成に当り、まず電解ニッケルめっき層を形成し、
この電解ニッケルめっき層を熱処理した後無電解ニッケ
ルめっき層を形成する工程を有することを特徴とするチ
ップ型電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10201973A JP2000030971A (ja) | 1998-07-16 | 1998-07-16 | チップ型電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10201973A JP2000030971A (ja) | 1998-07-16 | 1998-07-16 | チップ型電子部品及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000030971A true JP2000030971A (ja) | 2000-01-28 |
Family
ID=16449841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10201973A Pending JP2000030971A (ja) | 1998-07-16 | 1998-07-16 | チップ型電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000030971A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013214714A (ja) * | 2012-03-30 | 2013-10-17 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
| JP2021019008A (ja) * | 2019-07-17 | 2021-02-15 | 株式会社村田製作所 | 電子部品 |
| CN112712998A (zh) * | 2019-10-25 | 2021-04-27 | 株式会社村田制作所 | 陶瓷电子部件以及陶瓷电子部件的制造方法 |
-
1998
- 1998-07-16 JP JP10201973A patent/JP2000030971A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013214714A (ja) * | 2012-03-30 | 2013-10-17 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
| JP2021019008A (ja) * | 2019-07-17 | 2021-02-15 | 株式会社村田製作所 | 電子部品 |
| JP7226161B2 (ja) | 2019-07-17 | 2023-02-21 | 株式会社村田製作所 | 電子部品 |
| CN112712998A (zh) * | 2019-10-25 | 2021-04-27 | 株式会社村田制作所 | 陶瓷电子部件以及陶瓷电子部件的制造方法 |
| JP2021068851A (ja) * | 2019-10-25 | 2021-04-30 | 株式会社村田製作所 | セラミック電子部品およびセラミック電子部品の製造方法 |
| KR20210049675A (ko) * | 2019-10-25 | 2021-05-06 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 전자부품 및 세라믹 전자부품의 제조 방법 |
| US11437191B2 (en) | 2019-10-25 | 2022-09-06 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and method of manufacturing ceramic electronic component |
| JP7188356B2 (ja) | 2019-10-25 | 2022-12-13 | 株式会社村田製作所 | セラミック電子部品およびセラミック電子部品の製造方法 |
| KR102519374B1 (ko) * | 2019-10-25 | 2023-04-07 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 전자부품 및 세라믹 전자부품의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001307947A (ja) | 積層チップ部品及びその製造方法 | |
| US8982533B2 (en) | Monolithic electronic component and method for manufacturing monolithic electronic component | |
| JP2001035739A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP5239236B2 (ja) | 電子部品およびその製造方法 | |
| JPS63107087A (ja) | 混成集積回路基板 | |
| JPH09180957A (ja) | 積層型セラミックコンデンサ | |
| JPH08162359A (ja) | チップ型セラミック電子部品 | |
| JP4083971B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2009170706A (ja) | 積層電子部品 | |
| JP5069485B2 (ja) | 金属ベース回路基板 | |
| JP3115713B2 (ja) | セラミック電子部品 | |
| JP2000030971A (ja) | チップ型電子部品及びその製造方法 | |
| JPS6342879B2 (ja) | ||
| JP2000182883A (ja) | 積層セラミック電子部品の製造方法 | |
| JPS62242324A (ja) | チツプコンデンサ− | |
| JP2000299243A (ja) | 積層チップ型電子部品 | |
| JPH01289231A (ja) | リードレスチップ部品の製造方法 | |
| JP2662003B2 (ja) | 積層型セラミックチップコンデンサーの製造方法 | |
| JPH0422115A (ja) | セラミック電子部品及びその製造方法 | |
| JP3391286B2 (ja) | セラミック電子部品 | |
| JP3089961B2 (ja) | セラミック基板の銅メタライズ法 | |
| JPS63146421A (ja) | 積層型セラミツクチツプコンデンサ−の製造方法 | |
| JP4556337B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPS62242323A (ja) | チツプコンデンサ− | |
| JPH08107037A (ja) | セラミック電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030204 |