CN104821231A - 待嵌入板中的多层陶瓷电子元件及其制造方法以及具有多层陶瓷电子元件的印刷电路板 - Google Patents

待嵌入板中的多层陶瓷电子元件及其制造方法以及具有多层陶瓷电子元件的印刷电路板 Download PDF

Info

Publication number
CN104821231A
CN104821231A CN201410448857.XA CN201410448857A CN104821231A CN 104821231 A CN104821231 A CN 104821231A CN 201410448857 A CN201410448857 A CN 201410448857A CN 104821231 A CN104821231 A CN 104821231A
Authority
CN
China
Prior art keywords
electrode
external electrode
ceramic body
conductive pattern
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410448857.XA
Other languages
English (en)
Inventor
郑镇万
金斗永
李炳华
崔泳惇
蔡恩赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104821231A publication Critical patent/CN104821231A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

在待嵌入板中的多层陶瓷电子元件中，通过不允许增加外电极的厚度发生并且形成具有预定或更大的长度的用于通过转接孔将外电极连接至外部电线的外电极的带状表面，以增大陶瓷本体的整个芯片的厚度，从而提高芯片强度并且防止例如破损等损坏的发生，一种制造该多层陶瓷电子元件的方法以及具有多层陶瓷电子元件的印刷电路板。

Description

待嵌入板中的多层陶瓷电子元件及其制造方法以及具有多层陶瓷电子元件的印刷电路板
相关申请的交叉引用
本申请要求于2014年2月3日在韩国知识产权局提交的申请号为10-2014-0012189的韩国专利申请的优先权，其公开内容通过引用结合于此。
背景技术
本公开涉及一种待嵌入板中的多层陶瓷电子元件及其制造方法，还涉及一种具有多层陶瓷电子元件的印刷电路板。
随着电子电路已经变得高致密和高集成，在印刷电路板(PCB)上的用于无源元件的安装空间变得不足，为了解决这种缺陷，已经做出持续地努力使元件能够安装在板(即嵌入式装置)中。具体地，已经提出了多种用于将作为电容性元件的多层陶瓷电子元件安装到板中的方法。
在将多层陶瓷电子元件安装到板中的多种方法中的一者中，与用于多层陶瓷电子元件的相同的电介质材料用作用为板和铜线等的材料，用作用为多层陶瓷电子元件的电极。用于实施待嵌入板中的多层陶瓷电子元件的其它方法包括通过在板中形成具有高介电常数的聚合基片和电介质薄膜而形成待嵌入板中的多层陶瓷电子元件方法，以及将多层陶瓷电子元件安装在板中的方法等。
通常，多层陶瓷电子元件包括多个由陶瓷材料制成的电介质层，以及设在电介质层之间的内电极。通过将该多层陶瓷电子元件设置在板中，可以实现具有高电容的待嵌入板中的多层陶瓷电子元件。
在将多层陶瓷电子元件嵌入板中之后，使用激光形成转接孔以使多层陶瓷电子元件的外电极穿过树脂暴露，并且用镀铜填充转接孔以将多层陶瓷电子元件的外部电线和外电极彼此电连接。
在这种情况下，为了通过转接孔连接多层陶瓷电子元件的外电极和外部电线，需要形成具有预定或更大的长度的外部电极的带状表面。然而，在使用现有的浸渍法等形成具有预定或更大的长度的外部电极的带状表面的情况下，外电极的厚度变厚，使得由于外电极厚度的增加，不能保证陶瓷本体具有足够的厚度。由于待嵌入板中的多层陶瓷电子元件的整个芯片厚度小于不嵌入多层陶瓷电子元件的厚度，在外电极的带状表面形成为具有较大的厚度的情况下，陶瓷本体的厚度可以非常小，从而可能使芯片强度下降，并且可能导致损坏。
另外，当因多层陶瓷电子元件的陶瓷本体和外电极的厚度差而产生的台阶增大时，多层陶瓷电子元件和膜之间的间隙变大，使得发生分层的可能性进一步增大。因此，为了减少上述分层，需要减小外电极的厚度。
[现有技术文献]
(专利文献1)韩国专利公开号KR 2011-0122008
发明内容
本公开一方面提供了一种待嵌入板中的多层陶瓷电子元件，在该多层陶瓷电子元件中，通过不允许增加外电极的厚度发生并且形成具有预定或更大的长度的用于通过转接孔将外电极连接至外部电线的外电极的带状表面，以增大陶瓷本体的整个芯片的厚度，还提供了一种制造该多层陶瓷电子元件的方法以及具有多层陶瓷电子元件的印刷电路板。
根据本公开的一个方面，一种多层陶瓷电子元件，该多层陶瓷电子元件包括：陶瓷本体，该陶瓷本体包括电介质层，并且具有沿长度方向的两个端表面、沿宽度方向的两个表面、以及沿厚度方向的两个表面；第一内电极和第二内电极，该第一内电极和第二内电极形成为交替地暴露于所述陶瓷本体的沿所述长度方向的两个端表面，所述第一内电极和第二内电极之间设有电介质层；导电图案层，该导电图案层形成在所述陶瓷本体的沿厚度方向的至少一个表面上；以及第一外电极和第二外电极，该第一外电极和第二外电极形成在所述陶瓷本体的沿所述长度方向的两个端表面上，所述第一外电极电连接至所述第一内电极，所述第二外电极电连接至所述第二内电极，其中，所述第一外电极和第二外电极延伸至形成在所述陶瓷本体的沿所述厚度方向的至少一个表面上的所述导电图案层上。
所述陶瓷本体的厚度可以等于或大于包括所述外电极的所述多层陶瓷电子元件的总厚度的80％。
包括所述外电极的所述多层陶瓷电子元件的总厚度可以为110μm或更小。
所述导电图案层可以包含从由铜(Cu)、镍(Ni)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)和铅(Pb)所构成的组中选择的至少一者。
当延伸至所述导电图案层上并且形成在所述陶瓷本体的沿所述厚度方向的至少一个表面上的所述第一外电极和第二外电极的带状表面的厚度定义为tp时，可以满足tp≤20μm。
所述导电图案层可以形成为在所述陶瓷本体的沿所述厚度方向的至少一个表面的两端端部上彼此分离。
当延伸至所述导电图案层上并且形成在所述陶瓷本体的沿所述厚度方向的至少一个表面上的所述第一外电极和第二外电极的带状表面的宽度定义为BW1和BW2时，BW1和BW2中的每一者可以等于或大于所述陶瓷本体的长度的35％。
所述导电图案层和延伸至所述导电图案层上的所述第一外电极和第二外电极可以仅形成在所述陶瓷本体的沿所述厚度方向的一个表面上。
所述陶瓷本体可以包括活性层，该活性层包括所述第一内电极和第二内电极，以形成电容；以及上覆盖层和下覆盖层，该上覆盖层和下覆盖层形成在所述活性的上部和下部；并且当与所述陶瓷本体的一个表面相邻的所述覆盖层的厚度定义为tc1，且所述第一外电极和第二外电极的带状表面在所述一个表面上延伸至所述导电图案层上，并且与所述陶瓷本体的另一个表面相邻的所述覆盖层的厚度定义为tc2，且所述另一个表面上未形成有所述第一外电极和第二外电极的带状表面时，tc1/tc2可以小于1。
延伸至所述导电图案层上的所述第一外电极和第二外电极可以通过电镀形成。
根据本公开的另一方面，一种待嵌入板中的多层陶瓷电子元件，该待嵌入板中的多层陶瓷电子元件包括：陶瓷本体，该陶瓷本体包括电介质层，并且具有沿长度方向的两个端表面、沿宽度方向的两个表面、以及沿厚度方向的两个表面；第一内电极和第二内电极，该第一内电极和第二内电极形成为交替地暴露于所述陶瓷本体的沿所述长度方向的两个端表面，所述第一内电极和第二内电极之间设有电介质层；导电图案层，该导电图案层形成在所述陶瓷本体的沿厚度方向的至少一个表面上；以及第一外电极和第二外电极，该第一外电极和第二外电极形成在所述陶瓷本体的沿所述长度方向的两个端表面上，所述第一外电极电连接至所述第一内电极，所述第二外电极电连接至所述第二内电极，其中，所述第一外电极和第二外电极包括第一基电极和第二基电极以及镀层，所述第一基电极和第二基电极形成在所述陶瓷本体的沿所述长度方向的两个端表面上，所述镀层形成在所述第一基电极和第二基电极上，所述镀层延伸至形成在所述陶瓷本体的沿所述厚度方向的至少一个表面上的所述导电图案层上。
根据本公开的另一方面，一种待嵌入板中的多层陶瓷电子元件的制造方法，该制造方法包括：制备多个陶瓷基片；使用导电膏在每个所述陶瓷基片上形成内电极图案；通过堆叠其上形成有所述内电极图案的所述陶瓷基片，以形成内部包括彼此相对的第一内电极和第二内电极的陶瓷本体；压制并烧结所述陶瓷本体；以及使用导电膏在所述陶瓷本体的沿厚度方向的至少一个表面上形成导电图案；并且形成第一外电极和第二外电极，以使所述第一外电极和第二外电极与暴露于所述陶瓷本体的沿长度方向的两个端表面的所述第一内电极和第二内电极相接触，从而电连接至所述第一内电极和第二内电极，其中，所述第一外电极和第二外电极形成为延伸至形成在所述陶瓷本体的沿所述厚度方向的至少一个表面上的导电图案上。
形成所述第一外电极和第二外电极可以包括：在所述陶瓷本体的沿所述长度方向的两个端表面上形成第一基电极和第二基电极，并且在所述第一基电极和第二基电极以及所述导电图案上形成镀层。
用于形成所述导电图案的导电膏可以包含从由铜(Cu)、镍(Ni)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)和铅(Pb)所构成的组中选择的至少一者。
形成所述导电图案可以包括：在所述陶瓷本体的沿所述厚度方向的两个表面上设置基片，该基片具有形成在所述基片的一个表面上的所述导电图案，该导电图案沿相同的方向设置；并且在所述陶瓷本体的沿所述厚度方向的两个表面上所设置的具有导电图案的所述基片中，将设置在所述陶瓷本体的沿所述厚度方向的一个表面上的最外侧基片移除，从而暴露所述导电图案。
所述导电图案可以形成为在所述陶瓷本体的沿所述厚度方向的至少一个表面的两端端部上彼此分离。
根据本公开的另一方面，一种具有多层陶瓷电子元件的印刷电路板，该印刷电路板包括：绝缘基体；和多层陶瓷电子元件，该多层陶瓷电子元件嵌入板中，并且包括：陶瓷本体，该陶瓷本体包括电介质层，并且具有沿长度方向的两个端表面、沿宽度方向的两个表面、以及沿厚度方向的两个表面；第一内电极和第二内电极，该第一内电极和第二内电极形成为交替地暴露于所述陶瓷本体的沿所述长度方向的两个端表面，所述第一内电极和第二内电极之间设有电介质层；导电图案层，该导电图案层形成在所述陶瓷本体的沿厚度方向的至少一个表面上；以及第一外电极和第二外电极，该第一外电极和第二外电极形成在所述陶瓷本体的沿所述长度方向的两个端表面上，所述第一外电极电连接至所述第一内电极，所述第二外电极电连接至所述第二内电极，其中，所述第一外电极和第二外电极延伸至形成在所述陶瓷本体的沿所述厚度方向的至少一个表面上的所述导电图案层上。
所述陶瓷本体的厚度可以等于或大于包括所述外电极的所述多层陶瓷电子元件的总厚度的80％。
包括所述外电极的所述多层陶瓷电子元件的总厚度可以为110μm或更小。
当延伸至所述导电图案层上并且形成在所述陶瓷本体的沿所述厚度方向的至少一个表面上的所述第一外电极和第二外电极的带状表面的宽度定义为BW1和BW2时，BW1和BW2中的每一者可以等于或大于所述陶瓷本体的长度的35％。
所述导电图案层和延伸至所述导电图案层上的所述第一外电极和第二外电极可以仅形成在所述陶瓷本体的沿所述厚度方向的一个表面上。
所述陶瓷本体可以包括活性层，该活性层包括所述第一内电极和第二内电极，以形成电容；以及上覆盖层和下覆盖层，该上覆盖层和下覆盖层形成在所述活性层的上部和下部；并且当与所述陶瓷本体的一个表面相邻的所述覆盖层的厚度定义为tc1，且所述第一外电极和第二外电极的带状表面在所述一个表面上延伸至所述导电图案层上，并且与所述陶瓷本体的另一个表面相邻的所述覆盖层的厚度定义为tc2，且所述另一个表面上未形成有所述第一外电极和第二外电极的带状表面时，tc1/tc2可以小于1。
附图说明
通过以下结合附图的详细描述，将能够更清楚地理解本公开的上述和其它方面、特征和其它优点，在附图中：
图1是显示根据本公开的示例性实施方式的待嵌入板中的多层陶瓷电子元件的立体图；
图2是显示根据本公开的示例性实施方式的待嵌入板中的多层陶瓷电子元件的除外电极之外的立体图；
图3是显示根据本公开的示例性实施方式的待嵌入板中的多层陶瓷电子元件的沿图1中的X-X’线截取的剖视图；
图4是显示根据本公开的示例性实施方式的待嵌入板中的多层陶瓷电子元件的一种实施方式的剖视图；
图5是显示根据本公开的示例性实施方式的待嵌入板中的多层陶瓷电子元件的另一实施方式的剖视图；
图6是显示根据本公开的示例性实施方式的待嵌入板中的多层陶瓷电子元件的又一实施方式的剖视图；
图7是显示在根据本公开的示例性实施方式的陶瓷本体上形成导电图案的过程的示意图；
图8是根据本公开的示例性实施方式的具有多层陶瓷电子元件的印刷电路板的剖视图。
具体实施方式
现在将参考附图详细描述本公开的示例性实施方式。
然而，本公开可以以多种不同的形式实施，并且不应视作局限于此处描述的具体实施方式。更确切地，提供这些实施方式是为了使本公开彻底和完整，并且向本领域的技术人员充分传达本公开的范围。
在附图中，为了清楚地目的，可以放大元件的形状和尺寸，并且将始终使用相同的附图标记指代相同或相似的元件。
为了清楚地描述本公开的实施方式，将定义六面体的方向。附图中显示的“L”、“W”和“T”分别指代“长度方向”、“宽度方向”和“厚度方向”。这里，“厚度方向”可以与电介质层的堆叠方向具有相同的含义。
待嵌入板中的多层陶瓷电子元件
以下，将描述根据本公开的示例性实施方式的将嵌入到板中的多层陶瓷电子元件。尤其是，将以示例的方式描述待嵌入板中的多层陶瓷电容器。然而，本公开不限于此。
图1是显示根据本公开的示例性实施方式的待嵌入到板中多层陶瓷电子元件的立体图。图2是显示根据本公开的示例性实施方式的待嵌入板中的多层陶瓷电子元件的除外电极之外的立体图。图3是显示根据本公开的示例性实施方式的待嵌入板中的多层陶瓷电子元件的沿图1中的X-X’线截取的剖视图。
参考图1至图3，根据本公开的示例性实施方式的待嵌入板中的多层陶瓷电子元件100可以包括陶瓷本体10、第一内电极21和第二内电极22、导电图案层31和32、以及第一外电极41和第二外电极42。
陶瓷本体10可以形成为六面体，该六面体具有沿长度方向L的两个端表面、沿宽度方向W的两个表面以及沿厚度方向T的两个表面。陶瓷本体10可以通过沿厚度方向T堆叠多个电介质层11并且烧结这些电介质层而形成，并且陶瓷本体10的形状和尺寸以及堆叠的电介质层11的数量不限于本公开的示例性实施方式中所显示的那样。
此外，构成陶瓷本体10的多个电介质层11可以处于烧结状态。相邻的电介质层11可以形成为一体，以使得在不使用扫描电子显微镜(SEM)的情况下难以确定相邻的电介质层11之间的边界。
电介质层11可以具有能够根据多层陶瓷电子元件100的电容设计而任意变化的厚度，并且可以包含具有高介电系数的陶瓷粉末，例如钛酸钡(BaTiO3)基粉末或钛酸锶(SrTiO3)基粉末，然而本公开不限于此。此外，可以根据本公开的目的将多种陶瓷添加剂、有机溶剂、增塑剂、粘结剂、分散剂等添加到所述陶瓷粉末中。
对于用于形成电介质层11的陶瓷粉末的平均粒径没有特别限制，为了实现本公开的目的，可以调节平均粒径，例如，可以调节平均粒径至400nm或更小。
通过在沿厚度方向T堆叠的多个电介质层11上以预定厚度印刷包含导电金属的导电膏，第一内电极21和第二内电极22(具有彼此不同的极性的电极对)可以沿多个电介质层11的堆叠方向形成为通过陶瓷本体10的长度方向L的两个端表面交替地暴露，，并且第一内电极21和第二内电极22可以通过设在其中的电介质层11而彼此绝缘。
也就是说，第一内电极21和第二内电极22可以通过其通过陶瓷本体10的两个端表面交替地暴露的部分沿长度方向L分别电连接至形成在陶瓷本体10的两个端表面上的第一外电极41和第二外电极42。
因此，当电压施加至第一外电极41和第二外电极42时，电荷积累在彼此相对的第一内电极21和第二内电极22之间。在这种情况下，多层陶瓷电容器100的电容与第一内电极21和第二内电极22彼此重叠的区域的面积成比例。
第一内电极21和第二内电极22可以具有根据其用途确定的宽度，并且例如可以具有根据陶瓷本体10的尺寸确定的在0.2μm至1.0μm的范围内的宽度，然而，本公开不限于此。
此外，包含在形成第一内电极21和第二内电极22的导电膏中的导电金属可以单独为镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、铅(Pb)、铂(Pt)或类似物，或者可以为它们的合金，然而本公开不限于此。
导电图案层31和32可以通过以预定厚度印刷包含导电金属的导电膏而形成在陶瓷本体10的沿厚度方向T的至少一个表面上，并且可以形成为彼此分离地分别在陶瓷本体的沿厚度方向T的至少一个表面的两个端部上。虽然包含在用于形成导电图案层31和32的导电膏中的导电金属可以与形成第一内电极21和第二内电极22的导电金属相同，但是本公开不限于此。例如，所述导电金属例如可以单独是铜(Cu)、镍(Ni)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)、铅(Pb)或类似物，或者可以是它们的合金。
在根据现有技术的形成外电极的方法中，主要使用的是在包含金属成分的膏中浸渍陶瓷本体的方法。在这种情况下，待嵌入到板中的多层陶瓷电容器需要使外电极的带状表面(band surface)具有预定或更大的长度，以通过转接孔连接外电极和外部电线。然而，根据现有技术的浸渍方法，由于膏的界面张力，左带状表面和右带状表面可能被厚厚地包覆。
因此，根据本公开的示例性实施方式，导电图案层31和32形成在陶瓷本体10的沿厚度方向T的表面上，以使外电极41和42的具有预定或更大的长度的带状表面可以通过电镀均匀且更薄地形成在导电图案层31和32上。
第一外电极41和第二外电极42的带状表面的宽度BW1和BW2中的每一者可以等于或大于陶瓷本体10的长度的35％。在带状表面的宽度BW1和BW2中的每一者小于陶瓷本体10的长度的35％的情况下，在形成用于将外电极连接至外部电线的转接孔的过程中发生缺陷的可能性增加。
当延伸至导电图案层31和32上并且沿厚度方向T形成在陶瓷本体10的表面上的外电极41和42的带状表面的厚度被定义为tp，可以满足tp≤20μm。在tp大于20μm的情况下，由于陶瓷本体的厚度可能减小与沿外电极的带状表面的厚度增大相等的量，从而芯片强度可能降低。特别地，由于被嵌入板内的多层陶瓷电子元件具有比没有被嵌入板内的多层陶瓷电子元件的厚度小的总体芯片厚度，重要的是保证陶瓷本体的厚度使得具有能够防止损坏等的芯片强度。
同时，在外电极的带状表面的厚度tp特别小的情况下，在用于将外电极连接至外部电线的转接孔的加工期间，会增大缺陷发生的可能性，电镀液等可能渗入陶瓷本体内。因此，优选地，外电极的带状表面的厚度tp可以满足5μm≤tp≤20μm。
包括外电极41和42的多层陶瓷电容器100的总厚度tm可以为110μm或者更小，并且多层陶瓷电容器100制造为具有110μm或者更小的厚度，以适合嵌入到板中。
在这种情况下，陶瓷本体10的厚度ts可以为包括外电极41和42的多层陶瓷电容器的总厚度tm的80％或者更大。在陶瓷本体10的厚度ts小于多层陶瓷电容器的总厚度tm的80％的情况下，芯片强度可能降低，因此可能产生例如损坏等缺陷。
第一外电极41和第二外电极42可以形成在陶瓷本体10的沿长度方向L的两个端表面上，并且可以延伸至形成在陶瓷本体10的沿厚度方向T的表面上的导电图案层31和32上，从而形成带状表面。第一外电极41和第二外电极42可以由与第一内电极21和第二内电极22的导电金属相同的导电金属形成，但是本公开不限于此。例如，导电金属可以是单独的铜(Cu)、银(Ag)、镍(Ni)或类似物，或它们的合金。
形成在导电图案层31和32上的第一外电极41和第二外电极42的带状表面可以通过将导电图案层31和32作为种晶层(seed layer)使用的电镀加工形成，形成在陶瓷本体10的沿长度方向L的两个端表面上的第一外电极41和第二外电极42的端部表面(head surface)可以通过浸渍法、电镀法等形成，但是本公开不限于此。
图4是示出根据本公开的示例性实施方式的待嵌入板中的多层陶瓷电子元件的一种实施例的截面图。
结合图4，形成在陶瓷本体10的沿长度方向L的两个端表面上的第一外电极41和第二外电极42可以包括第一基电极41a、第二基电极42a以及形成在第一基电极41a和第二基电极42a上的电镀层41b和42b，第一外电极41和第二外电极42电连接于第一内电极21和第二内电极22，电镀层41b和42b可以延伸至沿厚度方向T形成在陶瓷本体10的表面上的导电图案层31和32上。
对形成第一基电极41a和第二基电极42a的方法不做特别限制，但是，例如，可以通过施加包含导电金属的导电膏并且然后执行烧结工序来形成。第一外电极和第二外电极的端部表面和带状表面可以通过将第一基电极41a和第二基电极42a和导电图案层31和32用作种晶层的电镀工序形成。
结合图5，该图图示根据本公开的另一种示例性实施方式的带嵌入板内的多层陶瓷电容器的截面图，形成在导电图案层31和32上的第一外电极和第二外电极的带状表面可以仅形成在陶瓷本体10的沿厚度方向T的一个表面上。
与已经存在的浸渍法不同，导电图案层31和32可以仅形成在陶瓷本体10的沿厚度方向T的一个表面上，外电极的带状表面可以通过电镀仅形成在陶瓷本体10的沿厚度方向T的一个表面上，从而陶瓷本体10的厚度可以增大外电极的带状表面未形成在陶瓷本体10的另一个表面上的量，从而提高芯片强度。
结合图6，该图示出根据本公开的又一种示例性实施方式的带嵌入板中的多层陶瓷电容器的截面图，陶瓷本体10可以包括活性层A、上覆盖层和下覆盖层C，活性层A作为对电容器的电容形成做出贡献的一部分，上覆盖层和下覆盖层C分别形成在活性层A的上部和下部，以防止由于物理力或化学力导致的第一内电极21和第二内电极22的损坏。
活性层A可以通过重复堆叠多个第一内电极21和第二内电极22而形成，活性层A具有插入第一内电极21和第二内电极22之间的电介质层11。上覆盖层和下覆盖层C可以具有相同的材料并且构成为与活性层A的除了内电极以外的部分一样。
当与陶瓷本体10的一个表面相邻的覆盖层的厚度被定义为tc1，第一外电极41和第二外电极42在所述一个表面上延伸至导电图案层31和32，并且与陶瓷本体10的另一个表面相邻的覆盖层的厚度被定义为tc2时，在所述另一个表面上未形成有第一外电极41和第二外电极42的带状表面，tc1/tc2可以小于1。
与陶瓷本体10的其上形成有外电极41和42的带状表面的表面相邻的覆盖层的厚度可以减小，使得在待嵌入板内的多层陶瓷电容器中的电流路径可以减小，从而也可以减小等效串联电感(ESL)。
嵌入板中的多层陶瓷电子元件的制造方法
在根据本公开的示例性实施方式的待嵌入到板中的多层陶瓷电子元件的制造方法中，可以首先通过将包含钛酸钡(BaTiO3)粉末等的浆料涂敷到载体膜上并且干燥该载体膜以制备多个陶瓷基片，从而形成电介质层。
可以通过混合陶瓷粉末、粘合剂和溶剂以制备浆料，并且可以通过刮刀法使该浆料形成分别具有几微米的厚度的陶瓷基片。
接下来，可以制备包含导电金属粉末的导电膏。导电金属粉末可以为单独的镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、铅(Pb)、铂(Pt)或类似物、或者它们的合金，并且可以具有0.1μm至0.2μm的平均粒径，以使得能够制备包括重量比为40％至50％的金属粉末用于内电极的导电膏。
可以通过丝网印刷法将用于内电极的导电膏涂敷至基片，从而形成内电极图案。印刷导电膏的方法可以为丝网印刷法、凹版印刷法等，但是本公开不限于此。其上印刷有内电极图案的陶瓷片可以以200至300层进行堆叠、压制并且然后烧结，从而制造陶瓷本体。
然后，导电膏可以用于在陶瓷本体的沿厚度方向的至少一个表面上形成导电图案。包含在用于形成导电图案的导电膏中的导电金属粉末可以与内电极中的导电金属粉末相同，但是本公开不限于此。例如，导电金属可以是单独的铜(Cu)、镍(Ni)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)、铅(Pb)或类似物，或者是它们的合金。
导电图案可以利用导电膏通过印刷法彼此分离地形成在陶瓷本体的沿厚度方向T的两个端部上。形成导电图案的方法可以包括丝网印刷法、凹版印刷法或类似物，但是本公开不限于此。
图7是显示根据本公开的示例性实施方式的在陶瓷本体上形成导电图案的过程的示意图。
结合图7，在所述陶瓷本体的沿所述厚度方向的两个表面上设置基片35，该基片35具有形成在所述基片的一个表面上的所述导电图案层31和32，该导电图案层沿相同的方向设置，并且随后在所述陶瓷本体的沿所述厚度方向的两个表面上所设置的具有导电图案层31和32的所述基片中，将设置在所述陶瓷本体的沿所述厚度方向的一个表面上的最外侧基片移除，从而暴露所述导电图案层31和32。
当导电图案仅形成在陶瓷本体的沿厚度方向T的一个表面上，具有形成在其上的导电图案层31和32的基片35以导电图案层31和32向基片的外侧布置的方式仅布置在陶瓷本体10的沿厚度方向T的一个表面上，可以省略移除基片35的过程。
接下来，外电极可以形成为与暴露于陶瓷本体的沿长度方向的两个端表面的内电极相接触，并且电连接至该内电极。外电极可以由与内电极的导电金属相同的导电金属形成，但是本公开不限于此。例如，导电金属可以是单独的铜(Cu)、银(Ag)、镍(Ni)或类似物，或者是它们的合金。
外电极41和42的形成在导电图案层上的带状表面可以使用导电图案层作为种晶层通过电镀工序形成，并且外电极的形成在陶瓷本体的沿长度方向L的两个端表面上的端部表面可以通过浸渍法、电镀法等形成，但是本公开不限于此。
形成在陶瓷本体的沿长度方向L的两个端表面上、电连接于内电极的第一外电极和第二外电极可以包括第一基电极、第二基电极和通过电镀工序形成在第一基电极和第二基电极上的电镀层，电镀层可以在通过电镀工序形成在陶瓷本体的沿厚度方向T的一个表面上的导电图案层上延伸。
形成第一基电极和第二基电极的方法不做特别限制，但是，例如可以通过施加包含导电金属的导电膏并且随后实施烧结工序来形成。第一外电极和第二外电极的端部表面和带状表面可以通过使用第一基电极和第二基电极以及导电图案层作为种晶层的电镀工序形成。
此处将省略对与上述根据本公开的实施方式的多层陶瓷电子元件的特征相同的部分的描述。
具有多层陶瓷电子元件的印刷电路板
图8是显示根据本公开的示例性实施方式的具有多层陶瓷电子元件的印刷电路板的剖视图。
参考图8，根据本公开的示例性实施方式的具有多层陶瓷电子元件的印刷电路板可以包括嵌入其绝缘层120中的多层陶瓷电子元件。
如图8所示，印刷电路板可以具有绝缘层120，并且如果需要，可以包括配置为层间电路的各种形成的导电图案130、导电转接孔140以及阻焊110。
待嵌入板中的多层陶瓷电子元件可以包括：陶瓷本体10，该陶瓷本体10包括电介质层11，并且具有沿长度方向L的两个端表面、沿宽度方向W的两个表面、以及沿厚度方向T的两个表面；第一内电极21和第二内电极22，该第一内电极21和第二内电极22形成为交替地暴露于陶瓷本体10的沿长度方向L的两个端表面，第一内电极21和第二内电极22之间设有电介质层11；导电图案层31和32，该导电图案层31和32形成在陶瓷本体10的沿厚度方向T的至少一个表面上；和第一外电极41和第二外电极42，该第一外电极41和第二外电极42形成在陶瓷本体10的沿长度方向L的两个端表面上，第一外电极电连接于第一内电极21，第二外电极电连接于第二内电极22，其中，第一外电极41和第二外电极42在形成在陶瓷本体10的沿厚度方向T的至少一个端表面上的导电图案层31和32上延伸。
在待嵌入板中的多层陶瓷电子元件中，导电图案层31和32形成在陶瓷本体10的沿厚度方向T的表面上，使得外电极41和42的具有预定或更大长度的带状表面可以通过电镀均匀地且更薄地形成在导电图案层31和32上。因此，可以减小外电极和陶瓷本体之间的台阶部，并且可以防止分层的发生。
此外，导电图案层31和32可以形成在陶瓷本体10的沿厚度方向T的表面上，外电极41和42的带状表面可以通过电镀工序形成在导电图案层31和32上，使得第一外电极41和第二外电极42的带状表面的各个宽度BW1和BW2可以等于或大于陶瓷本体10的长度的35％。在带状表面的各个宽度BW1和BW2小于陶瓷本体10的长度的35％的情况下，在用于将外电极连接于外部电线的转接孔的加工过程中，缺陷发生的可能性会增大。
此外，在根据本公开的示例性实施方式的待嵌入板中的多层陶瓷电子元件中，与陶瓷本体的形成有外电极41和42的带状表面的表面相邻的覆盖层的厚度会减小，使得在多层陶瓷电容器中的电流路径会减小，从而等效串联电感(ESL)也会减小。
除了上述特征之外的特征与根据本公开的示例性实施方式的待嵌入板中的多层陶瓷电子元件的特征相同。因此将省略对其的描述。
如上所述，在根据本公开的示例性实施方式的多层陶瓷电子元件中，通过不允许外电极的厚度增大发生可以增加陶瓷本体的整个芯片的厚度，并且形成具有预定或更大的长度的用于通过转接孔将外电极连接至外部电线的外电极的带状表面，从而可以提高芯片强度并且防止例如破裂等损坏的发生。
此外，可以降低以与外电极的厚度相等的量产生的台阶，从而在将多层陶瓷电子元件嵌入到板中时，减小分层的发生。
虽然以上已经展示并描述了示例性实施方式，但是对本领域技术人员而言明显的是，在不脱离本公开的由随附权利要求限定的思想和范围的情况下，可以做出多种修改和变型。

Claims (23)

1.一种多层陶瓷电子元件，该多层陶瓷电子元件包括：
陶瓷本体，该陶瓷本体包括电介质层，并且具有沿长度方向的端表面、沿宽度方向的两个表面、以及沿厚度方向的两个表面；
第一内电极和第二内电极，该第一内电极和第二内电极形成为交替地暴露于所述陶瓷本体的沿所述长度方向的端表面，所述第一内电极和第二内电极之间设有电介质层；
导电图案层，该导电图案层形成在所述陶瓷本体的沿所述厚度方向的至少一个表面上；以及
第一外电极和第二外电极，该第一外电极和第二外电极形成在所述陶瓷本体的沿所述长度方向的所述端表面上，所述第一外电极电连接至所述第一内电极，所述第二外电极电连接至所述第二内电极，
其中，所述第一外电极和第二外电极延伸至形成在所述陶瓷本体的沿所述厚度方向的至少一个表面上的所述导电图案层上。
2.根据权利要求1所述的多层陶瓷电子元件，其中，所述陶瓷本体的厚度等于或大于包括所述外电极的所述多层陶瓷电子元件的总厚度的80％。
3.根据权利要求1所述的多层陶瓷电子元件，其中，包括所述外电极的所述多层陶瓷电子元件的总厚度为110μm或更小。
4.根据权利要求1所述的多层陶瓷电子元件，其中，所述导电图案层包含从由铜、镍、钯、铂、金、银和铅所构成的组中选择的至少一者。
5.根据权利要求1所述的多层陶瓷电子元件，其中，当延伸至所述导电图案层上并且形成在所述陶瓷本体的沿所述厚度方向的至少一个表面上的所述第一外电极和第二外电极的带状表面的厚度定义为tp时，满足tp≤20μm。
6.根据权利要求1所述的多层陶瓷电子元件，其中，所述导电图案层形成为在所述陶瓷本体的沿所述厚度方向的至少一个表面的两端端部上彼此分离。
7.根据权利要求1所述的多层陶瓷电子元件，其中，当延伸至所述导电图案层上并且形成在所述陶瓷本体的沿所述厚度方向的至少一个表面上的所述第一外电极和第二外电极的带状表面的宽度定义为BW1和BW2时，BW1和BW2中的每一者等于或大于所述陶瓷本体的长度的35％。
8.根据权利要求1所述的多层陶瓷电子元件，其中，所述导电图案层和延伸至所述导电图案层上的所述第一外电极和第二外电极仅形成在所述陶瓷本体的沿所述厚度方向的一个表面上。
9.根据权利要求7所述的多层陶瓷电子元件，其中，所述陶瓷本体包括活性层，该活性层包括所述第一内电极和第二内电极，以形成电容；以及
上覆盖层和下覆盖层，该上覆盖层和下覆盖层形成在所述活性的上部和下部；并且
当与所述陶瓷本体的一个表面相邻的所述覆盖层的厚度定义为tc1，且所述第一外电极和第二外电极的带状表面在所述一个表面上延伸至所述导电图案层上，并且与所述陶瓷本体的另一个表面相邻的所述覆盖层的厚度定义为tc2，且所述另一个表面上未形成有所述第一外电极和第二外电极的带状表面时，tc1/tc2小于1。
10.根据权利要求1所述的多层陶瓷电子元件，其中，延伸至所述导电图案层上的所述第一外电极和第二外电极通过电镀形成。
11.一种待嵌入板中的多层陶瓷电子元件，该待嵌入板中的多层陶瓷电子元件包括：
陶瓷本体，该陶瓷本体包括电介质层，并且具有沿长度方向的两个端表面、沿宽度方向的两个表面、以及沿厚度方向的两个表面；
第一内电极和第二内电极，该第一内电极和第二内电极形成为交替地暴露于所述陶瓷本体的沿所述长度方向的两个端表面，所述第一内电极和第二内电极之间设有电介质层；
导电图案层，该导电图案层形成在所述陶瓷本体的沿所述厚度方向的至少一个表面上；以及
第一外电极和第二外电极，该第一外电极和第二外电极形成在所述陶瓷本体的沿所述长度方向的两个端表面上，所述第一外电极电连接至所述第一内电极，所述第二外电极电连接至所述第二内电极，
其中，所述第一外电极和第二外电极包括第一基电极和第二基电极以及镀层，所述第一基电极和第二基电极形成在所述陶瓷本体的沿所述长度方向的两个端表面上，所述镀层形成在所述第一基电极和第二基电极上，所述镀层延伸至形成在所述陶瓷本体的沿所述厚度方向的至少一个表面上的所述导电图案层上。
12.一种待嵌入板中的多层陶瓷电子元件的制造方法，该制造方法包括：
制备多个陶瓷基片；
使用导电膏在每个所述陶瓷基片上形成内电极图案；
通过堆叠其上形成有所述内电极图案的所述陶瓷基片，以形成内部包括彼此相对的第一内电极和第二内电极的陶瓷本体；
压制并烧结所述陶瓷本体；以及
使用导电膏在所述陶瓷本体的沿厚度方向的至少一个表面上形成导电图案；并且
形成第一外电极和第二外电极，以使所述第一外电极和第二外电极与暴露于所述陶瓷本体的沿长度方向的两个端表面的所述第一内电极和第二内电极相接触，从而电连接至所述第一内电极和第二内电极，
其中，所述第一外电极和第二外电极形成为延伸至形成在所述陶瓷本体的沿所述厚度方向的至少一个表面上的导电图案上。
13.根据权利要求12所述的制造方法，其中，形成所述第一外电极和第二外电极包括：在所述陶瓷本体的沿所述长度方向的两个端表面上形成第一基电极和第二基电极，并且在所述第一基电极和第二基电极以及所述导电图案上形成镀层。
14.根据权利要求12所述的制造方法，其中，用于形成所述导电图案的导电膏包含从由铜、镍、钯、铂、金、银和铅所构成的组中选择的至少一者。
15.根据权利要求12所述的制造方法，其中，形成所述导电图案包括：
在所述陶瓷本体的沿所述厚度方向的两个表面上设置基片，该基片具有形成在所述基片的一个表面上的所述导电图案，所述导电图案以相同的方向设置；并且
在所述陶瓷本体的沿所述厚度方向的两个表面上所设置的具有导电图案的所述基片中，将设置在所述陶瓷本体的沿所述厚度方向的一个表面上的最外侧基片移除，从而暴露所述导电图案。
16.根据权利要求12所述的制造方法，其中，所述导电图案形成为在所述陶瓷本体的沿所述厚度方向的至少一个表面的两端端部上彼此分离。
17.一种具有多层陶瓷电子元件的印刷电路板，该印刷电路板包括：
绝缘基体；和
多层陶瓷电子元件，该多层陶瓷电子元件嵌入板中，并且包括：陶瓷本体，该陶瓷本体包括电介质层，并且具有沿长度方向的两个端表面、沿宽度方向的两个表面、以及沿厚度方向的两个表面；第一内电极和第二内电极，该第一内电极和第二内电极形成为交替地暴露于所述陶瓷本体的沿所述长度方向的两个端表面，所述第一内电极和第二内电极之间设有电介质层；导电图案层，该导电图案层形成在所述陶瓷本体的沿厚度方向的至少一个表面上；以及第一外电极和第二外电极，该第一外电极和第二外电极形成在所述陶瓷本体的沿所述长度方向的两个端表面上，所述第一外电极电连接至所述第一内电极，所述第二外电极电连接至所述第二内电极，其中，所述第一外电极和第二外电极延伸至形成在所述陶瓷本体的沿所述厚度方向的至少一个表面上的所述导电图案层上。
18.根据权利要求17所述的印刷电路板，其中，所述陶瓷本体的厚度等于或大于包括所述外电极的所述多层陶瓷电子元件的总厚度的80％。
19.根据权利要求17所述的印刷电路板，其中，包括所述外电极的所述多层陶瓷电子元件的总厚度为110μm或更小。
20.根据权利要求17所述的印刷电路板，其中，当延伸至所述导电图案层上并且形成在所述陶瓷本体的沿所述厚度方向的至少一个表面上的所述第一外电极和第二外电极的带状表面的厚度定义为tp时，满足tp≤20μm。
21.根据权利要求17所述的印刷电路板，其中，当延伸至所述导电图案层上并且形成在所述陶瓷本体的沿所述厚度方向的至少一个表面上的所述第一外电极和第二外电极的带状表面的宽度定义为BW1和BW2时，BW1和BW2中的每一者等于或大于所述陶瓷本体的长度的35％。
22.根据权利要求17所述的印刷电路板，其中，所述导电图案层和延伸至所述导电图案层上的所述第一外电极和第二外电极仅形成在所述陶瓷本体的沿所述厚度方向的一个表面上。
23.根据权利要求17所述的印刷电路板，其中，所述陶瓷本体包括活性层，该活性层包括所述第一内电极和第二内电极，以形成电容；以及
上覆盖层和下覆盖层，该上覆盖层和下覆盖层形成在所述活性层的上部和下部；并且
当与所述陶瓷本体的一个表面相邻的所述覆盖层的厚度定义为tc1，且所述第一外电极和第二外电极的带状表面在所述一个表面上延伸至所述导电图案层上，并且与所述陶瓷本体的另一个表面相邻的所述覆盖层的厚度定义为tc2，且所述另一个表面上未形成有所述第一外电极和第二外电极的带状表面时，tc1/tc2小于1。
CN201410448857.XA 2014-02-03 2014-09-04 待嵌入板中的多层陶瓷电子元件及其制造方法以及具有多层陶瓷电子元件的印刷电路板 Pending CN104821231A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140012189A KR101641574B1 (ko) 2014-02-03 2014-02-03 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR10-2014-0012189 2014-02-03

Publications (1)

Publication Number Publication Date
CN104821231A true CN104821231A (zh) 2015-08-05

Family

ID=53731498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410448857.XA Pending CN104821231A (zh) 2014-02-03 2014-09-04 待嵌入板中的多层陶瓷电子元件及其制造方法以及具有多层陶瓷电子元件的印刷电路板

Country Status (3)

Country Link
US (1) US20150223340A1 (zh)
KR (1) KR101641574B1 (zh)
CN (1) CN104821231A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101813368B1 (ko) 2016-04-05 2017-12-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
US10957488B2 (en) 2018-04-20 2021-03-23 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR102029598B1 (ko) * 2018-09-06 2019-10-08 삼성전기주식회사 세라믹 전자 부품
US11783998B2 (en) * 2018-11-14 2023-10-10 Qorvo Us, Inc. Process for making laminate substrate with sintered components
KR20210089860A (ko) * 2020-01-09 2021-07-19 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조 방법
KR20230103631A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 전자 부품

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3064556B2 (ja) * 1991-09-24 2000-07-12 株式会社村田製作所 チップ型電子部品
JPH11111556A (ja) * 1997-10-01 1999-04-23 Tdk Corp 表面実装用のチップ部品
JP2001015377A (ja) * 1999-07-02 2001-01-19 Murata Mfg Co Ltd 電子部品の製造方法及び電子部品
JP4641589B2 (ja) 2000-05-19 2011-03-02 イビデン株式会社 コンデンサおよび多層プリント配線板
KR100616687B1 (ko) * 2005-06-17 2006-08-28 삼성전기주식회사 적층형 칩 커패시터
JP4378371B2 (ja) * 2006-09-29 2009-12-02 Ｔｄｋ株式会社 積層コンデンサ
US20080165468A1 (en) * 2007-01-05 2008-07-10 Avx Corporation Very low profile multilayer components
JP5289794B2 (ja) * 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
JP5217584B2 (ja) * 2008-04-07 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP5600247B2 (ja) * 2008-06-11 2014-10-01 株式会社村田製作所 積層電子部品およびその製造方法
JP5287658B2 (ja) * 2008-11-14 2013-09-11 株式会社村田製作所 セラミック電子部品
JP5458821B2 (ja) * 2009-11-17 2014-04-02 Ｔｄｋ株式会社 積層セラミックコンデンサ
JP5707710B2 (ja) * 2010-03-08 2015-04-30 Tdk株式会社 積層型チップ部品
KR20110122008A (ko) * 2010-05-03 2011-11-09 삼성전기주식회사 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법
JP5533387B2 (ja) * 2010-07-21 2014-06-25 株式会社村田製作所 セラミック電子部品
JP5810706B2 (ja) * 2010-09-06 2015-11-11 株式会社村田製作所 電子部品
JP5420060B2 (ja) * 2010-09-29 2014-02-19 京セラ株式会社 コンデンサ
JP2012164966A (ja) * 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品
JP5375877B2 (ja) * 2011-05-25 2013-12-25 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの製造方法
JP2012253245A (ja) * 2011-06-03 2012-12-20 Tdk Corp 積層電子部品及び積層電子部品の製造方法
JP5884653B2 (ja) * 2011-09-01 2016-03-15 株式会社村田製作所 実装構造
JP2013165180A (ja) * 2012-02-10 2013-08-22 Tdk Corp 電子部品及び電子部品の製造方法
JP6079040B2 (ja) * 2012-08-10 2017-02-15 Tdk株式会社 積層コンデンサ
JP6107080B2 (ja) * 2012-11-21 2017-04-05 Tdk株式会社 積層コンデンサ

Also Published As

Publication number Publication date
KR101641574B1 (ko) 2016-07-22
US20150223340A1 (en) 2015-08-06
KR20150091677A (ko) 2015-08-12

Similar Documents

Publication Publication Date Title
USRE49747E1 (en) Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component embedded therein
US9330842B2 (en) Monolithic ceramic electronic component
CN104658756B (zh) 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板
US8310805B2 (en) Multilayer ceramic electronic component including plating material of external terminal electrode disposed in voids of inner conductor and method for manufacturing the same
US11017948B2 (en) Multilayer ceramic electronic component
CN104821231A (zh) 待嵌入板中的多层陶瓷电子元件及其制造方法以及具有多层陶瓷电子元件的印刷电路板
US8797708B2 (en) Monolithic ceramic electronic component including outer-layer dummy electrode groups
JP7314884B2 (ja) 積層セラミック電子部品およびその製造方法
US9536669B2 (en) Laminated ceramic electronic component and manufacturing method therefor
JP2015057810A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US9226401B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
KR102150549B1 (ko) 커패시터 부품
US11955290B2 (en) Multilayer ceramic capacitor
CN116153666A (zh) 多层陶瓷电容器及其制造方法
US10978251B2 (en) Multilayer ceramic electronic component
CN117854928A (zh) 多层陶瓷电容器及制造该多层陶瓷电容器的方法
CN110660586B (zh) 多层陶瓷电容器
US11646158B2 (en) Multilayer ceramic capacitor
KR102076151B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150805