CN101894668B - 层叠型电子零件及其制造方法 - Google Patents

层叠型电子零件及其制造方法 Download PDF

Info

Publication number
CN101894668B
CN101894668B CN201010170076.0A CN201010170076A CN101894668B CN 101894668 B CN101894668 B CN 101894668B CN 201010170076 A CN201010170076 A CN 201010170076A CN 101894668 B CN101894668 B CN 101894668B
Authority
CN
China
Prior art keywords
coating
main body
part main
forms
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010170076.0A
Other languages
English (en)
Other versions
CN101894668A (zh
Inventor
元木章博
小川诚
川崎健一
竹内俊介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101894668A publication Critical patent/CN101894668A/zh
Application granted granted Critical
Publication of CN101894668B publication Critical patent/CN101894668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

提供一种层叠型电子零件及其制造方法，其要解决的问题是当通过对零件主体的多个内部电极的各端部露出的部分实施镀来形成外部端子电极时，镀液从外部端子电极的端缘和零件主体的空隙浸入，从而使得到的层叠型电子零件的可靠性下降。为了解决上述问题，具有外部端子电极(8)、(9)，形成用于互相连接多个内部电极(3)、(4)的第一镀层(10)、(11)，在其上形成用于提高层叠型电子零件(1)的实际安装性的第二镀层(12)、(13)，此时在形成第一镀层(10)、(11)后施加防水处理剂，在第一镀层(10)、(11)和第二镀层(12)、(13)之间形成防水处理剂膜(18)。

Description

层叠型电子零件及其制造方法
技术领域
本发明涉及一种层叠型电子零件及其制造方法，尤其涉及一种使外部端子电极与多个内部导体电连接并通过直接镀(直接あつき)而形成的层叠型电子零件及其制造方法。
背景技术
如图3所示，以层叠陶瓷电容器为代表的层叠型电子零件101一般具有层叠构造的零件主体105，所述层叠构造的零件主体105含有例如由电介质陶瓷形成的层叠的多个绝缘体层102以及沿绝缘体层102间的界面形成的多个层状的内部电极103和104。在零件主体105的一个以及另一个端面106和107上，多个内部电极103和多个内部电极104的各端部分别露出，并且为了使这些内部电极103的各端部和内部电极104的各端部分别互相电连接而形成有外部端子电极108和109。
在形成外部端子电极108和109时，一般在零件主体105的端面106和107上涂敷含有金属成分和玻璃成分的金属糊，接着通过烧焊(焼き付け)先形成糊电极层110。其次，在糊电极层110上形成例如以镍为主成分的第一镀层111，进而在其上面形成例如以锡或者金为主成分的第二镀层112。即，外部端子电极108和109分别由糊电极层110、第一镀层111以及第二镀层112这三层构造构成。
相对于外部端子电极108和109而言，当使用焊锡将层叠型电子零件101安装到基板上时，要求与焊锡的湿润性(ぬれ性)良好。同时，相对于外部端子电极108，要求将处于互相电绝缘状态的多个内部电极103互相电连接的作用，并且相对于外部端子电极109，要求将处于互相电绝缘状态的多个内部电极104互相电连接的作用。上述的第二镀层112起到确保焊锡湿润性的作用，糊电极层110起到内部电极103和104互相电连接的作用。第一镀层111起到防止焊锡接合时的焊锡被吞噬(喰われ)的作用。
但是，糊电极层110的厚度为数十μm～数百μm，比较大。因此，为了将该层叠型电子零件101的尺寸限制为一定的规格值，需要确保该糊电极层110的体积，在非所希望下，也需要使确保静电容量用的有效体积(実効体積)减少。另一方面，由于镀层111和112的厚度为数μm左右，所以如果可以仅由第一镀层111和第二镀层112构成外部端子电极108和109，就可以确保更多的、用于确保静电容量的有效体积。
例如，在日本特开2004-146401号公报(专利文献1)中，公开一种方法，在零件主体的端面的至少沿内部电极的层叠方向的棱部上，以与内部电极的引出部接触的方式涂敷导电性糊，对该导电性糊进行烧焊或者使其热硬化而形成导电膜，进而，对零件主体的端面实施电解镀，以与上述棱部的导电膜连接的方式形成电解镀膜。由此，可以使外部端子电极的端面的厚度变薄。
此外，在日本特开昭63-169014号公报(专利文献2)中公开一种方法，相对于零件主体的、露出内部电极的侧壁面的整面，以使在侧壁面露出的内部电极短路的方式通过无电解镀使导电性金属膜析出。
但是，在专利文献1以及2所述的外部端子电极的形成方法中，由于对内部电极的露出的端部直接进行镀，所以沿内部电极和绝缘体层之间的界面浸入零件主体中的镀液会侵蚀构成绝缘体层的陶瓷、内部电极，引起构造缺陷。此外，在此作用下，产生层叠型电子零件的耐湿负荷特性劣化等可靠性不良的缺陷。
尤其，在要实施镀锡或者镀金的情况下，由于镀锡或者镀金液一般含有侵蚀性强的络合剂，所以更容易引起上述的问题。
为了解决上述的问题，在例如国际公开第2007/119281号小册子(专利文献3)中提出一种技术，对零件主体的内部电极的各端部露出的端面施加防水处理剂，将其填充到绝缘体层与内部电极的界面的空隙后，在端面形成构成外部端子电极的衬底的镀层。这样的防水处理剂的施加可以使耐湿负荷试验的寿命特性提高。
但是，在上述专利文献3所述的技术中，存在其次那样的问题。
相比于内部电极的金属部分，防水处理剂更容易附着在绝缘体层的陶瓷部分上。如果在内部电极间距离大的情况下(即，在绝缘体层厚并且内部电极的层叠数少的情况下)，内部电极的各端部露出的端面大部分被防水处理剂覆盖，从而对内部电极的露出的端面的镀析出力(あつき析出力)降低。
此外，以强化对外部端子电极的零件主体的固着力为目的，有时在作为衬底的镀层形成后，在800℃左右以上的温度下进行热处理，但通过这样的热处理，防水处理剂消失。
并且，并不是实质上仅通过镀来形成外部端子电极，如参照图3说明的现有技术那样，在形成了基于烧焊的糊电极层后实施镀的情况下，在镀处理前施加防水处理剂，这种方法例如在日本特开2002-28946号公报(专利文献4)中记载。上述基于烧焊的糊电极层并不是仅形成在长方体形状的零件主体中内部电极的各端部露出的端面上，也以其端缘位于与端面相邻的主面以及侧面上的方式形成。
但是，在所述专利文献4所述的技术中，遇到下面那样的问题。即，水分容易从基于烧焊的糊电极层的端缘和零件主体的空隙浸入。原因在于，在该部分玻璃成分容易偏析，即使由防水处理剂覆盖，在镀液作用下玻璃也容易溶解。
(现有专利文献)
(专利文献)
专利文献1：日本特开2004-146401号公报
专利文献2：日本特开昭63-169014号公报
专利文献3：国际公开第2007/119281号小册子
专利文献4：日本特开2002-289465号公报
发明内容
本发明的目的在于提供一种可以解决上述那样的问题点的层叠型电子零件的制造方法。
本发明的其他的目的在于提供一种通过上述的制造方法制造的层叠型电子零件。
本发明首先涉及一种层叠型电子零件的制造方法，其具有准备层叠构造的零件主体的工序，所述零件主体在内部形成多个内部电极并且内部电极各有一部分露出；以及在零件主体的外表面上形成与内部电极电连接的外部端子电极的外部端子电极形成工序，为了解决上述的技术问题，所述外部端子电极形成工序具有：在所述零件主体的所述内部电极的露出面上形成第一镀层的第一镀层形成工序；对至少所述第一镀层的表面上、以及所述零件主体的外表面上所述第一镀层的端缘所在的部分上施加防水处理剂的防水处理剂施加工序；以及接着在施加所述防水处理剂后的所述第一镀层上形成第二镀层的第二镀层形成工序。。
上述外部端子电极形成工序优选在所述第一镀层形成工序和所述防水处理剂施加工序之间还具有对形成了所述第一镀层的所述零件主体进行热处理的工序。
优选所述第一镀层形成工序包括以铜为主成分的镀层的形成工序，所述第二镀层形成工序包括以镍为主成分的镀层的形成工序以及接下来实施的以锡或者金为主成分的镀层的形成工序。
本发明也面向层叠型电子零件，所述层叠型电子零件具有：层叠构造的零件主体，所述零件主体在内部形成多个内部电极并且所述内部电极各有一部分露出；以及与所述内部电极电连接并且在所述零件主体的外表面上形成的外部端子电极。本发明的层叠型电子零件的特征在于，所述外部端子电极具有：在所述零件主体的所述内部电极的露出面上形成的第一镀层；在所述第一镀层上形成的第二镀层；以及存在于所述第一镀层和所述第二镀层之间的防水处理剂膜。
在本发明的层叠型电子零件中，优选在所述内部电极上的、从所述内部电极与所述第一镀层的边界起算有2μm以上的长度的区域存在有相互扩散层。
在本发明的层叠型电子零件中，优选所述第一镀层包括以铜为主成分的镀层，所述第二镀层包括以镍为主成分的镀层以及其上的以锡或者金为主成分的镀层。
当在如下情况下本发明尤其有利适用，所述情况是零件主体实质上呈长方体形状，并具有互相相对的一对主面、互相相对的一对侧面以及互相相对的一对端面，端面作为内部电极的露出面，第一镀层被形成在端面上，并且以其端缘位于与端面相邻的主面上以及侧面上的方式形成。
(发明效果)
根据本发明，当形成第一镀层后，在形成第二镀层之前，施加防水处理剂。即，在第一镀层用于互相电连接多个内部电极，并且第二镀层用于提高层叠型电子零件的实际安装性的情况下，在用于提高实际安装性的镀层的形成之前施加防水处理剂。因此，可以防止用于提高实际安装性的例如镀锡或镀金的镀液中使用的侵蚀性高的络合剂浸入零件主体的内部，从而可以充分确保层叠型电子零件的可靠性。
此外，由于防水处理剂的施加是在形成第一镀层之后，所以在防水处理剂施加工序中，可以在第一镀层上薄且均匀地形成防水处理剂膜。其结果是防水处理剂由于在零件主体的外表面上第一镀层的端缘所在的部分上比较厚地附着，所以可以有效防止水分从第一镀层的端缘和零件主体的空隙浸入。
例如，在零件主体实质上呈长方体形状的情况下，第一镀层被形成在零件主体的端面上，并且以其端缘位于与端面相邻的主面以及侧面上的方式形成，此时，可以有效防止水分从第一镀层的端缘和主面以及侧面的空隙浸入。这样防止水分浸入可带来层叠型电子零件的可靠性的提高。
此外，如前述那样，由于在第一镀层上的防水处理剂的膜薄且均匀，所以当形成第二镀层时，很难产生镀膜难以析出的问题。
在本发明中，如果在第一镀层形成工序和防水处理剂施加工序之间，对形成了第一镀层的零件主体进行热处理，就可以更加可靠地防止所述的水分浸入的问题。此外，不存在热处理引起的防水处理剂消失的问题。
附图说明
图1是表示通过本发明的一实施方式的制造方法制造的层叠型电子零件的剖面图；
图2是放大剖面图，表示在图1所示的层叠型电子零件的制造过程中，为形成外部端子电极，在零件主体上形成第一镀层，然后实施热处理后的零件主体的局部；
图3是现有的层叠型电子零件的剖面图；
其中：
1-层叠型电子零件；2-零件主体；3、4-内部电极；5-绝缘体层；6、7-端面；8、9-外部端子电极；10、11-第一镀层；12、13-第二镀层；14、15-焊锡壁垒层；16、17-焊锡湿润性付与层；18-防水处理剂膜；19、20-主面；21、22-内部虚拟导体；23、24-外部虚拟导体；25-相互扩散层。
具体实施方式
本发明的层叠型电子零件的制造方法以如下情况为前提，即在外部端子电极的形成中，不伴随糊电极、溅射电极、蒸镀电极等的形成，而对零件主体的、内部电极的端部露出的面直接施镀。并且，镀膜至少由两层形成，典型地，第一镀层用于使多个内部电极互相电连接，其上的第二镀层用于提高层叠型电子零件的安装性。根据本发明，其特征在于，当形成上述第一镀层后，在形成第二镀层之前，对至少第一镀层的表面上以及零件主体的外表面的第一镀层的端缘所在的部分上施加防水处理剂。这样得到的层叠型电子零件的一例在图1所示。
层叠型电子零件1具有层叠构造的零件主体2。零件主体2在其内部形成有多个内部电极3和4。更详细地说，零件主体2具有层叠的多个绝缘体层5和沿绝缘体层5间的界面形成的多个层状的内部电极3和4。
当层叠型电子零件1构成层叠陶瓷电容器时，绝缘体层5由电介质陶瓷构成。并且，层叠型电子零件1此外也可以构成电感器(inductor)、热敏电阻(thermistor)、压电元件等。因此，对应于层叠型电子零件1的功能，绝缘体层5除电介质陶瓷之外，也可以由磁性体陶瓷、半导体陶瓷、压电体陶瓷等构成，进而也可以由含有树脂的材料构成。
在零件主体2的一个以及另一个端面6和7上，多个内部电极3和多个内部电极4的各端部分别露出，并且为了将这些内部电极3的各端部和内部电极4的各端部分别互相电连接，形成有外部端子电极8和9。
并且，图示的层叠型电子零件1是具有两个外部端子电极8和9的双端子型的零件，但本发明也可以适用于多端子型的层叠型电子零件。
外部端子电极8具有第一镀层10和第二镀层12，外部端子电极9具有第一镀层11和第二镀层13，第一镀层10、11是通过镀直接形成在零件主体2的内部电极3和4的露出面即端面6和7上，第二镀层12、13形成在第一镀层10、11之上。
第一镀层10和11分别用于互相电连接多个内部电极3和4，由例如以铜为主成分的镀层形成。另一方面，第二镀层12和13用来提高或付与层叠型电子零件1的实际安装性，所述第二镀层12和13分别具有：焊锡壁垒层14和15，它们由例如以镍为主成分的镀层形成；以及焊锡湿润性付与层16和17，它们由为了付与焊锡湿润性而形成在焊锡壁垒层14和15上，且由例如以锡或者金为主成分的镀层形成。并且，上述的以锡为主成分的镀也包含例如镀Sn-Pb焊锡。此外，以镍为主成分的镀也包括基于无电解镀的镀Ni-P。
并且，如上述那样，当由以铜为主成分的镀层构成第一镀层10和11时，由于铜的布散深镀能力(throwing power)良好，所以可以实现镀处理的高效化，并且可以提高外部端子电极8和9的固定力，但也存在由镍构成第一镀层10和11，并由锡或者金构成第二镀层12和13的情况。
用于形成第一镀层10和11以及第二镀层12和13的镀方法，可以是使用还原剂使金属离子析出的无电解镀法，或者也可以是进行通电处理的电解镀法。
在外部端子电极8和9中，分别在第一镀层10与第二镀层12、以及第一镀层11和第二镀层13之间形成有防水处理剂膜18。为了形成防水处理剂膜18而使用的防水处理剂只要是防止镀液或水分等浸入的处理剂即可，其种类不特别限定，例如，硅烷偶联剂就合适。并且，在图1中，防水处理剂膜18的厚度被极夸张地表示，实际上应该理解为没有图示那样的厚度。
下面，对于图1所示的层叠型电子零件1的制造方法，尤其对于外部端子电极8和9的形成方法进行说明。
首先，通过公知的方法制作零件主体2。其次，为了使内部电极3电连接而在零件主体2的端面6上形成外部端子电极8，为了使内部电极4电连接而在零件主体2的端面7上形成外部端子电极9。
在形成该外部端子电极8和9时，首先，在零件主体2的端面6和7上形成第一镀层10和11。在镀前的零件主体2上，在一个端面6露出的多个内部电极3为互相电绝缘的状态，另外，在另一个端面7露出的多个内部电极4为互相电绝缘的状态。为了形成第一镀层10和11，首先对于内部电极3和4的各自露出部分，使镀液中的金属离子析出。然后，使该镀析出物进一步成长，成为物理性地将相邻的内部电极3的各露出部以及相邻的内部电极4的各露出部的各自的镀析出物连接起来的状态。这样，形成均质且致密的第一镀层10和11。
在本实施方式中，层叠型电子零件1的零件主体2除了上述的一对端面6和7以外，还具有互相相对的第一主面19和20以及互相相对的一对侧面(在图1中未图示)，实质上呈长方体形状。并且，上述的第一镀层10和11分别形成在一对端面6和7上，并且以其端缘位于与端面6和7相邻的一对主面19和20上以及一对侧面上的方式形成。
如上述那样，由于可以有效地形成第一镀层10和11，使得其端缘到达一对主面19和20上以及一对侧面上，所以，优选在零件主体2的外层部上，以在端面6和7上分别露出的方式形成内部虚拟导体21和22，此外，在零件主体2的主面19和20的与端面6和7相邻的端部上，分别形成外部虚拟导体23和24。这些内部虚拟导体21和22以及外部虚拟导体23和24虽然不是对电特性的表现做出实质贡献的导体，但会具有引起用于形成第一镀层10和11的金属离子的析出，并且促进镀层成长的作用。
此外，在上述的镀工序之前，为了使内部电极3和4以及内部虚拟导体21和22在端面6和7上充分露出，优选对零件主体2的端面6和7实施磨削处理。在此情况下，若以内部电极3和4以及内部虚拟导体21和22的各露出端从端面6和7突出的程度实施磨削处理，各露出端就在面方向上扩展，所以可以降低镀成长所需的能量。
其次，优选如上述那样对形成了第一镀层10和11的零件主体2进行热处理。作为热处理温度，采用例如600℃以上，优选采用800℃以上的温度。该热处理后的状态如图2所示。在图2中，图示的是内部电极3和第一镀层10。在图2中未图示的内部电极4和第一镀层11侧的构成与图2所示的内部电极3和第一镀层10侧的构成实质上相同，所以省略其说明。
参照图2，在内部电极3和第一镀层10之间形成相互扩散层25。该相互扩散层25优选存在于如下区域，该区域是从内部电极3和第一镀层10的边界起算有2μm以上的长度L的区域。换言之，优选在上述长度L为2μm以上的条件下实施热处理。通过形成这样的相互扩散层25，进一步提高防止水分浸入零件主体2内部的效果。
接着，为了形成所述的防水处理剂膜18，实施施加防水处理剂的工序。防水处理剂只要施加在至少第一镀层10和11的表面上以及零件主体2的外表面上第一镀层10和11的各端缘所在的部分上就足够了，但在本实施方式中，为了施加防水处理剂，由于采用在含有防水处理剂的液体中浸入零件主体2的方法，所以防水处理剂被施加到形成有第一镀层10和11的零件主体2的整个表面上。并且，为了施加防水处理剂，也可以采用喷雾方法等其他的方法。
防水处理剂膜18在第一镀层10和11上比较薄且均匀地形成。其结果是在零件主体2的主面19和20上以及侧面上的第一镀层10和11的端缘所在的部分A，附着的防水处理剂比较厚。其作用为更有效地防止水分从第一镀层10和11的端缘与主面19和20以及侧面之间的空隙浸入。
接下来，形成第二镀层12和13。第二镀层12和13由于是在形成了第一镀层10和11之后，所以可以通过通常的方法容易地形成。原因在于，在要形成第二镀层12和13的阶段，应进行镀的部位为具有导电性的连续的面。并且，在第一镀层10和11上，如前述那样，形成防水处理剂膜18，但由于其薄且均匀，所以很难遇到因防水处理剂膜18引起的第二镀层12和13的析出被阻碍的问题。
作为防水处理剂，如前述那样，当使用硅烷偶联剂时，由于硅烷偶联剂相对于OH基强力结合，所以优先附着在陶瓷的表面。另一方面，由于在第一镀层10和11的表面上存在薄且均匀的自然氧化皮膜，所以在此可以薄且均匀地形成防水处理剂膜18。
在本实施方式中，由于形成第二镀层12和13，所以依次实施例如由镍形成的焊锡壁垒层14和15的形成工序，以及例如由锡或者金形成的焊锡湿润性付与层16和17的形成工序。
接着，说明为了确认本发明的效果而实施的实施例。
在本实施例中，按照以下那样的工序，制作作为样本的层叠陶瓷电容器。
(1)准备零件主体
(2)电解镀铜
(3)热处理
(4)施加防水处理剂
(5)电解镀镍
(6)电解镀锡
并且，在上述(2)、(5)以及(6)的各镀工序后，使用纯水实施清洗。
上述(1)～(6)的各工序的详细情况如下所述。
(1)零件主体准备
准备长0.94mm、宽0.47mm以及高0.47mm的层叠陶瓷电容器用零件主体，绝缘体层由钛酸钡系电介质陶瓷形成，内部电极以镍为主成分，相邻的内部电极间的绝缘体层的厚度为1.5μm，并且内部电极的层叠数为220。此外，在该零件主体上设置内部虚拟导体以及外部虚拟导体。
(2)电解镀铜
作为镀浴(plating bath)，准备下表1所示的预镀铜浴(copper strikebath)以及表2所示的厚铜浴(thick copper bath)。
表1
(预镀铜浴)
Figure GSA00000103997800101
表2
(厚铜浴)
Figure GSA00000103997800102
将500个零件主体投入容积300ml的水平旋转筒中，此外，投入100ml直径0.7mm的导电性介质。然后，将上述水平旋转筒浸入表1所示的预镀铜浴(copper strike plating bath)中，以筒圆周速度2.6m/分进行旋转，以电流密度0.10A/dm2进行通电，实施预镀铜直至得到1μm的膜厚。
接着，将相同水平旋转筒浸入表2所示的厚铜浴中，以相同的筒圆周速度进行旋转，并以电流密度0.30A/dm2进行通电，实施厚铜镀(thickcopper plating)直至得到5μm的膜厚。
(3)热处理
对上述那样形成有铜镀层的零件主体在800℃的温度下进行5分钟热处理。
(4)施加防水处理剂
接着，对热处理后的零件主体，在含有表3所示的防水处理剂的液体中在室温下浸渍5分钟，从而施加防水处理剂。
表3
  样品序号   防水处理剂
  1   (CH3O)3-Si-(CH2)9-CH3
  2   (CH3O)3-Si-CH3
  3   (CH3O)3-Si-(CH2)3-NH2
  4   (CH3O)3-Si-CH2CH2C8F17
  5   NK Guard FGN-37(日华化学公司制)
  6   无处理
  7   镀锡后适用样品1的防水处理剂
在表3中，样品6和7为本发明的范围外的比较例。
关于样品1～4的防水处理剂，在利用IPA稀释为3重量％的状态下使用，在150℃的温度下进行30分钟的浸渍后的干燥。关于样品5的防水处理剂，使用原液，在105℃下进行15分钟的浸渍后的干燥以及在180℃下进行1分钟的浸渍后的干燥。
在作为比较例的样品7中，虽然使用样品1的防水处理剂，但不在上述镀铜后，而在后述的镀锡后施加。
(5)电解镀镍
接着，使用瓦特浴(watts bath)(弱酸性镍浴)，将其设定为温度60℃以及pH4.2，在0.20A/dm2的电流密度下实施60分钟的电解镀，由此，在上述铜镀层上形成厚度约4μm的镍镀层。
(6)电解镀锡
接着，作为镀浴，使用石原药品公司制NB-RZS，将其设定为温度30℃以及pH4.5，在0.10A/dm2的电流密度下实施60分钟的电解镀，由此，在上述镍镀层上形成厚度约4μm的锡镀层。
关于这样得到的各样品的层叠陶瓷电容器，实施耐湿可靠性试验(温度125℃，相对湿度95％，施加电压6.3V)。并且，将经过144小时后绝缘电阻为1MΩ以下的样品作为不良样品，求出样品数20个中的不良个数。其结果在表4中表示为“可靠性试验不良个数”。
表4
  样品序号   可靠性试验不良个数(20个中)
  1   0
  2   0
  3   0
  4   0
  5   0
  6   5
  7   3
从表4中可知，根据样品1～5，在可靠性试验中未产生不良样品。相对于此，在试验6和7中，分别产生了5个以及3个的不良样品。解析样品6和7的结果是：确认到位于零件主体的主面上以及侧面上的铜镀层的端缘处的密封不够，镀液由此浸入。

Claims (8)

1.一种层叠型电子零件的制造方法，其具有：
准备层叠构造的零件主体的工序，所述零件主体在内部形成多个内部电极并且所述内部电极各有一部分露出；以及
在所述零件主体的外表面上形成与所述内部电极电连接的外部端子电极的外部端子电极形成工序，
所述外部端子电极形成工序具有：
在所述零件主体的所述内部电极的露出面上形成第一镀层的第一镀层形成工序；
对至少所述第一镀层的表面上、以及所述零件主体的外表面上所述第一镀层的端缘所在的部分上施加防水处理剂的防水处理剂施加工序；以及
接着在施加所述防水处理剂后的所述第一镀层上形成第二镀层的第二镀层形成工序。
2.如权利要求1所述的层叠型电子零件的制造方法，其中，
所述外部端子电极形成工序在所述第一镀层形成工序和所述防水处理剂施加工序之间还具有对形成了所述第一镀层的所述零件主体进行热处理的工序。
3.如权利要求1或者2所述的层叠型电子零件的制造方法，其中，
所述第一镀层形成工序包括以铜为主成分的镀层的形成工序，
所述第二镀层形成工序包括以镍为主成分的镀层的形成工序以及接下来实施的以锡或者金为主成分的镀层的形成工序。
4.如权利要求1或者2所述的层叠型电子零件的制造方法，其中，
所述零件主体实质上呈长方体形状，并具有互相相对的一对主面、互相相对的一对侧面以及互相相对的一对端面，所述端面作为所述内部电极的露出面，
在所述第一镀层形成工序中，所述第一镀层被形成在所述端面上，并且以其端缘位于与所述端面相邻的所述主面上以及位于所述侧面上的方式形成。
5.一种层叠型电子零件，其具有：
层叠构造的零件主体，所述零件主体在内部形成多个内部电极并且所述内部电极各有一部分露出；以及
与所述内部电极电连接并且在所述零件主体的外表面上形成的外部端子电极，
所述外部端子电极具有：在所述零件主体的所述内部电极的露出面上形成的第一镀层；在所述第一镀层上形成的第二镀层；以及存在于所述第一镀层和所述第二镀层之间的防水处理剂膜。
6.如权利要求5所述的层叠型电子零件，其中，
在所述内部电极上的、从所述内部电极与所述第一镀层的边界起算有2μm以上的长度的区域存在有相互扩散层。
7.如权利要求5或者6所述的层叠型电子零件，其中，
所述第一镀层包括以铜为主成分的镀层，所述第二镀层包括以镍为主成分的镀层以及其上的以锡或者金为主成分的镀层。
8.如权利要求5或者6所述的层叠型电子零件，其中，
所述零件主体实质上呈长方体形状，并具有互相相对的一对主面、互相相对的一对侧面以及互相相对的一对端面，所述端面作为所述内部电极的露出面，
所述第一镀层被形成在所述端面上，并且以其端缘位于与所述端面相邻的所述主面上以及位于所述侧面上的方式形成。
CN201010170076.0A 2009-05-18 2010-05-04 层叠型电子零件及其制造方法 Active CN101894668B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-119687 2009-05-18
JP2009119687A JP5439944B2 (ja) 2009-05-18 2009-05-18 積層型電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
CN101894668A CN101894668A (zh) 2010-11-24
CN101894668B true CN101894668B (zh) 2012-11-28

Family

ID=43068329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010170076.0A Active CN101894668B (zh) 2009-05-18 2010-05-04 层叠型电子零件及其制造方法

Country Status (4)

Country Link
US (1) US8149566B2 (zh)
JP (1) JP5439944B2 (zh)
KR (1) KR101136173B1 (zh)
CN (1) CN101894668B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5439954B2 (ja) * 2009-06-01 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP5429067B2 (ja) * 2010-06-17 2014-02-26 株式会社村田製作所 セラミック電子部品およびその製造方法
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
JP2012142478A (ja) * 2011-01-05 2012-07-26 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2012160586A (ja) * 2011-02-01 2012-08-23 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
KR101823149B1 (ko) * 2011-04-19 2018-01-29 삼성전기주식회사 적층형 세라믹 커패시터
KR102029466B1 (ko) * 2011-12-02 2019-10-07 삼성전기주식회사 적층형 세라믹 커패시터
JP5998785B2 (ja) * 2012-09-19 2016-09-28 Tdk株式会社 積層電子部品
KR101514558B1 (ko) 2013-10-28 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터
JP2015115392A (ja) * 2013-12-10 2015-06-22 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
JP6395322B2 (ja) * 2015-12-01 2018-09-26 太陽誘電株式会社 電子部品及びその製造方法、並びに回路基板
JP6672835B2 (ja) * 2016-01-27 2020-03-25 株式会社村田製作所 電子部品の製造方法
JP6778535B2 (ja) * 2016-07-25 2020-11-04 太陽誘電株式会社 積層セラミックコンデンサ
JP6852327B2 (ja) * 2016-09-20 2021-03-31 株式会社村田製作所 積層セラミック電子部品
JP2018049882A (ja) * 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品
JP2018049881A (ja) * 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR101922879B1 (ko) * 2017-04-04 2018-11-29 삼성전기 주식회사 적층형 커패시터
US10319527B2 (en) 2017-04-04 2019-06-11 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US10770232B2 (en) * 2017-09-29 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same
JP7358692B2 (ja) * 2018-06-15 2023-10-11 サムソン エレクトロ－メカニックス カンパニーリミテッド． キャパシタ部品及びキャパシタ部品の製造方法
KR102076148B1 (ko) * 2018-07-10 2020-02-11 삼성전기주식회사 적층형 커패시터
KR102620541B1 (ko) * 2018-08-22 2024-01-03 삼성전기주식회사 커패시터 부품
KR102586070B1 (ko) * 2018-10-10 2023-10-05 삼성전기주식회사 적층 세라믹 전자부품
KR102096464B1 (ko) * 2018-11-16 2020-04-02 삼성전기주식회사 적층 세라믹 전자부품
KR102068804B1 (ko) * 2018-11-16 2020-01-22 삼성전기주식회사 적층 세라믹 전자부품
KR102449363B1 (ko) * 2018-11-16 2022-09-30 삼성전기주식회사 적층 세라믹 전자부품
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7243487B2 (ja) * 2019-06-27 2023-03-22 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP7275951B2 (ja) * 2019-07-16 2023-05-18 株式会社村田製作所 積層セラミックコンデンサ
JP2021034458A (ja) * 2019-08-21 2021-03-01 株式会社村田製作所 積層セラミック電子部品
KR102276514B1 (ko) * 2019-08-28 2021-07-14 삼성전기주식회사 적층형 전자 부품
KR20190116162A (ko) * 2019-08-28 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR102293305B1 (ko) 2019-09-18 2021-08-25 삼성전기주식회사 적층형 전자 부품
JP7408975B2 (ja) * 2019-09-19 2024-01-09 Tdk株式会社 セラミック電子部品
KR102281451B1 (ko) * 2019-10-16 2021-07-27 삼성전기주식회사 전고체 전지
JP7160024B2 (ja) * 2019-12-20 2022-10-25 株式会社村田製作所 電子部品
CN114868215A (zh) * 2019-12-20 2022-08-05 京瓷株式会社 薄膜电容器元件及薄膜电容器
JP7314884B2 (ja) * 2020-08-31 2023-07-26 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR20220060286A (ko) * 2020-11-04 2022-05-11 삼성전기주식회사 적층형 커패시터
KR20220074262A (ko) * 2020-11-27 2022-06-03 삼성전기주식회사 적층형 커패시터
KR20220096782A (ko) 2020-12-31 2022-07-07 삼성전기주식회사 적층 세라믹 전자부품
JP2022134972A (ja) * 2021-03-04 2022-09-15 株式会社村田製作所 積層セラミック電子部品
JP2022142213A (ja) * 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022142214A (ja) 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2023072760A (ja) * 2021-11-15 2023-05-25 Tdk株式会社 電子部品
CN115679400B (zh) * 2022-10-09 2023-11-07 广东微容电子科技有限公司 一种超微型及高容mlcc电镀前的处理方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169014A (ja) 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
JP3331566B2 (ja) * 1993-07-12 2002-10-07 三菱マテリアル株式会社 チップ型電子部品の端子電極形成方法
JPH097877A (ja) * 1995-04-18 1997-01-10 Rohm Co Ltd 多層セラミックチップ型コンデンサ及びその製造方法
JP3304798B2 (ja) * 1997-01-28 2002-07-22 松下電器産業株式会社 電子部品およびその製造方法
JP3494431B2 (ja) * 1998-12-03 2004-02-09 株式会社村田製作所 セラミック電子部品の製造方法およびセラミック電子部品
JP2000277371A (ja) * 1999-03-29 2000-10-06 Taiyo Yuden Co Ltd 積層セラミック電子部品
CN1238873C (zh) 2001-03-26 2006-01-25 株式会社村田制作所 陶瓷电子元件及其制造方法
JP3444291B2 (ja) * 2001-03-26 2003-09-08 株式会社村田製作所 セラミック電子部品およびその製造方法
US7576968B2 (en) 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
TWI260657B (en) 2002-04-15 2006-08-21 Avx Corp Plated terminations
US6960366B2 (en) 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US6982863B2 (en) 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7345868B2 (en) 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
JP4134675B2 (ja) 2002-10-21 2008-08-20 株式会社村田製作所 積層電子部品及びその製造方法
JP4310585B2 (ja) * 2003-02-21 2009-08-12 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
KR101053079B1 (ko) * 2003-03-26 2011-08-01 쿄세라 코포레이션 적층형 전자부품 및 그 제조방법
WO2007049456A1 (ja) * 2005-10-28 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
KR100953276B1 (ko) 2006-02-27 2010-04-16 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법
KR100975757B1 (ko) 2006-03-15 2010-08-12 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법
JP4775082B2 (ja) 2006-04-05 2011-09-21 株式会社村田製作所 電子部品
JP5127703B2 (ja) 2006-11-15 2013-01-23 株式会社村田製作所 積層型電子部品およびその製造方法
KR100979066B1 (ko) * 2006-11-22 2010-08-30 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법

Also Published As

Publication number Publication date
KR101136173B1 (ko) 2012-04-24
US20100290172A1 (en) 2010-11-18
CN101894668A (zh) 2010-11-24
KR20100124212A (ko) 2010-11-26
US8149566B2 (en) 2012-04-03
JP5439944B2 (ja) 2014-03-12
JP2010267901A (ja) 2010-11-25

Similar Documents

Publication Publication Date Title
CN101894668B (zh) 层叠型电子零件及其制造方法
CN102194571B (zh) 层叠型电子部件及其制造方法
CN101901688B (zh) 层叠型电子部件及其制造方法
CN102290239B (zh) 陶瓷电子元件的制造方法
US8411409B2 (en) Ceramic electronic component and manufacturing method therefor
CN101346786B (zh) 叠层型电子元件及其制造方法
CN102693836B (zh) 层叠陶瓷电子部件及其制造方法
CN101937773B (zh) 层叠型陶瓷电子部件及其制造方法
CN102347133B (zh) 层叠陶瓷电子部件及其制造方法
US8102640B2 (en) Monolithic ceramic electronic component and method of manufacturing monolithic ceramic electronic component
CN102376449B (zh) 层叠型陶瓷电子部件及其制造方法
US9536669B2 (en) Laminated ceramic electronic component and manufacturing method therefor
US8520361B2 (en) Laminated electronic component
CN115331961B (zh) 多层陶瓷电容器及其制造方法
US20050229388A1 (en) Multi-layer ceramic chip varistor device surface insulation method
JPS6014416A (ja) 電子部品の製造方法
JP2641010B2 (ja) チップ状電子部品
JPH09115772A (ja) チップ型電子部品の外部電極
JPH07302730A (ja) 電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant