KR20100124212A - 적층형 전자부품 및 그 제조방법 - Google Patents

적층형 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR20100124212A
KR20100124212A KR1020100044830A KR20100044830A KR20100124212A KR 20100124212 A KR20100124212 A KR 20100124212A KR 1020100044830 A KR1020100044830 A KR 1020100044830A KR 20100044830 A KR20100044830 A KR 20100044830A KR 20100124212 A KR20100124212 A KR 20100124212A
Authority
KR
South Korea
Prior art keywords
plating layer
component
plating
main body
forming
Prior art date
Application number
KR1020100044830A
Other languages
English (en)
Other versions
KR101136173B1 (ko
Inventor
아키히로 모토키
마코토 오가와
켄이치 카와사키
šœ스케 타케우치
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20100124212A publication Critical patent/KR20100124212A/ko
Application granted granted Critical
Publication of KR101136173B1 publication Critical patent/KR101136173B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

부품 본체에 있어서의 복수의 내부전극의 각 단부가 노출한 부분에 도금을 실시함으로써, 외부단자전극을 형성했을 때, 외부단자전극의 끝가장자리와 부품 본체의 틈으로부터 도금액이 침입하여, 얻어진 적층형 전자부품의 신뢰성을 저하시키는 경우가 있다.
외부단자전극(8, 9)으로서 복수의 내부전극(3, 4)을 서로 접속하기 위한 제1의 도금층(10, 11)과, 그 위에, 적층형 전자부품(1)의 실장성을 향상시키기 위한 제2의 도금층(12, 13)이 형성될 때, 제1의 도금층(10, 11)을 형성한 후, 발수 처리제를 부여하여, 제1의 도금층(10, 11)과 제2의 도금층(12, 13) 사이에 발수 처리제막(18)을 형성해 둔다.

Description

적층형 전자부품 및 그 제조방법{LAMINATED ELECTRONIC COMPONENT AND MANUFACTURING METHOD THEREFOR}
이 발명은 적층형 전자부품 및 그 제조방법에 관한 것으로, 특히 외부단자전극이 복수의 내부도체와 전기적으로 접속되도록 해서 직접 도금에 의해 형성된 적층형 전자부품 및 그 제조방법에 관한 것이다.
도 3에 나타내는 바와 같이, 적층 세라믹 콘덴서로 대표되는 적층형 전자부품(101)은 일반적으로, 예를 들면 유전체 세라믹으로 이루어지는 적층된 복수의 절연체층(102)과, 절연체층(102) 사이의 계면을 따라 형성된 복수의 층형상의 내부전극(103 및 104)을 포함하는, 적층 구조의 부품 본체(105)를 구비하고 있다. 부품 본체(105)의 한쪽 및 다른쪽 단면(106 및 107)에는 각각 복수의 내부전극(103) 및 복수의 내부전극(104)의 각 단부(端部)가 노출해 있고, 이들 내부전극(103)의 각 단부 및 내부전극(104)의 각 단부를 각각 서로 전기적으로 접속하도록 외부단자전극(108 및 109)이 형성되어 있다.
외부단자전극(108 및 109)의 형성에 있어서는 일반적으로 금속 성분과 유리 성분을 포함하는 금속 페이스트를 부품 본체(105)의 단면(106 및 107)상에 도포하고 이어서 베이킹(baking)함으로써, 페이스트 전극층(110)이 먼저 형성된다. 다음으로 페이스트 전극층(110)상에, 예를 들면 니켈을 주성분으로 하는 제1의 도금층(111)이 형성되고, 그 위에, 예를 들면 주석 또는 금을 주성분으로 하는 제2의 도금층(112)이 형성된다. 즉, 외부단자전극(108 및 109)의 각각은 페이스트 전극층(110), 제1의 도금층(111) 및 제2의 도금층(112)의 3층 구조로 구성된다.
외부단자전극(108 및 109)에 대해서는, 적층형 전자부품(101)이 솔더를 이용해서 기판에 실장될 때에, 솔더와의 젖음성이 양호할 것이 요구된다. 동시에, 외부단자전극(108)에 대해서는, 서로 전기적으로 절연된 상태에 있는 복수의 내부전극(103)을 서로 전기적으로 접속하고, 또한 외부단자전극(109)에 대해서는, 서로 전기적으로 절연된 상태에 있는 복수의 내부전극(104)을 서로 전기적으로 접속하는 역할이 요구된다. 솔더 젖음성 확보의 역할은 상술한 제2의 도금층(112)이 수행하고 있고, 내부전극(103 및 104) 상호의 전기적 접속의 역할은 페이스트 전극층(110)이 수행하고 있다. 제1의 도금층(111)은 솔더 접합시의 솔더 침식을 방지하는 역할을 수행하고 있다.
그러나 페이스트 전극층(110)은 그 두께가 수십㎛∼수백㎛로 크다. 따라서, 이 적층형 전자부품(101)의 치수를 일정한 규격값으로 제한하기 위해서는, 이 페이스트 전극층(110)의 체적을 확보할 필요가 생기는 만큼, 원치 않게도 정전용량 확보를 위한 실효 체적을 감소시킬 필요가 생긴다. 한편 도금층(111 및 112)은 그 두께가 수㎛ 정도이기 때문에, 만일 제1의 도금층(111) 및 제2의 도금층(112)만으로 외부단자전극(108 및 109)을 구성할 수 있다면, 정전용량 확보를 위한 실효 체적을 보다 많이 확보할 수 있다.
예를 들어 일본국 공개특허공보 2004-146401호(특허문헌 1)에는, 도전성 페이스트를 부품 본체의 단면의 적어도 내부전극의 적층방향을 따른 모서리부에, 내부전극의 인출부와 접촉하도록 도포하고, 이 도전성 페이스트를 베이킹 또는 열경화시켜 도전막을 형성하고, 나아가 부품 본체의 단면에 전해 도금을 실시하여, 상기 모서리부의 도전막과 접속되도록 전해 도금막을 형성하는 방법이 개시되어 있다. 이에 따르면, 외부단자전극의 단면에 있어서의 두께를 얇게 할 수 있다.
또한 일본국 공개특허공보 소63-169014호(특허문헌 2)에는, 부품 본체의, 내부전극이 노출한 측벽면의 전체면에 대하여, 측벽면에 노출한 내부전극이 단락되도록, 무전해 도금에 의해 도전성 금속막을 석출시키는 방법이 개시되어 있다.
그러나 특허문헌 1 및 2에 기재되어 있는 외부단자전극의 형성방법에서는, 내부전극의 노출한 단부에 직접 도금을 행하기 때문에, 내부전극과 절연체층 사이의 계면을 따라 부품 본체 중에 침입한 도금액이, 절연체층을 구성하는 세라믹이나 내부전극을 침식하여 구조 결함을 야기하는 경우가 있다. 또한, 이로 인해 적층형 전자부품의 내습 부하 특성이 열화하는 등의 신뢰성 불량이 생긴다는 문제가 있다.
특히, 주석 또는 금 도금을 실시하고자 할 경우, 주석 또는 금 도금액은 일반적으로 침식성이 강한 착화제가 포함되어 있기 때문에 상술한 문제가 보다 야기되기 쉽다.
상기의 문제를 해결하기 위해, 예를 들면 국제공개 제2007/119281호 팜플렛(특허문헌 3)에는, 부품 본체에 있어서의 내부전극의 각 단부가 노출한 단면에 발수(撥水;water repellant) 처리제를 부여하고, 절연체층과 내부전극의 계면의 틈에 이것을 충전한 후, 단면에, 외부단자전극의 하지(下地;base)가 되는 도금층을 형성하는 것이 제안되어 있다. 이러한 발수 처리제의 부여는 내습 부하 시험에 있어서의 수명 특성을 향상시킬 수 있다.
그러나 상기 특허문헌 3에 기재된 기술에는 다음과 같은 과제가 있다.
발수 처리제는 내부전극이 부여하는 금속 부분보다도 절연체층이 부여하는 세라믹 부분에 부착하기 쉽다. 만일, 내부전극간 거리가 넓을 경우(즉, 절연체층이 두껍고 내부전극의 적층수가 적을 경우), 내부전극의 각 단부가 노출한 단면의 대부분이 발수 처리제에 의해 덮이게 되어, 내부전극의 노출한 단면에의 도금 석출력이 저하한다.
또한, 외부단자전극의 부품 본체에의 고착력 강화를 목적으로 해서, 하지가 되는 도금층의 형성 후에 800℃ 정도 이상의 온도로 열처리를 행하는 경우가 있는데, 이러한 열처리에 의해 발수 처리제가 소실되어 버린다.
또한, 외부단자전극을 실질적으로 도금만으로 형성하는 것이 아니라, 도 3을 참조하여 설명한 종래 기술과 같이, 베이킹에 의한 페이스트 전극층을 형성한 후에 도금을 실시할 경우, 도금 처리 전에 발수 처리제를 부여하는 것이 예를 들면 일본국 공개특허공보 2002-28946호(특허문헌 4)에 기재되어 있다. 상기 베이킹에 의한 페이스트 전극층은 직방체형상의 부품 본체에 있어서의 내부전극의 각 단부가 노출하는 단면상에 형성될 뿐만 아니라, 그 끝가장자리가 단면에 인접하는 주면(主面) 및 측면상에 위치하도록 형성된다.
그러나 상기 특허문헌 4에 기재된 기술에서는 다음과 같은 문제에 직면한다. 즉, 베이킹에 의한 페이스트 전극층의 끝가장자리와 부품 본체의 틈으로 수분이 침입하기 쉽다. 왜냐하면 이 부분에는 유리 성분이 편석(偏析)하기 쉬워, 발수 처리제로 피복하더라도 도금액에 의해 유리가 쉽게 녹아 버리기 때문이다.
일본국 공개특허공보 2004-146401호 일본국 공개특허공보 소63-169014호 국제공개 제2007/119281호 팜플렛 일본국 공개특허공보 2002-289465호
이 발명의 목적은 상기와 같은 문제점을 해결할 수 있는 적층형 전자부품의 제조방법을 제공하고자 하는 것이다.
이 발명의 다른 목적은 상술한 제조방법에 의해 제조되는 적층형 전자부품을 제공하고자 하는 것이다.
이 발명은, 복수의 내부전극이 내부에 형성되고, 내부전극의 각 일부가 노출해 있는, 적층 구조의 부품 본체를 준비하는 공정과, 내부전극과 전기적으로 접속되는 외부단자전극을 부품 본체의 외표면상에 형성하는 공정을 구비하는 적층형 전자부품의 제조방법에 우선 관한 것으로서, 상술한 기술적 과제를 해결하기 위해, 상기 외부단자전극 형성 공정은, 부품 본체에 있어서의 내부전극의 노출면상에, 제1의 도금층을 형성하는 공정과, 적어도 제1의 도금층의 표면상 및 부품 본체의 외표면에 있어서의 제1의 도금층의 끝가장자리가 위치하는 부분상에 발수 처리제를 부여하는 공정과, 이어서 발수 처리제가 부여된 후의 제1의 도금층상에 제2의 도금층을 형성하는 공정을 구비하는 것을 특징으로 하고 있다.
상기 외부단자전극 형성 공정은 제1의 도금층 형성 공정과 발수 처리제 부여 공정의 사이에, 제1의 도금층이 형성된 부품 본체를 열처리하는 공정을 더 구비하는 것이 바람직하다.
바람직하게는, 제1의 도금층 형성 공정은 구리를 주성분으로 하는 도금층의 형성 공정을 포함하고, 제2의 도금층 형성 공정은 니켈을 주성분으로 하는 도금층의 형성 공정 및 이어서 실시되는 주석 또는 금을 주성분으로 하는 도금층의 형성 공정을 포함한다.
이 발명은 또한, 복수의 내부전극이 내부에 형성되고, 내부전극의 각 일부가 노출해 있는, 적층 구조의 부품 본체와, 내부전극과 전기적으로 접속되고, 부품 본체의 외표면상에 형성되는 외부단자전극을 구비하는 적층형 전자부품에도 관한다. 이 발명에 따른 적층형 전자부품은 상기 외부단자전극이, 부품 본체에 있어서의 내부전극의 노출면상에 형성된 제1의 도금층, 제1의 도금층상에 형성된 제2의 도금층, 및 제1의 도금층과 제2의 도금층 사이에 존재하는 발수 처리제막을 구비하는 것을 특징으로 하고 있다.
이 발명에 따른 적층형 전자부품에 있어서, 내부전극에 있어서의, 제1의 도금층과의 경계로부터 길이 2㎛ 이상의 영역에는 상호 확산층이 존재하는 것이 바람직하다.
이 발명에 따른 적층형 전자부품에 있어서, 제1의 도금층은 구리를 주성분으로 하는 도금층을 포함하고, 제2의 도금층은 니켈을 주성분으로 하는 도금층 및 그 위의 주석 또는 금을 주성분으로 하는 도금층을 포함하는 것이 바람직하다.
부품 본체가, 서로 대향하는 1쌍의 주면, 서로 대향하는 1쌍의 측면 및 서로 대향하는 1쌍의 단면을 가지는, 실질적으로 직방체형상을 이루며, 단면이 내부전극의 노출면이 되고, 제1의 도금층이 단면상에 형성되는 동시에, 그 끝가장자리가 단면에 인접하는 주면상 및 측면상에 위치하도록 형성될 때, 이 발명이 특히 유리하게 적용된다.
이 발명에 의하면, 제1의 도금층을 형성한 후이자, 제2의 도금층을 형성하기 전에 발수 처리제가 부여된다. 즉, 제1의 도금층이 복수의 내부전극을 서로 전기적으로 접속하기 위한 것이고, 제2의 도금층이 적층형 전자부품의 실장성을 향상시키기 위한 것일 경우, 실장성을 향상시키기 위한 도금층의 형성보다 전에 발수 처리제가 부여되게 된다. 따라서, 실장성 향상을 위한 예를 들면 주석 도금이나 금 도금의 도금액에 이용되는 침식성이 높은 착화제가 부품 본체의 내부에 침입하는 것이 방지되어, 적층형 전자부품의 신뢰성을 충분히 확보할 수 있다.
또한, 발수 처리제의 부여는 제1의 도금층이 형성된 후이므로, 발수 처리제 부여 공정에 있어서, 발수 처리제막이 제1의 도금층상에 얇고 균일하게 형성될 수 있다. 그 결과, 발수 처리제는 부품 본체의 외표면에 있어서의 제1의 도금층의 끝가장자리가 위치하는 부분상에서 비교적 두껍게 부착하기 때문에, 제1의 도금층의 끝가장자리와 부품 본체의 틈으로부터의 수분 침입을 효과적으로 방지할 수 있다.
예를 들면, 부품 본체가 실질적으로 직방체형상을 이룰 경우, 제1의 도금층이, 부품 본체의 단면상에 형성되는 동시에, 그 끝가장자리가 단면에 인접하는 주면 및 측면상에 위치하도록 형성되면, 제1의 도금층의 끝가장자리와 주면 및 측면과의 틈으로부터의 수분 침입을 효과적으로 방지할 수 있다. 이러한 수분 침입의 방지는 적층형 전자부품의 신뢰성의 향상을 가져 온다.
또한 전술과 같이, 제1의 도금층상에서의 발수 처리제의 막은 얇고 균일하기 때문에, 제2의 도금층을 형성할 때, 도금막이 석출하기 어렵다는 문제는 생기기 어렵다.
이 발명에 있어서, 제1의 도금층 형성 공정과 발수 처리제 부여 공정의 사이에서, 제1의 도금층이 형성된 부품 본체를 열처리하도록 한다면, 전술한 수분 침입의 문제를 보다 확실하게 방지할 수 있다. 또한, 열처리에 의한 발수 처리제의 소실이라는 문제에도 직면하지 않는다.
도 1은 이 발명의 한 실시형태에 의한 제조방법에 의해 제조된 적층형 전자부품을 나타내는 단면도이다.
도 2는 도 1에 나타낸 적층형 전자부품의 제조 과정의 도중으로서, 외부단자전극을 형성하기 위해, 제1의 도금층을 부품 본체상에 형성하고, 이어서 열처리를 실시한 후의 부품 본체의 일부를 나타내는 확대 단면도이다.
도 3은 종래의 적층형 전자부품의 단면도이다.
이 발명에 따른 적층형 전자부품의 제조방법은, 외부단자전극의 형성에 있어서, 페이스트 전극, 스퍼터 전극, 증착 전극 등의 형성을 수반하지 않고, 부품 본체의, 내부전극의 단부가 노출한 면에 직접 도금을 실시하는 것을 전제로 하고 있다. 그리고 도금막은 적어도 2층으로 이루어지며, 전형적으로는, 제1의 도금층은 복수의 내부전극을 서로 전기적으로 접속하기 위한 것이고, 그 위의 제2의 도금층은 적층형 전자부품의 실장성을 향상시키기 위한 것이다. 이 발명에 의하면, 상기 제1의 도금층을 형성한 후, 제2의 도금층을 형성하기 전에, 적어도 제1의 도금층의 표면상 및 부품 본체의 외표면에 있어서의 제1의 도금층의 끝가장자리가 위치하는 부분상에 발수 처리제를 부여하는 것을 특징으로 하고 있다. 이렇게 하여 얻어진 적층형 전자부품의 일례를 도 1에 나타낸다.
적층형 전자부품(1)은 적층 구조의 부품 본체(2)를 구비하고 있다. 부품 본체(2)는 그 내부에 복수의 내부전극(3 및 4)을 형성하고 있다. 보다 상세하게는, 부품 본체(2)는 적층된 복수의 절연체층(5)과, 절연체층(5) 사이의 계면을 따라 형성된 복수의 층형상의 내부전극(3 및 4)을 구비하고 있다.
적층형 전자부품(1)이 적층 세라믹 콘덴서를 구성할 때, 절연체층(5)은 유전체 세라믹으로 구성된다. 또한, 적층형 전자부품(1)은 그 밖에 인덕터, 서미스터, 압전부품 등을 구성하는 것이어도 된다. 따라서, 적층형 전자부품(1)의 기능에 따라, 절연체층(5)은 유전체 세라믹 외에, 자성체 세라믹, 반도체 세라믹, 압전체 세라믹 등으로 구성되어도 되고, 나아가서는 수지를 포함하는 재료로 구성되어도 된다.
부품 본체(2)의 한쪽 및 다른쪽 단면(6 및 7)에는 각각 복수의 내부전극(3) 및 복수의 내부전극(4)의 각 단부가 노출해 있고, 이들 내부전극(3)의 각 단부 및 내부전극(4)의 각 단부를 각각 서로 전기적으로 접속하도록 외부단자전극(8 및 9)이 형성되어 있다.
한편, 도시한 적층형 전자부품(1)은 2개의 외부단자전극(8 및 9)을 구비하는 2단자형의 것이지만, 이 발명은 다단자형의 적층형 전자부품에도 적용할 수 있다.
외부단자전극(8 및 9)의 각각은 부품 본체(2)에 있어서의 내부전극(3 및 4)의 노출면, 즉 단면(6 및 7)상에 직접 도금에 의해 형성된 제1의 도금층(10 및 11)과, 그 위에 형성되는 제2의 도금층(12 및 13)을 각각 구비하고 있다.
제1의 도금층(10 및 11)은 각각 복수의 내부전극(3 및 4)을 서로 전기적으로 접속하기 위한 것이며, 예를 들면 구리를 주성분으로 하는 도금층으로 이루어진다. 한편, 제2의 도금층(12 및 13)은 적층형 전자부품(1)의 실장성을 향상시키거나, 또는 부여하기 위한 것이며, 각각, 예를 들면 니켈을 주성분으로 하는 도금층으로 이루어지는 솔더 배리어층(14 및 15)과, 솔더 젖음성을 부여하기 위해 솔더 배리어층(14 및 15)상에 형성되는, 예를 들면 주석 또는 금을 주성분으로 하는 도금층으로 이루어지는 솔더 젖음성 부여층(16 및 17)을 구비하고 있다. 한편, 상술한 주석을 주성분으로 하는 도금은 예를 들면 Sn-Pb 솔더 도금도 포함한다. 또한, 니켈을 주성분으로 하는 도금은 무전해 도금에 의한 Ni-P 도금도 포함한다.
또한 상술한 바와 같이, 제1의 도금층(10 및 11)을 구리를 주성분으로 하는 도금층으로 구성하면, 구리의 드로잉성(throwing power)이 양호하므로, 도금 처리의 능률화를 꾀할 수 있는 동시에, 외부단자전극(8 및 9)의 고착력을 높일 수 있지만, 제1의 도금층(10 및 11)을 니켈로 구성하고, 제2의 도금층(12 및 13)을 주석 또는 금으로 구성하는 경우도 있다.
제1의 도금층(10 및 11) 및 제2의 도금층(12 및 13)을 형성하기 위한 도금 방법은 환원제를 이용해서 금속 이온을 석출시키는 무전해 도금법이어도 되고, 혹은 통전(通電) 처리를 행하는 전해 도금법이어도 된다.
외부단자전극(8 및 9)의 각각에 있어서, 제1의 도금층(10 및 11)과 제2의 도금층(12 및 13) 사이에는 발수 처리제막(18)이 형성된다. 발수 처리제막(18)을 형성하기 위해 이용되는 발수 처리제는 도금액이나 수분 등의 침입을 막는 것이라면 그 종류는 특별히 한정되지 않지만, 예를 들면 실란 커플링제가 적합하다. 한편, 도 1에서 발수 처리제막(18)은 그 두께가 상당히 과장되어 표현되어 있으며, 실제로는 도시한 것과 같은 두께는 아니라고 이해해야 한다.
다음으로 도 1에 나타낸 적층형 전자부품(1)의 제조방법, 특히 외부단자전극(8 및 9)의 형성방법에 대하여 설명한다.
먼저, 주지의 방법에 의해 부품 본체(2)가 제작된다. 다음으로 외부단자전극(8 및 9)이, 내부전극(3 및 4)과 전기적으로 접속되도록 부품 본체(2)의 단면(6 및 7)상에 형성된다.
이 외부단자전극(8 및 9)의 형성에 있어서는 먼저 부품 본체(2)의 단면(6 및 7)상에 제1의 도금층(10 및 11)이 형성된다. 도금 전의 부품 본체(2)에 있어서는, 한쪽의 단면(6)에 노출해 있는 복수의 내부전극(3) 상호, 그리고 다른쪽의 단면(7)에 노출해 있는 복수의 내부전극(4) 상호가 전기적으로 절연된 상태로 되어 있다. 제1의 도금층(10 및 11)을 형성하기 위해, 먼저 내부전극(3 및 4)의 각각의 노출 부분에 대하여, 도금액 중의 금속 이온을 석출시킨다. 그리고 이 도금 석출물을 더욱 성장시켜, 이웃하는 내부전극(3)의 각 노출부 및 이웃하는 내부전극(4)의 각 노출부의 각각에 있어서의 도금 석출물을 물리적으로 접속한 상태로 한다. 이렇게 해서, 균질하고 치밀한 제1의 도금층(10 및 11)이 형성된다.
이 실시형태에서는, 적층형 전자부품(1)의 부품 본체(2)는 상술한 1쌍의 단면(6 및 7)에 더하여, 서로 대향하는 1쌍의 주면(19 및 20), 그리고 서로 대향하는 1쌍의 측면(도 1에서는 도시되지 않음)을 가지는, 실질적으로 직방체형상을 이루고 있다. 그리고 상술한 제1의 도금층(10 및 11)은 각각 1쌍의 단면(6 및 7)상에 형성되는 동시에, 그 끝가장자리가 단면(6 및 7)에 인접하는 1쌍의 주면(19 및 20)상 및 1쌍의 측면상에 위치하도록 형성된다.
상술한 바와 같이, 그 끝가장자리가 1쌍의 주면(19 및 20)상 및 1쌍의 측면상에까지 도달하도록, 제1의 도금층(10 및 11)을 능률적으로 형성하는 것을 가능하게 하기 위해, 부품 본체(2)의 외층부에는 내부 더미도체(21 및 22)가 단면(6 및 7)에 각각 노출하도록 형성되고, 또한 부품 본체(2)의 주면(19 및 20)의 단면(6 및 7)에 인접하는 단부상에는, 외부 더미도체(23 및 24)가 각각 형성되는 것이 바람직하다. 이들 내부 더미도체(21 및 22) 및 외부 더미도체(23 및 24)는 전기적 특성의 발현에 실질적으로 기여하는 것은 아니지만, 제1의 도금층(10 및 11)의 형성을 위한 금속 이온의 석출을 초래하고, 또한 도금 성장을 촉진하도록 작용한다.
또한, 상술한 도금 공정 전에, 단면(6 및 7)에서의 내부전극(3 및 4) 및 내부 더미도체(21 및 22)의 노출을 충분한 것으로 하기 위해, 부품 본체(2)의 단면(6 및 7)에 연마 처리를 실시해 두는 것이 바람직하다. 이 경우, 내부전극(3 및 4) 및 내부 더미도체(21 및 22)의 각 노출단이, 단면(6 및 7)으로부터 돌출할 정도까지 연마 처리를 실시하면, 각 노출단이 면방향으로 확산되기 때문에 도금 성장에 요하는 에너지를 저감할 수 있다.
다음으로, 바람직하게는 상기한 바와 같이 제1의 도금층(10 및 11)이 형성된 부품 본체(2)가 열처리된다. 열처리 온도로서는 예를 들면 600℃ 이상, 바람직하게는 800℃ 이상의 온도가 채용된다. 이 열처리 후의 상태가 도 2에 나타나 있다. 도 2에서는, 내부전극(3)과 제1의 도금층(10)이 도시되어 있다. 도 2에서는 도시되지 않는 내부전극(4) 및 제1의 도금층(11)측의 구성은 도 2에 나타낸 내부전극(3) 및 제1의 도금층(10)측의 구성과 실질적으로 동일하므로 그 설명을 생략한다.
도 2를 참조하여, 내부전극(3)과 제1의 도금층(10) 사이에서 상호 확산층(25)이 형성된다. 이 상호 확산층(25)은 내부전극(3)과 제1의 도금층(10)의 경계로부터 2㎛ 이상의 길이(L)의 영역에 존재하고 있는 것이 바람직하다. 바꿔 말하면, 상기 길이(L)가 2㎛ 이상이 되는 조건으로 열처리를 실시하는 것이 바람직하다. 이러한 상호 확산층(25)의 형성에 의해, 부품 본체(2)의 내부로의 수분의 침입을 방지하는 효과가 보다 높아진다.
다음으로, 전술한 발수 처리제막(18)을 형성하기 위해 발수 처리제를 부여하는 공정이 실시된다. 발수 처리제는 적어도 제1의 도금층(10 및 11)의 표면상 및 부품 본체(2)의 외표면에 있어서의 제1의 도금층(10 및 11)의 각 끝가장자리가 위치하는 부분상에 부여되면 충분하지만, 이 실시형태에서는 발수 처리제를 부여하기 위해, 발수 처리제를 포함하는 액체 중에 부품 본체(2)를 침지하는 방법이 채용되므로, 제1의 도금층(10 및 11)이 형성된 부품 본체(2)의 전체 표면상에 부여된다. 한편, 발수 처리제의 부여를 위해 분무방법 등, 다른 방법이 채용되어도 된다.
발수 처리제막(18)은 제1의 도금층(10 및 11)상에서는 비교적 얇고 균일하게 형성된다. 그 결과, 부품 본체(2)의 주면(19 및 20)상 및 측면상에 있어서의 제1의 도금층(10 및 11)의 끝가장자리가 위치하는 부분 A에서는 발수 처리제가 비교적 두껍게 부착한다. 이는 제1의 도금층(10 및 11)의 끝가장자리와 주면(19 및 20) 및 측면과의 틈으로부터의 수분 침입을 보다 효과적으로 막도록 작용한다.
다음으로 제2의 도금층(12 및 13)이 형성된다. 제2의 도금층(12 및 13)은 제1의 도금층(10 및 11)이 형성된 후이므로, 통상의 방법으로 용이하게 형성될 수 있다. 왜냐하면, 제2의 도금층(12 및 13)을 형성하고자 하는 단계에서는, 도금해야 할 장소가 도전성을 가지는 연속적인 면으로 되어 있기 때문이다. 또한, 제1의 도금층(10 및 11)상에는 전술한 바와 같이 발수 처리제막(18)이 형성되어 있지만, 이것은 얇고 균일하기 때문에, 발수 처리제막(18)에 의한 제2의 도금층(12 및 13)의 석출이 저해된다는 문제에는 직면하기 어렵다.
발수 처리제로서 전술한 바와 같이 실란 커플링제가 이용되면, 실란 커플링제는 OH기에 대하여 강력하게 결합하기 때문에 세라믹의 표면에 우선적으로 부착한다. 한편 제1의 도금층(10 및 11)의 표면에는 얇고 균일한 자연 산화 피막이 존재하기 때문에, 여기에는 발수 처리제막(18)이 얇고 균일하게 형성되는 것이 가능하게 된다.
이 실시형태에서는 제2의 도금층(12 및 13)을 형성하기 위해, 예를 들면 니켈로 이루어지는 솔더 배리어층(14 및 15)의 형성 공정, 및 예를 들어 주석 또는 금으로 이루어지는 솔더 젖음성 부여층(16 및 17)의 형성 공정이 순차 실시된다.
다음으로 이 발명에 의한 효과를 확인하기 위해 실시한 실험예에 대하여 설명한다.
이 실험예에서는 이하와 같은 공정에 따라, 시료가 되는 적층 세라믹 콘덴서를 제작하였다.
(1)부품 본체 준비
(2)전해 구리 도금
(3)열처리
(4)발수 처리제 부여
(5)전해 니켈 도금
(6)전해 주석 도금
한편, 상기 (2), (5) 및 (6)의 각 도금 공정 후에는 순수(pure water)를 이용해서 세정을 실시하였다.
상기 (1)∼(6)의 각 공정의 상세는 이하와 같다.
(1)부품 본체 준비
길이 0.94mm, 폭 0.47mm 및 높이 0.47mm의 적층 세라믹 콘덴서용 부품 본체로서, 절연체층이 티탄산바륨계 유전체 세라믹으로 이루어지며, 내부전극이 니켈을 주성분으로 하고, 이웃하는 내부전극간의 절연체층의 두께가 1.5㎛이며, 내부전극의 적층수가 220인 것을 준비하였다. 또한, 이 부품 본체에는 내부 더미도체 및 외부 더미도체를 마련하였다.
(2)전해 구리 도금
도금욕으로서, 이하의 표 1에 나타내는 구리 스트라이크욕(copper strike bath) 및 표 2에 나타내는 구리 두께부여욕(thick copper bath)을 준비하였다.
<구리 스트라이크욕>


도금욕
 피로인산구리
피로인산
옥살산칼륨		 14g/리터
120g/리터
10g/리터
pH 8.7
욕온 25℃
<구리 두께부여욕>

도금욕
 우에무라코교 제품 피로브라이트(Pyro-Bright) 프로세스
pH 8.6
욕온 55℃
부품 본체 500개를 용적 300ml의 수평 회전 배럴 중에 투입하고, 그에 더해서, 직경 0.7mm의 도전성 미디어를 100ml 투입하였다. 그리고 상기 수평 회전 배럴을 표 1에 나타낸 구리 스트라이크 도금욕에 침지하고, 배럴 주속(peripheral velocity) 2.6m/분으로 회전시키면서, 전류 밀도 0.10A/d㎡로 통전하여, 1㎛의 막두께가 얻어질 때까지 구리 스트라이크 도금을 실시하였다.
이어서, 같은 수평 회전 배럴을 표 2에 나타낸 구리 두께부여욕에 침지하고, 같은 배럴 주속으로 회전시키면서, 전류 밀도 0.30A/d㎡로 통전하여, 5㎛의 막두께가 얻어질 때까지 구리 두께부여 도금을 실시하였다.
(3)열처리
상기와 같이 구리 도금층이 형성된 부품 본체를 800℃의 온도로 5분간 열처리하였다.
(4)발수 처리제 부여
다음으로, 열처리 후의 부품 본체를 표 3에 나타내는 것과 같은 발수 처리제를 포함하는 액체에 실온에서 5분간 침지함으로써 발수 처리제를 부여하였다.
시료번호 발수 처리제
1 (CH3O)3-Si-(CH2)9-CH3
2 (CH3O)3-Si-CH3
3 (CH3O)3-Si-(CH2)3-NH2
4 (CH3O)3-Si-CH2CH2C8F17
5 NK가드 FGN-37(닛카카가쿠사 제품)
6 처리 없음
7 시료 1의 발수 처리제를 주석 도금 후에 적용
표 3에서 시료 6 및 7은 이 발명의 범위 외의 비교예이다.
시료 1~4에 따른 발수 처리제에 대해서는 IPA에 의해 3중량%로 희석한 상태로 사용하고, 침지 후의 건조는 150℃의 온도에서 30분간 행하였다. 시료 5에 따른 발수 처리제에 대해서는 원액을 사용하고, 침지 후의 건조는 105℃에서 15분간 및 180℃에서 1분간 행하였다.
비교예로서의 시료 7에서는 시료 1에 따른 발수 처리제를 사용했지만, 이것을 상기 구리 도금 후가 아니라, 후술하는 주석 도금 후에 부여하였다.
(5)전해 니켈 도금
다음으로 와트욕(약산성 니켈욕)을 이용하고, 이것을 온도 60℃ 및 pH 4.2로 설정하여, 0.20A/d㎡의 전류 밀도로 60분간 전해 도금을 실시함으로써, 상기 구리 도금층상에 두께 약 4㎛의 니켈 도금층을 형성하였다.
(6)전해 주석 도금
다음으로, 도금욕으로서 이시하라야쿠힝사 제품 NB-RZS를 이용하고, 이것을 온도 30℃ 및 pH 4.5로 설정하여, 0.10A/d㎡의 전류 밀도로 60분간 전해 도금을 실시함으로써, 상기 니켈 도금층상에 두께 약 4㎛의 주석 도금층을 형성하였다.
이렇게 하여 얻어진 각 시료에 따른 적층 세라믹 콘덴서에 대하여, 내습 신 뢰성 시험(온도 125℃, 상대 습도 95%, 인가 전압 6.3V)을 실시하였다. 그리고 144시간 경과 후에 절연 저항이 1MΩ 이하가 된 시료를 불량으로 하고, 시료수 20개 중에서의 불량 개수를 구하였다. 그 결과가 표 4에서 '신뢰성 시험 불량 개수'로서 나타나 있다.
시료번호 신뢰성 시험 불량 개수(20개 중)
1 0
2 0
3 0
4 0
5 0
6 5
7 3
표 4로부터, 시료 1~5에 의하면 신뢰성 시험에서 불량이 발생하지 않았다. 이에 반해, 시료 6 및 7에서는 각각 5개 및 3개의 불량이 발생하였다. 시료 6 및 7을 해석한 결과, 부품 본체의 주면상 및 측면상에 위치하는 구리 도금층의 끝가장자리에 있어서의 밀봉이 충분하지 않아, 여기에서 도금액이 침입하고 있음을 확인하였다.
1 적층형 전자부품
2 부품 본체
3, 4 내부전극
5 절연체층
6, 7 단면
8, 9 외부단자전극
10, 11 제1의 도금층
12, 13 제2의 도금층
14, 15 솔더 배리어층
16, 17 솔더 젖음성 부여층
18 발수 처리제막
19, 20 주면
21, 22 내부 더미도체
23, 24 외부 더미도체
25 상호 확산층

Claims (8)

  1. 복수의 내부전극이 내부에 형성되고, 상기 내부전극의 각 일부가 노출해 있는, 적층 구조의 부품 본체를 준비하는 공정과,
    상기 내부전극과 전기적으로 접속되는 외부단자전극을 상기 부품 본체의 외표면상에 형성하는 공정을 포함하고,
    상기 외부단자전극 형성 공정은,
    상기 부품 본체에 있어서의 상기 내부전극의 노출면상에 제1의 도금층을 형성하는 공정과,
    적어도 상기 제1의 도금층의 표면상 및 상기 부품 본체의 외표면에 있어서의 상기 제1의 도금층의 끝가장자리가 위치하는 부분상에 발수(撥水;water repellant) 처리제를 부여하는 공정과, 이어서
    상기 발수 처리제가 부여된 후의 상기 제1의 도금층상에 제2의 도금층을 형성하는 공정을 포함하는 것을 특징으로 하는 적층형 전자부품의 제조방법.
  2. 제1항에 있어서,
    상기 외부단자전극 형성 공정은 상기 제1의 도금층 형성 공정과 상기 발수 처리제 부여 공정의 사이에, 상기 제1의 도금층이 형성된 상기 부품 본체를 열처리하는 공정을 더 포함하는 것을 특징으로 하는 적층형 전자부품의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1의 도금층 형성 공정은 구리를 주성분으로 하는 도금층의 형성 공정을 포함하고, 상기 제2의 도금층 형성 공정은 니켈을 주성분으로 하는 도금층의 형성 공정 및 이어서 실시되는 주석 또는 금을 주성분으로 하는 도금층의 형성 공정을 포함하는 것을 특징으로 하는 적층형 전자부품의 제조방법.
  4. 제1항 또는 제2항에 있어서,
    상기 부품 본체는, 서로 대향하는 1쌍의 주면(主面), 서로 대향하는 1쌍의 측면 및 서로 대향하는 1쌍의 단면(端面)을 가지는, 실질적으로 직방체형상을 이루며, 상기 단면이 상기 내부전극의 노출면이 되고,
    상기 제1의 도금층 형성 공정에 있어서, 상기 제1의 도금층은 상기 단면상에 형성되는 동시에, 그 끝가장자리가 상기 단면에 인접하는 상기 주면상 및 상기 측면상에 위치하도록 형성되는 것을 특징으로 하는 적층형 전자부품의 제조방법.
  5. 복수의 내부전극이 내부에 형성되고, 상기 내부전극의 각 일부가 노출해 있는, 적층 구조의 부품 본체와,
    상기 내부전극과 전기적으로 접속되고, 상기 부품 본체의 외표면상에 형성되는 외부단자전극을 포함하며,
    상기 외부단자전극은 상기 부품 본체에 있어서의 상기 내부전극의 노출면상에 형성된 제1의 도금층, 상기 제1의 도금층상에 형성된 제2의 도금층, 및 상기 제1의 도금층과 상기 제2의 도금층 사이에 존재하는 발수 처리제막을 포함하는 것을 특징으로 하는 적층형 전자부품.
  6. 제5항에 있어서,
    상기 내부전극에 있어서의, 상기 제1의 도금층과의 경계로부터 길이 2㎛ 이상의 영역에는 상호 확산층이 존재하는 것을 특징으로 하는 적층형 전자부품.
  7. 제5항 또는 제6항에 있어서,
    상기 제1의 도금층은 구리를 주성분으로 하는 도금층을 포함하고, 상기 제2의 도금층은 니켈을 주성분으로 하는 도금층 및 그 위의 주석 또는 금을 주성분으로 하는 도금층을 포함하는 것을 특징으로 하는 적층형 전자부품.
  8. 제5항 또는 제6항에 있어서,
    상기 부품 본체는, 서로 대향하는 1쌍의 주면, 서로 대향하는 1쌍의 측면 및 서로 대향하는 1쌍의 단면을 가지는, 실질적으로 직방체형상을 이루며, 상기 단면이 상기 내부전극의 노출면이 되고,
    상기 제1의 도금층은 상기 단면상에 형성되는 동시에, 그 끝가장자리가 상기 단면에 인접하는 상기 주면상 및 상기 측면상에 위치하도록 형성되는 것을 특징으로 하는 적층형 전자부품.
KR1020100044830A 2009-05-18 2010-05-13 적층형 전자부품 및 그 제조방법 KR101136173B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009119687A JP5439944B2 (ja) 2009-05-18 2009-05-18 積層型電子部品およびその製造方法
JPJP-P-2009-119687 2009-05-18

Publications (2)

Publication Number Publication Date
KR20100124212A true KR20100124212A (ko) 2010-11-26
KR101136173B1 KR101136173B1 (ko) 2012-04-24

Family

ID=43068329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100044830A KR101136173B1 (ko) 2009-05-18 2010-05-13 적층형 전자부품 및 그 제조방법

Country Status (4)

Country Link
US (1) US8149566B2 (ko)
JP (1) JP5439944B2 (ko)
KR (1) KR101136173B1 (ko)
CN (1) CN101894668B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130062025A (ko) * 2011-12-02 2013-06-12 삼성전기주식회사 적층형 세라믹 커패시터
KR20190116173A (ko) * 2019-09-18 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR20190121220A (ko) * 2018-11-16 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
KR20190121219A (ko) * 2018-11-16 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
KR20200006416A (ko) * 2018-07-10 2020-01-20 삼성전기주식회사 적층형 커패시터
KR20200057673A (ko) * 2018-11-16 2020-05-26 삼성전기주식회사 적층 세라믹 전자부품

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5439954B2 (ja) * 2009-06-01 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP5429067B2 (ja) * 2010-06-17 2014-02-26 株式会社村田製作所 セラミック電子部品およびその製造方法
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
JP2012142478A (ja) * 2011-01-05 2012-07-26 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2012160586A (ja) * 2011-02-01 2012-08-23 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
KR101823149B1 (ko) * 2011-04-19 2018-01-29 삼성전기주식회사 적층형 세라믹 커패시터
JP5998785B2 (ja) * 2012-09-19 2016-09-28 Tdk株式会社 積層電子部品
KR101514558B1 (ko) 2013-10-28 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터
JP2015115392A (ja) * 2013-12-10 2015-06-22 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
JP6395322B2 (ja) * 2015-12-01 2018-09-26 太陽誘電株式会社 電子部品及びその製造方法、並びに回路基板
JP6672835B2 (ja) * 2016-01-27 2020-03-25 株式会社村田製作所 電子部品の製造方法
JP6778535B2 (ja) * 2016-07-25 2020-11-04 太陽誘電株式会社 積層セラミックコンデンサ
JP2018049882A (ja) * 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品
JP6852327B2 (ja) * 2016-09-20 2021-03-31 株式会社村田製作所 積層セラミック電子部品
JP2018049881A (ja) * 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品およびその製造方法
US10319527B2 (en) 2017-04-04 2019-06-11 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR101922879B1 (ko) * 2017-04-04 2018-11-29 삼성전기 주식회사 적층형 커패시터
US10770232B2 (en) * 2017-09-29 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same
JP7358692B2 (ja) * 2018-06-15 2023-10-11 サムソン エレクトロ－メカニックス カンパニーリミテッド． キャパシタ部品及びキャパシタ部品の製造方法
KR102620541B1 (ko) * 2018-08-22 2024-01-03 삼성전기주식회사 커패시터 부품
KR102586070B1 (ko) * 2018-10-10 2023-10-05 삼성전기주식회사 적층 세라믹 전자부품
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7243487B2 (ja) * 2019-06-27 2023-03-22 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP7275951B2 (ja) * 2019-07-16 2023-05-18 株式会社村田製作所 積層セラミックコンデンサ
JP2021034458A (ja) * 2019-08-21 2021-03-01 株式会社村田製作所 積層セラミック電子部品
KR102276514B1 (ko) 2019-08-28 2021-07-14 삼성전기주식회사 적층형 전자 부품
KR20190116162A (ko) * 2019-08-28 2019-10-14 삼성전기주식회사 적층형 전자 부품
JP7408975B2 (ja) * 2019-09-19 2024-01-09 Tdk株式会社 セラミック電子部品
KR102281451B1 (ko) * 2019-10-16 2021-07-27 삼성전기주식회사 전고체 전지
EP4080530A4 (en) * 2019-12-20 2024-01-03 Kyocera Corporation FILM CAPACITOR ELEMENT AND FILM CAPACITOR
JP7160024B2 (ja) * 2019-12-20 2022-10-25 株式会社村田製作所 電子部品
JP7314884B2 (ja) * 2020-08-31 2023-07-26 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR20220060286A (ko) * 2020-11-04 2022-05-11 삼성전기주식회사 적층형 커패시터
KR20220074262A (ko) * 2020-11-27 2022-06-03 삼성전기주식회사 적층형 커패시터
KR20220096782A (ko) 2020-12-31 2022-07-07 삼성전기주식회사 적층 세라믹 전자부품
JP2022134972A (ja) * 2021-03-04 2022-09-15 株式会社村田製作所 積層セラミック電子部品
JP2022142213A (ja) * 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022142214A (ja) 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2023072760A (ja) * 2021-11-15 2023-05-25 Tdk株式会社 電子部品
CN115679400B (zh) * 2022-10-09 2023-11-07 广东微容电子科技有限公司 一种超微型及高容mlcc电镀前的处理方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169014A (ja) 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
JP3331566B2 (ja) * 1993-07-12 2002-10-07 三菱マテリアル株式会社 チップ型電子部品の端子電極形成方法
JPH097877A (ja) * 1995-04-18 1997-01-10 Rohm Co Ltd 多層セラミックチップ型コンデンサ及びその製造方法
JP3304798B2 (ja) * 1997-01-28 2002-07-22 松下電器産業株式会社 電子部品およびその製造方法
JP3494431B2 (ja) * 1998-12-03 2004-02-09 株式会社村田製作所 セラミック電子部品の製造方法およびセラミック電子部品
JP2000277371A (ja) * 1999-03-29 2000-10-06 Taiyo Yuden Co Ltd 積層セラミック電子部品
CN1238873C (zh) 2001-03-26 2006-01-25 株式会社村田制作所 陶瓷电子元件及其制造方法
JP3444291B2 (ja) * 2001-03-26 2003-09-08 株式会社村田製作所 セラミック電子部品およびその製造方法
US6960366B2 (en) 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7576968B2 (en) 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6982863B2 (en) 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
TWI260657B (en) 2002-04-15 2006-08-21 Avx Corp Plated terminations
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7345868B2 (en) 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
JP4134675B2 (ja) 2002-10-21 2008-08-20 株式会社村田製作所 積層電子部品及びその製造方法
CN100527289C (zh) * 2003-02-21 2009-08-12 株式会社村田制作所 叠层陶瓷电子器件及制作该电子器件的方法
KR101053079B1 (ko) * 2003-03-26 2011-08-01 쿄세라 코포레이션 적층형 전자부품 및 그 제조방법
KR100944099B1 (ko) * 2005-10-28 2010-02-24 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법
WO2007097180A1 (ja) 2006-02-27 2007-08-30 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
WO2007119281A1 (ja) 2006-03-15 2007-10-25 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
JP4775082B2 (ja) 2006-04-05 2011-09-21 株式会社村田製作所 電子部品
WO2008059666A1 (en) 2006-11-15 2008-05-22 Murata Manufacturing Co., Ltd. Laminated electronic component and method for manufacturing the same
WO2008062602A1 (fr) * 2006-11-22 2008-05-29 Murata Manufacturing Co., Ltd. Composant électronique stratifié, et procédé pour sa fabrication

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130062025A (ko) * 2011-12-02 2013-06-12 삼성전기주식회사 적층형 세라믹 커패시터
KR20200006416A (ko) * 2018-07-10 2020-01-20 삼성전기주식회사 적층형 커패시터
KR20190121220A (ko) * 2018-11-16 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
KR20190121219A (ko) * 2018-11-16 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
KR20200057673A (ko) * 2018-11-16 2020-05-26 삼성전기주식회사 적층 세라믹 전자부품
KR20190116173A (ko) * 2019-09-18 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR20210104631A (ko) * 2019-09-18 2021-08-25 삼성전기주식회사 적층형 전자 부품
US11183332B2 (en) 2019-09-18 2021-11-23 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
US11600443B2 (en) 2019-09-18 2023-03-07 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component

Also Published As

Publication number Publication date
US8149566B2 (en) 2012-04-03
CN101894668A (zh) 2010-11-24
CN101894668B (zh) 2012-11-28
KR101136173B1 (ko) 2012-04-24
US20100290172A1 (en) 2010-11-18
JP2010267901A (ja) 2010-11-25
JP5439944B2 (ja) 2014-03-12

Similar Documents

Publication Publication Date Title
KR101136173B1 (ko) 적층형 전자부품 및 그 제조방법
KR101141399B1 (ko) 적층형 전자부품 및 그 제조방법
KR101141327B1 (ko) 적층형 전자부품 및 그 제조방법
KR100975757B1 (ko) 적층형 전자부품 및 그 제조방법
US8240016B2 (en) Method for manufacturing multilayer electronic component
KR100979066B1 (ko) 적층형 전자부품 및 그 제조방법
US8520362B2 (en) Laminated ceramic electronic component and manufacturing method therefor
KR101313699B1 (ko) 적층형 세라믹 전자부품 및 그 제조방법
US20090052114A1 (en) Multilayer electronic component and method for manufacturing the same
KR101640534B1 (ko) 적층형 세라믹 전자부품
JP2009277715A (ja) 積層セラミック電子部品およびその製造方法
JP5245611B2 (ja) 積層セラミック電子部品およびその製造方法
US8503160B2 (en) Laminate type ceramic electronic component and manufacturing method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 8