CN101248499A - 层叠型电子部件及其制造方法 - Google Patents

层叠型电子部件及其制造方法 Download PDF

Info

Publication number
CN101248499A
CN101248499A CNA2006800312261A CN200680031226A CN101248499A CN 101248499 A CN101248499 A CN 101248499A CN A2006800312261 A CNA2006800312261 A CN A2006800312261A CN 200680031226 A CN200680031226 A CN 200680031226A CN 101248499 A CN101248499 A CN 101248499A
Authority
CN
China
Prior art keywords
duplexer
face
plating
regulation
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800312261A
Other languages
English (en)
Other versions
CN101248499B (zh
Inventor
国司多通夫
高野良比古
黑田茂之
元木章博
樫尾秀之
野路孝志
小川诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101248499A publication Critical patent/CN101248499A/zh
Application granted granted Critical
Publication of CN101248499B publication Critical patent/CN101248499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种层叠型电子部件及其制造方法，通过在层叠型电子部件所具备的层叠体的规定的面上，且多个内部电极的各端部露出的部位，直接实施电解镀敷，能够以良好的品质形成使多个内部电极的各端部相互电连接的外部电极。作为层叠体(5)，准备如下结构：在内部电极(3a、3b)露出的端面(6)上相邻内部电极(3a、3b)相互电绝缘，并且沿绝缘体层(2)的厚度方向测定的相邻内部电极(3a、3b)间的间隔(s)为10μm以下，且内部电极(3a、3b)相对于端面(6)的缩入长度(d)为1μm以下。在电解镀敷工序中，使在多个内部电极(3a、3b)的端部析出的电解镀敷析出物相互连接地使该电解镀敷析出物成长。

Description

层叠型电子部件及其制造方法
技术领域
本发明涉及层叠型电子部件及其制造方法，尤其涉及在层叠体的外表面上通过实施镀敷来直接形成外部电极的层叠型电子部件及其制造方法。
背景技术
如图11所示，以层叠陶瓷电容器为代表的层叠型电子部件101通常具备层叠体105，该层叠体105包括层叠的多个绝缘体层102、沿着绝缘体层102间的界面形成的多个层状内部电极103及104。在层叠体105的一侧及另一侧端面106及107，分别露出多个内部电极103及多个内部电极104的各端部，将这些内部电极103的各端部及内部电极104的各端部分别相互电连接地形成外部电极108及109。
在外部电极108及109的形成中，通常，将包括金属成分和玻璃成分的金属膏剂涂敷在层叠体105的端面106及107上，接着进行烧着，由此首先形成膏剂电极层110。接着，在膏剂电极层110上形成例如以Ni为主成分的第一镀层111，进一步在其上形成例如以Sn为主成分的第二镀层112。即，外部电极108及109分别由膏剂电极层110、第一镀层111及第二镀层112的三层结构构成。
对于外部电极108及109而言，在使用软钎料将层叠型电子部件101安装在基板上时，要求与软钎料的润湿性良好。同时，对于外部电极108而言，要求发挥将处于相互电绝缘状态的多个内部电极103相互电连接的作用，对于外部电极109而言，要求发挥将处于相互电绝缘状态的多个内部电极104相互电连接的作用。由上述的第二镀层112发挥确保软钎料的润湿性的作用，由膏剂电极层110发挥内部电极103及104相互电连接的作用。第一镀层111发挥软钎焊接合时防止软钎料被蚀的作用。
可是，膏剂电极层110其厚度大至数十μm～数百μm。因而，为了将该层叠型电子部件101的尺寸收敛在一定的规格值内，尽管不希望但还是需要减少用于确保静电电容的有效体积，其减少量为确保该膏剂电极层110的体积而需要的量。另一方面，由于镀层111及112其厚度为数μm左右，所以如果假设仅由第一镀层111及第二镀层112构成外部电极108及109，则能够更高确保用于确保静电电容的有效体积。
例如，在特开2004-146401号公报(专利文献1)中公开了如下一种方法：将导电性膏剂与内部电极的引出部接触地涂敷在层叠体的端面的至少沿着内部电极的层叠方向的棱部，将该导电性膏剂烧着或使其热硬化，形成导电膜，进而在层叠体的端面实施电解镀敷，与上述棱部的导电膜连接地形成电解镀膜。由此，能够减薄外部电极的端面的厚度。
另外，在特开昭63-169014号公报(专利文献2)中公开了如下一种方法：对于层叠体的露出内部电极的侧壁面的整个面，使在侧壁面露出的内部电极短路地通过无电解镀敷析出导电性金属层。
然而，在上述的专利文献1所记载的外部电极的形成方法中，尽管能够使露出的内部电极和电解镀膜直接连接，但在进行电解镀敷之前，为了预先使露出的内部电极的引出部电导通，需要形成基于导电性膏剂的导电部。将该导电性膏剂涂敷在特定的部位的工序繁琐。进而，由于导电性膏剂的厚度厚，所以还存在有效体积率降低的问题。
另外，在专利文献1记载的方法中，在假设没有形成导电性膏剂的情况下，由于镀敷前的层叠体的内部电极的端部比露出面更缩入，所以存在电解镀敷时导电性介质难以与内部电极接触的不良情况。此时，不仅镀敷效率非常低，镀层的均匀性也很低，所以层叠型电子部件的耐湿性差。
在专利文献2记载的方法中，由于镀膜取决于无电解镀敷法，所以存在镀膜的形成速度非常慢，而且形成的镀膜的致密性低的问题。为了改善这些问题，存在形成镀膜之前预先形成Pd等催化剂物质的方法，不过，在采用该方法时，却遭遇到工序繁琐的问题。另外，还存在镀膜容易在期望部位以外的部位析出的问题。
专利文献1：特开2004-146401号公报
专利文献2：特开昭63-169014号公报
发明内容
本发明鉴于上述问题而实现，其目的在于提供一种实质上仅由电解镀层形成层叠型电子部件的外部电极，从而制造有效体积率及耐湿性优异的层叠型电子部件的方法。
本发明的另一目的在于提供一种在形成外部电极时，即使不进行膏剂电极层的形成及事先的催化剂赋予等也能够简便地形成由致密的镀层构成的外部电极的方法。
本发明的又一目的在于提供一种由上述的制造方法制造的层叠型电子部件。
本发明首先面向层叠型电子部件的制造方法，包括：准备层叠体的工序，所述层叠体包括层叠的多个绝缘体层、沿着绝缘体层间的界面形成的多个内部电极，内部电极的各端部在规定的面上露出；和形成外部电极的工序，该工序是将在层叠体的规定的面上露出的多个内部电极的各端部相互电连接地在层叠体的规定的面上形成外部电极的工序。
本发明的层叠型电子部件的制造方法，为了解决所述技术性问题，第一方面的特征在于，作为层叠体，准备如下结构：在内部电极露出的规定的面上相邻内部电极相互电绝缘，并且沿绝缘体层的厚度方向测定的相邻内部电极间的间隔为10μm以下，且内部电极相对于规定的面的缩入长度为1μm以下。
本发明的层叠型电子部件的制造方法，第二方面的特征在于，作为层叠体，准备如下结构：在内部电极露出的规定的面上相邻内部电极相互电绝缘，并且沿绝缘体层的厚度方向测定的相邻内部电极间的间隔为20μm以下，且内部电极相对于规定的面的突出长度为0.1μm以上。
而且，在本发明的层叠型电子部件的制造方法中，特征还在于，形成外部电极的工序包括电解镀敷工序，该电解镀敷工序对在如上所述准备的层叠体的规定的面上露出的多个内部电极的端部直接进行电解镀敷，该电解镀敷工序包括：使在多个内部电极的端部析出的电解镀敷析出物相互连接地使电解镀敷析出物镀敷成长的工序。
所述的内部电极的缩入长度或突出长度的控制，优选在形成外部电极的工序之前，实施使用研磨剂对层叠体进行研磨的工序。在该研磨的工序中，优选适用喷砂或滚筒研磨。
在本发明的层叠型电子部件的制造方法中，电解镀敷工序包括如下工序时，即，包括在具备供电端子的容器中，投入层叠体及导电性介质，并浸渍到含有金属离子的镀液中，一边使容器旋转一边通电，由此析出电解镀敷析出物的工序时，容器的转速优选选择在10r.p.m.以上。
在电解镀敷工序中，在具备供电端子的容器中，投入层叠体，并将容器浸渍到镀浴中且进行通电，由此析出以Ni为主成分的镀敷析出物时，优选镀浴的pH值为2.5～6.0，且镀浴实质上不含生成Ni络合物的络化剂。另外，如上所述，在析出以Ni为主成分的镀敷析出物时，镀浴除Ni离子之外优选含有光泽剂。作为光泽剂，适宜采用在构成要素中至少含有硫的物质。
在本发明的层叠型电子部件的制造方法中，电解镀敷工序可以包括：在具备供电端子的容器中，投入层叠体，并将容器浸渍到镀浴中且进行通电，由此析出以Cu为主成分的镀敷析出物的工序。
本发明还面向层叠型电子部件，其包括：层叠体，该层叠体包括层叠的多个绝缘体层、沿着绝缘体层间的界面形成的多个内部电极，内部电极的各端部在规定的面上露出；和外部电极，该外部电极是将在层叠体的规定的面上露出的多个内部电极的各端部相互电连接地在层叠体的规定的面上形成的。
在本发明的层叠型电子部件中，外部电极实质上由电解镀敷析出物构成，第一方面的特征在于，在层叠体的内部电极露出的规定的面上，沿绝缘体层的厚度方向测定的相邻内部电极间的间隔为10μm以下，且内部电极相对于规定的面的缩入长度为1μm以下，另一方面，第二方面的特征在于，在层叠体的内部电极露出的规定的面上，沿绝缘体层的厚度方向测定的相邻内部电极间的间隔为20μm以下，且内部电极相对于规定的面的突出长度为0.1μm以上。
在本发明的层叠型电子部件中，外部电极包括多个镀层时，多个镀层中的最靠近层叠体的表面的镀层的主成分优选为Ni或Cu。
在本发明的层叠型电子部件中，多个外部电极可以形成在层叠体的同一平面上。
发明效果
根据本发明，即使不需要膏剂电极层等，也可以实质上仅由电解镀敷析出物形成层叠型电子部件的外部电极，所以能够以简便的工序得到有效体积率优异的层叠型电子部件。
另外，在本发明中适用的镀敷方法是电解镀敷法，所以可以使用对层叠体的浸蚀性低的电解镀液，例如瓦特浴，能够得到耐湿性优异的层叠型电子部件。
进而，根据本发明，在电解镀敷前的状态下，内部电极的端部在内部电极的露出面充分露出，而且优选突出，所以能够有效形成均匀且更为致密的镀层。
附图说明
图1是本发明的第一实施方式的层叠型电子部件1的截面图；
图2是对图1所示的层叠体5的露出内部电极3a及3b的部分进行放大表示的截面图；
图3是表示在图2所示的内部电极3a及3b的露出部分析出镀敷析出物12a及12b的状态的截面图；
图4是表示图3中析出的镀敷析出物12a及12b成长的状态的截面图；
图5是表示图4中成长的镀敷析出物12a及12b一体化而形成第一镀层10的状态的截面图；
图6是用于说明本发明的第二实施方式的图，是相当于图2的截面图；
图7是用于说明本发明的第三实施方式的图，是相当于图6的截面图；
图8是表示本发明的第四实施方式的层叠型电子部件21的外观的立体图；
图9是表示图8所示的层叠型电子部件21安装在基板26上的状态的截面图；
图10是表示图1所示的层叠型电子部件1安装在基板14上的状态的截面图；
图11是现有的层叠型电子部件101的截面图。
图中：1、21-层叠型电子部件；2-绝缘体层；3、3a、3b、4-内部电极；5、22-层叠体；6、7-端面；8、9、24、25-外部电极；10-第一镀层；11-第二镀层；12a、12b-镀敷析出物；23-面。
具体实施方式
参照图1～图5，对本发明的第一实施方式的层叠型电子部件1及其制造方法进行说明。
首先，如图1所示，层叠型电子部件1具备层叠体5，该层叠体5包括层叠的多个绝缘体层2、沿着绝缘体层2间的界面形成的多个层状内部电极3及4。层叠型电子部件1在构成层叠陶瓷电容器时，绝缘体层2由电介质陶瓷构成。在层叠体5的一侧及另一侧端面6及7，分别露出多个内部电极3及多个内部电极4的各端部，将这些内部电极3的各端部及内部电极4的各端部分别相互电连接地形成外部电极8及9。
外部电极8及9实质上分别由电解镀敷析出物构成，具备首先在露出内部电极3及4的端面6及7上形成的第一镀层10和在第一镀层10上形成的第二镀层11。
构成最外层的第二镀层11要求对软钎料具有良好的润湿性，所以希望以Sn及Au等为主成分。另外，第一镀层10要求发挥将处于相互电绝缘状态的多个内部电极3及4分别相互电连接、且防止软钎焊接合时软钎料被蚀的作用，所以优选以Ni等为主成分。
构成各个外部电极8及9的镀层10及11是通过进行通电处理的电解镀敷而形成的，并非由不进行通电处理的无电解镀敷形成的。此外，无电解镀Ni时，使用了磷酸系及硼酸系还原剂的情况下，在镀敷析出物中混入磷及硼，而在电解镀Ni时，实质上没有混入磷及硼。
另外，外部电极8及9如上所述，实质上仅由电解镀敷析出物构成，实质上不含导电性膏剂膜、真空蒸镀膜、溅射膜等。
接着，对图1所示的层叠型电子部件1的制造方法，以外部电极8及9的形成方法为中心，参照图2～图5进行说明。
图2是对图1所示的层叠体5的露出内部电极3的一侧的端面6附近进行放大表示的图。图2表示形成外部电极8之前的状态。在存在有多个的内部电极3中，抽出位于图示区域的两个内部电极，分别附以参照符号“3a”及“3b”。图2是任意抽出露出内部电极3的端面6附近进行表示的图，并非表示特定内部电极3的图。而且，以内部电极3a及3b为代表的多个内部电极3在该时点处于相互电绝缘的状态。
此外，对于另一侧的端面7及在此处露出的内部电极4，与上述的端面6及内部电极3的情况实质上相同，所以省略图示及说明。
图2中，将沿绝缘体层2的厚度方向测定的相邻内部电极3a及3b间的间隔规定为“s”。进而，将层叠体5的内部电极3a及3b相对于露出内部电极3的端面6的各自的缩入长度规定为“d”。此外，上述的缩入长度“d”在露出的内部电极面的长度方向(与图2的纸面垂直的方向)上存在一定程度的偏差，所以在此所说的“d”是加入了长度方向的偏差的平均值。
对于形成外部电极8之前的层叠体5而言，相邻内部电极3a及3b间的间隔“s”需要为10μm以下，且内部电极3a及3b各自的缩入长度“d”需要为1μm以下。
在构成层叠陶瓷电容器的层叠型电子部件1中，作为代表例，绝缘体层2由钛酸钡系电介质材料构成，且内部电极3及4的主成分由Ni及Cu等贱金属构成。此时，在烧成后的层叠体5中，内部电极3及4比层叠体5的端面6及7更向内侧比较大地缩入的情况较多。这种情况下，在将缩入长度“d”设成1μm以下时，应用喷砂处理及滚筒研磨等研磨处理削掉绝缘体层2即可。
即使烧成后的层叠体5中内部电极3及4的缩入长度“d”已经在1μm以下，为了去除内部电极3及4表面的氧化膜，另外对内部电极3及4的表面进行粗加工，也希望实施上述的研磨处理。原因是，在后述的电解镀敷工序中，能够容易析出电解镀敷析出物。
接着，在图2的状态下，进行电解镀敷，如图3所示，析出镀敷析出物12a及12b。如本实施方式所述，在层叠型电子部件1为片状的情况下，在实施用于形成外部电极8及9的电解镀敷时，尽管没有图示，但优选在具备供电端子的容器中，投入形成外部电极8及9之前的层叠体5及导电性介质，并在浸渍到含有金属离子的镀液中的状态下，一边对上述容器进行旋转、摆动或振动，一边进行通电。
在上述的电解镀敷法的情况下，通过导电性介质，仅在层叠体5中具有导电性的部分即露出内部电极3a及3b的部分析出接收电子的金属离子。图3表示在上述露出部分析出的镀敷析出物12a及12b的状态。该状态下的内部电极3a及3b还处于相互电绝缘的状态。
若进一步继续通电，则促进金属离子的析出，析出的镀敷析出物12a及12b进一步成长。此时的状态示于图4。析出的镀敷析出物12a及12b越大，与导电性介质的碰撞概率越高，金属离子的析出速度越快。
然后，若进一步继续通电，则促进金属离子的析出，分别成长的镀敷析出物12a与镀敷析出物12b相互接触而一体化。若促进该状态，则成为使露出的多个内部电极3相互电连接的第一镀层10。此时的状态示于图5。
接着，如该实施方式所述，在进一步形成第二镀层11时，在第一镀层10上，采用通常所知的方法进行电解镀敷即可。在形成第二镀层11的阶段，由于需要镀敷的部位已成为具有导电性的连续的面，所以能够容易地形成第二镀层11。
如上所述，参照图2～图5说明的外部电极8及9的形成方法可以说利用了基于电解镀敷法的析出力的高度、延展性的高度等。因而，析出的镀敷析出物12a及12b在其成长的同时容易向与端面6及7平行的方向扩展，因此，析出物12a和析出物12b相互接触时容易一体化。基于电解镀敷法的析出力及延展性通过镀敷浴中的金属离子的种类、浓度、通电的电流密度、添加剂等各条件的调整也能够进一步提高。
如前所述，在实施上述的电解镀敷工序之前的层叠体5中，相邻内部电极3a及3b间的间隔“s”设为10μm以下，且内部电极3a及3b的缩入长度“d”设为1μm以下。
上述间隔“s”越小，从图3所示的工序到图4所示的工序中析出的镀敷析出物12a及12b相互接触为止所需的镀敷成长的长度越短，所以容易形成第一镀敷10。如果间隔“s”超过10μm，则即使析出的镀敷析出物12a及12b成长，它们相互接触的概略也会急剧下降，从而并不优选。
另外，如果上述缩入长度“d”为1μm以下，则在进行使用了所述的导电性介质的电解镀敷时，导电性介质与内部电极3a及3b的露出部分接触的概略急剧升高，所以金属离子容易析出，镀敷析出物12a及12b的均匀性大大提高。
如前所述，在实施电解镀敷时，一边使容器旋转、摆动或振动一边通电来进行，但在这些容器的旋转、摆动或振动中，特别优选使容器旋转的方法。而且，如果容器的转速为10r.p.m.以上，则析出的镀敷析出物12a及12b容易向与端面6平行的方向成长，所以容易有效地形成第一镀层10，从而优选。
第一镀层10的材质根据以下的理由优选以Ni为主成分的材质。通常，在层叠型陶瓷电子部件中，根据抑制其陶瓷成分的偏析的必要性，不能使用强酸性或强碱性的镀敷浴，可以使用弱酸性或中性或弱碱性的镀敷浴。此时，镀敷析出金属在离子的状态下多数情况下不稳定，为了避免这种不良情况，多数情况下使用络化剂形成络化物。然而，如本实施方式，在层叠体5的端面6及7上直接形成镀层10时，该络化剂沿着绝缘体层2和内部电极3及4的界面浸入，有可能溶解陶瓷成分或内部电极材料。因此，优选不含络化剂的离子浴。为此，优选设为容易制作弱酸性且不含络化剂的离子浴的镀敷浴，例如，有pH为2.5～6.0的Ni镀敷用瓦特浴，使用其实施Ni镀敷。
另外，在通过电解Ni镀敷形成第一镀层10时，优选在用于进行电解Ni镀敷的Ni镀敷浴中加入Ni离子，含有光泽剂。该光泽剂因其种类作用各异，促进第一镀层10的形成，能够形成更薄的膜厚且具有足够的被覆率的第一镀层10。
该光泽剂具有(提高朝向横向的镀敷析出力)、(2)提高覆膜的延展性、(3)使覆膜平滑化且提高向凹部的被覆性等作用。无论产生哪种作用，镀敷析出物都向横向成长，容易形成第一镀层10。另外，次要方面，还起到(4)用覆膜埋住微小的凹部且提高密接力、(5)降低覆膜应力且防止覆膜剥离等作用效果。
光泽剂优选在构成要素中含有硫，更优选具有磺基。
或者，第一镀层10的材质还优选以Cu为主成分的材质。Cu在弱酸性下难以制作不使用络化剂的离子浴，不过，与Ni相比，富有镀敷析出力，涂敷性良好，所以被覆力高，容易形成连续的膜。该Cu的作用在以Cu为主成分的镀层10的形成后通过进行热处理更为显著。
外部电极8及9如图示的实施方式所述，没有必要一定为2层结构，也可以是1层结构，或者是3层以上的结构。例如可以列举，第一、第二、第三镀层以Cu镀层、Ni镀层、Sn镀层的顺序形成的3层结构、或第一、第二、第三、第四镀层以Ni镀层、Cu镀层、Ni镀层、Sn镀层的顺序形成的4层结构等。
图6是用于说明本发明的第二实施方式的相当于图2的图。图6中，对于与图2所示的要素相当的要素赋予同样的参照符号，省略重复的说明。
第二实施方式中，简单来说，特征在于内部电极3a及3b从端面6突出。更具体来说，特征在于内部电极3a及3b相对于端面6的各自的突出长度“p”为0.1μm以上。而且，在该实施方式的情况下，在层叠体5的端面6，沿绝缘体层2的厚度方向测定的相邻内部电极3a及3b间的间隔“s”没有必要短到10μm以下，只要是在20μm以下就足够。
此外，上述的突出长度“p”在露出的内部电极面的长度方向(与图6的纸面垂直的方向)上存在一定程度的偏差，所以在此所说的“p”是加入了长度方向的偏差的平均值。
如上所述，通过选择内部电极间间隔“s”及突出长度“p”，在实施用于形成外部电极的电解镀敷时，与所述的第一实施方式的情况相比，能够进一步提高导电性介质与内部电极3a及3b的接触概略。
此外，对于另一侧的端面7及在此处露出的内部电极4(参照图1)，与上述的端面6及内部电极3的情况实质上相同，所以省略图示及说明。
为了使内部电极3a及3b从端面6突出，采用加强研磨的强度或在研磨剂中混入金属提高研磨剂的硬度等的方法即可。特别是在绝缘体层2由陶瓷构成的情况下，由于陶瓷比内部电极3a及3b更容易磨削，所以可通过喷砂及滚筒研磨容易地得到使内部电极3a及3b突出的状态。另外，如果采用激光研磨，则能够选择性且有效地磨削陶瓷，所以能够更容易地得到使内部电极3a及3b突出的状态。
图7是用于说明本发明的第三实施方式的相当于图6的图。图7中，对于与图6所示的要素相当的要素赋予同样的参照符号，省略重复的说明。
在图7所示的实施方式中也一样，满足在层叠体5的端面6，沿绝缘体层2的厚度方向测定的相邻内部电极3a及3b间的间隔“s”为20μm以下，且内部电极3a及3b相对于端面6的各自的突出长度“p”为0.1μm以上的条件。
参照图7说明的实施方式，在图6所示的工序之后，根据需要来实施。即，内部电极3a及3b的端部从端面6充分突出的情况下，若再继续研磨，则如图7所示，内部电极3a及3b的突出的端部被按压，向与端面6平行的方向扩展。其结果，内部电极3a及3b相对于端面6的各自的突出长度“p”尽管不希望，但还是比图6所示的状态时短，但相邻的内部电极3a及3b间的间隔“s”有利，与图6所示的状态时短。
在如上所述的情况下，在电解镀敷时，能够实质上缩短需要使析出的电解镀敷析出物成长的距离。因而，镀敷析出物的均匀性提高，另外，镀敷效率也大大提高。另外，根据本实施方式，即使位于相邻的内部电极3a及3b间的绝缘体层2的厚度比较厚，也能够缩短相邻的内部电极3a及3b间的间隔“s”。
图8是表示本发明的第四实施方式的层叠型电子部件21的外观的立体图。
图8所示的层叠型电子部件21具备层叠体22。层叠型电子部件21的特征在于，在层叠体22的特定的面23上形成有多个例如两个外部电极24及25。
省略了图示，不过，层叠体22包括层叠的多个绝缘层、沿着绝缘体层间的界面形成的多个内部电极。内部电极的各端部在外部电极24及25形成前的层叠体22的上述的面23露出，外部电极24及25将多个内部电极的各端部相互电连接地形成。该层叠型电子部件21为层叠陶瓷电容器的情况下，在外部电极24及25之间能够获得静电电容。
外部电极24及25与图1的层叠型电子部件1的情况相同，实质上仅由电解镀敷析出物构成。
为了制造图8所示的层叠型电子部件21，如果假设由膏剂电极层形成外部电极24及25，则其工序非常复杂。原因是，需要遮蔽层叠体22的外表面的需要形成外部电极24及25的部位以外的区域，例如需要丝网印刷等繁琐的工序。与之相对，如本实施方式所述，在层叠体22的规定的面23上露出的多个内部电极的端部直接析出电解镀敷析出物时，不必特别需要遮蔽，所以工序非常简便。即，层叠型电子部件21正因为采用了上述的电解镀敷法，所以能够有效地制造。
图9是表示图8所示的层叠型电子部件21安装在基板26上的状态的图。
在基板26的表面，形成有端子27及28。在这些端子27及28上分别通过软钎料29及30接合有层叠型电子部件21所具备的外部电极24及25。在该安装状态下，软钎料29及30仅存在于外部电极24及25与端子27及28之间。
另一方面，图10是表示图1所示的层叠型电子部件1安装在基板14上的状态的图。
在图1所示的层叠型电子部件1的情况下，其外部电极8及9在相互对置的平行的面上，并不存在于同一平面上。因此，在层叠型电子部件1安装在基板14上的状态下，外部电极8及9所处的面和基板14上的端子15及16所处的面存在大致垂直地相交的位置关系。这种情况下，对于用于接合外部电极8及9和端子15及16的软钎料17及18，如图10所示，赋予具有一定程度以上的厚度的圆角(フイレツト)形状。
由此，根据前述的图9所示的安装状态，与图10所示的安装状态相比，由于外部电极24及25处于同一平面上，所以软钎料29及30不形成圆角形状，相应地能够提高向基板26的安装密度。
另外，层叠型电子部件21为层叠陶瓷电容器的情况下，在如图9所示安装的状态下，若软钎料29及30的量少，则能够降低等效串联电感(ESL)。由此，电容器充放电时的相位的位移量变小，特别是在高频用途中实用。由此，在层叠型电子部件21中采用的结构，在低ESL对应层叠电容器中能够有效适用。另外，只由电解镀敷析出物形成外部电极24及25的情况也对低ESL化有效。
以上，结合图示的实施方式对本发明进行了说明，不过在本发明的范围内，能够采用其他各种变形例。
例如，作为适用了本发明的层叠型电子部件，层叠芯片电容器为代表性，不过，也能够适用于其他的层叠芯片电感器、层叠芯片热敏电阻等。
因而，层叠型电子部件所具备的绝缘体层具有电绝缘的功能即可，其材质不特别规定。即，绝缘体层并不限定于由电介质陶瓷构成的结构，也可以是其他的由压电体陶瓷、半导体陶瓷、磁性体陶瓷、树脂等构成的结构。
以下，为了确定本发明的范围，或者为了确认本发明的效果，对实施的实施例进行说明。
[实施例1]
在实施例1中，在用于形成图1所示的层叠型电子部件的层叠体中，准备图2或图6所示的内部电极间间隔“s”及缩入长度“d”或突出长度“p”种种变化的结构，在各自的端面直接形成Ni镀层，进一步在其上形成Sn镀层，并调查了镀敷的进行状况。
更加详细为，作为被镀敷物，准备了长度3.2mm、宽度1.6mm及厚度1.6mm的层叠陶瓷电容器用层叠体，绝缘体层由钛酸钡系电介质材料构成，内部电极以Ni为主成分的结构。并且，对相邻内部电极间的间隔“s”在最大的部位进行测定，如表1所示，准备了10μm的结构和13μm的结构两种。此外，内部电极的平均厚度为1.0μm。
对这两种层叠体，使用氧化铝系研磨粉进行喷砂处理，对内部电极露出的层叠体的内部电极相对于端面的缩入长度“d”或突出长度“p”进行调节，如表1所示，对缩入长度“d”，在最大的部位进行测定，制作了2μm的结构和1μm的结构两种结构，对突出长度“p”，在最大的部位进行测定，制作了1μm的结构。此外，对具有缩入长度“d”的试料，实施强度0.25MPa的喷砂，通过改变其时间，对缩入长度“d”进行控制。对具有突出长度“p”的试料，实施强度0.50MPa的喷砂，通过改变其时间，对突出长度“p”进行控制。
喷砂结束后，从层叠体上清洗去除研磨粉，进行干燥。
接着，将上述层叠体投入容积300cc的旋转滚筒中，在此基础上，投入直径0.6mm的金属介质。然后，将旋转滚筒浸渍到pH值调整为4.2的浴温60℃的Ni镀敷用瓦特浴中，以转速60r.p.m.使其旋转，同时以电流密度0.04A/dm2通电300分钟。这样一来，在内部电极露出的层叠体的端面，形成了厚度4.0μm的Ni镀层。
接着，将形成了上述Ni镀层的层叠体进入的旋转滚筒浸渍到pH值调整为5.0的浴温33℃的Sn镀敷浴(デイツプソ一ル公司制Sn-235)中，以转速12r.p.m.使其旋转，同时以电流密度0.1A/dm2通电60分钟。这样一来，在Ni镀层上形成了厚度4.0μm的Sn镀层。
如上所述，得到了具备相对于层叠体不形成膏剂电极层等，而直接形成电解镀层来构成的外部电极的各试料的层叠陶瓷电容器。
用显微镜对所得到的外部电极进行观察，测定了镀敷未附着(不着)的面积比例。另外，对镀敷未附着率为0％的试料，测量了直到镀敷未附着率达到0％所需要的时间。这些结果示于表1。
此外，对于各试料的层叠陶瓷电容器的电气特性及元件结构，与具备膏剂电极层的现有件做比较，没有产生特别的差异。
[表1]
试料编号  缩入长度“d”或突出长度“p”(μm) 间隔“s”(μm) 镀敷未附着率(％) 所需时间(分钟)
  1  d＝2(缩入)  10   40   -
  2  d＝2(缩入)  13   60   -
  3  d＝1(缩入)  10   0   120
  4  d＝1(缩入)  13   50   -
  5  p＝1(突出)  10   0   90
  6  p＝1(突出)  13   0   90
在试料1及2中，由于内部电极的端部相对于层叠体的端面过于缩入，所以得到镀敷未附着率高的结果。与之相对，在试料3中，由于缩入长度“d”为1μm，所以使镀敷未附着率达到了0％。不过，如试料4所述，尽管缩入长度“d”为1μm，但在相邻内部电极间间隔“s”超过10μm的情况下，产生了镀敷未附着。
另外，在试料5及6中，由于内部电极的端部相对于露出面突出，所以与试料3相比较，镀敷层的形成所需时间缩短，镀敷效率高。另外，如试料6所述，即使内部电极间间隔“s”大至13μm，也使镀敷未附着率达到了0％。
[实施例2]
在实施例2中，在用于形成层叠型电子部件的层叠体的端面直接形成Ni镀层时，在Ni镀敷用瓦特浴中添加了各种光泽剂，并调查了它们的效果。
作为被镀敷物，准备了与实施例1的情况相同的层叠陶瓷电容器用层叠体。此外，对该层叠体的相邻内部电极间的间隔“s”，在最大的部位进行测定，为10μm。
接着，对该层叠体进行喷砂处理，将内部电极露出的层叠体的内部电极相对于端面的缩入长度“d”，在最大的部位设为0.1μm。
另一方面，如表2所示，为了形成试料11～19的各个试料，准备了9种添加了各种光泽剂的Ni镀敷用的瓦特浴。表2中表示光泽剂的产品名、主成分、及向镀敷浴配合的内容。此外，在试料20中，在镀敷浴中没有加入光泽剂。
接着，使用与试料11～20的各个试料相关的镀敷浴，为了在层叠体的端面上形成Ni镀膜，将上述层叠体投入容积300cc的旋转滚筒中，在此基础上，投入直径0.6mm的金属介质。然后，将旋转滚筒浸渍到与表2所示的试料11～20的各个试料相关的Ni镀敷用瓦特浴(pH：4.2；浴温：60℃)中，以转速60r.p.m.使其旋转，同时以电流密度0.04A/dm2通电。通电在Ni镀敷析出物成长为连续的膜，其被覆率达到95％的时点停止。
对该时点的Ni镀膜的厚度进行了测定。该膜厚示于表2。此外，上述被覆率是指，在内部电极露出的端面中，经过前述的图2～图5中依次表示的工序，需要形成镀敷覆膜的区域全部由镀敷覆膜被覆的情况设为100％时的比。
[表2]
  试料编号   光泽剂产品名   光泽剂的主成分   配合的内容 被覆率达到95％的时点的膜厚
11   NL-BL(荏原ユ一ジライト社製)   芳香族磺酰胺衍生物、不饱和烷基磺酸盐   NL-BL：3ml/L、#82：2ml/L 3.4μm
12 ビカテルPK-01BL(荏原ユ一ジライト社製) 芳香族磺酰胺衍生物、杂环烷基磺类化合物   PK-mu：15ml/L、PK-CL：0.5ml/L、PK-01BL：0.2ml/L、#62：2ml/L 3.6μm
13 M&T#323バレル(アトテツクジヤパン社製)   糖精钠、链烷基磺酸钠、甲醛、2-丁炔-1，4-二醇   A-5：30g/L、SA-1：5g/LY-17：1g/L、M326コンク：1ml/L 27μm
14 M&Tトロリユ一ム2KL(アトテツクジヤパン社製)   糖精钠、链烷基磺酸钠、甲醛、2-丁炔-1，4-二醇   A-5：30ml/L、SA-1：3.0ml/L、Y-17：1ml/L、トロリユ一ム2KL：0.5ml/L 2.6μm
15   レベノンA(日鉱メタルブレ一テイング社製)   苯磺酸钠   レベノンA：10ml/L 2.5μm
16   レベノンY(日鉱メタルブレ一テイング社製)   芳香族磺化物、烯烃磺酸钠 レベノンY：10ml/L 2.6μm
17   レベノンLS(日鉱メタルブレ一テイング社製)   芳香族磺化物、烯烃磺酸钠 レベノンLS：15ml/L 2.5μm
18 ハイニツケルVL(シミズ社製)   芳香族磺酸盐、脂肪族磺酸盐、乙炔衍生物、环状氨基衍生物 ハイニツケルVL-1：20ml/L、ハイニツケルVL-2：0.05ml/L 3.0μm
19 ハイニツケルFBN-01(シミズ社製)   芳香族磺酸盐、脂肪族磺酸盐、乙炔衍生物、环状氨基衍生物 FBN-01メイク：20ml/L、FBN-01X：0.5ml/L 2.9μm
  20   没有   -   - 4.0μm
试料11～19的镀膜的厚度为2.5～3.6μm，与没有添加光泽剂的试料20相比薄。即，通过添加光泽剂，能够以较薄的膜厚有效地形成连续的Ni镀膜。
另外，该光泽剂如前所述，具有(提高朝向横向的镀敷析出力)、(2)提高覆膜的延展性、(3)使覆膜平滑化且提高向凹部的被覆性等作用。无论产生哪种作用，镀敷析出物都向横向成长，容易形成镀层。另外，次要方面，还起到(4)用覆膜埋住微小的凹部且提高密接力、(5)降低覆膜应力且防止覆膜剥离等作用效果。
根据试料11的光泽剂，主要观察到了上述(2)及(5)的作用、效果。同样，根据试料12、13及14的光泽剂，观察到了(1)、(2)、(3)及(5)的作用、效果，根据试料15、16及17的光泽剂，观察到了(1)、(2)及(4)的作用、效果，根据试料18的光泽剂，观察到了(1)及(3)的作用、效果，根据试料19的光泽剂，观察到了(1)、(2)及(3)的作用、效果。
[实施例3]
实施例3中，相对于具有图8所示的结构的层叠陶瓷电容器用层叠体的内部电极露出的面，直接形成Cu镀层，进而形成Ni镀层及Sn镀层，从而实际制造了层叠陶瓷电容器。
更加详细为，作为被镀敷物，准备了具有长度3.2mm、宽度1.6mm及厚度1.6mm的各尺寸，由长度方向尺寸和厚度方向尺寸规定的2面中的1面设为需要形成外部电极的面，在该面的规定的2个部位露出内部电极的层叠陶瓷电容器用层叠体，绝缘体层由钛酸钡系电介质材料构成，内部电极以Ni为主成分的结构。在该层叠体中，沿绝缘体层的厚度方向测定的相邻内部电极间的间隔“s”在最大的部位为10μm。此外，内部电极的平均厚度为1.0μm。
接着，对上述层叠体进行滚筒研磨，将内部电极相对于内部电极露出的面的缩入长度“d”在最大的部位设为0.1μm。
接着，将上述层叠体投入容积300cc的旋转滚筒中，在此基础上，投入直径0.4mm的金属介质。然后，将旋转滚筒浸渍到pH值调整为8.5的浴温25℃的Cu镀敷用触击电镀(ストライク)浴中，以转速50r.p.m.使其旋转，同时以电流密度0.11A/dm2通电60分钟，在内部电极露出的层叠体的表面，直接形成了厚度0.7μm的Cu镀层。
此外，上述Cu镀敷用触击电镀浴含有14g/L的焦磷酸铜、120g/L的焦磷酸钾、及10g/L的草酸钾。
接着，将形成了上述Cu镀层的层叠体进入的旋转滚筒浸渍到pH值调整为8.8的浴温25℃的Cu镀敷用焦磷酸浴(上村工业公司制ピロブライト系统)中，以转速50r.p.m.使其旋转，同时以电流密度0.30A/dm2通电60分钟。这样一来，在上述Cu镀层上进一步形成了Cu镀层，Cu镀层的厚度总计为10μm。
进而，将形成了上述Cu镀层的层叠体进入的旋转滚筒浸渍到pH值调整为4.2的浴温60℃的Ni镀敷用瓦特浴中，以转速60r.p.m.使其旋转，同时以电流密度0.04A/dm2通电300分钟。这样一来，在Cu镀层上，形成了厚度2.5μm的Ni镀层。
接着，将形成了上述Ni镀层的层叠体进入的旋转滚筒浸渍到pH值调整为5.0的浴温33℃的Sn镀敷浴(デイツプソ一ル公司制Sn-235)中，以转速12r.p.m.使其旋转，同时以电流密度0.1A/dm2通电60分钟。这样一来，在Ni镀层上形成了厚度4.0μm的Sn镀层。
如上所述，相对于层叠体不形成膏剂电极层等，也不需要遮蔽，而直接形成需要成为外部电极的镀层。并且，关于这样制造的层叠陶瓷电容器的电特性及元件结构，与外部电极中含有膏剂电极层的现有件相比较，没有特别的差异。另外，外部电极的镀敷未附着率基本为0％。

Claims (15)

1、一种层叠型电子部件的制造方法，包括：
准备层叠体的工序，所述层叠体包括层叠的多个绝缘体层和沿着所述绝缘体层间的界面形成的多个内部电极，所述内部电极的各端部在规定的面上露出；和
形成外部电极的工序，所述外部电极形成在所述层叠体的所述规定的面上，使得在所述层叠体的所述规定的面上露出的多个所述内部电极的各端部相互电连接，其中，
在所述准备层叠体的工序中准备的所述层叠体，在所述内部电极露出的所述规定的面上相邻的所述内部电极相互电绝缘，并且沿所述绝缘体层的厚度方向测定的相邻的所述内部电极间的间隔为10μm以下，且所述内部电极相对于所述规定的面的缩入长度为1μm以下，
所述形成外部电极的工序包括电解镀敷工序，所述电解镀敷工序对在所述准备层叠体的工序中准备的所述层叠体的所述规定的面上露出的多个所述内部电极的端部直接进行电解镀敷，
所述电解镀敷工序包括：使在多个所述内部电极的端部析出的电解镀敷析出物相互连接地使所述电解镀敷析出物镀敷成长的工序。
2、一种层叠型电子部件的制造方法，包括：
准备层叠体的工序，所述层叠体包括层叠的多个绝缘体层和沿着所述绝缘体层间的界面形成的多个内部电极，所述内部电极的各端部在规定的面上露出；和
形成外部电极的工序，所述外部电极形成在所述层叠体的所述规定的面上，使得在所述层叠体的所述规定的面上露出的多个所述内部电极的各端部相互电连接，其中，
在所述准备层叠体的工序中准备的所述层叠体，在所述内部电极露出的所述规定的面上相邻的所述内部电极相互电绝缘，并且沿所述绝缘体层的厚度方向测定的相邻的所述内部电极间的间隔为20μm以下，且所述内部电极相对于所述规定的面的突出长度为0.1μm以上，
所述形成外部电极的工序包括电解镀敷工序，所述电解镀敷工序对在所述准备层叠体的工序中准备的所述层叠体的所述规定的面上露出的多个所述内部电极的端部直接进行电解镀敷，
所述电解镀敷工序包括：使在多个所述内部电极的端部析出的电解镀敷析出物相互连接地使所述电解镀敷析出物镀敷成长的工序。
3、根据权利要求1或2所述的层叠型电子部件的制造方法，其中，
在所述形成外部电极的工序之前，还包括使用研磨剂对所述层叠体进行研磨的工序。
4、根据权利要求3所述的层叠型电子部件的制造方法，其中，
所述研磨的工序包括实施喷砂或滚筒研磨的工序。
5、根据权利要求1或2所述的层叠型电子部件的制造方法，其中，
所述电解镀敷工序包括：在具备供电端子的容器中，投入所述层叠体及导电性介质，并浸渍到含有金属离子的镀液中，一边使所述容器旋转一边通电，由此析出所述电解镀敷析出物的工序，其中，所述容器的转速选择在10r.p.m.以上。
6、根据权利要求1或2所述的层叠型电子部件的制造方法，其中，
所述电解镀敷工序包括：在具备供电端子的容器中，投入所述层叠体，并将所述容器浸渍到镀浴中且进行通电，由此析出以Ni为主成分的镀敷析出物的工序。
7、根据权利要求6所述的层叠型电子部件的制造方法，其中，
所述镀浴的pH值为2.5～6.0，且所述镀浴实质上不含生成Ni络合物的络化剂。
8、根据权利要求6所述的层叠型电子部件的制造方法，其中，
所述镀浴含有光泽剂。
9、根据权利要求8所述的层叠型电子部件的制造方法，其中，
所述光泽剂在构成要素中至少含有硫。
10、根据权利要求1或2所述的层叠型电子部件的制造方法，其中，
所述电解镀敷工序包括：在具备供电端子的容器中，投入所述层叠体，并将所述容器浸渍到镀浴中且进行通电，由此析出以Cu为主成分的镀敷析出物的工序。
11、一种层叠型电子部件，其包括：
层叠体，该层叠体包括层叠的多个绝缘体层和沿着所述绝缘体层间的界面形成的多个内部电极，所述内部电极的各端部在规定的面上露出；和
外部电极，该外部电极形成在所述层叠体的所述规定的面上，使得在所述层叠体的所述规定的面上露出的多个所述内部电极的各端部相互电连接，其中，
所述外部电极实质上由电解镀敷析出物构成，
在所述层叠体的所述内部电极露出的所述规定的面上，沿所述绝缘体层的厚度方向测定的相邻所述内部电极间的间隔为10μm以下，且所述内部电极相对于所述规定的面的缩入长度为1μm以下。
12、一种层叠型电子部件，其包括：
层叠体，该层叠体包括层叠的多个绝缘体层和沿着所述绝缘体层间的界面形成的多个内部电极，所述内部电极的各端部在规定的面上露出；和
外部电极，该外部电极形成在所述层叠体的所述规定的面上，使得在所述层叠体的所述规定的面上露出的多个所述内部电极的各端部相互电连接，其中，
所述外部电极实质上由电解镀敷析出物构成，
在所述层叠体的所述内部电极露出的所述规定的面上，沿所述绝缘体层的厚度方向测定的相邻的所述内部电极间的间隔为20μm以下，且所述内部电极相对于所述规定的面的突出长度为0.1μm以上。
13、根据权利要求11或12所述的层叠型电子部件，其中，
所述外部电极包括多个镀层，多个所述镀层中的最靠近所述层叠体的表面的镀层的主成分为Ni。
14、根据权利要求11或12所述的层叠型电子部件，其中，
所述外部电极包括多个镀层，多个所述镀层中的最靠近所述层叠体的表面的镀层的主成分为Cu。
15、根据权利要求11或12所述的层叠型电子部件，其中，
多个所述外部电极形成在所述层叠体的同一平面上。
CN2006800312261A 2005-10-28 2006-10-10 层叠型电子部件及其制造方法 Active CN101248499B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP314722/2005 2005-10-28
JP2005314722 2005-10-28
PCT/JP2006/320200 WO2007049456A1 (ja) 2005-10-28 2006-10-10 積層型電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
CN101248499A true CN101248499A (zh) 2008-08-20
CN101248499B CN101248499B (zh) 2011-02-02

Family

ID=37967572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800312261A Active CN101248499B (zh) 2005-10-28 2006-10-10 层叠型电子部件及其制造方法

Country Status (6)

Country Link
US (2) US8154849B2 (zh)
JP (2) JP5104313B2 (zh)
KR (1) KR100944099B1 (zh)
CN (1) CN101248499B (zh)
TW (1) TW200729250A (zh)
WO (1) WO2007049456A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376449A (zh) * 2010-08-13 2012-03-14 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
CN102376450A (zh) * 2010-08-13 2012-03-14 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
CN102473836A (zh) * 2009-08-27 2012-05-23 京瓷株式会社 层叠型压电元件、使用该层叠型压电元件的喷射装置以及燃料喷射系统
CN102741949A (zh) * 2009-07-31 2012-10-17 株式会社村田制作所 层叠线圈器件
CN102934181A (zh) * 2010-06-11 2013-02-13 株式会社村田制作所 电子部件
CN102939634A (zh) * 2010-06-09 2013-02-20 株式会社村田制作所 电子元件及其制造方法
CN112385004A (zh) * 2020-10-12 2021-02-19 深圳顺络电子股份有限公司 层叠片式电子器件及其制作方法
CN114464453A (zh) * 2020-11-06 2022-05-10 株式会社村田制作所 电子部件的制造方法

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
WO2007049456A1 (ja) 2005-10-28 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
WO2007097180A1 (ja) * 2006-02-27 2007-08-30 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
JP5116661B2 (ja) * 2006-03-14 2013-01-09 株式会社村田製作所 積層型電子部品の製造方法
JP2009295602A (ja) * 2006-08-22 2009-12-17 Murata Mfg Co Ltd 積層型電子部品、および積層型電子部品の製造方法。
JP5127703B2 (ja) * 2006-11-15 2013-01-23 株式会社村田製作所 積層型電子部品およびその製造方法
JP5289794B2 (ja) * 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
JP4548471B2 (ja) * 2007-10-18 2010-09-22 株式会社村田製作所 コンデンサアレイおよびその製造方法
US8194391B2 (en) 2007-12-21 2012-06-05 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP5239731B2 (ja) * 2007-12-21 2013-07-17 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5056485B2 (ja) * 2008-03-04 2012-10-24 株式会社村田製作所 積層型電子部品およびその製造方法
JP2009267146A (ja) * 2008-04-25 2009-11-12 Murata Mfg Co Ltd 積層セラミック電子部品
JP5181807B2 (ja) * 2008-04-28 2013-04-10 株式会社村田製作所 セラミック電子部品、およびセラミック電子部品の製造方法
JP5217609B2 (ja) * 2008-05-12 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2009277715A (ja) * 2008-05-12 2009-11-26 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2009283598A (ja) 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JP2009283597A (ja) 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JP5217658B2 (ja) * 2008-06-10 2013-06-19 株式会社村田製作所 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP5217659B2 (ja) * 2008-06-10 2013-06-19 株式会社村田製作所 セラミック電子部品、およびセラミック電子部品の製造方法
JP5600247B2 (ja) 2008-06-11 2014-10-01 株式会社村田製作所 積層電子部品およびその製造方法
JP5880634B2 (ja) * 2008-06-11 2016-03-09 株式会社村田製作所 積層電子部品およびその製造方法
JP2010021524A (ja) 2008-06-11 2010-01-28 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP5115349B2 (ja) 2008-06-13 2013-01-09 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5217677B2 (ja) * 2008-06-20 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5282634B2 (ja) 2008-06-25 2013-09-04 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5217692B2 (ja) * 2008-07-02 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP5347350B2 (ja) * 2008-07-02 2013-11-20 株式会社村田製作所 積層型電子部品の製造方法
JP5310238B2 (ja) 2008-07-10 2013-10-09 株式会社村田製作所 積層セラミック電子部品
JP5245611B2 (ja) * 2008-07-28 2013-07-24 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5493328B2 (ja) * 2008-10-09 2014-05-14 株式会社村田製作所 積層型電子部品の製造方法
JP2010093113A (ja) 2008-10-09 2010-04-22 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2010118499A (ja) * 2008-11-13 2010-05-27 Murata Mfg Co Ltd 積層セラミック電子部品
JP2010129621A (ja) * 2008-11-26 2010-06-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP5287211B2 (ja) * 2008-12-17 2013-09-11 株式会社村田製作所 セラミック電子部品の製造方法および製造装置
JP5228890B2 (ja) * 2008-12-24 2013-07-03 株式会社村田製作所 電子部品およびその製造方法
US8115235B2 (en) * 2009-02-20 2012-02-14 Intel Corporation Modulation-doped halo in quantum well field-effect transistors, apparatus made therewith, and methods of using same
JP5293379B2 (ja) 2009-04-24 2013-09-18 株式会社村田製作所 積層セラミック電子部品
JP5439944B2 (ja) * 2009-05-18 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP5439954B2 (ja) * 2009-06-01 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP5282678B2 (ja) * 2009-06-26 2013-09-04 株式会社村田製作所 積層型電子部品およびその製造方法
JP2011014564A (ja) * 2009-06-30 2011-01-20 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP2011108966A (ja) 2009-11-20 2011-06-02 Murata Mfg Co Ltd 積層電子部品
JP5459487B2 (ja) * 2010-02-05 2014-04-02 株式会社村田製作所 積層型電子部品およびその製造方法
JP5126243B2 (ja) * 2010-02-08 2013-01-23 株式会社村田製作所 電子部品
JP2011192968A (ja) * 2010-02-19 2011-09-29 Murata Mfg Co Ltd コンデンサ及びその製造方法
JP5471686B2 (ja) * 2010-03-24 2014-04-16 株式会社村田製作所 積層型セラミック電子部品の製造方法
JP5526908B2 (ja) 2010-03-24 2014-06-18 株式会社村田製作所 積層型電子部品
JP5521695B2 (ja) 2010-03-29 2014-06-18 株式会社村田製作所 電子部品
JP2011228644A (ja) * 2010-03-29 2011-11-10 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2011228334A (ja) 2010-04-15 2011-11-10 Murata Mfg Co Ltd セラミック電子部品
JP2011233840A (ja) 2010-04-30 2011-11-17 Murata Mfg Co Ltd 電子部品
JP2011238724A (ja) 2010-05-10 2011-11-24 Murata Mfg Co Ltd 電子部品
JP5768471B2 (ja) 2010-05-19 2015-08-26 株式会社村田製作所 セラミック電子部品の製造方法
JP5429067B2 (ja) 2010-06-17 2014-02-26 株式会社村田製作所 セラミック電子部品およびその製造方法
JP5672162B2 (ja) 2010-07-21 2015-02-18 株式会社村田製作所 電子部品
JP5605053B2 (ja) 2010-07-26 2014-10-15 株式会社村田製作所 積層セラミック電子部品の製造方法
JP5724262B2 (ja) 2010-09-16 2015-05-27 株式会社村田製作所 電子部品
JP2012134413A (ja) 2010-12-24 2012-07-12 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2012142478A (ja) 2011-01-05 2012-07-26 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2012156315A (ja) 2011-01-26 2012-08-16 Murata Mfg Co Ltd 積層セラミック電子部品
JP2012169594A (ja) 2011-01-26 2012-09-06 Murata Mfg Co Ltd セラミック電子部品の製造方法及びセラミック電子部品
JP2012160586A (ja) 2011-02-01 2012-08-23 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2012209540A (ja) 2011-03-15 2012-10-25 Murata Mfg Co Ltd セラミック電子部品
JP2012199353A (ja) 2011-03-22 2012-10-18 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2012204441A (ja) 2011-03-24 2012-10-22 Murata Mfg Co Ltd 電子部品
JP2013021298A (ja) 2011-06-15 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
JP2013021300A (ja) 2011-06-16 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
JP2013021299A (ja) 2011-06-16 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
JP2013051392A (ja) 2011-08-02 2013-03-14 Murata Mfg Co Ltd 積層セラミック電子部品
JP5678919B2 (ja) 2012-05-02 2015-03-04 株式会社村田製作所 電子部品
JP2014027255A (ja) * 2012-06-22 2014-02-06 Murata Mfg Co Ltd セラミック電子部品及びセラミック電子装置
JP6024483B2 (ja) 2013-01-29 2016-11-16 株式会社村田製作所 積層型セラミック電子部品
JP6323017B2 (ja) 2013-04-01 2018-05-16 株式会社村田製作所 積層型セラミック電子部品
JP2014207254A (ja) * 2013-04-10 2014-10-30 株式会社村田製作所 セラミック電子部品
JP6119513B2 (ja) * 2013-08-28 2017-04-26 株式会社村田製作所 電子部品
US9997295B2 (en) * 2014-09-26 2018-06-12 Murata Manufacturing Co., Ltd. Electronic component
US10510945B1 (en) 2014-10-06 2019-12-17 National Technology & Engineering Solutions Of Sandia, Llc Magnetoelastically actuated MEMS device and methods for its manufacture
US10132699B1 (en) 2014-10-06 2018-11-20 National Technology & Engineering Solutions Of Sandia, Llc Electrodeposition processes for magnetostrictive resonators
US20200194179A1 (en) * 2015-03-25 2020-06-18 PolyCharge America Inc. Polymeric monolithic capacitor
US10332684B2 (en) * 2015-07-19 2019-06-25 Vq Research, Inc. Methods and systems for material cladding of multilayer ceramic capacitors
US10431508B2 (en) 2015-07-19 2019-10-01 Vq Research, Inc. Methods and systems to improve printed electrical components and for integration in circuits
JP6487364B2 (ja) * 2016-03-30 2019-03-20 太陽誘電株式会社 積層セラミック電子部品の製造方法
US10319527B2 (en) 2017-04-04 2019-06-11 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
JP2018182039A (ja) * 2017-04-12 2018-11-15 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
CN112400211B (zh) * 2018-07-13 2022-06-14 株式会社村田制作所 层叠电子部件以及层叠电子部件的制造方法
JP7240882B2 (ja) * 2019-01-22 2023-03-16 太陽誘電株式会社 積層セラミック電子部品の製造方法
KR20210012175A (ko) 2019-07-24 2021-02-03 삼성전기주식회사 코일 부품
JP2022014535A (ja) * 2020-07-07 2022-01-20 株式会社村田製作所 電子部品
KR20220072410A (ko) * 2020-11-25 2022-06-02 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
TWI751089B (zh) * 2021-06-16 2021-12-21 國立成功大學 製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4082906A (en) * 1977-02-14 1978-04-04 San Fernando Electric Manufacturing Company Low temperature fired ceramic capacitors
US4353153A (en) * 1978-11-16 1982-10-12 Union Carbide Corporation Method of making capacitor with CO-fired end terminations
JPS58100482A (ja) * 1981-12-02 1983-06-15 ティーディーケイ株式会社 積層コンデンサを内蔵する混成集積回路用基板
JPS60176215A (ja) 1984-02-22 1985-09-10 松下電器産業株式会社 積層セラミツクコンデンサ−の端子電極形成方法
US4613518A (en) * 1984-04-16 1986-09-23 Sfe Technologies Monolithic capacitor edge termination
JPS62278929A (ja) 1986-05-27 1987-12-03 井上電子工業有限会社 魚釣リ−ル
JPS63104314A (ja) * 1986-10-21 1988-05-09 松下電器産業株式会社 チツプコンデンサの電極端子の形成方法
JPS63169014A (ja) 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
JPS63171892A (ja) * 1988-01-13 1988-07-15 C Uyemura & Co Ltd 電気めっき方法
JPH05343259A (ja) 1992-06-11 1993-12-24 Tdk Corp セラミック電子部品及びその製造方法
JPH06204080A (ja) 1992-12-25 1994-07-22 Tdk Corp チップ電子部品の製造方法
JP3330836B2 (ja) * 1997-01-22 2002-09-30 太陽誘電株式会社 積層電子部品の製造方法
US6194248B1 (en) * 1997-09-02 2001-02-27 Murata Manufacturing Co., Ltd. Chip electronic part
JPH11354378A (ja) 1998-06-08 1999-12-24 Matsushita Electric Ind Co Ltd セラミック電子部品の電極形成方法
JP2000277381A (ja) * 1999-03-25 2000-10-06 Matsushita Electric Ind Co Ltd 多連型積層セラミックコンデンサ
EP1167582B1 (en) 2000-07-01 2005-09-14 Shipley Company LLC Metal alloy compositions and plating method related thereto
JP3827276B2 (ja) 2000-08-07 2006-09-27 日本テクノ株式会社 極小物品のバレル電気めっき方法
DE10147898A1 (de) 2001-09-28 2003-04-30 Epcos Ag Elektrochemisches Bauelement mit mehreren Kontaktflächen
US6960366B2 (en) 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7576968B2 (en) 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US6982863B2 (en) 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
TWI260657B (en) 2002-04-15 2006-08-21 Avx Corp Plated terminations
CN100474465C (zh) * 2002-04-15 2009-04-01 阿维科斯公司 通过镀覆技术形成的元件以及制造该元件的方法
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
JP3855851B2 (ja) 2002-05-29 2006-12-13 株式会社村田製作所 セラミック電子部品の製造方法
JP2004083955A (ja) 2002-08-23 2004-03-18 Murata Mfg Co Ltd セラミック電子部品のめっき方法、及びセラミック電子部品
JP2004095680A (ja) * 2002-08-29 2004-03-25 Kyocera Corp 積層セラミックコンデンサ
US7016175B2 (en) * 2002-10-03 2006-03-21 Avx Corporation Window via capacitor
US7345868B2 (en) 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
JP4134675B2 (ja) * 2002-10-21 2008-08-20 株式会社村田製作所 積層電子部品及びその製造方法
US20050274622A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Plating chemistry and method of single-step electroplating of copper on a barrier metal
WO2007049456A1 (ja) 2005-10-28 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
WO2007097180A1 (ja) 2006-02-27 2007-08-30 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102741949B (zh) * 2009-07-31 2014-08-06 株式会社村田制作所 层叠线圈器件
CN102741949A (zh) * 2009-07-31 2012-10-17 株式会社村田制作所 层叠线圈器件
CN102473836A (zh) * 2009-08-27 2012-05-23 京瓷株式会社 层叠型压电元件、使用该层叠型压电元件的喷射装置以及燃料喷射系统
CN102939634A (zh) * 2010-06-09 2013-02-20 株式会社村田制作所 电子元件及其制造方法
CN102939634B (zh) * 2010-06-09 2015-10-07 株式会社村田制作所 电子元件及其制造方法
CN102934181B (zh) * 2010-06-11 2015-12-16 株式会社村田制作所 电子部件
CN102934181A (zh) * 2010-06-11 2013-02-13 株式会社村田制作所 电子部件
CN102376449A (zh) * 2010-08-13 2012-03-14 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
CN102376449B (zh) * 2010-08-13 2014-09-17 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
CN102376450A (zh) * 2010-08-13 2012-03-14 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
CN102376450B (zh) * 2010-08-13 2015-08-26 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
CN112385004A (zh) * 2020-10-12 2021-02-19 深圳顺络电子股份有限公司 层叠片式电子器件及其制作方法
WO2021008636A3 (zh) * 2020-10-12 2021-08-19 深圳顺络电子股份有限公司 层叠片式电子器件及其制作方法
CN114464453A (zh) * 2020-11-06 2022-05-10 株式会社村田制作所 电子部件的制造方法

Also Published As

Publication number Publication date
JP5104313B2 (ja) 2012-12-19
KR100944099B1 (ko) 2010-02-24
US8341815B2 (en) 2013-01-01
JP5397504B2 (ja) 2014-01-22
TW200729250A (en) 2007-08-01
JPWO2007049456A1 (ja) 2009-04-30
US8154849B2 (en) 2012-04-10
US20100243133A1 (en) 2010-09-30
JP2012165028A (ja) 2012-08-30
TWI366205B (zh) 2012-06-11
CN101248499B (zh) 2011-02-02
KR20080033473A (ko) 2008-04-16
US20080123248A1 (en) 2008-05-29
WO2007049456A1 (ja) 2007-05-03

Similar Documents

Publication Publication Date Title
CN101248499B (zh) 层叠型电子部件及其制造方法
CN101346785B (zh) 层叠型电子部件及其制造方法
CN101276687B (zh) 层叠型电子器件及其制造方法
CN102315017B (zh) 陶瓷电子元件及其制造方法
CN102693836B (zh) 层叠陶瓷电子部件及其制造方法
US20220392705A1 (en) Multilayer Capacitor and Circuit Board Containing the Same
CN102222562B (zh) 层叠型电子部件
CN102592826A (zh) 层叠型电子部件及其制造方法
EP0936639A3 (en) Process for forming device comprising metallized magnetic substrates
CN108183024A (zh) 层叠陶瓷电子部件的制造方法
JP4548471B2 (ja) コンデンサアレイおよびその製造方法
US11373809B2 (en) Multilayer ceramic capacitor including conductive vias
KR100765180B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JPH11340085A (ja) 積層セラミックコンデンサ
JP2003309037A (ja) 積層型電子部品およびその製法
JPS59127825A (ja) 積層型磁器コンデンサの端子電極形成方法
JP2004153042A (ja) 積層コンデンサ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant