CN112385004A - 层叠片式电子器件及其制作方法 - Google Patents

Abstract

一种层叠片式电子器件及其制作方法，该层叠片式电子器件包括层叠体、内部线圈、第一外部电极和第二外部电极，层叠体包括层叠设置的多个绝缘体层，层叠体具有层叠设置于多个绝缘体层之间的多层线圈图案，多个绝缘体层上设置有导电通孔，相邻层的线圈图案之间通过导电通孔电连接而构成内部线圈，第一外部电极和第二外部电极设置在层叠体的与层叠方向平行的底面上，第一外部电极和第二外部电极分别连接内部线圈的两端。该层叠片式电子器件在进行贴片安装时只需将层叠体的底面的外部电极与焊板连接，无需预留侧边爬锡空间，可显著节约电子器件贴片空间的占用面积，实现电子器件的高密度贴片，且内部线圈垂直于底部电极的结构有利于提升产品的Q值。

Description

层叠片式电子器件及其制作方法

技术领域

本申请涉及电子器件，更具体而言，涉及一种层叠片式电子器件及其制作方法。

背景技术

近年来随着穿戴设备逐步形成气候，智能手环、蓝牙耳机等新兴设备已开始被人们接受，由于该类型设备体积较小且功能丰富，因此对电子元器件和电子电路的要求也越趋于小型化和高密度化。

随着智能手机的多功能化及人们对电池的高续航状态要求，留给元器件占用空间逐步减小。为满足客户需求，需要在有限的空间内配置大量的元器件，因此元器件的小型化和有限空间内器件高密度贴片是未来发展的必然趋势。

目前片式电感最小尺寸为公制0201水平，片式磁珠的最小尺寸为公制0402，就目前工艺而已，想要向更小尺寸发展，均需寻求新的技术突破。因此从元器件自身而言，元器件尺寸的缩小短时间相对困难，且缩小的空间也十分有限。

但为满足智能设备的小型化和多功能化需求，因此，考虑从元器件贴装密度着手，采用高密度贴片方式，提升空间利用率，减小元器件的空间占比，从而满足智能设备发展趋势。

常规电感、磁珠类具有内电极结构的元器件端头通常为“C”型端电极或者“L”型端电极。图1是常规“C”型外部电极元器件的结构示意图，其外部端电极结构13设置在元器件整个端头。图2是“L”型外部电极元器件的结构示意图，其外部端电极结构14设置在元器件的两个面。按照传统的外部端电极结构，产品贴片封装时，需预留焊锡爬锡空间，这会占用一定的电路板空间，影响到电路板的贴片密度。

以上背景技术内容的公开仅用于辅助理解本发明的发明构思及技术方案，其并不必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请的申请日已经公开的情况下，上述背景技术不应当用于评价本申请的新颖性和创造性。

发明内容

本发明的目的至少在于克服上述背景技术的缺陷，提供一种层叠片式电子器件及其制作方法，以节约器件贴片空间占用面积，实现高密度贴片，提高空间利用率。

为实现上述目的，本发明采用以下技术方案：

一种层叠片式电子器件，包括层叠体、内部线圈、第一外部电极和第二外部电极，所述层叠体包括层叠设置的多个绝缘体层，所述层叠体具有层叠设置于所述多个绝缘体层之间的多层线圈图案，所述多个绝缘体层上设置有导电通孔，相邻层的所述线圈图案之间通过所述导电通孔电连接而构成内部线圈，所述第一外部电极和第二外部电极设置在所述层叠体的与层叠方向平行的底面上，所述第一外部电极和所述第二外部电极分别连接所述内部线圈的两端。

进一步地，所述多个线圈图案彼此电连接而构成的所述内部线圈为螺旋线圈。

进一步地，所述绝缘体层包括多个第一绝缘层和多个第二绝缘层，所述第一绝缘层上具有所述线圈图案和所述导电通孔，而所述第二绝缘层上仅具有所述导电通孔而不具有所述线圈图案，所述第二绝缘层与所述第一绝缘层相间布置，相邻层的所述线圈图案之间通过所述第一绝缘层及所述第二绝缘层上的所述导电通孔电连接。

进一步地，所述第一外部电极包括分别预先形成在所述多个绝缘体层的底端的第一侧的多个第一电极条，所述多个第一电极条层叠在一起后共同组成所述第一外部电极，所述第二外部电极包括分别预先形成在所述多个绝缘体层的底端的第二侧的多个第二电极条，所述多个第二电极条层叠在一起后共同组成所述第二外部电极。

进一步地，所述多个绝缘体层的底端的所述第一侧和所述第二侧设置成凹陷部，所述多个第一电极条层和所述多个第二电极条层刚好填平所述凹陷部，以使得设置有所述第一外部电极和所述第二外部电极的所述层叠体的所述底面成为平整面。

进一步地，所述第一外部电极和所述第二外部电极分别为一体形成在所述层叠体的所述底面的外部电极。

一种制作层叠片式电子器件的方法，包括如下步骤：

层叠多个绝缘体层以形成层叠体，其中，多层线圈图案层叠设置于所述多个绝缘体层之间，所述多个绝缘体层上设置有导电通孔，相邻层的所述线圈图案之间通过所述导电通孔电连接而构成内部线圈；

在所述层叠体的与层叠方向平行的底面上形成第一外部电极和第二外部电极，使所述第一外部电极和所述第二外部电极分别连接所述内部线圈的两端。

进一步地，在所述层叠多个绝缘体层以形成层叠体之前，还包括如下步骤：

在所述多个绝缘体层的底端的第一侧分别形成多个第一电极条，在所述多个绝缘体层的底端的第二侧分别形成多个第二电极条；

其中，所述在所述层叠体的与层叠方向平行的底面上形成第一外部电极和第二外部电极的步骤是通过所述层叠多个绝缘体层以形成层叠体的步骤完成的，其中，所述多个第一电极条层叠在一起后共同组成所述第一外部电极，所述多个第二电极条层叠在一起后共同组成所述第二外部电极。

进一步地，所述在所述多个绝缘体层的底端的第一侧分别形成多个第一电极条，以及在所述多个绝缘体层的底端的第二侧分别形成多个第二电极条，具体包括如下步骤：

在所述多个绝缘体层的底端的所述第一侧和所述第二侧设置凹陷部；

以刚好填平所述凹陷部的方式在所述多个绝缘体层的底端的第一侧和的第二侧分别形成所述多个第一电极条层和所述多个第二电极条层，以使得形成有所述第一外部电极和所述第二外部电极的所述层叠体的所述底面成为平整面。

进一步地，所述在所述层叠体的与层叠方向平行的底面上形成第一外部电极和第二外部电极，具体包括如下步骤：

在所述层叠多个绝缘体层以形成层叠体之后，再在所述层叠体的所述底面分别形成所述第一外部电极和所述第二外部电极。

本发明具有如下有益效果：

本发明提供的层叠片式电子器件，包括由层叠设置的多个绝缘体层形成的层叠体，设置于所述多个绝缘体层之间的多层线圈图案通过所述多个绝缘体层上设置的导电通孔彼此电连接而构成内部线圈，分别连接所述内部线圈的两端的第一外部电极和第二外部电极设置在所述层叠体的与层叠方向平行的底面上，即，所述第一外部电极和所述第二外部电极作为设置在与所述绝缘体层和所述内部线圈垂直的同一底面上的底部电极，层叠体的内部线圈的两端通过底部电极引出，在对该层叠片式电子器件进行贴片时，只需将底部电极与焊板连接，无需预留侧边爬锡空间，元器件间可无缝贴装，可以显著节约电子器件贴片空间的占用面积，从而能够实现电子器件的高密度贴片。与常规“C”型外部电极或者“L”型外部电极相比，本发明的层叠片式电子器件的外部电极设置于器件的底面且不向其它面延伸，贴片焊点尺寸可缩小至不超过元器件本身尺寸，实现元器件间无缝贴装，最大限度提升空间利用率。同时，通过使内部线圈垂直于底部电极的结构设计，能有效减小产品的杂散电容，从而提升产品的Q值。

附图说明

图1是常规的具有“C”型外部电极元器件的层叠片式电子器件的结构示意图；

图2是常规的具有“L”型外部电极元器件的层叠片式电子器件的结构示意图；

图3为本发明实施例一的层叠片式电子器件的结构示意图；

图4是本发明实施例一的层叠片式电子器件的爆炸图；

图5为本发明实施例二的层叠片式电子器件的结构示意图；

图6是本发明实施例二的层叠片式电子器件的爆炸图。

具体实施方式

以下对本发明的实施方式做详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。另外，连接既可以是用于固定作用也可以是用于耦合或连通作用。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

参阅图3至图6，本发明实施例提供一种层叠片式电子器件，包括层叠体1、内部线圈2、第一外部电极3和第二外部电极4，所述层叠体1包括层叠设置的多个绝缘体层，所述层叠体1具有层叠设置于所述多个绝缘体层之间的多层线圈图案8，所述多个绝缘体层上设置有导电通孔9，相邻层的所述线圈图案8之间通过所述导电通孔9电连接而构成内部线圈2，所述第一外部电极3和第二外部电极4设置在所述层叠体1的与层叠方向平行的底面5上，所述第一外部电极3和所述第二外部电极4分别连接所述内部线圈2的两端。

本发明实施例中，在与所述绝缘体层和所述内部线圈2垂直同一底面5上设置所述第一外部电极3和所述第二外部电极4作为底部电极，所述层叠体1的所述内部线圈2的两端通过所述底部电极引出，在对该层叠片式电子器件贴片时，只需将所述底部电极与焊板连接，无需预留侧边爬锡空间，元器件间可无缝贴装，可以显著节约电子器件贴片空间的占用面积，从而能够实现电子器件的高密度贴片。与常规的“C”型外部电极或者“L”型外部电极相比，本发明实施例的层叠片式电子器件的外部电极设置于器件的底面且不向其它面延伸，贴片焊点尺寸可缩小至不超过元器件本身尺寸，实现元器件间无缝贴装，最大限度提升空间利用率。同时，通过使内部线圈垂直于底部电极的结构设计，能够有效减小产品的杂散电容，从而提升产品的Q值。

本发明实施例中，所述第一外部电极3和所述第二外部电极4与内部线圈2所用的导电材料不作限制。优选地，所述第一外部电极3和所述第二外部电极4与所述内部线圈2使用相同的导电材料。

参阅图3和图5，在一些实施例中，所述多个线圈图案8彼此电连接而构成螺旋线圈。从层叠体1的层叠方向观察时，所述内部线圈2包括相互重叠而形成螺旋线圈的多个导体图案层，相邻导体图案层通过具有绝缘体层的通孔电连接，且所述螺旋线圈的两端从所述层叠体1的同一底面引出。

参阅图4和图6，在优选的实施例中，所述绝缘体层包括多个第一绝缘层6和多个第二绝缘层7，所述第一绝缘层6上具有所述线圈图案8和所述导电通孔9，而所述第二绝缘层7上仅具有所述导电通孔9而不具有所述线圈图案8，所述第二绝缘层7与所述第一绝缘层6相间布置，相邻层的所述线圈图案8之间通过所述第一绝缘层6及所述第二绝缘层7上的所述导电通孔9电连接。

如图3和图4所示，在一个优选的实施例中，所述第一外部电极3包括分别预先形成在所述多个绝缘体层的底端的第一侧的多个第一电极条10，所述多个第一电极条10层叠在一起后共同组成所述第一外部电极3，所述第二外部电极4包括分别预先形成在所述多个绝缘体层的底端的第二侧的多个第二电极条11，所述多个第二电极条11层叠在一起后共同组成所述第二外部电极4。

本实施例中，内部线圈2的端子垂直地向层叠片式电子器件的底部引出，且与设置于底部的外部电极连接，外部电极置于底部不向其它面延伸。

本实施例中，由于层叠片式电子器件的底部电极在坯体成型过程产生，将绝缘体层层叠好的同时即组装好底部电极，因此，无需在层叠好绝缘体层，坯体成型之后再制作底部电极，因此也无需在层叠片式电子器件上设置方向标识以区分器件方向。

如图3和图4所示，在更优选的实施例中，所述多个绝缘体层的底端的所述第一侧和所述第二侧设置成凹陷部，所述多个第一电极条10层和所述多个第二电极条11层刚好填平所述凹陷部，以使得设置有所述第一外部电极3和所述第二外部电极4的所述层叠体1的所述底面成为平整面。本实施例这种结构使得所述第一外部电极3和所述第二外部电极4嵌入所述层叠体1内，仅留焊接面暴露于所述层叠体1的外部。本实施例提供了一种外部电极置于层叠体1内，外部电极的焊接面暴露于叠层体外的结构，其有利于电子器件的后续焊接安装。

参阅图5和图6，在另一些实施例中，所述第一外部电极3和所述第二外部电极4分别为一体形成在所述层叠体1的所述底面的外部电极。本实施例中，内部线圈2的端子垂直地向层叠片式电子器件的底部引出，且与设置于底部的外部电极连接，外部电极置于底部不向其它面延伸。所述外部电极可以在底面上突出，所述外部电极的一面与所述层叠体1的内部线圈2的引出端相连，所述外部电极的其余面暴露于所述层叠体1的外部。所述外部电极可以通过产品沾银工艺制作。为了便于区分器件方向，在所述层叠体1的表面设置有方向标识12，其可置于所述层叠体1的侧面。

参阅图3至图6，本发明实施例还提供一种制作层叠片式电子器件的方法，包括如下步骤：

层叠多个绝缘体层以形成层叠体1，其中，多层线圈图案8层叠设置于所述多个绝缘体层之间，所述多个绝缘体层上设置有导电通孔9，相邻层的所述线圈图案8之间通过所述导电通孔9电连接而构成内部线圈2；

在所述层叠体1的与层叠方向平行的底面5上形成第一外部电极3和第二外部电极4，使所述第一外部电极3和所述第二外部电极4分别连接所述内部线圈2的两端。

在对本发明实施例制作的层叠片式电子器件进行贴片时，只需将所述层叠片式电子器件的底部的外部电极与焊板连接，无需预留侧边爬锡空间，元器件间可无缝贴装，可以显著节约电子器件贴片空间的占用面积，从而能够实现电子器件的高密度贴片。与常规“C”型外部电极或者“L”型外部电极相比，本发明实施例的层叠片式电子器件的外部电极设置于器件的底面且不向其它面延伸，贴片焊点尺寸可缩小至不超过元器件本身尺寸，实现元器件间无缝贴装，最大限度提升空间利用率。

参阅图3和图4，在一个优选的实施例中，在所述层叠多个绝缘体层以形成层叠体1之前，还包括如下步骤：

在所述多个绝缘体层的底端的第一侧分别形成多个第一电极条10，在所述多个绝缘体层的底端的第二侧分别形成多个第二电极条11；

其中，所述在所述层叠体1的与层叠方向平行的底面上形成第一外部电极3和第二外部电极4的步骤是通过所述层叠多个绝缘体层以形成层叠体1的步骤完成的，其中，所述多个第一电极条10层叠在一起后共同组成所述第一外部电极3，所述多个第二电极条11层叠在一起后共同组成所述第二外部电极4。

本实施例中，由于层叠片式电子器件的底部电极在坯体成型过程产生，将绝缘体层层叠好的同时即组装好底部电极，因此，无需在层叠好绝缘体层，坯体成型之后再制作底部电极，因此也无需在层叠片式电子器件上设置方向标识以区分器件方向。

参阅图3和图4，在更优选的实施例中，所述在所述多个绝缘体层的底端的第一侧分别形成多个第一电极条10，以及在所述多个绝缘体层的底端的第二侧分别形成多个第二电极条11，具体包括如下步骤：

在所述多个绝缘体层的底端的所述第一侧和所述第二侧设置凹陷部；

以刚好填平所述凹陷部的方式在所述多个绝缘体层的底端的第一侧和的第二侧分别形成所述多个第一电极条10层和所述多个第二电极条11层，以使得形成有所述第一外部电极3和所述第二外部电极4的所述层叠体1的所述底面成为平整面。

采用本实施例的制作方法，使得所述第一外部电极3和所述第二外部电极4嵌入所述层叠体1内，仅留焊接面暴露于所述层叠体1的外部。

参阅图5和图6，在另一些实施例中，所述在所述层叠体1的与层叠方向平行的底面上形成第一外部电极3和第二外部电极4，具体包括如下步骤：

在所述层叠多个绝缘体层以形成层叠体1之后，再在所述层叠体1的所述底面5分别形成所述第一外部电极3和所述第二外部电极4。

具体制作时，可以在底面上突出形成所述外部电极，所述外部电极的一面与所述层叠体1的内部线圈2的引出端相连，所述外部电极的其余面暴露于所述层叠体1的外部。所述外部电极可以通过产品沾银工艺制作。为了便于区分器件方向，在所述层叠体1的表面设置方向标识12，具体可置于所述层叠体1的侧面。

本发明的背景部分可以包含关于本发明的问题或环境的背景信息，而不一定是描述现有技术。因此，在背景技术部分中包含的内容并不是申请人对现有技术的承认。

以上内容是结合具体/优选的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，其还可以对这些已描述的实施方式做出若干替代或变型，而这些替代或变型方式都应当视为属于本发明的保护范围。在本说明书的描述中，参考术语“一种实施例”、“一些实施例”、“优选实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。尽管已经详细描述了本发明的实施例及其优点，但应当理解，在不脱离专利申请的保护范围的情况下，可以在本文中进行各种改变、替换和变更。

Claims (10)

1.一种层叠片式电子器件，其特征在于，包括层叠体、内部线圈、第一外部电极和第二外部电极，所述层叠体包括层叠设置的多个绝缘体层，所述层叠体具有层叠设置于所述多个绝缘体层之间的多层线圈图案，所述多个绝缘体层上设置有导电通孔，相邻层的所述线圈图案之间通过所述导电通孔电连接而构成内部线圈，所述第一外部电极和第二外部电极设置在所述层叠体的与层叠方向平行的底面上，所述第一外部电极和所述第二外部电极分别连接所述内部线圈的两端。

2.如权利要求1所述的层叠片式电子器件，其特征在于，所述多个线圈图案彼此电连接而构成的所述内部线圈为螺旋线圈。

3.如权利要求1所述的层叠片式电子器件，其特征在于，所述绝缘体层包括多个第一绝缘层和多个第二绝缘层，所述第一绝缘层上具有所述线圈图案和所述导电通孔，而所述第二绝缘层上仅具有所述导电通孔而不具有所述线圈图案，所述第二绝缘层与所述第一绝缘层相间布置，相邻层的所述线圈图案之间通过所述第一绝缘层及所述第二绝缘层上的所述导电通孔电连接。

4.如权利要求1至3任一项所述的层叠片式电子器件，其特征在于，所述第一外部电极包括分别预先形成在所述多个绝缘体层的底端的第一侧的多个第一电极条，所述多个第一电极条层叠在一起后共同组成所述第一外部电极，所述第二外部电极包括分别预先形成在所述多个绝缘体层的底端的第二侧的多个第二电极条，所述多个第二电极条层叠在一起后共同组成所述第二外部电极。

5.如权利要求4所述的层叠片式电子器件，其特征在于，所述多个绝缘体层的底端的所述第一侧和所述第二侧设置成凹陷部，所述多个第一电极条层和所述多个第二电极条层刚好填平所述凹陷部，以使得设置有所述第一外部电极和所述第二外部电极的所述层叠体的所述底面成为平整面。

6.如权利要求1至3任一项所述的层叠片式电子器件，其特征在于，所述第一外部电极和所述第二外部电极分别为一体形成在所述层叠体的所述底面的外部电极。

7.一种制作层叠片式电子器件的方法，其特征在于，包括如下步骤：

层叠多个绝缘体层以形成层叠体，其中，多层线圈图案层叠设置于所述多个绝缘体层之间，所述多个绝缘体层上设置有导电通孔，相邻层的所述线圈图案之间通过所述导电通孔电连接而构成内部线圈；

在所述层叠体的与层叠方向平行的底面上形成第一外部电极和第二外部电极，使所述第一外部电极和所述第二外部电极分别连接所述内部线圈的两端。

8.如权利要求7所述的制作层叠片式电子器件的方法，其特征在于，在所述层叠多个绝缘体层以形成层叠体之前，还包括如下步骤：

在所述多个绝缘体层的底端的第一侧分别形成多个第一电极条，在所述多个绝缘体层的底端的第二侧分别形成多个第二电极条；

其中，所述在所述层叠体的与层叠方向平行的底面上形成第一外部电极和第二外部电极的步骤是通过所述层叠多个绝缘体层以形成层叠体的步骤完成的，其中，所述多个第一电极条层叠在一起后共同组成所述第一外部电极，所述多个第二电极条层叠在一起后共同组成所述第二外部电极。

9.如权利要求8所述的制作层叠片式电子器件的方法，其特征在于，所述在所述多个绝缘体层的底端的第一侧分别形成多个第一电极条，以及在所述多个绝缘体层的底端的第二侧分别形成多个第二电极条，具体包括如下步骤：

在所述多个绝缘体层的底端的所述第一侧和所述第二侧设置凹陷部；

以刚好填平所述凹陷部的方式在所述多个绝缘体层的底端的第一侧和的第二侧分别形成所述多个第一电极条层和所述多个第二电极条层，以使得形成有所述第一外部电极和所述第二外部电极的所述层叠体的所述底面成为平整面。

10.如权利要求7所述的制作层叠片式电子器件的方法，其特征在于，所述在所述层叠体的与层叠方向平行的底面上形成第一外部电极和第二外部电极，具体包括如下步骤：

在所述层叠多个绝缘体层以形成层叠体之后，再在所述层叠体的所述底面分别形成所述第一外部电极和所述第二外部电极。

Images