CN101276687B - 层叠型电子器件及其制造方法 - Google Patents

层叠型电子器件及其制造方法 Download PDF

Info

Publication number
CN101276687B
CN101276687B CN200810087881XA CN200810087881A CN101276687B CN 101276687 B CN101276687 B CN 101276687B CN 200810087881X A CN200810087881X A CN 200810087881XA CN 200810087881 A CN200810087881 A CN 200810087881A CN 101276687 B CN101276687 B CN 101276687B
Authority
CN
China
Prior art keywords
face
duplexer
plating
electrode
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810087881XA
Other languages
English (en)
Other versions
CN101276687A (zh
Inventor
元木章博
川崎健一
小川诚
黑田茂之
竹内俊介
樫尾秀之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101276687A publication Critical patent/CN101276687A/zh
Application granted granted Critical
Publication of CN101276687B publication Critical patent/CN101276687B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种层叠型电子器件及其制造方法，其中在层叠型电子器件所备有的层叠体的多个内部电极的各端部露出的端面上，只通过施镀形成外部电极，在从层叠体2的端面(5、6)露出的多个内部电极(8、9)的各端部析出施镀析出物，施镀析出物彼此连接地进行施镀成长，形成外部电极(10、11)后，在层叠体2的主面(3、4)和侧面各自与端面(5、6相邻的各端缘部，通过导电性糊料的烧结，形成与外部电极(10、11)导通的端缘厚膜电极(14、15)。在外部电极(10、11)和端缘厚膜电极(14、15)上形成以Sn、Au为主成分的镀膜(17、18)。从而制造有效体积率优异，基于焊锡附着的安装时的接合可靠性提高的层叠型电子器件。

Description

层叠型电子器件及其制造方法
技术领域
本发明涉及层叠型电子器件及其制造方法，特别是涉及通过在层叠体的外表面上直接镀而形成外部电极的层叠型电子器件及其制造方法。 
背景技术
如图9所示，以层叠陶瓷电容器为代表的层叠型电子器件101一般具有包含层叠的多个绝缘体层102、沿着绝缘体层102之间的界面形成的多个层状的内部电极103和104的层叠体105。在层叠体105的一方和另一方端面106和107，多个内部电极103和多个内部电极104的各端部分别露出，这些内部电极103的各端部和内部电极104的各端部分别彼此电连接地形成外部电极108和109。 
在外部电极108和109的形成时，一般在层叠体105的端面106和107上涂敷包含金属成分和玻璃成分的金属糊料，接着烧结，首先形成糊料电极层110。接着，在糊料电极层110上形成例如以Ni为主成分的第一镀层111，再在其上形成例如以Sn为主成分的第二镀层112。即外部电极108和109分别由糊料电极层110、第一镀层111和第二镀层112等3层构成。 
对外部电极108和109，在使用焊锡把层叠型电子器件101安装到衬底上时，要求与焊锡的润湿性良好。同时，对于外部电极108，要求把处于彼此电绝缘状态的多个内部电极103彼此电连接，而对于外部电极109，要求把处于彼此电绝缘状态的多个内部电极104彼此电连接的任务。上述的第二镀层112实现焊锡润湿性的确保的任务，糊料电极层110实现内部电极103和104相互的电连接的任务。第一镀层111实现防止焊锡附着时的焊锡腐蚀的作用。 
可是，糊料电极层110的厚度大到数十μm～数百μm。因此，为了把该层叠型电子器件101的尺寸收敛在一定的规格值，就产生确保该糊料电极层110的体积的必要，即使不希望，也产生减少用于确保静电电容的有效体积的必要。而镀层111和112因为其厚度是数μm，所以如果只用 第一镀层111和第二镀层112能构成外部电极108和109，就能更多地确保用于确保静电电容的有效体积。 
例如，在特开昭63-169014号公报(专利文献1)中描述了对于层叠体的内部电极露出的端面的整个面，以端面露出的内部电极短路的方式通过非电解镀层形成外部电极的方法。 
可是，在专利文献1中记载的方法中，由于使用非电解镀层形成外部电极，所以应该形成外部电极的面的催化剂性成为问题。因此，在专利文献1中记载的实施例中，作为内部电极的材料，使用钯或白金等高催化剂性的贵金属。因此，是非常高成本的。 
而作为内部电极的材料，在不使用上述的高催化剂性的贵金属的情况下，通常在镀工序之前，付与钯等催化剂，但是这样的催化剂付与工序非常繁杂。如果不进行催化剂的付与，镀膜的致密性低，外部电极的可靠性降低。 
此外，为了提高基于层叠型电子器件的焊锡附着的安装时的接合可靠性，理想的是在长方体的层叠体中，以延伸到内部电极不露出的主面和侧面各自的与端面相邻的端缘部的方式形成外部电极。可是，为了以延伸到这样的主面和侧面各自的端缘部的方式形成外部电极，有必要从端面的最外的内部电极露出部使施镀成长，但是这时，应该施镀成长的距离变长，难以实现所需的施镀成长。 
另一方面，在特开2004-146401号公报(专利文献2)中，公开了如下方法：即在层叠体的端面的至少沿着内部电极的层叠方向的棱部，与内部电极的引出部接触地涂敷导电性糊料，烧结或使导电性糊料热硬化，形成导电膜，再对层叠体的端面进行电解镀，与所述棱部的导电膜连接地形成电解镀膜。 
根据所述专利文献2中记载的方法，能把外部电极的端面的厚度变薄。此外，由于是基于电解镀，所以镀层容易匀质地成长。此外，基于上述的导电性糊料的导电膜容易在长方体的层叠体中，以延伸到内部电极不露出的主面和侧面各自的与端面不相邻的端缘部的方式，形成外部电极。 
可是，在专利文献2中记载的外部电极的形成方法中，能直接连接露出的内部电极和电解镀膜，但是在进行电解镀之前，为了预先使露出的内部电极的引出部电导通，有必要形成基于导电性糊料的导电部。在特定的部位涂敷该导电性糊料的工序是繁杂的。此外，导电性糊料的厚度厚，所以该部分使体积增加，结果还存在有效体积率下降的问题。
此外，在基于导电性糊料的导电膜的表面有时漂浮玻璃或有机成分，如果在其上进行镀，就容易产生镀层不附着的部分。 
〔专利文献1〕特开昭63-169014号公报 
〔专利文献2〕2004-146401号公报 
发明内容
本发明是鉴于这样的问题而提出的，其目的在于，提供实质上只通过施镀形成层叠型电子器件的外部电极，制造有效体积率优异，基于焊锡附着的安装时的接合可靠性提高的层叠型电子器件的方法。 
本发明的其他目的在于，提供由上述的制造方法制造取得的层叠型电子器件。 
本发明首先面向层叠型电子器件的制造方法。本发明的层叠型电子器件的制造方法为了解决上述的技术课题，具有以下的工序。 
本发明的层叠型电子器件的制造方法首先包括：准备层叠体工序，其中所述层叠体呈长方体状，所述长方体状具有相面对的第一主面和第二主面、连接所述第一主面和所述第二主面间的第一端面和第二端面、以及第一侧面和第二侧面，所述层叠体包含层叠的多层绝缘体层、以及沿着所述绝缘体层间的界面形成的多个内部电极，多个所述内部电极的各端部在彼此绝缘的状态下在所述第一端面和第二端面的其中之一露出。 
本发明的层叠型电子器件的制造方法包括：形成外部电极的工序，其中对所述层叠体的所述第一端面和所述第二端面直接进行施镀处理，以使得在从所述第一端面和所述第二端面的每个露出的多个所述内部电极的各端部析出施镀析出物，并且以在多个所述内部电极的各端部析出的所述施镀析出物彼此连接的方式进行施镀成长，在所述层叠体的所述第一端面和所述第二端面形成外部电极；以及形成端缘厚膜电极的工序，其中在所述层叠体的所述第一主面和所述第二主面以及所述第一侧面和所述第二侧面的每个的与所述第一端面和所述第二端面相邻接的各端缘部，涂敷包 含金属粉末和玻璃粉的导电性糊料，并通过烧结，形成与所述外部电极导通的端缘厚膜电极。 
本发明的层叠型电子器件的制造方法还具有：在所述端缘厚膜电极和所述外部电极之上，进行施镀处理而形成镀膜的工序。 
在本发明的层叠型电子器件的制造方法中，为了形成外部电极而实施的镀可以是电解镀层，也可以是非电解镀层。 
在形成外部电极的工序中实施的镀是电解镀时，在准备层叠体的工序中准备的所述层叠体，在所述内部电极露出的所述端面，在所述绝缘体层的厚度方向测定的相邻的所述内部电极之间的间隔是10μm以下，并且所述内部电极相对于所述端面的缩入长度是1μm以下。更理想的是，在准备层叠体的工序中准备的层叠体在内部电极露出的端面，在绝缘体层的厚度方向测定的相邻的所述内部电极之间的间隔是20μm以下，并且所述内部电极相对于所述端面的突出长度是0.1μm以上。 
另一方面，在形成外部电极的工序中实施的镀是非电解镀时，在准备层叠体的工序中准备的层叠体，在内部电极露出的所述端面，在绝缘体层的厚度方向测定的相邻的所述内部电极之间的间隔是20μm以下，并且内部电极相对于所述端面的的缩入长度是1μm以下。更理想的是，在准备层叠体的工序中准备的层叠体，在所述内部电极露出的所述端面，在绝缘体层的厚度方向测定的相邻的内部电极之间的间隔是50μm以下，并且内部电极相对于所述端面的突出长度是0.1μm以上。 
本发明面向由上述的制造方法制造的层叠型电子器件。 
本发明的层叠型电子器件的特征在于，包括：层叠体，所述层叠体呈长方体状，所述长方体状具有相面对的第一主面和第二主面、连接第一主面和第二主面间的第一端面和第二端面、以及第一侧面和第二侧面，所述层叠体包含层叠的多层绝缘体层、以及沿着绝缘体层间的界面形成的多个内部电极，多个内部电极的各端部在彼此绝缘的状态下在第一端面和所述第二端面的其中之一露出；外部电极，其按照将从层叠体的所述第1端面和所述第2端面的每个露出的多个所述内部电极的各端部彼此连接的方式在第1端面和所述第2端面上形成，并实质上由镀析出物构成；端缘厚膜电极，其按照在层叠体的第一主面和第二主面以及第一侧面和所述第二侧 面各个的、与第一端面和第二端面相邻接的各端缘部，与外部电极导通的方式形成，并包含金属粉末和玻璃粉。 
在本发明的层叠型电子器件中，在上述的端缘厚膜电极和外部电极之上形成镀膜。 
根据本发明，即使不需要糊料电极层，实质上能只由施镀析出物形成层叠型电子器件的外部电极，所以能取得有效体积率优异的层叠型电子器件。 
此外，根据本发明，在层叠体的主面和侧面各自的与端面相邻的各端缘部与外部电极导通地可靠形成端缘厚膜电极，所以能提高基于焊锡附着的安装时的接合可靠性。此外，与不形成这样的端缘厚膜电极的情形相比，能抑制水分等从由施镀层形成的外部电极的周围向层叠体内部的浸入，所以能提高层叠型电子器件的可靠性。 
此外，根据本发明，在端缘厚膜电极的烧结时加以热处理，所以在层叠体的第一和第二端面上形成的施镀析出物构成的外部电极和内部电极相互扩散。据此，外部电极对层叠体的第一和第二端面的紧贴性提高，能抑制水分等向层叠体内部的侵入，能提高层叠型电子器件的可靠性。 
另外，端缘厚膜电极比基于镀的电极厚，但是只不过在层叠体的主面和侧面各自的与端面相邻的各端缘部形成，所以有效体积率的下降能抑制在最小限度。 
此外，根据本发明的层叠型电子器件的制造方法，在层叠体的端面上先形成外部电极，然后形成端缘厚膜电极。因此，用与此相反的工序顺序实施时，在外部电极形成工序中，在端缘厚膜电极上，即使不希望，也形成镀膜，该部分使端缘厚膜电极的厚度增加，引起有效体积率的下降，根据本发明，能不引起这样的问题。 
如果在上述的端缘厚膜电极和外部电极之上形成镀膜，即使在端缘厚膜电极和外部电极的焊锡润湿性不充分时，用焊锡润湿性良好的策略构成形成在其上的镀膜，从而能可靠地提高基于焊锡附着的安装时的接合可靠性。 
在本发明中，为了形成外部电极，如果应用电解镀法，就能使用向层叠体的浸蚀性低的电解镀液，例如瓦特浴，能取得耐湿性优异的层叠型电 子器件。 
在本发明中，应用电解镀法时，在内部电极露出的端面，内部电极相对于端面的的缩入长度是1μm以下，在电解镀之前的状态下，如果内部电极的端部在端面充分露出，在绝缘体层的厚度方向测定的相邻的内部电极之间的间隔如果是10μm以下，就能通过电解镀高效地形成均质、更致密的外部电极。 
此外，如果内部电极的端部以内部电极相对于端面的突出长度是0.1μm以上的方式从端面突出，在绝缘体层的厚度方向测定的相邻的内部电极之间的间隔是20μm以下，即使更宽，也能通过电解镀高效地形成上述的均质、更致密的外部电极。 
在本发明中，为了形成外部电极，应用非电解镀时，在内部电极相对于端面的缩入长度是1μm以下，在非电解镀之前的状态下，如果内部电极的端部在端面充分露出，在绝缘体层的厚度方向测定的相邻的内部电极之间的间隔是20μm以下，例如即使不实施催化剂的付与工序，也能通过致密、均质性高的非电解施镀析出物简便地形成外部电极的至少与内部电极直接连接的部分。结果，能取得确保高可靠性的层叠型电子器件。此外，即使对内部电极的主成分不使用Pd、Pt等催化剂活性高的金属，也能取得致密性高的非电解镀膜，所以对内部电极能使用廉价的Ni、Cu、Ag等金属材料，能取得低成本的层叠型电子器件。即使内部电极的厚度低于1μm，也能取得致密的非电解镀膜，所以能取得小型、低成本的层叠型电子器件。 
此外，如果内部电极的端部以内部电极相对于端面的突出长度是0.1μm以上的方式从端面突出，在绝缘体层的厚度方向测定的相邻的内部电极之间的间隔是50μm以下，即使更宽，不实施催化剂的付与工序，也能通过致密、均质性高的非电解施镀析出物简便地形成外部电极的至少与内部电极直接连接的部分。 
附图说明
图1是本发明第1实施方式的层叠型电子器件1的剖视图。 
图2是放大表示图1所示的层叠体2的内部电极8a和8b的露出部分 的剖视图。 
图3是表示在图2所示的内部电极8a和8b的露出部分析出施镀析出物16a和16b的状态的剖视图。 
图4是表示在图3中施镀析出物16a和16b成长的状态的剖视图。 
图5是表示在图4中成长的施镀析出物16a和16b一体化而形成外部电极10的状态的剖视图。 
图6用于说明本发明实施例2，是相当于图2的剖视图。 
图7用于说明本发明实施例3，是相当于图6的剖视图。 
图8用于说明本发明实施例6，是相当于图1的剖视图。 
图9是以往的层叠型电子器件101的剖视图。 
图中：1、1a-层叠型电子器件；2-层叠体；3、4-主面；5、6-端面；7-绝缘体层；8、9、8a、8b-内部电极；10、11-外部电极；14、15-端缘厚膜电极；16a、16b-施镀析出物；17、18-镀膜。 
具体实施方式
参照图1～图5，说明本发明第1实施方式的层叠型电子器件1及其制造方法。图示的层叠型电子器件1构成层叠陶瓷电容器。 
首先，如图1所示，层叠型电子器件1具有成为器件主体的层叠体2。层叠体2形成具有相面对的第一和第二主面3和4以及连接这些第一和第二主面3和4的第一和第二端面5和6以及第一和第二侧面(在图1中未图示)的长方体。 
层叠体2，具有一边与所述主面3和4例如平行延伸一边层叠的多个绝缘体层7、沿着绝缘体层7之间的界面形成的多个内部电极8、9。层叠型电子器件1如上所述，构成层叠陶瓷电容器时，绝缘体层7由介质陶瓷构成。在层叠体2的第一和第二端面5和6，上述的多个内部电极8和多个内部电极9的各端部在彼此绝缘的状态下露出。 
层叠型电子器件1具有在层叠体2的第一和第二端面5和6上分别形成的第一和第二外部电极10和11。第一外部电极10把在第一端面5露出的多个内部电极8的各端部彼此电连接，第二外部电极11把在第二端面6露出的多个内部电极9的各端部彼此电连接。外部电极10和11分别实质 上由施镀析出物构成。 
优选为，外部电极10和11，互相电连接彼此处于电绝缘状态的多个内部电极8和9，并且完成防止焊锡附着(はんだ付け)时的焊锡腐蚀的任务，所以理想的是以Ni或Cu为主成分。 
外部电极10和11可以是由进行通电处理的电解镀形成的，也可以是由非电解镀形成的。另外，非电解镀镍时，使用磷酸类或硼酸类的还原剂时，在施镀析出物中混入磷或硼，但是在电解镀镍时，实质上不混入磷或硼。 
层叠型电子器件1，具有在层叠体2的第一和第二主面3和4以及第一和第二侧面的各自的与第一和第二端面5和6相邻接的各端缘部，分别以与第一和第二外部电极10和11导通的方式形成的第一和第二端缘厚膜电极14、15。这些端缘厚膜电极14、15从后面描述的制造方法的说明可知，由包含金属粉末和玻璃粉的烧结体构成。 
下面，以外部电极10和11和端缘厚膜电极14、15的形成方法为中心，说明图1所示的层叠型电子器件1的制造方法。在形成外部电极10、11后，形成端缘厚膜电极14、15，所以首先参照图2～图5，说明外部电极10、11的形成方法。 
图2是放大表示图1所示的层叠体2的内部电极8露出的第一端面5附近的图。在图2中表示形成外部电极10之前的状态。在多个存在的内部电极8中，抽出位于图示的区域中的2个内部电极，分别付与参照符号“8a”和“8b”。图2是任意抽出内部电极8露出的端面5的附近而表示的图，不是表示内部电极8的特定的部分。而且，以内部电极8a和8b为代表的多个内部电极8在该时刻处于彼此电绝缘的状态。 
另外，关于第二端面6和在那里露出的内部电极9，与上述的第一端面5和内部电极8的情形实质上同样，所以省略图示和说明。 
在图2中，把在绝缘体层7的厚度方向测定的相邻的内部电极8a和8b之间的间隔规定为“s”。层叠体2的内部电极8a和8b相对于内部电极8露出的端面的缩入长度规定为“d”。另外，所述的缩入长度“d”关于露出的内部电极面的纵向(垂直于图2的纸面的方向)，具有某种程度的漏散，所以这里所说的“d”是附加纵向的离散的平均值。 
为了形成外部电极10而应用电解镀时，优选为，在形成外部电极10之前的层叠体2，相邻的内部电极8a和8b之间的间隔“s”是10μm以下，并且内部电极8a和8b各自的缩入长度为1μm以下。 
在构成层叠陶瓷电容器的层叠型电子器件1中，作为代表的例子，绝缘体层7由钛酸钡类介质材料构成，并且内部电极8和9的主成分由Ni或Cu等价廉金属构成。这时，在煅烧后的层叠体2中，内部电极8和9与层叠体2的端面5和6相比，常常更比较大地向内侧缩入。这时，为了使缩入长度“d”为1μm以下，应用喷砂处理或滚磨等研磨处理，切削绝缘体层7。 
假设，即使煅烧后的层叠体2中，内部电极8、9的缩入长度“d”已经为1μm以下，为了除去内部电极8、9的表面的氧化膜，并使内部电极8、9的表面粗糙，理想的是进行所述的研磨处理。这是因为在后面描述的电解镀工序中，能容易析出电解施镀析出物。 
接着，在图2的状态下，进行电解镀，如图3所示，析出施镀析出物16a、16b。如本实施例那样，层叠型电子器件1是片状时，在进行用于形成外部电极10、11的电解镀时，虽然未图示，但是优选为，在具有供电端子的容器中，投入形成外部电极10、11之前的层叠体2和导电性介质，在浸渍在包含金属离子的电解液中的状态下，一边旋转、摇动或振动所述容器，一边通电。 
所述的电解镀法时，通过导电性介质，只在层叠体2中具有导电性的部分即内部电极8a、8b的露出的部分析出取得电子的金属离子。图3表示在所述露出部分析出的施镀析出物16a、16b的样子。该状态的内部电极8a、8b还是彼此电绝缘的状态。 
如果继续通电，金属离子的析出就进展，析出的施镀析出物16a、16b进一步成长。图4表示这时的样子。析出的施镀析出物16a、16b越大，与导电性介质的碰撞的概率就越提高，金属离子的析出速度加快。 
然后，如果继续通电，金属离子的析出就进展，分别成长的施镀析出物16a和施镀析出物16b彼此接触，而一体化。如果该状态进展，就成为彼此电连接露出的多个内部电极8的外部电极10。图5表示这时的样子。 
如上所述，参照图2～图5说明的外部电极10、11的形成方法，是利 用基于电解镀法的析出力高度、延展性高度等。因此，施镀析出物16a、16b在其成长的同时，也容易向与端面5和6平行的方向扩展，因此，施镀析出物16a和施镀析出物16b彼此接触时，容易一体化。通过电解液中的金属离子的种类、浓度、通电的电流密度、添加剂等诸条件的调整，能进一步提高基于电解镀法的析出力和延展性。 
如上所述，在实施上述的电解镀工序之前的层叠体2中，相邻的内部电极8a和8b之间的间隔“s”为10μm以下，并且内部电极8a和8b的缩入长度“d”为1μm以下。 
所述间隔“s”越小，在从图3所示的工序到图4所示的工序中析出的施镀析出物16a、16b彼此接触之前所必要的成长的长度就越短，所以容易形成外部电极10。如果间隔“s”超过10μm，即使施镀析出物16a、16b成长，它们彼此接触的概率也急剧下降，所以是不理想的。 
此外，如果所述缩入长度“d”为1μm以下，进行试验所述的导电性介质的电解镀时，导电性介质接触内部电极8a和8b的露出部分的概率急剧提高，所以金属离子容易析出，施镀析出物16a、16b的均质性大幅度提高。 
如上所述，在实施电解镀时，一边旋转、摇动或振动所述容器一边进行通电，但是在这些容器的旋转、摇动或振动中，特别理想的是使容器旋转的方法。而且，如果容器的转速为10r.p.m以上，析出的施镀析出物16a、16b就容易在与端面5平行的方向成长，所以容易高效地形成外部电极10，这是理想的。 
外部电极10、11的材料基于以下的理由，希望是以Ni为主成分。通常，在层叠型陶瓷电子器件中，因为抑制陶瓷成分的溶出的必要性，无法使用强酸性或强碱性的电解液，而使用弱酸性或中性或弱碱性的电解液。这时，镀层析出金属在离子的状态下常常不稳定，为了避免该问题，使用络合剂(錯化剤)，形成络合物(錯体)。可是，如本实施例那样，在层叠体2的端面5和6直接通过镀形成外部电极10、11时，有可能该络合剂沿着绝缘体层7与内部电极8、9的界面浸入，溶解陶瓷成分或内部电极材料。因此，希望是不包含络合剂的离子浴。因此，作为容易制作弱酸性、不包含络合剂的离子浴的镀浴(镀浴)，例如有pH为2.5～6.0的镀镍用瓦 特(ワツト)浴，使用它实施镀镍。 
此外，外部电极10、11由电解镀镍形成时，在用于进行电解镀镍的镀镍液中，除了Ni离子，还希望包含光泽剂。该光泽剂根据其种类，作用各种各样，但是促进外部电极10、11的形成，能以更薄的膜厚形成具有足够的覆盖率的外部电极10、11。 
该光泽剂具有(1)提高向横向的镀析出力、(2)提高表面膜(皮膜)的延展性、(3)把表面膜平滑化并且提高向凹部的覆盖性等作用。无论产生哪个作用，施镀析出物都向横向成长，容易形成外部电极10。此外，也辅助地产生(4)用表面膜掩埋微型的凹部并且提高紧贴力、(5)降低表面膜应力并且防止表面膜剥离等作用效果。 
光泽剂希望在构成元素中包含硫磺，特别是具有磺基。 
或者，外部电极10、11的材质希望以Cu为主成分。Cu在弱酸性下，难以制作不使用络合剂的离子浴，但是与Ni相比，富有镀层析出力，附着环绕(付きまわり)性良好，所以覆盖力高，容易形成连续的膜。以Cu为主成分的外部电极10、11的形成后，进行热处理，该Cu的作用变得更显著。 
以上说明由电解镀形成外部电极10、11的情形，但是也可以通过非电解镀形成这些外部电极10、11。 
由非电解镀形成外部电极10、11时，首先，把图2的状态的层叠体2投入由包含还原剂、具有在电化学上比还原剂的氧化还原电位更高的析出电位的金属离子的电解液充满的容器中。然后，使所述容器旋转、摇动、倾斜或振动，如果在电解液中搅拌层叠体2，由露出的内部电极8a、8b和还原剂的相互作用产生的电子就提供给内部电极8a和8b。然后，液体中的金属离子取得供给的电子，在内部电极8a和8b的露出面作为金属析出。图3表示在所述露出面析出的施镀析出物16a、16b的样子。该状态的内部电极8a和8b还保持彼此电绝缘的状态。 
如果继续非电解镀工序，金属离子的析出就进展，析出的施镀析出物16a、16b进一步成长。图4表示这时的样子。施镀析出物16a、16b越大，金属离子的析出速度就越快。 
然后，如果继续非电解镀工序，金属离子的析出就进展，分别成长的 施镀析出物16a和施镀析出物16b彼此接触而一体化。如果该状态进展，就成为彼此电连接露出的多个内部电极8的外部电极10。图5表示这时的样子。 
在上述的非电解镀工序中，与电解镀时同样，在把介质与层叠体一起投入由电解液充满的容器内的状态下，实施搅拌。这时，介质没必要实现通电功能，但是提高层叠体2的搅拌作用，通过碰撞粉碎例如图4所示的施镀析出物16a、16b，有利地助长沿着端面5扩展地变形。 
图2～图5的经过图所示的现象由施镀析出物16a、16b的成长力的高度引起。施镀析出物16a、16b在其成长的同时，容易向与端面5平行的方向扩展，而且，在施镀析出物16a、16b彼此接触时，容易一体化。 
为了容易产生上述的现象，在形成外部电极10之前的层叠体2，相邻的内部电极8a和8b之间的间隔“s”是20μm以下，并且内部电极8a和8b各自的缩入长度“d”是1μm以下。 
如果间隔“s”是20μm以下，图3～图4的施镀析出物16a、16b彼此接触之前所必要的镀层生长的长度短，彼此接触的概率提高，所以容易形成外部电极10，此外，外部电极10的致密性提高。 
此外，如果缩入长度“d”是1μm以下，在内部电极8a和8b的露出部分就容易析出金属离子，因此，施镀析出物16a、16b容易成长，所以容易形成外部电极10，此外，外部电极10的致密性也提高。 
为了使缩入长度“d”变为上述的1μm以下，与所述的电解镀时同样，应用喷砂(サンドブラスト)处理或滚筒(バレル)研磨等研磨处理，切削绝缘体层7。 
此外，在非电解镀时，即使在煅烧后的层叠体2中内部电极8、9缩入长度“d”已经为1μm以下，为了除去内部电极8、9的表面的氧化膜，并使内部电极8、9的表面粗糙，理想的是进行所述的研磨处理。这是因为在非电解镀工序中，能提高施镀析出物16a、16b对内部电极8、9的紧贴度。 
此外，上述的研磨处理产生可靠地形成致密性更高的镀膜的作用。这时，内部电极8、9的厚度没必要特别厚，低于1μm就足够。能薄到0.2μm左右，在成本和小型化的方面变为有利。 
内部电极8、9的主成分没必要是Pd或Pt那样的在无电解镀时催化剂活性高的金属。即使是Ni、Cu、Ag等金属，也没有问题。内部电极8、9的主成分是Ni时，在非电解镀时，适合使用次亚磷酸钠(次亞リン酸ナトリウム)磷酸类的还原剂，在Cu或Ag时，在非电解镀时，适合使用甲醛(ホルムアルデヒド)等醛类(アルデヒド)还原剂。 
此外，内部电极8、9的主成分为Ni、Cu、Ag时，Ni、Cu、Ag也可以与其他金属成分形成合金。 
图6是用于说明本发明实施例2的相当于图2的图。在图6中，对相当于图2所示的要素的要素付与同样的参照符号，省略重复的说明。 
在实施例2中，简而言之，其特征在于，内部电极8a和8b从端面5突出。其特征在于，在由电解镀形成外部电极10、11时，更具体而言，内部电极8a和8b各自对于端面5的突出长度“p”为0.1μm以上。而且，在本实施例时，在层叠体2的端面5，在绝缘体层7的厚度方向测定的相邻的内部电极8a和8b之间的间隔“s”没必要短到10μm以下，如果是20μm以下，就足够。 
另外，所述的突出长度“p”关于露出的内部电极面的纵向，具有某种程度的离散，所以这里所说的“p”是附加了纵向的离散的平均值。 
如上所述，通过选择内部电极间隔“s”和突出长度“p”，在实施用于形成外部电极的电解镀时，导电性介质向内部电极8a和8b的接触概率与所述第1实施方式相比，能提高。 
另外，关于另一方的端面6和在那里露出的内部电极(参照图1)，与上述的端面5以及内部电极的情况同样，所以省略图示和说明。 
为了使内部电极8a和8b从端面5突出，采用加强研磨的强度，或者在研磨剂中混合金属，提高研磨剂的硬度等方法。绝缘体层7由陶瓷构成时，陶瓷比内部电极8a、8b更容易切削，所以通过喷砂或处理或滚筒(バレル)研磨，能容易取得使内部电极8a和8b突出的状态。此外，如果使用激光研磨，就能有选择并且更高效地切削陶瓷，所以能容易取得使内部电极8a和8b突出的状态。 
所述的突出长度“p”是0.1μm以上，并且间隔“s”为20μm以下的条件相当于电解镀的情形。而在非电解镀时，理想的是满足突出长度 “p”是0.1μm以上，间隔“s”为50μm以下的条件。 
如上所述，通过使突出长度“p”为0.1μm以上，非电解镀的析出力提高，施镀成长力也提高。因此，与第1实施方式相比，能形成更致密的镀膜，此外能扩大内部电极之间的间隔“s”，能提高层叠型电子器件的设计的自由度。 
图7是用于说明本发明实施例3的相当于图6的图。在图7中，对相当于图6所示的要素的付与同样的参照符号，省略重复的说明。 
在图7所示的实施例中，简而言之，其特征在于，内部电极8a和8b从端面5突出。更具体而言，在应用电解镀时，满足如下条件：即在层叠体2的端面5，在绝缘体层7的厚度方向测定的相邻的内部电极8a和8b之间的间隔“s”为20μm以下，并且内部电极8a和8b各自对于端面5的突出长度“p”为0.1μm以上的条件，而在应用非电解镀时，满足间隔“s”为50μm以下，并且突出长度“p”为0.1μm以上的条件。 
参照图7说明的实施例在图6所示的工序之后，按照必要实施。即在内部电极8a和8b的端部从端面5充分突出的情况下，如果继续研磨，就如图7所示，按压内部电极8a和8b的突出的端部，向与端面5平行的方向扩展。结果，内部电极8a、8b各自相对于端面5的突出长度“p”即使不希望，也比图6所示的状态时更短，相邻的内部电极8a和8b之间的间隔“s”比图6所示的状态的情况下更短也是有利的。 
在上述的情况下，在电解镀或非电解镀时，实质上能缩短使析出的电解镀析出物成长的距离。因此，施镀析出物的均质性提高，此外，镀效率也大大提高。此外，根据本实施例，即使位于相邻的内部电极8a、8b之间的绝缘体层7的厚度比较厚，也能缩短相邻的内部电极8a、8b之间的间隔“s”。 
如以上那样形成外部电极10、11后，分别与这些外部电极10、11导通地形成端缘厚膜电极14、15。 
准备包含金属粉末和玻璃粉的导电性糊料，在层叠体2的第一和第二主面3和4以及第一和第二侧面各自的与第一和第二端面5和6相邻的各端缘部涂敷该导电性糊料，通过烧结，形成端缘厚膜电极14、15。 
根据端缘厚膜电极14、15，在电路板上，通过焊锡附着，安装层叠型 电子器件1时，能提高与电路板上的导电凸台(ランド)的接合可靠性。此外，如果形成端缘厚膜电极14、15，与不形成这样的端缘厚膜电极时相比，能抑制水分等从通过镀而形成的外部电极10、11的周围向层叠体2内部浸入，所以能提高层叠型电子器件1的可靠性。 
此外，端缘厚膜电极14、15比通过镀而形成的电极更厚，但是只不过在层叠体2的主面3和4以及侧面各自的与端面5和6相邻的各端缘部形成，所以能够将层叠型电子器件1的有效体积率的下降抑制到最小限度。 
另外，虽然有时在通过施镀形成外部电极10、11的阶段，蔓延(回り込む)到主面3和4以及侧面各自的一部分，也能稍微析出镀膜，但是没有充分的厚度，此外欠缺均质性，所以如果不形成端缘厚膜电极14、15，有时在基于焊锡的安装时会产生问题。 
图8是用于说明本发明实施例4的相当于图1的图。在图8中，对相当于图1所示的要素的要素付与同样的参照符号，省略重复的说明。 
在图8所示的层叠型电子器件1a中，其特征在于：形成外部电极10、11以及端缘厚膜电极14、15后，在它们之上进行镀膜，分别形成镀膜17、18。 
假设，外部电极10、11和端缘厚膜电极14、15的焊锡润湿性不充分时，在镀膜17、18，使用焊锡润湿性良好的材料，能可靠地提高基于焊锡附着的安装时的接合可靠性。作为润湿性良好的材料，能列举Sn、Au等。 
另外，镀膜17、18并不局限于1层构造的情形，例如也可以是把镀镍层作为底层，在其上形成镀Sn层等的2层构造，也可以是3层以上的构造。 
在端缘厚膜电极的烧结时进行热处理。因此，由已经在层叠体2的第一和第二端面上形成的施镀析出物构成的外部电极10、11与内部电极相互扩散。据此，外部电极对层叠体的第一和第二端部的紧贴性提高，能进一步抑制水分向层叠体内部的侵入，能提高层叠型电子器件的可靠性。 
因此，理想的是在形成外部电极10、11之后进行端缘厚膜电极的形成。此外，镀膜17、18的形成在端缘厚膜电极之后进行，但是在防止电解液的浸入上是理想的。 
此外，基于所述外部电极10、11和内部电极的相互扩散的效果在热 处理温度为800℃以上时变得显著。所述相互扩散的效果在内部电极的主成分是Ni且外部电极10、11的主成分是Cu时变得显著。 
以上，与图示的实施例关联，说明本发明，但是在本发明的范围内，其他各种变形例是可能的。 
例如，作为应用本发明的层叠型电子器件，层叠片形电容器是代表，但是也能应用到层叠片形电感器、层叠片形热敏电阻等中。 
因此，层叠型电子器件中具有的绝缘体层具有电绝缘的功能，其材料未特别限定。即绝缘体层并不局限于由介质陶瓷构成，此外，也可以由压电陶瓷、半导体陶瓷、磁性体陶瓷、树脂等构成。 
以下，说明为了决定本发明的理想的范围，或者为了确认本发明的效果而实施的实验例。 
[实验例1] 
在实施例1中，为了外部电极的形成而上述电解镀。 
首先，作为被镀物，准备长度3.1mm、宽度1.55mm和厚度1.55mm的层叠陶瓷电容器用层叠体，即绝缘体层由钛酸钡(チタン酸バリウム)类介质材料构成，内部电极以Ni为主成分的材料。然后，关于相邻的内部电极之间的间隔“s”(参照图2或图6)，在最大的地方测定，如表1所示，准备10μm的和13μm的等2种。另外，内部电极的平均厚度是1.0μm。 
使用氧化铝类研磨粉对这2种层叠体进行喷砂处理，调节内部电极相对于内部电极露出的层叠体的端面的缩入长度“d”(参照图2)或突出长度“p”(参照图6)，如表1所示，关于缩入长度“d”，在最大的地方测定，制作2μm的和1μm的这2种，关于突出长度“p”，在最短的地方测定，制作1μm的。另外，关于具有缩入长度“d”的试样，实施强度0.25MPa的喷砂，通过改变其时间，控制缩入长度“d”。关于具有突出长度“p”的试样，实施强度0.50MPa的喷砂，通过改变其时间，控制突出长度“p”。 
在喷砂结束后，从层叠体洗净除去研磨粉，进行干燥。 
接着，把所述层叠体投入容积300cc的旋转桶中，除此之外，投入直径0.6mm的金属介质。然后，把旋转桶浸渍在将pH调整为4.2的、浴温为60℃的镀镍用瓦特浴中，一边以转速60r.p.m.旋转，一边以电流密度 0.04A/dm2通电300分钟。如此，在内部电极露出的层叠体的两端面形成基于厚度4.0μm镀镍层的外部电极。 
接着，只关于表1所示的试样7和8，按如下形成端缘厚膜电极。首先，混合Cu粉末和以ZnO-B2O3-SiO2类玻璃为主成分的玻璃粉后，适量添加有机展色剂(ビヒクル)，用3个滚筒将取得的混合物混合、分散，从而取得导电性糊料。接着，在试样7和8各自所涉及的层叠体的主面和侧面各自的与端面相邻的各端缘部涂敷该导电性糊料，在氮气气氛中，通过在800℃的温度下保持5小时的条件下烧结，而形成与外部电极导通的端缘厚膜电极。 
接着，把试样1～6、7和8的层叠体再投入旋转桶中，把该旋转桶浸渍在将pH调整为5.0的浴温33℃的镀Sn浴(DIPSOL公司制造Sn-235)中，一边以转速12r.p.m.旋转，一边以电流密度0.1A/dm2通电60分钟。关于试样1～6，在外部电极上，关于试样7和8，在端缘厚膜电极上形成厚度4.0μm的Sn镀膜。 
关于与这样取得的各试样有关的层叠陶瓷电容器100个，用显微镜观察外部电极，测定镀层未覆盖(不着)的面积比率。此外，关于镀层未覆盖率为0％的试样，计测镀层不覆盖率变为0％所要的时间。表1中表示这些平均值的结果。 
此外，关于与各试样有关的层叠陶瓷电容器，实施在压力1气压、温度125℃和95％RH的环境下，作用72小时6.3V的电压的相当严格条件下的PCBT(Pressure Cooker Bias Test)，以试样数100个，对不良个数进行计数。表1表示该结果。 
【表1】 
Figure S200810087881XD00171
首先，如果在没有形成端缘厚膜电极的试样1～6之间进行比较，在试样1和2中，内部电极的端部相对于层叠体的端面过分缩入，所以成为镀层不覆盖率高的结果。而在试样3，缩入长度“d”是1μm，所以镀层不覆盖率能变为0％。可是，如试样4那样，缩入长度“d”是1μm，但是相邻的内部电极间隔“s”超过10μm时，发生镀层不覆盖。 
此外，在试样5和6，内部电极的端部相对于露出面突出，所以与试样3相比，外部电极的形成所需时间短，镀效率高。此外，如试样6那样，即使内部电极间隔“s”大到13μm，镀层不覆盖率能变为0％。 
接着，如果只在端缘厚膜电极的有无方面不同的试样3和试样7之间、以及试样5和试样8之间分别进行比较，则关于PCBT，产生差异。即在不形成端缘厚膜电极的试样3和5中，实施基于非常严格的条件的PCBT时，虽然不多但是发生不良，而在形成端缘厚膜电极的试样7和8中，即使实施相同的PCBT，也完全没有发生不良。 
〔实验例2〕 
在实验例2中，为了形成外部电极，主要应用非电解镀。 
在以下的表2表示在该实验例2中采用的4种非电解镀条件“A”～“D”。 
〔表2〕 
Figure S200810087881XD00191
首先，作为被镀物，准备长度1.5mm、宽度0.75mm和厚度0.75mm的层叠陶瓷电容器用层叠体，即绝缘体层由钛酸钡类介质材料构成，内部电极之间的间隔“s”(参照图2或图6)、内部电极的厚度、内部电极的主成分，分别如表3的“间隔s”、“内部电极厚度”、“内部电极金属种类”所示。在该时刻，内部电极相对于内部电极露出的层叠体的端面的缩入长度“d”(参照图2)在最大的地方是10μm。 
接着，对所述层叠体，使用氧化铝类研磨粉，进行喷砂处理，调节内部电极相对于内部电极露出的层叠体的端面的缩入长度“d”或突出长度“p”，如表3所示，关于缩入长度“d”，在最大的地方测定，制作2μm的和1μm的和0.1μm的等3种，关于突出长度“p”，在最短的地方测定，制作1μm的试样。另外，关于具有缩入长度“d”的试样，实施强度0.25MPa的喷砂，通过改变其时间，控制缩入长度“d”。关于具有突出长度“p”的试样，实施强度0.50MPa的喷砂，通过改变其时间，控制突出长度“p”。 
在喷砂结束后，从层叠体洗净除去研磨粉，进行干燥。 
接着，把所述层叠体2000个投入容积300cc的旋转桶中，如表3的“施镀条件”所示，在表2所示的条件“A”～“D”中的任意一个，在内部电极露出的层叠体的两端面全面形成由厚度5μm的非电解Ni镀膜或非电解Cu镀膜构成的外部电极。 
接着，仅对表3所示的试样22～24，与第1实施方式时同样，形成端缘厚膜电极。 
接着，作为外部电极，关于形成非电解镀Cu膜的试样19、20、21和24的层叠体，把它们投入旋转桶中，把该旋转桶浸渍在将pH调整为4.2后的浴温60℃的镀镍用瓦特浴中，一边以转速10r.p.m.旋转，一边通过供电端子以电流密度0.2A/dm2通电。通电开始60分钟后，形成厚度5μm镀镍膜。 
此外，关于全部试样，把形成非电解或电解镀镍膜的层叠体投入旋转桶中，把该旋转桶浸渍在将pH调整为5.0的浴温33℃的镀Sn浴(Dipsol公司制造Sn-235)中，一边以转速12r.p.m.旋转，一边通过供电端子以电流密度0.07A/dm2通电50分钟。这样形成厚度5μm的镀Sn膜。 
关于与这样取得的各试样有关的层叠陶瓷电容器100个，通过与实验 例1时同样的方法，测定外部电极的镀层不覆盖的面积比率。此外，关于镀层不覆盖率为0％的试样，计测镀层不覆盖率变为0％所需的时间。在表3表示这些平均值的结果。 
此外，关于与各试样有关的层叠陶瓷电容器，通过与实验例1时同样的方法，实施PCBT，以试样数100个对不良个数进行计数。在表3中表示其结果。 
〔表3〕 
参照表3，首先如果在内部电极厚度为1μm的试样11～17之间比较，在试样11和12中，内部电极相对于内部电极露出的层叠体的端面的缩入长度“d”大，所以成为镀层不覆盖率高的结果。而在试样13和14中，缩入长度“d”小到1μm，所以能使镀层不覆盖率为0％。可是，如试样15那样，缩入长度“d”为1μm，但是内部电极之间的间隔“s”超过20μm时，产生镀层不覆盖。 
此外，在试样16和17中，内部电极的端部对于露出面突出，所以与试样13和14相比，能缩短基于施镀的外部电极的形成所需的时间，镀效率高。此外，如试样17那样，即使内部电极之间的间隔s大到50μm，镀层不覆盖率也能为0％。 
接着，在试样18～21中，与所述试样11～17比较，将层叠体的内部电极的间隔s固定为20μm，将内部电极的厚度固定为0.6μm，而更薄地进行固定，缩入长度“d”为0.1μm，而更短地固定，内部电极的主成分如表3的“内部电极金属种类”所示那样变化，并且施镀条件在“B”、“C”或“D”的点不同。 
在试样18～21中，镀层不覆盖率为0％。因此，即使内部电极的主成分或由镀形成的外部电极的主成分金属变化，也能形成致密性高的非电解镀膜，能取得高可靠性的层叠陶瓷电容器。 
接着，如果只在端缘厚膜电极的有无上不同的试样16和试样23之间、试样21和试样24之间分别进行比较，则关于PCBT，产生差异。即在不形成端缘厚膜电极的试样16和21中，实施基于非常严格的条件的PCBT时，虽然不多，但是也发生不良，在形成端缘厚膜电极的试样23和24中，实施相同的PCBT，也完全不发生不良。此外，关于同样具有端缘厚膜电极的试样22，不发生基于PCBT的不良。 
另外，关于试样14、16～24的结果表示由于事先的喷砂，即使是内部电极的主成分为催化能低的Ni等价廉金属，通过非电解镀，也能取得致密性高的外部电极。 

Claims (8)

1.一种层叠型电子器件的制造方法，其特征在于，
包括：
准备层叠体工序，其中所述层叠体呈长方体状，所述长方体状具有相面对的第一主面和第二主面、连接所述第一主面和所述第二主面间的第一端面和第二端面、以及第一侧面和第二侧面，所述层叠体包含层叠的多层绝缘体层、以及沿着所述绝缘体层间的界面形成的多个内部电极，多个所述内部电极的各端部在彼此绝缘的状态下在所述第一端面和第二端面的其中之一露出；
形成外部电极的工序，其中对所述层叠体的所述第一端面和所述第二端面直接进行施镀处理，以使得在从所述第一端面和所述第二端面的每个露出的多个所述内部电极的各端部析出施镀析出物，并且以在多个所述内部电极的各端部析出的所述施镀析出物彼此连接的方式进行施镀成长，在所述层叠体的所述第一端面和所述第二端面形成外部电极；
形成端缘厚膜电极的工序，其中在所述层叠体的所述第一主面和所述第二主面以及所述第一侧面和所述第二侧面的每个的与所述第一端面和所述第二端面相邻接的各端缘部，涂敷包含金属粉末和玻璃粉的导电性糊料，并通过烧结，形成与所述外部电极导通的端缘厚膜电极。
2.根据权利要求1所述的层叠型电子器件的制造方法，其特征在于，
还具有：在所述端缘厚膜电极和所述外部电极之上，进行施镀处理而形成镀膜的工序。
3.根据权利要求1或2所述的层叠型电子器件的制造方法，其特征在于，
在所述形成外部电极的工序中实施的施镀处理是电解镀，在所述准备层叠体的工序中准备的所述层叠体，在所述内部电极露出的所述端面，在所述绝缘体层的厚度方向测定的相邻的所述内部电极之间的间隔是10μm以下，并且所述内部电极相对于所述端面的缩入长度是1μm以下。
4.根据权利要求1或2所述的层叠型电子器件的制造方法，其特征在于，
在所述形成外部电极的工序中实施的施镀处理是电解镀，在所述准备层叠体的工序中准备的所述层叠体，在所述内部电极露出的所述端面，在所述绝缘体层的厚度方向测定的相邻的所述内部电极之间的间隔是20μm以下，并且所述内部电极相对于所述端面的突出长度是0.1μm以上。
5.根据权利要求1或2所述的层叠型电子器件的制造方法，其特征在于，
在所述形成外部电极的工序中实施的施镀处理是非电解镀，在所述准备层叠体的工序中准备的所述层叠体，在所述内部电极露出的所述端面，在所述绝缘体层的厚度方向测定的相邻的所述内部电极之间的间隔是20μm以下，并且所述内部电极相对于所述端面的的缩入长度是1μm以下。
6.根据权利要求1或2所述的层叠型电子器件的制造方法，其特征在于，
在所述形成外部电极的工序中实施的施镀处理是非电解镀，在所述准备层叠体的工序中准备的所述层叠体，在所述内部电极露出的所述端面，在所述绝缘体层的厚度方向测定的相邻的所述内部电极之间的间隔是50μm以下，并且所述内部电极相对于所述端面的突出长度是0.1μm以上。
7.一种层叠型电子器件，其特征在于，
包括：
层叠体，所述层叠体呈长方体状，所述长方体状具有相面对的第一主面和第二主面、连接所述第一主面和所述第二主面间的第一端面和第二端面、以及第一侧面和第二侧面，所述层叠体包含层叠的多层绝缘体层、以及沿着所述绝缘体层间的界面形成的多个内部电极，多个所述内部电极的各端部在彼此绝缘的状态下在所述第一端面和所述第二端面的其中之一露出；
外部电极，其按照将从所述层叠体的所述第1端面和所述第2端面的每个露出的多个所述内部电极的各端部彼此连接的方式在所述第1端面和所述第2端面上形成，并实质上由镀析出物构成；
端缘厚膜电极，其按照在所述层叠体的所述第一主面和所述第二主面以及所述第一侧面和所述第二侧面各个的、与所述第一端面和所述第二端面相邻接的各端缘部，与所述外部电极导通的方式形成，并包含金属粉末和玻璃粉。
8.根据权利要求7所述的层叠型电子器件，其特征在于，
还具有：在所述端缘厚膜电极和所述外部电极之上形成的镀膜。
CN200810087881XA 2007-03-28 2008-03-27 层叠型电子器件及其制造方法 Active CN101276687B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007-083422 2007-03-28
JP2007083422 2007-03-28
JP2007101319 2007-04-09
JP2007-101319 2007-04-09

Publications (2)

Publication Number Publication Date
CN101276687A CN101276687A (zh) 2008-10-01
CN101276687B true CN101276687B (zh) 2012-02-08

Family

ID=39793919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810087881XA Active CN101276687B (zh) 2007-03-28 2008-03-27 层叠型电子器件及其制造方法

Country Status (3)

Country Link
US (2) US7933113B2 (zh)
JP (1) JP5289794B2 (zh)
CN (1) CN101276687B (zh)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
JP5289794B2 (ja) * 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
JP4548471B2 (ja) * 2007-10-18 2010-09-22 株式会社村田製作所 コンデンサアレイおよびその製造方法
US8194391B2 (en) * 2007-12-21 2012-06-05 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP2009283598A (ja) * 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JP2009283597A (ja) * 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JP5115349B2 (ja) * 2008-06-13 2013-01-09 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5217677B2 (ja) * 2008-06-20 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5282634B2 (ja) * 2008-06-25 2013-09-04 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5217692B2 (ja) * 2008-07-02 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP5347350B2 (ja) * 2008-07-02 2013-11-20 株式会社村田製作所 積層型電子部品の製造方法
JP5332475B2 (ja) * 2008-10-03 2013-11-06 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2010118499A (ja) * 2008-11-13 2010-05-27 Murata Mfg Co Ltd 積層セラミック電子部品
JP5287658B2 (ja) * 2008-11-14 2013-09-11 株式会社村田製作所 セラミック電子部品
JP5287211B2 (ja) * 2008-12-17 2013-09-11 株式会社村田製作所 セラミック電子部品の製造方法および製造装置
CN102265359B (zh) * 2008-12-25 2013-03-27 株式会社村田制作所 陶瓷体的制造方法
JP2011049351A (ja) * 2009-08-27 2011-03-10 Kyocera Corp 積層セラミックコンデンサ
JP5482062B2 (ja) 2009-09-29 2014-04-23 Ｔｄｋ株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
KR101060824B1 (ko) * 2009-12-22 2011-08-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5471686B2 (ja) 2010-03-24 2014-04-16 株式会社村田製作所 積層型セラミック電子部品の製造方法
JP5521695B2 (ja) * 2010-03-29 2014-06-18 株式会社村田製作所 電子部品
JP2012043841A (ja) * 2010-08-13 2012-03-01 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
CN103636301B (zh) * 2011-07-06 2016-10-12 株式会社村田制作所 层叠型电子元器件的层叠方向判定方法、层叠型电子元器件的层叠方向判定装置、层叠型电子元器件带的制造方法、以及层叠型电子元器件带的制造装置
KR20130037485A (ko) * 2011-10-06 2013-04-16 삼성전기주식회사 적층 세라믹 커패시터 및 이의 제조방법
US9490055B2 (en) * 2011-10-31 2016-11-08 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method thereof
KR101503967B1 (ko) * 2011-12-08 2015-03-19 삼성전기주식회사 적층형 인덕터 및 그 제조방법
KR101376828B1 (ko) 2012-03-20 2014-03-20 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP5971236B2 (ja) * 2013-03-26 2016-08-17 株式会社村田製作所 セラミック電子部品及びガラスペースト
KR101434108B1 (ko) 2013-07-22 2014-08-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
JP6119513B2 (ja) * 2013-08-28 2017-04-26 株式会社村田製作所 電子部品
KR101983154B1 (ko) * 2013-11-05 2019-05-28 삼성전기주식회사 적층 세라믹 커패시터
KR101474168B1 (ko) 2013-11-15 2014-12-17 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장기판
JP5796643B2 (ja) * 2014-01-28 2015-10-21 株式会社村田製作所 積層型セラミック電子部品
KR101641574B1 (ko) * 2014-02-03 2016-07-22 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP6241541B2 (ja) 2014-03-27 2017-12-06 株式会社村田製作所 電子部品
JP6020503B2 (ja) * 2014-03-31 2016-11-02 株式会社村田製作所 積層セラミック電子部品
JP6020502B2 (ja) * 2014-03-31 2016-11-02 株式会社村田製作所 積層セラミック電子部品
KR101637695B1 (ko) 2014-10-16 2016-07-07 현대자동차주식회사 진동식 오일 세퍼레이터 및 이를 적용한 블로바이가스 재순환 시스템
JP6378122B2 (ja) 2014-12-05 2018-08-22 太陽誘電株式会社 積層セラミック電子部品
KR101652850B1 (ko) * 2015-01-30 2016-08-31 삼성전기주식회사 칩 전자부품, 그 제조방법 및 이를 구비한 기판
JP5915798B2 (ja) * 2015-05-13 2016-05-11 株式会社村田製作所 積層型セラミック電子部品
JP6409765B2 (ja) * 2015-12-28 2018-10-24 株式会社村田製作所 表面実装インダクタ
CN105575645B (zh) * 2016-02-04 2018-08-24 深圳顺络电子股份有限公司 一种叠层电子元件及其制造方法
JP6309991B2 (ja) * 2016-03-25 2018-04-11 太陽誘電株式会社 積層セラミックコンデンサ
JP6421137B2 (ja) 2016-03-25 2018-11-07 太陽誘電株式会社 積層セラミックコンデンサ
JP6421138B2 (ja) * 2016-03-25 2018-11-07 太陽誘電株式会社 積層セラミックコンデンサ
KR102632352B1 (ko) * 2016-09-08 2024-02-02 삼성전기주식회사 커패시터 부품
KR102653205B1 (ko) 2016-11-23 2024-04-01 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US11830672B2 (en) 2016-11-23 2023-11-28 KYOCERA AVX Components Corporation Ultracapacitor for use in a solder reflow process
JP6838381B2 (ja) * 2016-12-14 2021-03-03 Tdk株式会社 積層電子部品
JP6669123B2 (ja) * 2017-04-19 2020-03-18 株式会社村田製作所 インダクタ
JP6708162B2 (ja) * 2017-04-25 2020-06-10 株式会社村田製作所 インダクタ
JP6720914B2 (ja) * 2017-04-25 2020-07-08 株式会社村田製作所 インダクタ
JP6769386B2 (ja) * 2017-04-25 2020-10-14 株式会社村田製作所 インダクタ
US10770230B2 (en) * 2017-07-04 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
KR102463330B1 (ko) * 2017-10-17 2022-11-04 삼성전기주식회사 코일 전자 부품
JP6933090B2 (ja) * 2017-10-30 2021-09-08 Tdk株式会社 電子部品
KR102137783B1 (ko) * 2018-09-18 2020-07-24 삼성전기주식회사 세라믹 전자 부품
JP6965865B2 (ja) * 2018-11-08 2021-11-10 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法
KR102211744B1 (ko) * 2019-02-21 2021-02-04 삼성전기주식회사 적층형 커패시터
JP2020161785A (ja) * 2019-03-27 2020-10-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7273373B2 (ja) * 2020-04-20 2023-05-15 株式会社村田製作所 積層セラミック電子部品
KR20220092166A (ko) * 2020-12-24 2022-07-01 삼성전기주식회사 적층형 전자 부품
JP7409334B2 (ja) * 2021-02-17 2024-01-09 株式会社村田製作所 積層型コイル部品
JP2022133844A (ja) * 2021-03-02 2022-09-14 Tdk株式会社 積層コンデンサ
JP2022133831A (ja) * 2021-03-02 2022-09-14 Tdk株式会社 積層コンデンサ
KR20230046529A (ko) * 2021-09-30 2023-04-06 삼성전기주식회사 커패시터 부품

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687540A (en) * 1985-12-20 1987-08-18 Olin Corporation Method of manufacturing glass capacitors and resulting product
JPS63169014A (ja) 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
KR940010559B1 (ko) * 1991-09-11 1994-10-24 한국과학기술연구원 적층 세라믹 캐패시터의 제조방법
JPH097877A (ja) * 1995-04-18 1997-01-10 Rohm Co Ltd 多層セラミックチップ型コンデンサ及びその製造方法
JP3330836B2 (ja) 1997-01-22 2002-09-30 太陽誘電株式会社 積層電子部品の製造方法
KR100465140B1 (ko) * 1999-11-02 2005-01-13 티디케이가부시기가이샤 적층 콘덴서
JP3528749B2 (ja) * 2000-03-17 2004-05-24 株式会社村田製作所 積層セラミックコンデンサ
JP2002270457A (ja) * 2001-03-07 2002-09-20 Murata Mfg Co Ltd 導電性ペーストおよびセラミック電子部品
JP2003022929A (ja) 2001-07-09 2003-01-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
US7576968B2 (en) 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US6982863B2 (en) 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US6960366B2 (en) 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
TWI260657B (en) 2002-04-15 2006-08-21 Avx Corp Plated terminations
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US7345868B2 (en) 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
JP4134675B2 (ja) * 2002-10-21 2008-08-20 株式会社村田製作所 積層電子部品及びその製造方法
CN1799112A (zh) 2003-04-08 2006-07-05 阿维科斯公司 电镀端头
JP2005243944A (ja) * 2004-02-26 2005-09-08 Kyocera Corp セラミック電子部品
JP2007036003A (ja) * 2005-07-28 2007-02-08 Kyocera Corp 積層コンデンサ
WO2007049456A1 (ja) 2005-10-28 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
KR100953276B1 (ko) 2006-02-27 2010-04-16 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법
JP4561754B2 (ja) 2007-01-30 2010-10-13 Ｔｄｋ株式会社 積層コンデンサ
JP5289794B2 (ja) * 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
JP5056485B2 (ja) * 2008-03-04 2012-10-24 株式会社村田製作所 積層型電子部品およびその製造方法
JP2010118499A (ja) 2008-11-13 2010-05-27 Murata Mfg Co Ltd 積層セラミック電子部品

Also Published As

Publication number Publication date
CN101276687A (zh) 2008-10-01
US20110162180A1 (en) 2011-07-07
JP5289794B2 (ja) 2013-09-11
JP2008283170A (ja) 2008-11-20
US20080239617A1 (en) 2008-10-02
US7933113B2 (en) 2011-04-26
US8631549B2 (en) 2014-01-21

Similar Documents

Publication Publication Date Title
CN101276687B (zh) 层叠型电子器件及其制造方法
CN111886663B (zh) 具有超宽带性能的多层陶瓷电容器
CN101346785B (zh) 层叠型电子部件及其制造方法
CN111801754B (zh) 具有超宽带性能的多层陶瓷电容器
KR100944099B1 (ko) 적층형 전자부품 및 그 제조방법
CN101346786B (zh) 叠层型电子元件及其制造方法
CN101356605B (zh) 叠层型电子部件及其制造方法
CN102194571B (zh) 层叠型电子部件及其制造方法
CN1155025C (zh) 片状电子元件及其制造方法
JP7252357B2 (ja) 超広帯域性能を有する積層セラミックコンデンサ
CN101572185B (zh) 陶瓷电子器件和陶瓷电子器件的制造方法
CN102376449B (zh) 层叠型陶瓷电子部件及其制造方法
WO2007105395A1 (ja) 積層型電子部品の製造方法
JP5493328B2 (ja) 積層型電子部品の製造方法
US7379288B2 (en) Monolithic ceramic electronic component and method for manufacturing the same
JP2023134756A (ja) 超広帯域性能を有する積層セラミックコンデンサ
CN110622267A (zh) 多层电容器和包括其的电路板
JP2023110018A (ja) 接続性を改善した多層電子デバイス、およびそれを作製する方法
WO2020167955A1 (en) Multilayer ceramic capacitor including conductive vias
CN219269209U (zh) 电子部件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant