JP7273373B2 - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP7273373B2
JP7273373B2 JP2020074660A JP2020074660A JP7273373B2 JP 7273373 B2 JP7273373 B2 JP 7273373B2 JP 2020074660 A JP2020074660 A JP 2020074660A JP 2020074660 A JP2020074660 A JP 2020074660A JP 7273373 B2 JP7273373 B2 JP 7273373B2
Authority
JP
Japan
Prior art keywords
layer
electrode
plating layer
plating
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020074660A
Other languages
English (en)
Other versions
JP2021174793A (ja
Inventor
諭 村松
健 富永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020074660A priority Critical patent/JP7273373B2/ja
Priority to US17/205,069 priority patent/US11557437B2/en
Priority to CN202110415758.1A priority patent/CN113539682B/zh
Priority to CN202310270683.1A priority patent/CN116153665B/zh
Publication of JP2021174793A publication Critical patent/JP2021174793A/ja
Priority to US18/075,456 priority patent/US11908628B2/en
Application granted granted Critical
Publication of JP7273373B2 publication Critical patent/JP7273373B2/ja
Priority to US18/410,081 priority patent/US20240153712A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

この発明は、積層セラミック電子部品に関し、特に、複層構造の外部電極を備えた積層セラミック電子部品に関する。
近年、携帯電話機や携帯音楽プレイヤーなどの電子機器の小型化や薄型化が進んでいる。それに伴い、小型化、薄型化された電子機器内に搭載される積層セラミック電子部品においてもまた小型化、薄型化が進んでいる。
このような積層セラミック電子部品である積層セラミックコンデンサは、たとえば、特許文献１のように、チタン酸バリウムなどの誘電体セラミックスと内部電極とが交互に積層されたセラミック焼結体と、セラミック焼結体の各端面を覆うように形成される一対の外部電極とを有している（特許文献１を参照）。
小型化及び高容量化を実現する方法の１つとして、例えば、特許文献２のように、外部電極をめっき電極（Ｃｕめっき）で形成する技術がある。特許文献１では、電子部品本体上に直接めっき電極（Ｃｕめっき）を形成することで外部電極の厚みを薄くし、外部電極を薄くした分、規格寸法内においてセラミック素体を可能な限り大きくして内部電極の有効面積を拡大させることができる。
しかしながら、特許文献２のようにセラミック素体上にめっき電極（Ｃｕめっき）を形成した場合、セラミック積層体や内部電極との固着力が十分でなく、外部からの水分が浸入し耐湿性が劣化する課題がしられている。
そこで、この課題の解決手段として、めっき電極（Ｃｕめっき）形成後に熱処理をおこなうことによってめっき電極の金属の粒径を大きくし、セラミック素体との接触面積を大きくして固着力を確保する手段が考えられる。
特開平８－３０６５８０号公報 特開２００９－２８３５９７号公報
しかしながら、熱処理によりめっき電極（Ｃｕめっき）の金属の粒径を大きくした場合、グレイン自体の圧縮応力が大きくなるため、めっき電極（Ｃｕめっき）自体の圧縮応力が大きい状態となる。ここで、外部電極は、第１の主面及び第２の主面、第１の側面及び第２の側面、ならびに第１の端面及び第２の端面に形成されているため、第１の主面および第２の主面、第１の側面及び第２の側面の上に形成されているめっき電極（Ｃｕめっき）の先端部には、引っ張り応力が発生している状態となる。この状態で、熱ストレス（例えば、半田リフロー実装時ではΔＴ２３０℃、実装後製品の熱衝撃ではΔＴ１４０℃以上１８０℃以下）が印加されると、めっき電極（Ｃｕめっき）の先端部に引っ張られる力が集中してしまう。そのため、セラミック素体に対し、外部電極が引っ張られる応力の方向である垂直方向の力がめっき電極（Ｃｕめっき）の先端部に印加されるため、熱ストレスによってセラミック素体にクラックが生じてしまうことが考えられる。なお、この課題は、セラミック素体の厚みが薄くなるほど、顕著に発生する。
それゆえに、この発明の主たる目的は、リフロー実装時等における熱ストレスに起因する積層体へのクラックの発生を抑制しうる積層セラミック電子部品を提供することである。
本発明に係る積層セラミック電子部品は、複数の積層されたセラミック層を含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面を有する積層体と、セラミック層上に配置され、第１の端面に露出する第１の内部電極層と、セラミック層上に配置され、第２の端面に露出する第２の内部電極層と、第１の内部電極層に接続され、第１の端面上に配置される第１の外部電極と、第２の内部電極層に接続され、第２の端面上に配置される第２の外部電極と、を有する積層セラミック電子部品であって、第１の外部電極および第２の外部電極は、下地電極層と、下地電極層上かつ第１の端面上および第２の端面上に配置される下層めっき層と、下層めっき層上に配置される上層めっき層と、を有し、下地電極層は、Ｎｉ、Ｃｒ、Ｃｕ、Ｔｉから選ばれる少なくとも１つを含む薄膜電極であり、下層めっき層は、Ｃｕめっき層からなり、下層めっき層は、積層体側に位置する下層領域と、下層領域と上層めっき層との間に位置する上層領域を有しており、下層領域に位置するＣｕめっき層の金属粒径は、上層領域に位置するＣｕめっき層の金属粒径よりも小さく、下層領域に位置するＣｕめっき層の金属粒径は、０．２０μｍ以下であり、上層領域に位置するＣｕめっき層の金属粒径は、０．５μｍ以上である、積層セラミック電子部品である。
本発明に係る積層セラミック電子部品によれば、第１の外部電極および第２の外部電極は、下地電極層と、下地電極層上かつ第１の端面上および第２の端面上に配置される下層めっき層と、下層めっき層上に配置される上層めっき層と、を有し、下地電極層は、Ｎｉ、Ｃｒ、Ｃｕ、Ｔｉから選ばれる少なくとも１つを含む薄膜電極であり、下層めっき層は、Ｃｕめっき層からなり、下層めっき層は、積層体側に位置する下層領域と、下層領域と上層めっき層との間に位置する上層領域を有しており、下層領域に位置するＣｕめっき層の金属粒径は、上層領域に位置するＣｕめっき層の金属粒径よりも小さいので、薄膜層から形成される下地電極層によって積層体と固着力を確保しつつ、下層領域を構成する金属粒子の粒径が小さいことにより、下層めっき層全体における圧縮応力を小さくすることができる。その結果、熱ストレスが印加された場合であっても、下層めっき層の先端部にかかる引張応力を抑制することが可能となり、熱ストレスによって生じる積層体へのクラックの発生を抑制することができる。
また、本発明に係る積層セラミック電子部品によれば、下層めっき層の上層領域において、下層領域を構成する金属粒子の粒径よりも上層領域を構成する金属粒子の粒径が大きいので、下層めっき層の厚みを確保することができ、積層体への水分の浸入を抑制することが可能となる。その結果、耐湿信頼性の劣化に対しても効果を発揮することが可能となる。
この発明によれば、リフロー実装時等における熱ストレスに起因する積層体へのクラックの発生を抑制しうる積層セラミック電子部品を提供することができる。
この発明の上記の目的、その他の目的、特徴及び利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明の第１の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す外観斜視図である。 この発明の第１の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す正面図である。 この発明の第１の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す上面図である。 図１に係る線ＩＶ－ＩＶにおける断面図である。 図１に係る線Ｖ－Ｖにおける断面図である。 この発明に係る外部電極の構造を説明するための断面模式図である。 図１に係る線ＶＩＩ－ＶＩＩにおける断面図である。 この発明の第１の実施の形態の第１の変形例に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す外観斜視図である。 この発明の第１の実施の形態の第１の変形例に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す正面図である。 この発明の第１の実施の形態の第１の変形例に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す上面図である。 図１に係る線ＸＩ－ＸＩにおける断面図である。 図１に係る線ＸＩＩ－ＸＩＩにおける断面図である。 図１に係る線ＸＩＩＩ－ＸＩＩＩにおける断面図である。 この発明の実施の形態の第２の変形例に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す中央正断面図である。 この発明の実施の形態の第３の変形例に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す中央正断面図である。 この発明の第２の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す外観斜視図である。 図１６に係る線ＸＶＩＩ－ＸＶＩＩにおける断面図である。 図１６に係る線ＸＶＩＩＩ－ＸＶＩＩＩにおける断面図である。 図１６に係る線ＸＩＸ－ＸＩＸにおける断面図である。 図１６に示す積層体の分解斜視図である。 図１６に示す積層セラミックコンデンサの内部電極パターンを示し、（ａ）は第１の内部電極パターンを示し、（ｂ）は第２の内部電極パターンを示す。 この発明に係る外部電極の構造を説明するための断面模式図である。 この発明に係る外部電極の構造を説明するための断面模式図である。 この発明の第２の実施の形態の変形例に係る積層セラミック電子部品の一例である積層セラミックコンデンサであって、（ａ）はその外観斜視図であり、（ｂ）はその底面図である。 図１６に示す積層セラミックコンデンサの積層体の外観斜視図である。 図２５に示す積層体に下地電極層を形成した外観斜視図である。 図２６に示す積層体にめっき層を形成した外観斜視図である。
以下、この発明の一例として積層セラミック電子部品について本実施の形態にて説明する。
Ａ．第１の実施の形態
１．積層セラミックコンデンサ
この発明の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサ１０について説明する。図１は、この発明の第１の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す外観斜視図である。図２は、この発明の第１の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す正面図である。図３は、この発明の第１の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す上面図である。図４は、図１に係る線ＩＶ－ＩＶにおける断面図である。図５は、図１に係る線Ｖ－Ｖにおける断面図である。図６は、この発明に係る外部電極の構造を説明するための断面模式図である。図７は、図１に係る線ＶＩＩ－ＶＩＩにおける断面図である。
積層セラミックコンデンサ１０は、積層体１２と、外部電極２４とを有する。以下、積層体１２、外部電極２４の順に、各構成を説明する。
積層体１２は、積層された複数のセラミック層１４と複数の内部電極層１６とを有する。さらに、積層体１２は、高さ方向ｘに相対する第１の主面１２ａ及び第２の主面１２ｂと、高さ方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃ及び第２の側面１２ｄと、高さ方向ｘ及び幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅ及び第２の端面１２ｆとを含む。この積層体１２には、角部及び稜線部に丸みがつけられている。なお、角部とは、積層体１２の隣接する３面が交わる部分のことであり、稜線部とは、積層体１２の隣接する２面が交わる部分のことである。また、第１の主面１２ａ及び第２の主面１２ｂ、第１の側面１２ｃ及び第２の側面１２ｄ、ならびに第１の端面１２ｅ及び第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。
積層体１２は、図４及び図５に示すように、第１の主面１２ａ及び第２の主面１２ｂ同士を結ぶ高さ方向ｘにおいて、複数の内部電極層１６が対向する有効層部１５ａと、最も第１の主面１２ａ側に位置する内部電極層１６と第１の主面１２ａとの間に位置する複数のセラミック層１４から形成される第１の外層部１５ｂ１と、最も第２の主面１２ｂ側に位置する内部電極層１６と第２の主面１２ｂとの間に位置する複数のセラミック層１４から形成される第２の外層部１５ｂ２と、を有する。
第１の外層部１５ｂ１は、積層体１２の第１の主面１２ａ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する複数のセラミック層１４との間に位置する複数のセラミック層１４との集合体である。
第２の外層部１５ｂ２は、積層体１２の第２の主面１２ｂ側に位置し、第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する複数のセラミック層１４との間に位置する複数のセラミック層１４との集合体である。
そして第１の外層部１５ｂ１及び第２の外層部１５ｂ２に挟まれた領域が有効層部１５ａである。第１の外層部１５ｂ１と第２の外層部１５ｂ２とに挟まれた領域が有効層部１５ａである。積層されるセラミック層１４の枚数は、特に限定されないが、第１の外層部１５ｂ１及び第２の外層部１５ｂ２を含み、１５枚以上７０枚以下であることが好ましい。また、セラミック層１４の厚みは、０．４μｍ以上１０μｍ以下であることが好ましい。
セラミック層１４の材料としては、例えば、誘電体材料により形成することができる。誘電体材料としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｎＯ3などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
積層体１２の寸法は、特に限定されないが、長さ方向ｚの寸法が０．２ｍｍ以上１０ｍｍ以下、幅方向ｙの寸法が０．１ｍｍ以上１０ｍｍ以下、高さ方向ｘの寸法が３０μｍ以上２００μｍ以下であることが好ましい。特に本実施の形態では、積層体１２の高さ方向ｘの寸法が小さい積層体１２に対してより効果が発揮される。これは、積層体１２の高さ方向ｘの寸法が小さい積層体１２ほど、積層体１２の機械的強度が低下するためである。
内部電極層１６は、図４及び図５に示されるように、第１の内部電極層１６ａと第２の内部電極層１６ｂとを有している。第１の内部電極層１６ａと第２の内部電極層１６ｂは、セラミック層１４を介して交互に積層される。
第１の内部電極層１６ａは、セラミック層１４の表面に配置される。第１の内部電極層１６ａは、第２の内部電極層１６ｂと対向する第１の対向電極部１８ａと、第１の内部電極層１６ａの一端側に位置し、第１の対向電極部１８ａから積層体１２の第１の端面１２ｅまでの第１の引出電極部２０ａを有する。第１の引出電極部２０ａは、その端部が第１の端面１２ｅに引き出され、露出している。
第１の内部電極層１６ａの第１の対向電極部１８ａの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第１の内部電極層１６ａの第１の引出電極部２０ａの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第１の内部電極層１６ａの第１の対向電極部１８ａの幅と、第１の内部電極層１６ａの第１の引出電極部２０ａの幅は、同じ幅で形成されていてもよく、どちらか一方が、幅が狭く形成されていてもよい。
第２の内部電極層１６ｂは、第１の内部電極層１６ａが配置されるセラミック層１４と異なるセラミック層１４の表面に配置される。第１の内部電極層１６ａと対向する第２の対向電極部１８ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部１８ｂから積層体１２の第２の端面１２ｆまでの第２の引出電極部２０ｂを有する。第２の引出電極部２０ｂは、その端部が第２の端面１２ｆに引き出され、露出している。
第２の内部電極層１６ｂの第２の対向電極部１８ｂの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第２の内部電極層１６ｂの第２の引出電極部２０ｂの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第２の内部電極層１６ｂの第２の対向電極層１８ｂの幅と、第２の内部電極層１６ａの第２の引出電極部２０ｂの幅は、同じ幅で形成されていてもよく、どちらか一方が、幅が狭く形成されていてもよい。
さらに、積層体１２は、図４に示されるように、第１の内部電極層１６ａの第１の引出電極部２０ａとは反対側の端部と第２の端面１２ｆとの間及び第２の内部電極層１６ｂの第２の引出電極部２０ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１２の端部（以下、「Ｌギャップ」という。）２２ｂを含む。
積層体１２は、図５に示されるように、第１の対向電極部１８ａ及び第２の対向電極部１８ｂの幅方向ｙの一端と第１の側面１２ｃとの間及び第１の対向電極部１８ａ及び第２の対向電極部１８ｂの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（以下、「Ｗギャップ」という。）２２ａを含む。
第１の内部電極層１６ａ及び第２の内部電極層１６ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。内部電極層１６は、さらに、セラミック層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。
なお、積層体１２に、圧電体セラミックを用いた場合、積層セラミック電子部品は、セラミック圧電素子１０ａとして機能する。圧電セラミック材料の具体例としては、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、積層体１２に、半導体セラミックを用いた場合、積層セラミック電子部品は、サーミスタ素子１０ｂとして機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体１２に、磁性体セラミックを用いた場合、積層セラミック電子部品は、インダクタ素子１０ｃとして機能する。また、インダクタ素子として機能する場合は、内部電極層は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、０材料などが挙げられる。
すなわち、本実施の形態に係る積層セラミック電子部品は、積層体１２の材料及び構造を適宜変更することで、積層セラミックコンデンサ１０のみならず、セラミック圧電素子１０ａ、サーミスタ素子１０ｂ、又はインダクタ素子１０ｃとして好適に機能し得る。
内部電極層１６、すなわち第１の内部電極層１６ａ及び第２の内部電極層１６ｂの厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。
また、第１の内部電極層１６ａ及び第２の内部電極層１６ｂの枚数は、合わせて１５枚以上２００枚以下であることが好ましい。
内部電極層１６は、実装基板に実装する面に対して平行となるように設けられていてもよく、垂直となるように設けられていてもよいが、実装基板に実装する面に対して平行となるように設けられているのがより好ましい。
積層体１２の第１の端面１２ｅ側及び第２の端面１２ｆ側には、図１ないし図４に示されるように、外部電極２４が配置される。
外部電極２４は、下地電極層２６と、下地電極層２６を覆うように形成されるめっき層２８とを含む。
外部電極２４は、第１の外部電極２４ａ及び第２の外部電極２４ｂを有する。
第１の外部電極２４ａは、積層体１２の第１の端面１２ｅの表面、第１の主面１２ａ上の一部及び第２の主面１２ｂ上の一部にのみ配置される。この場合、第１の外部電極２４ａは、第１の内部電極層１６ａの第１の引出電極部２０ａと電気的に接続される。また、第１の側面１２ｃの一部及び第２の側面１２ｄの一部には第１の外部電極２４ａは配置されない。
第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆの表面、第１の主面１２ａ上の一部及び第２の主面１２ｂ上の一部にのみ配置される。この場合、第２の外部電極２４ｂは、第２の内部電極層１６ｂの第２の引出電極部２０ｂと電気的に接続される。また、第１の側面１２ｃの一部及び第２の側面１２ｄの一部には第２の外部電極２４ｂは配置されない。
積層体１２内においては、第１の内部電極層１６ａの第１の対向電極部１８ａと第２の内部電極層１６ｂの第２の対向電極部１８ｂとがセラミック層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極２４ａと第２の内部電極層１６ｂが接続された第２の外部電極２４ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
下地電極層２６は、第１の下地電極層２６ａ１、第２の下地電極層２６ａ２、第３の下地電極層２６ｂ１及び第４の下地電極層２６ｂ２を有する。これら第１の下地電極層２６ａ１、第２の下地電極層２６ａ２、第３の下地電極層２６ｂ１及び第４の下地電極層２６ｂ２は、より性能を高めるべく、複数の薄膜電極からなる薄膜層により形成される。
第１の下地電極層２６ａ１は、積層体１２の第１の端面１２ｅ側における第１の主面１２ａの一部分を覆うように形成される。第２の下地電極層２６ａ２は、積層体１２の第１の端面１２ｅ側における第２の主面１２ｂの一部分を覆うように形成される。
また、第３の下地電極層２６ｂ１は、積層体１２の第２の端面１２ｆ側における第１の主面１２ａの一部分を覆うように形成される。第４の下地電極層２６ｂ２は、積層体１２の第２の端面１２ｆ側における第２の主面１２ｂの一部分を覆うように形成される。
薄膜層により形成される下地電極層２６は、スパッタリング法または蒸着法等の薄膜形成法により形成されていることが好ましい。特に、薄膜層により形成される下地電極層２６は、スパッタリング法によって形成されたスパッタ電極であることが好ましい。以下、スパッタリング法で形成された電極について説明する。
スパッタ電極で下地電極層２６を形成する場合は、積層体１２の第１の主面１２ａ上の一部及び第２の主面１２ｂ上の一部に直接スパッタ電極を形成することが好ましい。
スパッタ電極で形成される下地電極層２６は、Ｎｉ、Ｃｒ、Ｃｕ、Ｔｉ等から選ばれる少なくとも１つを含む。
スパッタ電極の第１の主面１２ａと第２の主面１２ｂを結ぶ高さ方向ｘの厚みは、５０ｎｍ以上４００ｎｍ以下であることが好ましく、５０ｎｍ以上１３０ｎｍ以下であることがさらに好ましい。
めっき層２８は、第１のめっき層２８ａと第２のめっき層２８ｂとを含む。
第１のめっき層２８ａは、第１の下地電極層２６ａ１及び第２の下地電極層２６ａ２を覆うように配置される。
第２のめっき層２８ｂは、第３の下地電極層２６ｂ１及び第４の下地電極層２６ｂ２を覆うように配置される。
めっき層２８は、複数層により形成されてもよい。
好ましくは、めっき層２８は、下地電極層２６を覆う下層めっき層３０と、下層めっき層３０を覆うように配置される上層めっき層３２とを含む。
めっき層２８のうち、上層めっき層３２は、たとえば、Ｎｉ、Ｓｎ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
下層めっき層３０は、第１の下層めっき層３０ａ及び第２の下層めっき層３０ｂを有する。下層めっき層３０は、下地電極層２６上かつ第１の端面１２ｅ及び第２の端面１２ｆ上に配置されている。
第１の下層めっき層３０ａは、下地電極層が配置されていない積層体１２の第１の端面１２ｅに配置され、さらに第１の主面１２ａに配置される第１の下地電極層２６ａ１及び第２の主面１２ｂに配置される第２の下地電極層２６ａ２を覆うように配置される。
第２の下層めっき層３０ｂは、下地電極層が配置されていない積層体１２の第２の端面１２ｆに配置され、さらに第２の主面１２ｂに配置される第３の下地電極層２６ｂ１及び第２の主面１２ｂに配置される第４の下地電極層２６ｂ２を覆うように配置される。
これにより、２層目（上層めっき層３２）以降のめっき層の形成時におけるめっき層厚みを均一に形成することができ、２層目（上層めっき層３２）のめっき層厚みのばらつきの抑制効果を得ることができる。
本実施の形態では、下層めっき層３０に含まれる金属は、Ｃｕである。したがって、下層めっき層３０は、Ｃｕめっき層として形成される。下層めっき層３０は、Ｃｕめっき層として形成され、下地電極層２６の表面を覆うように設けられることで、めっき液の浸入を抑制する効果を有する。
さらに、図６に示すように、下層めっき層３０は、積層体１２側に位置する下層領域４０と、下層領域４０と上層めっき層３２との間に位置する上層領域４２とを有する。
また、下層領域４０に位置するＣｕめっき層を構成する金属粒子の粒径は、上層領域４２に位置するＣｕめっき層を構成する金属粒子の粒径よりも小さい。なお、Ｃｕめっき層を構成する金属粒子の粒径は、Ｃｕめっき層の厚み方向の最大粒径を意味する。
これにより、下層めっき層３０の下層領域４０を構成する金属粒子の粒径を小さくすることで、下層めっき層３０全体の圧縮応力を小さくすることができる。その結果、熱ストレスが印加された場合であっても、下層めっき層３０の先端部にかかる引っ張り応力を抑制することが可能となり、この熱ストレスによって生じる積層体１２へのクラックを抑制することができる。また、下層めっき層３０の上層領域４２を構成する金属粒子の粒径を、下層領域４０を構成する金属粒子の粒径を大きくすることで、下層めっき層３０の厚みを確保することができ、積層体１２内部への水分の浸入を抑制することが可能となる。その結果、熱ストレスの印加による応力を小さくしつつ、良好な耐湿信頼性を維持することができる。
なお、下層めっき層３０の上層領域４２においては、その上層領域４２を構成する金属粒子の粒径が大きいため、熱ストレスによる引っ張り応力が発生することもあるが、下層領域４０を構成する金属粒子の粒径であるため、下層領域４０がバリア層となり、上層領域４２において生ずる応力によるクラックを抑制することができる。
下層めっき層３０の下層領域４０に位置するＣｕめっき層の金属粒子の粒径と、下層めっき層３０の上層領域４２に位置するＣｕめっき層の金属粒子の粒径の測定方法は以下の方法で測定することができる。
すなわち、下層めっき層３０の下層領域４０及び上層領域４２に位置するそれぞれのＣｕめっき層を構成する金属粒子の粒径は、積層セラミックコンデンサ１０の１／２Ｗ位置におけるＬＴ断面を露出させ、下層めっき層３０の断面を電子顕微鏡で観察する。倍率は２００００倍以上が好ましい。下層めっき層３０の断面である観察面の厚み方向において等間隔で１０本引き、その線上にかかる金属粒子の粒径の最大粒径を測定し、その平均値を粒径として算出する。
下層めっき層３０の下層領域４０の厚みは、下層めっき層３０の上層領域４２の厚みよりも小さいことが好ましい。これにより、熱サイクルの印加による下層めっき層３０において生ずる積層体１２に対する圧縮応力が小さくなり、この圧縮応力に起因する積層体１２に対するクラックの発生を抑制する効果を得ることができる。
下層めっき層３０の下層領域４０の厚みは、０．２μｍ以上１．０μｍ以下が好ましい。下層めっき層３０の下層領域４０の厚みが０．２μｍより小さい場合には、Ｃｕめっきにより形成される下層領域４０が不連続に形成されることになり、例えば、積層セラミックコンデンサ１０の耐湿信頼性が担保できない場合を生ずる。一方、下層めっき層３０の下層領域４０の厚みが１．０μｍよりも大きい場合には、めっき成長による外部電極端部における形成不良が生じる場合がある。
下層めっき層３０の上層領域４２の厚みは、４．０μｍ以上８．０μｍ以下が好ましい。下層めっき層３０の上層領域４２の厚みが４．０μｍより小さい場合には、Ｃｕめっきにより形成される上層領域４２が不連続に形成されることになり、例えば、積層セラミックコンデンサ１０の耐湿信頼性が担保できない場合を生ずる。一方、下層めっき層３０の上層領域４２の厚みが８．０μｍより大きい場合には、めっき厚分だけ素体厚みが薄くなり、所望の容量や強度を発現できない場合を生ずる。
下層めっき層３０の下層領域４０を構成する金属粒子の粒径は、０．２０μｍ以下であり、下層めっき層３０の上層領域４２を構成する金属粒子の粒径は、０．５０μｍ以上であることが好ましい。これにより、下層めっき層３０の下層領域４０の応力緩和効果により、熱ストレスの印加による積層体１２に対する圧縮応力が小さくなり、この圧縮応力に起因する積層体１２に対するクラックの発生を抑制することができる。さらに、下層めっき層３０の上層領域４２を構成する金属粒子により、めっき成長による外部電極端部における形成不良の発生を抑制する効果を得ることができる。
これは、下層めっき層３０の下層領域４０の連続性を担保するために、ある程度の厚みを形成する必要があるが、所定の厚みを形成する際に、金属粒径を細かく形成することができる浴を使用すると、めっき成長が促進されるためである。
下層めっき層３０の下層領域４０を構成する金属粒子の粒径が０．２０μｍより大きい場合は、熱ストレスの印加による積層体１２に対する圧縮応力が大きくなり、この圧縮応力に起因する積層体１２に対するクラックが発生する場合がある。一方、下層めっき層３０の上層領域４２を構成する金属粒子の粒径が、０．５μｍより小さい場合は、上層領域４２が不連続に形成されることになり、例えば、積層セラミックコンデンサ１０の耐湿信頼性が担保できない場合がある。
上層めっき層３２は、第１の上層めっき層３２ａ及び第２の上層めっき層３２ｂを有する。
第１の上層めっき層３２ａは、第１の下層めっき層３０ａを覆うように配置される。具体的には、第１の上層めっき層３２ａは、第１の下層めっき層３０ａの表面の第１の端面１２ｅに配置され、第１の下層めっき層３０ａの表面の第１の主面１２ａ、第２の主面１２ｂにも至るように設けられていることが好ましい。なお、第１の上層めっき層３２ａは、第１の端面１２ｅに配置される第１の下層めっき層３０ａの表面のみに配置されてもよい。
第２の上層めっき層３２ｂは、第２の下層めっき層３０ｂを覆うように配置される。具体的には、第２の上層めっき層３２ｂは、第２の下層めっき層３０ｂの表面の第２の端面１２ｆに配置され、第２の下層めっき層３０ｂの表面の第１の主面１２ａ、第２の主面１２ｂにも至るように設けられていることが好ましい。なお、第２の上層めっき層３２ｂは、第２の端面１２ｆに配置される第２の下層めっき層３０ｂの表面のみに配置されてもよい。
本実施の形態では、上層めっき層３２は、Ｎｉめっき層及びＳｎめっき層の順に２層構造である。Ｎｉめっき層は、下層めっき層３０の表面を覆うように設けられることで、下地電極層２６が積層セラミックコンデンサ１０を実装基板に実装する際の半田によって侵食されることを防止することができる。Ｓｎめっき層が形成されることで、積層セラミックコンデンサ１０を実装基板に実装する際の半田の濡れ性を向上させ、積層セラミックコンデンサ１０を容易に実装することができる。
上層めっき層３２の一層あたりの厚みは、２μｍ以上１１μｍ以下であることが好ましい。
積層体１２、第１の外部電極２４ａ及び第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極２４ａ及び第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の高さ方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極２４ａ及び第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ１０の寸法は、長さ方向ｚのＬ寸法が０．１０ｍｍ以上１０．０ｍｍ以下、幅方向ｙのＷ寸法が０．１０ｍｍ以上１０．０ｍｍ以下、高さ方向ｘのＴ寸法が２０μｍ以上１０．０ｍｍ以下であることが好ましい。
図１に示す積層セラミックコンデンサ１０によれば、下層めっき層３０がＣｕめっき層であり、下層めっき層３０の下層領域４０を構成する金属粒子の粒径が上層領域４２を構成する金属粒子の粒径より小さいので、薄膜層から形成される下地電極層２６によって積層体１２と固着力を確保しつつ、下層領域４０を構成する金属粒子の粒径が小さいことにより、下層めっき層３０全体における圧縮応力を小さくすることができる。その結果、熱ストレスが印加された場合であっても、下層めっき層３０の先端部にかかる引張応力を抑制することが可能となり、熱ストレスによって生じる積層体１２へのクラックの発生を抑制することができる。
また、図１に示す積層セラミックコンデンサ１０によれば、下層めっき層３０の上層領域４２において、下層領域４０を構成する金属粒子の粒径よりも上層領域４２を構成する金属粒子の粒径が大きいので、下層めっき層３０の厚みを確保することができ、積層体１２への水分の浸入を抑制することが可能となる。その結果、耐湿信頼性の劣化に対しても効果を発揮することが可能となる。
２．第１の実施の形態の変形例
以下、第１の実施の形態にかかる積層セラミック電子部品である積層セラミックコンデンサの各変形例（第１の変形例ないし第３の変形例）について説明する。また、これら各変形例について、上記実施形態の構成要素に相当するものについては同じ符号を付すとともに、その詳細な説明を省略する。
（１）第１の変形例
まず、第１の実施の形態の第１の変形例に係る積層セラミック電子部品である積層セラミックコンデンサ１１０について説明する。図８は、この発明の第１の実施の形態の第１の変形例に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す外観斜視図である。図９は、この発明の第１の実施の形態の第１の変形例に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す正面図である。図１０は、この発明の第１の実施の形態の第１の変形例に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す上面図である。図１１は、図１に係る線ＸＩ－ＸＩにおける断面図である。図１２は、図１に係る線ＸＩＩ－ＸＩＩにおける断面図である。図１３は、図１に係る線ＸＩＩＩ－ＸＩＩＩにおける断面図である。
第１の変形例に係る積層セラミックコンデンサ１１０は、図８に示されるように、外部電極１２４が、第１の端面１２ｅ及び第２の端面１２ｆ、第１の主面１２ａ及び第２の主面１２ｂだけでなく、さらに、第１の側面１２ｃ上及び第２の側面１２ｄ上に配置されたものである。
また、図１３に示すように、内部電極層１６の引出電極部の形状も異なる。
内部電極層１６は、図１１及び図１２に示されるように、第１の内部電極層１６ａと第２の内部電極層１６ｂとを有している。第１の内部電極層１６ａと第２の内部電極層１６ｂは、セラミック層１４を介して交互に積層される。
第１の内部電極層１６ａは、セラミック層１４の表面に配置される。第１の内部電極層１６ａは、第２の内部電極層１６ｂと対向する第１の対向電極部１８ａと、第１の内部電極層１６ａの一端側に位置し、第１の対向電極部１８ａから積層体１２の第１の端面１２ｅ側まで延びる第１の引出電極部２０ａを有する。そして、図１３に示すように、第１の引出電極部２０ａは、その端部が第１の端面１２ｅ、第１の側面１２ｃの一部及び第２の側面１２ｄの一部に引き出され、露出している。
第２の内部電極層１６ｂは、第１の内部電極層１６ａが配置されるセラミック層１４と異なるセラミック層１４の表面に配置される。第２の内部電極層１６ｂは、第１の内部電極層１６ａと対向する第２の対向電極部１８ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部１８ｂから積層体１２の第２の端面１２ｆ側まで延びる第２の引出電極部２０ｂを有する。そして、図１３に示すように、第２の引出電極部２０ｂは、その端部が第２の端面１２ｆ、第１の側面１２ｃの一部及び第２の側面１２ｄの一部に引き出され、露出している。
外部電極１２４は、下地電極層２６と、下地電極層２６を覆うように形成されるめっき層２８とを含む。
外部電極２４は、第１の外部電極２４ａ及び第２の外部電極２４ｂを有する。
第１の外部電極２４ａは、積層体１２の第１の端面１２ｅの表面、第１の主面１２ａ上の一部及び第２の主面１２ｂ上の一部、並びに第１の側面１２ｃの一部及び第２の側面１２ｄの一部に配置される。この場合、第１の外部電極２４ａは、第１の内部電極層１６ａの第１の引出電極部２０ａと電気的に接続される。
第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆの表面、第１の主面１２ａ上の一部及び第２の主面１２ｂ上の一部、並びに第１の側面１２ｃの一部及び第２の側面１２ｄの一部に配置される。この場合、第２の外部電極２４ｂは、第２の内部電極層１６ｂの第２の引出電極部２０ｂと電気的に接続される。
また、当然、第１の変形例に係る積層セラミックコンデンサ１１０のめっき層２８の構造は、積層セラミックコンデンサ１０のめっき層２８の構造と同一である。
これにより、下層めっき層３０を第１の側面１２ｃ及び第２の側面１２ｄに露出する第１の引出電極部２０ａ及び第２の引出電極部２０ｂ上にも形成することが可能となる。その結果、第１の側面１２ｃ上及び第２の側面１２ｄ上においても外部電極１２４を形成することができる。
図８に示す第１の変形例に係る積層セラミックコンデンサ１１０によれば、図１の積層セラミックコンデンサ１０と同様の効果を奏する。
（２）第２の変形例
続いて、第２の変形例に係る積層セラミック電子部品である積層セラミックコンデンサ２１０について説明する。図１４は、この発明の実施の形態の第２の変形例に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す中央正断面図である。
第２の変形例に係る積層セラミックコンデンサ２１０は、図１４に示されるように断面視Ｌ字状の外部電極２２４を有する。
外部電極２２４は、第１の外部電極２２４ａ及び第２の外部電極２２４ｂを有する。
第２の変形例に係る積層セラミック電子部品である積層セラミックコンデンサ２１０は、図１４に示されるように、断面視Ｌ字状の第１の外部電極２２４ａが、第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第２の主面１２ｂ上に配置される。このとき、第１の外部電極２２４ａは、その一部が第１の主面１２ａに回り込むように配置されてもよい。
また、積層セラミックコンデンサ２１０は、図１４に示されるように、断面視Ｌ字状の第２の外部電極２２４ｂが、第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第２の主面１２ｂ上に配置されている。このとき、第２の外部電極２２４ｂは、その一部が第１の主面１２ａに回り込むように配置されてもよい。
従って、積層セラミックコンデンサ２１０において、第２の主面１２ｂには、第２の下地電極層２６ａ２及び第４の下地電極層２６ｂ２のみが配置されている。
なお、第１の外部電極２２４ａは、第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ上に配置され、第２の外部電極２２４ｂは、第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ上に配置されてもよい。このとき、第１の外部電極２２４ａは、その一部が第２の主面１２ｂに回り込むように配置され、第２の外部電極２２４ｂは、その一部が第２の主面１２ｂに回り込むように配置されてもよい。この場合、第１の主面１２ａには、第１の下地電極層及び第３の下地電極層のみが配置される。
また、当然、第２の変形例に係る積層セラミックコンデンサ２１０のめっき層２８の構造は、積層セラミックコンデンサ１０のめっき層２８の構造と同一である。
図１４に示す第２の変形例に係る積層セラミックコンデンサ２１０によれば、図１の積層セラミックコンデンサ１０と同様の効果を奏するとともに、以下の効果を奏する。
すなわち、第１の主面１２ａの表面に外部電極２２４が形成されていないので、その厚みがない分、積層体１２の厚みを厚くすることができ、積層セラミックコンデンサ２１０の体積当たりの静電容量の向上が可能となる。また、実装時に、半田が積層セラミックコンデンサ２１０の上面（第１の主面１２ａ）に濡れ上がることを抑制することができるため、その分、さらに、積層体１２の厚みを厚くすることができる。
（３）第３の変形例
続いて、第３の変形例に係る積層セラミック電子部品である積層セラミックコンデンサ３１０について説明する。図１５は、この発明の実施の形態の第３の変形例に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す中央正断面図である。
第３の変形例に係る積層セラミックコンデンサ３１０は、図１５に示されるように外部電極３２４と、ビア接続部４４とを有する。
外部電極３２４は、第１の外部電極３２４ａ及び第２の外部電極３２４ｂを有する。
第３の変形例に係る積層セラミック電子部品である積層セラミックコンデンサ３１０は、図１５に示されるように、内部電極層１６は、両端面に引き出されていない。
第１の内部電極層１６ａは、第２の内部電極層１６ｂと対向する第１の対向電極部１８ａと、第１の内部電極層１６ａの一端側に位置し、第１の対向電極部１８ａから積層体１２の第１の端面１２ｅ側に延びる第１の引出電極部２０ａを有する。なお、第１の引出電極部２０ａは、その端部が第１の端面１２ｅに引き出されていない。
第２の内部電極層１６ｂは、第１の内部電極層１６ａと対向する第２の対向電極部１８ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部１８ｂから積層体１２の第２の端面１２ｆ側に延びる第２の引出電極部２０ｂを有する。なお、第２の引出電極部２０ｂは、その端部が第２の端面１２ｆに引き出されていない。
そして、第３の変形例に係る積層セラミック電子部品である積層セラミックコンデンサ３１０は、図１５に示されるように、第１の外部電極３２４ａが、第１の端面１２ｅ側における実装面となる第２の主面１２ｂ上のみに配置される。このとき、第１の外部電極３２４ａは、その一部が第１の端面１２ｅに回り込むように配置されてもよい。この場合、図１５に示すように、第１の外部電極３２４ａと第１の内部電極層１６ａの第１の引出電極部２０ａとは、ビア接続部４４によって電気的に接続される。
また、第３の変形例に係る積層セラミック電子部品である積層セラミックコンデンサ３１０は、図１５に示されるように、第２の外部電極３２４ｂが、第２の端面１２ｆ側における実装面となる第２の主面１２ｂ上のみに配置される。このとき、第２の外部電極３２４ｂは、その一部が第２の端面１２ｆに回り込むように配置されてもよい。この場合、図１５に示すように、第２の外部電極３２４ｂと第２の内部電極層１６ｂの第２の引出電極部２０ｂとは、ビア接続部４４によって電気的に接続される。
また、実装面を第１の主面１２ａと第２の主面１２ｂの両主面としてもよい。この場合、外部電極３２４は、第１の端面１２ｅ側において、第１の主面１２ａ上及び第２の主面１２ｂ上に配置され、さらに、第２の端面１２ｆ側において、第１の主面１２ａ上及び第２の主面１２ｂ上に配置される。このとき、外部電極３２４は、その一部が第１の端面１２ｅ及び第２の端面１２ｆに回り込むように配置されてもよい。この場合も、内部電極層１６と外部電極３２４とはビア接続部４４によって電気的に接続される。
ビア接続部４４は、図１５に示されるように、内部電極層１６と外部電極３２４との通電を図る。ビア接続部４４は、積層体１２に穿たれた積層体孔４６と、これら積層体孔４６に内装され外部電極３２４に接続するビア接続体４８とを有する。そして、第１の内部電極層１６ａの第１の引出電極部２０ａは、ビア接続体４８を介して第１の外部電極３２４ａと電気的に接続される。また、第２の内部電極層１６ｂの第２の引出電極部２０ｂは、ビア接続体４８を介して第２の外部電極３２４ｂと電気的に接続される。
なお、ビア接続部４４の平面視形状は円形のみならず、矩形や多角形、楕円形など、通電を好適に図れる形状であれば特に限定されない。また、第１の外部電極３２４ａ側のビア接続部４４の長さと第２の外部電極３２４ｂ側のビア接続部４４の長さは、同じ長さで形成されていてもよく、長さ異なっていてもよい。
図１５に示す第３の変形例に係る積層セラミックコンデンサ３１０によれば、図１の積層セラミックコンデンサ１０と同様の効果を奏するとともに、以下の効果を奏する。
すなわち、第１の主面１２ａ、並びに第１の端面１２ｅ及び第２の端面１２ｆの表面に外部電極３２４が形成されていないので、その厚みがない分、積層体１２の厚みを厚くすることができ、積層セラミックコンデンサ３１０の体積当たりの静電容量の向上が可能となる。また、実装高さを低減し、さらにフィレットをなくすことで実装基板上において、狭隣接な実装をすることができる。
以上のように、本発明の実施の形態は、上記した記載で開示されているが、本発明は、これに限定されるものではない。
３．積層セラミックコンデンサの製造方法
以下、第１の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサの製造方法について説明する。
まず、セラミックグリーンシートと、内部電極用の導電性ペーストとを準備する。誘電体シートや内部電極層用の導電性ペーストには、バインダ（たとえば、公知の有機バインダ）及び溶剤（たとえば、公知の有機バインダ）が含まれる。
次に、セラミックグリーンシート上に、例えば、スクリーン印刷やグラビア印刷などによって、所定のパターンで内部電極用の導電性ペーストを印刷し、内部電極パターンを形成する。具体的には、セラミックグリーンシート上に、導電性材料からなるペーストを上記の印刷法などの方法で塗布することにより、導電性ペースト層が形成される。導電性材料からなるペーストは、例えば、金属粉末に有機バインダ及び有機溶剤が加えられたものである。なお、セラミックグリーンシートに関しては、内部電極パターンが印刷されていない外層用のセラミックグリーンシートも作製する。
これらの内部電極パターンが形成されたセラミックグリーンシートを用いて積層シートが作製される。すなわち、内部電極パターンが形成されていない外層用のセラミックグリーンシートを所定枚数積層し、その上に第１の内部電極層１６ａに対応する内部電極パターンが形成されたセラミックグリーンシートと第２の内部電極層１６ｂに対応する内部電極パターンが形成されたセラミックグリーンシートとを交互に積層し、さらにその上に内部電極パターンが形成されていない外層用のセラミックグリーンシートを所定枚数積層することによって、積層シートを作製する。
さらに、積層シートを静水圧プレスなどの手段により積層方向にプレスし積層ブロックを作製する。
続いて、積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨などにより積層チップの角部及び稜線部に丸みが形成されてもよい。
次に、積層チップを焼成し積層体１２を作製する。焼成温度は、セラミックや内部電極の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
続けて、積層体１２の第１の主面１２ａ上の一部及び第２の主面１２ｂ上の一部に、薄膜層からなる下地電極層２６を形成する。薄膜層である下地電極層２６は、例えば、スパッタリング法等により形成することができる。換言すれば、薄膜層である下地電極層２６は、スパッタ電極により構成される。スパッタ電極は、Ｎｉ、Ｃｒ、Ｃｕ、Ｔｉ等から選ばれる少なくとも１つを含む金属で形成することができる。
その後、薄膜層からなる下地電極層２６上及び下地電極層２６が配置されていない積層体１２の第１の端面１２ｅ上及び第２の端面１２ｆ上を直接覆うように、下層めっき層３０であるＣｕめっき層を形成する。下層めっき層３０の形成時には、添加剤を加えた電界めっき浴を用いた電界めっき、もしくは、置換反応による無電解めっきを行う。ここで、めっき条件を変化させることにより、下層めっき層３０において、積層体１２側に位置する下層領域４０と、下層領域４０の表面に位置する上層領域４２とが形成される。めっき条件は、たとえば、浴温度、浴イオン濃度、電解めっきの場合電流密度、である。これにより、下層領域４０を構成する金属粒子の粒径は、上層領域４２を構成する金属粒子の粒径よりも小さい状態を実現することができる。
続いて、下層めっき層３０の表面に上層めっき層３２を形成する。上層めっき層３２は、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含み、単層もしくは複数層で形成される。好ましくは、上層めっき層３２は、Ｎｉめっき層と、Ｎｉめっき層上にＳｎめっき層を形成し、２層で形成される。
以上のようにして、図１に記載の積層セラミックコンデンサ１０を製造することができる。
以上のように説明した本実施の形態に係る積層セラミックコンデンサの製造方法によれば、性能が高い本発明に係る積層セラミックコンデンサを高い品質にて製造することができる。
Ｂ．第２の実施の形態
１．積層セラミックコンデンサ
次に、この発明の第２の実施の形態にかかる積層セラミックコンデンサについて説明する。図１６は、この発明の第２の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す外観斜視図である。図１７は、図１６に係る線ＸＶＩＩ－ＸＶＩＩにおける断面図である。図１８は、図１６に係る線ＸＶＩＩＩ－ＸＶＩＩＩにおける断面図である。図１９は、図１６に係る線ＸＩＸ－ＸＩＸにおける断面図である。図２０は、図１６に示す積層体の分解斜視図である。図２１は、図１６に示す積層セラミックコンデンサの内部電極パターンを示し、（ａ）は第１の内部電極パターンを示し、（ｂ）は第２の内部電極パターンを示す。図２２は、この発明に係る外部電極の構造を説明するための断面模式図である。図２３は、この発明に係る外部電極の構造を説明するための断面模式図である。
積層セラミックコンデンサ５１０は、積層体５１２と、外部電極５２４，５２５とを含む。
積層体５１２は、複数のセラミック層５１４及び複数の内部電極層５１６を含む。積層体５１２は、高さ方向ｘに互いに対向する第１の主面５１２ａと第２の主面５１２ｂと、高さ方向ｘに直交する幅方向ｙに対向し互いに対向する第１の側面５１２ｃ及び第２の側面５１２ｄと、高さ方向ｘ及び幅方向ｙに直交する長さ方向ｚに互いに対向する第３の側面５１２ｅ及び第４の側面５１２ｆとを有する。第１の主面５１２ａ及び第２の主面５１２ｂは、それぞれ、幅方向ｙ及び長さ方向ｚに沿って延在する。第１の側面５１２ｃ及び第２の側面５１２ｄは、それぞれ、高さ方向ｘ及び幅方向ｚに沿って延在する。第３の側面５１２ｅ及び第４の側面５１２ｆは、それぞれ、高さ方向ｘ及び長さ方向ｙに沿って延在する。したがって、高さ方向ｘとは、第１の主面５１２ａと第２の主面５１２ｂとを結んだ方向であり、幅方向ｙとは、第１の側面５１２ｃと第２の側面５１２ｄとを結んだ方向であり、長さ方向ｚとは、第３の側面５１２ｅと第４の側面５１２ｆとを結んだ方向である。
また、積層体５１２は、角部及び稜線部に丸みがつけられていることが好ましい。ここで、角部は、積層体５１２の３面が交わる部分であり、稜線部は、積層体５１２の２面が交わる部分である。
積層体５１２は、図１７及び図１８に示すように、第１の主面５１２ａ及び第２の主面５１２ｂ同士を結ぶ高さ方向ｘにおいて、複数の内部電極層５１６が対向する有効層部５１５ａと、最も第１の主面５１２ａ側に位置する内部電極層５１６と第１の主面５１２ａとの間に位置する複数のセラミック層５１４から形成される第１の外層部５１５ｂ１と、最も第２の主面５１２ｂ側に位置する内部電極層５１６と第２の主面５１２ｂとの間に位置する複数のセラミック層５１４から形成される第２の外層部５１５ｂ２と、を有する。
第１の外層部５１５ｂ１は、積層体５１２の第１の主面５１２ａ側に位置し、第１の主面５１２ａと最も第１の主面５１２ａに近い内部電極層５１６との間に位置する複数のセラミック層５１４との間に位置する複数のセラミック層５１４との集合体である。
第２の外層部５１５ｂ２は、積層体５１２の第２の主面５１２ｂ側に位置し、第２の主面５１２ｂと最も第２の主面５１２ｂに近い内部電極層５１６との間に位置する複数のセラミック層５１４との間に位置する複数のセラミック層５１４との集合体である。
そして、第１の外層部５１５ｂ１及び第２の外層部５１５ｂ２に挟まれた領域が有効層部５１５ａである。第１の外層部５１５ｂ１と第２の外層部５１５ｂ２とに挟まれた領域が有効層部５１５ａである。積層されるセラミック層５１４の枚数は、特に限定されないが、第１の外層部５１５ｂ１及び第２の外層部５１５ｂ２を含み、１５枚以上７０枚以下であることが好ましい。また、セラミック層５１４の厚みは、０．４μｍ以上１０μｍ以下であることが好ましい。
第１の外層部５１５ａ及び第２の外層部５１５ｂ２の厚みは、３μｍ以上１５μｍ以下であることが好ましい。そして、両外層部５１５ｂ１及び５１５ｂ２に挟まれた領域が有効層部５１５ｂである。すなわち、有効層部５１５ａは、内部電極層４１６の積層されている領域である。
セラミック層５１４は、例えば、誘電体材料により形成することができる。誘電体材料としては、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｎＯ3などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
積層体５１２の寸法は、特に限定されないが、Ｌ寸法が０．４３ｍｍ以上０．７３ｍｍ以下、かつ、０．８５≦Ｗ／Ｌ≦１．０、Ｔ寸法が５０μｍ以上９０μｍ以下であることが好ましい。
内部電極層５１６は、図１７ないし図２０に示されるように、複数の第１の内部電極層５１６ａ及び複数の第２の内部電極層５１６ｂを有する。第１の内部電極層５１６ａと第２の内部電極層５１６ｂは、セラミック層５１４を介して交互に積層される。
第１の内部電極層５１６ａは、セラミック層５１４の表面に配置される。また、第１の内部電極層５１６ａは、第１の主面５１２ａ及び第２の主面５１２ｂに対向し、第２の内部電極層５１６ｂと対向する第１の対向電極部５１８ａを有し、第１の主面５１２ａと第２の主面５１２ｂとを結ぶ方向に積層されている。
また、第２の内部電極層５１６ｂは、第１の内部電極層５１６ａが配置されるセラミック層５１４と異なるセラミック層５１４の表面に配置される。第２の内部電極層５１６ｂは、第１の主面５１２ａ及び第２の主面５１２ｂに対向する第２の対向電極部５１８ｂを有し、第１の主面５１２ａと第２の主面５１２ｂとを結ぶ方向に積層されている。
図１９ないし図２１に示すように、第１の内部電極層５１６ａは、第１の引出電極部５２０ａによって積層体５１２の第１の側面５１２ｃ及び第３の側面５１２ｅに引き出され、第２の引出電極部５２０ｂによって積層体５１２の第２の側面５１２ｄ及び第４の側面５１２ｆに引き出される。なお、第１の引出電極部５２０ａが第１の側面５１２ｃに引き出される幅は、第３の側面５１２ｅに引き出される幅とほぼ等しくてもよく、第２の引出電極部５２０ｂが第２の側面５１２ｄに引き出される幅は、第４の側面５１２ｆに引き出される幅とほぼ等しくてもよい。
すなわち、第１の引出電極部５２０ａは、積層体５１２の第３の側面５１２ｅ側に引き出され、第２の引出電極部５２０ｂは、積層体５１２の第４の側面５１２ｆ側に引き出される。
第２の内部電極層５１６ｂは、第３の引出電極部５２１ａによって積層体５１２の第１の側面５１２ｃ及び第４の側面５１２ｆに引き出され、第４の引出電極部５２１ｂによって積層体５１２の第２の側面５１２ｄ及び第３の側面５１２ｅに引き出される。なお、第３の引出電極部５２１ａが第１の側面５１２ｃに引き出される幅は、第４の側面５１２ｆに引き出される幅とほぼ等しくてもよく、第４の引出電極部５２１ｂが第２の側面５１２ｄに引き出される幅は、第３の側面５１２ｅに引き出される幅とほぼ等しくてもよい。
すなわち、第３の引出電極部５２１ａは、積層体５１２の第４の側面５１２ｆ側に引き出され、第４の引出電極部５２１ｂは、積層体５１２の第３の側面５１２ｃ側に引き出される。
また、積層セラミックコンデンサ５１０を積層方向から見たとき、第１の内部電極層５１６ａの第１の引出電極部５２０ａと第２の引出電極部５２０ｂとを結ぶ直線と、第２の内部電極層５１６ｂの第３の引出電極部５２１ａと第４の引出電極部５２１ｂとを結ぶ直線は、交差するのが好ましい。
さらに、積層体５１２の側面５１２ｃ，５１２ｄ，５１２ｅ，５１２ｆにおいて、第１の内部電極層５１６ａの第１の引出電極部５２０ａと第２の内部電極層５１６ｂの第４の引出電極部５２１ｂとは対向する位置に引き出され、第１の内部電極層５１６ａの第２の引出電極部５２０ｂと第２の内部電極層５１６ｂの第３の引出電極部５２１ａとは対向する位置に引き出されるのが好ましい。
また、積層体５１２は、図１９に示されるように、第１の対向電極部５１８ａの長さ方向ｚの一端と第３の側面５１２ｅとの間及び第２の対向電極部５１８ａの長さ方向ｚの他端と第４の側面５１２ｆとの間に形成される積層体５１２の側部（Ｌギャップ）５２２ｂを含む。積層体５１２の側部（Ｌギャップ）５２２ｂの幅方向ｚの平均長さは、１０μｍ以上６０μｍ以下であることが好ましく、１０μｍ以上３０μｍ以下であることがより好ましく、１０μｍ以上２０μｍ以下であることがさらに好ましい。
さらに、積層体５１２は、図１９に示されるように、第１の対向電極部５１８ａの幅方向ｙの一端と第１の側面５１２ｃとの間及び第２の対向電極部５１８ａの幅方向ｙの他端と第２の側面５１２ｄとの間に形成される積層体５１２の側部（Ｗギャップ）５２２ａを含む。積層体５１２の側部（Ｗギャップ）５２２ａの長さ方向ｙの平均長さは、１０μｍ以上６０μｍ以下であることが好ましく、１０μｍ以上３０μｍ以下であることがより好ましく、１０μｍ以上２０μｍ以下であることがさらに好ましい。
内部電極層５１６の材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含むたとえばＡｇ－Ｐｄ合金などの合金により構成することができる。内部電極層５１６は、さらに、セラミック層５１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。内部電極層５１６の積層枚数は、２０枚以上８０枚以下であることが好ましい。内部電極層５１６の平均厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。
積層体５１２には、図１６ないし図１９に示されるように、外部電極５２４、５２５が配置される。
外部電極５２４は、下地電極層５２６と、下地電極層５２６を覆うように形成されるめっき層５２８とを含む。
外部電極５２５は、下地電極層５２７と、下地電極層５２７を覆うように形成されるめっき層５２９とを含む。
外部電極５２４は、第１の外部電極５２４ａ及び第２の外部電極５２４ｂを有する。
第１の外部電極５２４ａは、第１の側面５１２ｃ及び第３の側面５１２ｅにおいて第１の引出電極部５２０ａを覆うように配置され、第１の主面５１２ａ及び第２の主面５１２ｂの一部を覆うように配置されている。第１の外部電極５２４ａは、第１の内部電極層５１６ａの第１の引出電極部５２０ａに電気的に接続される。
また、第２の外部電極５２４ｂは、第２の側面５１２ｄ及び第４の側面５１２ｆにおいて第２の引出電極部５２０ｂを覆うように配置され、第１の主面５１２ａ及び第２の主面５１２ｂの一部を覆うように配置されている。第２の外部電極５２４ｂは、第１の内部電極層５１６ａの第２の引出電極部５２０ｂに電気的に接続される。
外部電極５２５は、第３の外部電極５２５ａ及び第４の外部電極５２５ｂを有する。
第３の外部電極５２５ａは、第１の側面５１２ｃ及び第４の側面５１２ｆにおいて第３の引出電極部５２１ａを覆うように配置され、第１の主面５１２ａ及び第２の主面５１２ｂの一部を覆うように配置されている。第３の外部電極５２５ａは、第２の内部電極層５１６ｂの第３の引出電極部５２１ａに電気的に接続される。
また、第４の外部電極５２５ｂは、第２の側面５１２ｄ及び第３の側面５１２ｅにおいて第４の引出電極部５２１ｂを覆うように配置され、第１の主面５１２ａ及び第２の主面５１２ｂの一部を覆うように配置されている。第４の外部電極５２５ｂは、第２の内部電極層５１６ｂの第４の引出電極部５２１ｂに電気的に接続される。
積層体５１２内において、第１の内部電極層５１６ａの第１の対向電極部５１８ａと第２の内部電極層５１６ｂの第２の対向電極部５１８ｂとがセラミック層５１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層５１６ａが接続された第１の外部電極５２４ａ及び第２の外部電極５２４ｂと、第２の内部電極層５１６ｂが接続された第３の外部電極５２５ａ及び第４の外部電極５２５ｂとの間に静電容量を得ることができ、コンデンサの特性が発現する。
下地電極層５２６は、第１の下地電極層５２６ａ１、第２の下地電極層５２６ａ２、第３の下地電極層５２６ｂ１及び第４の下地電極層５２６ｂ２を有する。これら第１の下地電極層５２６ａ１、第２の下地電極層５２６ａ２、第３の下地電極層５２６ｂ１及び第４の下地電極層５２６ｂ２は、より性能を高めるべく、複数の薄膜電極からなる薄膜層により形成される。
第１の下地電極層５２６ａ１は、第１の主面５１２ａ、第１の側面５１２ｃ及び第３の側面５１２ｅが交わる角部における第１の主面５１２ａの一部を覆うように形成される。
第２の下地電極層５２６ａ２は、第２の主面５１２ｂ、第１の側面５１２ｃ及び第３の側面５１２ｅが交わる角部にける第２の主面５１２ｂの一部を覆うように形成される。
第３の下地電極層５２６ｂ１は、第１の主面５１２ａ、第２の側面５１２ｂ及び第４の側面５１２ｄが交わる角部における第１の主面５１２ａの一部を覆うように形成される。
第４の下地電極層５２６ｂ２は、第２の主面５１２ｂ、第２の側面５１２ｂ及び第４の側面５１２ｄが交わる角部における第２の主面５１２ｂの一部を覆うように形成される。
下地電極層５２７は、第５の下地電極層５２７ａ１、第６の下地電極層５２７ａ２、第７の下地電極層５２７ｂ１及び第８の下地電極層５２７ｂ２を有する。これら第５の下地電極層５２７ａ１、第６の下地電極層５２７ａ２、第７の下地電極層５２７ｂ１及び第８の下地電極層５２７ｂ２は、より性能を高めるべく、複数の薄膜電極からなる薄膜層により形成される。
第５の下地電極層５２７ａ１は、第１の主面５１２ａ、第１の側面５１２ｃ及び第４の側面５１２ｄが交わる角部における第１の主面５１２ａの一部を覆うように形成される。
第６の下地電極層５２７ａ２は、第２の主面５１２ｂ、第１の側面５１２ｃ及び第４の側面５１２ｄが交わる角部における第２の主面５１２ｂの一部を覆うように形成される。
第７の下地電極層５２７ｂ１は、第１の主面５１２ａ、第２の側面５１２ｂ及び第３の側面５１２ｅが交わる角部における第１の主面５１２ａの一部を覆うように形成される。
第８の下地電極層５２７ｂ２は、第２の主面５１２ｂ、第２の側面５１２ｂ及び第３の側面５１２ｅが交わる角部における第２の主面５１２ｂの一部を覆うように形成される。
薄膜層により形成される下地電極層５２６，５２７は、スパッタリング法または蒸着法等の薄膜形成法により形成されていることが好ましい。特に、薄膜層により形成される下地電極層５２６，５２７は、スパッタリング法によって形成されたスパッタ電極であることが好ましい。以下、スパッタリング法で形成された電極について説明する。
スパッタ電極で下地電極層５２６，５２７を形成する場合は、積層体５１２の第１の主面５１２ａ上の一部及び第２の主面５１２ｂ上の一部に直接スパッタ電極を形成することが好ましい。
スパッタ電極で形成される下地電極層５２６，５２７は、Ｎｉ、Ｃｒ、Ｃｕ、Ｔｉ等から選ばれる少なくとも１つを含む。
スパッタ電極の第１の主面５１２ａと第２の主面５１２ｂとを結ぶ高さ方向ｘの厚みは、５０ｎｍ以上４００ｎｍ以下であることが好ましく、５０ｎｍ以上１３０ｎｍ以下であることが好ましい。
めっき層５２８は、第１のめっき層５２８ａと第２のめっき層５２８ｂとを含む。
第１のめっき層５２８ａは、第１の下地電極層５２６ａ１及び第２の下地電極層５２６ａ２を覆うように配置される。
第２のめっき層５２８ｂは、第３の下地電極層５２６ｂ１及び第４の下地電極層５２７ｂ２を覆うように配置される。
めっき層５２９は、第３のめっき層５２９ａと第４のめっき層５２９ｂとを含む。
第３のめっき層５２９ａは、第５の下地電極層５２７ａ１及び第６の下地電極層５２７ａ２を覆うように配置される。
第４のめっき層５２９ｂは、第７の下地電極層５２７ｂ１及び第８の下地電極層５２８ｂ２を覆うように配置される。
めっき層５２８及びめっき層５２９は、複数層により形成されてもよい。
好ましくは、めっき層５２８は、下地電極層５２６を覆う下層めっき層５３０と、下層めっき層５３０を覆うように配置される上層めっき層５３２とを含む。同様に、めっき層５２９は、下地電極層５２７を覆う下層めっき層５３１と、下層めっき層５３１を覆うように配置される上層めっき層５３３とを含む。
めっき層５２８のうち、上層めっき層５３２は、たとえば、Ｎｉ、Ｓｎ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。同様に、めっき層５２９のうち、上層めっき層５３３は、たとえば、Ｎｉ、Ｓｎ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
下層めっき層５３０は、第１の下層めっき層５３０ａ及び第２の下層めっき層５３０ｂを有する。
第１の下層めっき層５３０ａは、下地電極層が配置されていない積層体５１２の第１の側面５１２ｃ及び第３の側面５１２ｅに配置され、さらに、第１の主面５１２ａに配置される第１の下地電極層５２６ａ１及び第２の主面５１２ｂに配置される第２の下地電極層５２６ａ２を覆うように配置される。
第２の下層めっき層５３０ｂは、下地電極層が配置されていない積層体５１２の第２の側面５１２ｂ及び第４の側面５１２ｆに配置され、さらに、第１の主面５１２ａに配置される第３の下地電極層５２６ｂ１及び第２の主面５１２ｂに配置される第４の下地電極層５２６ｂ２を覆うように配置される。
下層めっき層５３１は、第３の下層めっき層５３１ａ及び第４の下層めっき層５３１ｂを有する。
第３の下層めっき層５３１ａは、下地電極層が配置されていない積層体５１２の第１の側面５１２ｃ及び第４の側面５１２ｆに配置され、さらに、第１の主面５１２ａに配置される第５の下地電極層５２７ａ１及び第２の主面５１２ｂに配置される第６の下地電極層５２７ａ２を覆うように配置される。
第４の下層めっき層５３１ｂは、下地電極層が配置されていない積層体５１２の第２の側面５１２ｂ及び第３の側面５１２ｅに配置され、さらに、第１の主面５１２ａに配置される第７の下地電極層５２７ｂ１及び第２の主面５１２ｂに配置される第８の下地電極層５２７ｂ２を覆うように配置される。
これにより、２層目（上層めっき層５３２，５３３）以降のめっき層の形成時におけるめっき層厚みを均一に形成することができ、２層目（上層めっき層５３２，５３３）のめっき層厚みのばらつきの抑制効果を得ることができる。
本実施の形態では、下層めっき層５３０，５３１に含まれる金属は、Ｃｕである。したがって、下層めっき層５３０，５３１は、Ｃｕめっき層として形成される。下層めっき層５３０，５３１は、Ｃｕめっき層として形成され、下地電極層５２６，５２７の表面を覆うように設けられることで、めっき液の浸入を抑制する効果を有する。
さらに、図２２に示すように、下層めっき層５３０は、積層体５１２側に位置する下層領域５４０と、下層領域５４０と上層めっき層５３２との間に位置する上層領域５４２とを有する。
また、下層領域５４０に位置するＣｕめっき層を構成する金属粒子の粒径は、上層領域５４２に位置するＣｕめっき層を構成する金属粒子の粒径よりも小さい。
また、図２３に示すように、下層めっき層５３１は、積層体５１２側に位置する下層領域５４１と、下層領域５４１と上層めっき層５３３との間に位置する上層領域５４３とを有する。
また、下層領域５４１に位置するＣｕめっき層を構成する金属粒子の粒径は、上層領域５４３に位置するＣｕめっき層を構成する金属粒子の粒径よりも小さい。
なお、Ｃｕめっき層を構成する金属粒子の粒径は、Ｃｕめっき層の厚み方向の最大粒径を意味する。
これにより、下層めっき層５３０の下層領域５４０を構成する粒子の粒径を上層領域５４２に位置するＣｕめっき層を構成する金属粒子の粒径より小さくすることで、下層めっき層５３０全体の圧縮応力を小さくすることができる。また、下層めっき層５３１の下層領域５４１を構成する金属粒子の粒径を上層領域５４３に位置するＣｕめっき層を構成する金属粒子の粒径より小さくすることで、下層めっき層その結果、熱ストレスが印加された場合であっても、下層めっき層５３０，５３１の先端部にかかる引っ張り応力を抑制することが可能となり、この熱ストレスによって生じる積層体５１２へのクラックを抑制することができる。また、下層めっき層５３０の上層領域５４２を構成する金属粒子の粒径を、下層領域５４０を構成する金属粒子の粒径を大きくし、下層めっき層５３１の上層領域５４３を構成する金属粒子の粒径を、下層領域５４０を構成する金属粒子の粒径を大きくすることで、下層めっき層５３０，５３１の厚みを確保することができ、積層体５１２内部への水分の浸入を抑制することが可能となる。その結果、熱ストレスの印加による応力を小さくしつつ、良好な耐湿信頼性を維持することができる。
なお、下層めっき層５３０の上層領域５４２においては、その上層領域５４２を構成する金属粒子の粒径が大きく、下層めっき層５３１の上層領域５４３においては、その上層領域５４３を構成する金属粒子の粒径が大きいため、熱ストレスによる引っ張り応力が発生することもあるが、下層領域５４０，５４１を構成する金属粒子の粒径が小さいため、下層領域５４０，５４１がバリア層となり、上層領域５４２，５４３において生ずる応力によるクラックを抑制することができる。
下層めっき層５３０の下層領域５４０の厚みは、下層めっき層５３０の上層領域５４２の厚みよりも小さいことが好ましい。また、下層めっき層５３１の下層領域５４１の厚みは、下層めっき層５３１の上層領域５４３の厚みよりも小さいことが好ましい。これにより、熱サイクルの印加による下層めっき層５３０，５３１において生ずる積層体５１２に対する圧縮応力が小さくなり、この圧縮応力に起因する積層体５１２に対するクラックの発生を抑制する効果を得ることができる。
下層めっき層５３０の下層領域５４０の厚み、及び下層めっき層５３１の下層領域５４１の厚みは、０．２μｍ以上１．０μｍ以下が好ましい。下層めっき層５３０の下層領域５４０の厚み、及び下層めっき層５３１の下層領域５４１の厚みが０．２μｍより小さい場合には、Ｃｕめっきにより形成される下層領域５４０，５４１が不連続に形成されることになり、例えば、積層セラミックコンデンサ５１０の耐湿信頼性が担保できない場合を生ずる。一方、下層めっき層５３０の下層領域５４０の厚み、及び下層めっき層５３１の下層領域５４１の厚みが１．０μｍよりも大きい場合には、めっき成長による外部電極端部における形成不良が生じる場合がある。
下層めっき層５３０の上層領域５４２の厚み、及び下層めっき層５３１の上層領域５４３の厚みは、４．０μｍ以上８．０μｍ以下が好ましい。下層めっき層５３０の上層領域５４２の厚み、及び下層めっき層５３１の上層領域５４３の厚みが４．０μｍより小さい場合には、Ｃｕめっきにより形成される上層領域５４２，５４３が不連続に形成されることになり、例えば、積層セラミックコンデンサ５１０の耐湿信頼性が担保できない場合を生ずる。一方、下層めっき層５３０の上層領域５４２の厚み、及び下層めっき層５３１の上層領域５４３の厚みが８．０μｍより大きい場合には、めっき厚分だけ素体厚みが薄くなり、所望の容量や強度を発現できない場合を生ずる。
下層めっき層５３０の下層領域５４０を構成する金属粒子の粒径は、０．２０μｍ以下であり、下層めっき層５３０の上層領域５４２を構成する金属粒子の粒径は、０．５０μｍ以上であることが好ましい。下層めっき層５３１の下層領域５４１を構成する金属粒子の粒径は、０．２０μｍ以下であり、下層めっき層５３１の上層領域５４３を構成する金属粒子の粒径は、０．５０μｍ以上であることが好ましい。これにより、下層めっき層５３０，５３１の下層領域５４０，５４１の応力緩和効果により、熱ストレスの印加による積層体５１２に対する圧縮応力が小さくなり、この圧縮応力に起因する積層体５１２に対するクラックの発生を抑制することができる。さらに、下層めっき層５３０，５３１の上層領域５４２，５４３を構成する金属粒子により、めっき成長による外部電極端部における形成不良の発生を抑制する効果を得ることができる。
これは、下層めっき層５３０の下層領域５４０及び下層めっき層５３１の下層領域５４１の連続性を担保するために、ある程度の厚みを形成する必要があるが、所定の厚みを形成する際に、金属粒径を細かく形成することができる浴を使用すると、めっき成長が促進されるためである。
下層めっき層５３０の下層領域５４０を構成する金属粒子の粒径、及び下層めっき層５３１の下層領域５４１を構成する金属粒子の粒径が０．２０μｍより大きい場合は、熱ストレスの印加による積層体５１２に対する圧縮応力が大きくなり、この圧縮応力に起因する積層体５１２に対するクラックが発生する場合がある。一方、下層めっき層５３０の上層領域５４２を構成する金属粒子の粒径、及び下層めっき層５３０の上層領域５４３を構成する金属粒子の粒径が、０．５μｍより小さい場合は、下層めっき層５３０，５３１の上層領域５４２，５４３が不連続に形成されることになり、例えば、積層セラミックコンデンサ５１０の耐湿信頼性が担保できない場合がある。
上層めっき層５３２は、第１の上層めっき層５３２ａ及び第２の上層めっき層５３２ｂを有する。
第１の上層めっき層５３２ａは、第１の下層めっき層５３０ａを覆うように配置される。具体的には、第１の上層めっき層５３２ａは、第１の下層めっき層５３０ａの表面の第１の側面５１２ｃ及び第３の側面５１２ｅに配置され、第１の下層めっき層５３０ａの表面の第１の主面５１２ａ、第２の主面５１２ｂにも至るように設けられていることが好ましい。
第２の上層めっき層５３２ｂは、第２の下層めっき層５３０ｂを覆うように配置される。具体的には、第２の上層めっき層５３２ｂは、第２の下層めっき層５３０ｂの表面の第２の側面５１２ｂ及び第４の側面５１２ｆに配置され、第２の下層めっき層５３０ｂの表面の第１の主面５１２ａ、第２の主面５１２ｂにも至るように設けられていることが好ましい。
上層めっき層５３３は、第３の上層めっき層５３３ａ及び第４の上層めっき層５３３ｂを有する。
第１の上層めっき層５３３ａは、第１の下層めっき層５３１ａを覆うように配置される。具体的には、第１の上層めっき層５３３ａは、第１の下層めっき層５３１ａの表面の第１の側面５１２ｃ及び第４の側面５１２ｆに配置され、第１の下層めっき層５３１ａの表面の第１の主面５１２ａ、第２の主面５１２ｂにも至るように設けられていることが好ましい。
第２の上層めっき層５３３ｂは、第２の下層めっき層５３１ｂを覆うように配置される。具体的には、第２の上層めっき層５３３ｂは、第２の下層めっき層５３１ｂの表面の第２の側面５１２ｂ及び第３の側面５１２ｅに配置され、第２の下層めっき層５３１ｂの表面の第１の主面５１２ａ、第２の主面５１２ｂにも至るように設けられていることが好ましい。
本実施の形態では、上層めっき層５３２，５３３は、Ｎｉめっき層及びＳｎめっき層の順に２層構造である。Ｎｉめっき層は、下層めっき層３０の表面を覆うように設けられることで、下地電極層５２６，５２７が積層セラミックコンデンサ５１０を実装基板に実装する際の半田によって侵食されることを防止することができる。Ｓｎめっき層が形成されることで、積層セラミックコンデンサ５１０を実装基板に実装する際の半田の濡れ性を向上させ、積層セラミックコンデンサ５１０を容易に実装することができる。
上層めっき層５３２，５３３の一層あたりの厚みは、２μｍ以上１１μｍ以下であることが好ましい。
積層体５１２、外部電極５２４，５２５を含む積層セラミックコンデンサ５１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、外部電極５２４，５２５を含む積層セラミックコンデンサ１０の高さ方向ｘの寸法をＴ寸法とし、積層体１２、外部電極５２４，５２５を含む積層セラミックコンデンサ５１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ５１０の寸法は、長さ方向ｚのＬ寸法が０．４５ｍｍ以上０．７５ｍｍ以下、高さ方向ｘのＴ寸法が７０μｍ以上１１０．０ｍｍ以下、幅方向ｙのＷ寸法が０．８５≦Ｗ／Ｌ≦１．０を満たすＷ寸法、であることが好ましい。
図１６に示す積層セラミックコンデンサ５１０では、上述の積層セラミックコンデンサ１０と同様の効果を奏する。
２．第２の実施の形態の変形例
次に、この発明にかかる第２の実施の形態の変形例にかかる積層セラミックコンデンサについて説明する。図２４は、この発明の第２の実施の形態の変形例に係る積層セラミック電子部品の一例である積層セラミックコンデンサであって、（ａ）はその外観斜視図であり、（ｂ）はその底面図である。図２４に示す積層セラミックコンデンサ５１０’において、図１６ないし図２３に示した積層セラミックコンデンサ５１０と同一の部分には、同一の符号を付し、その説明を省略する。
積層セラミックコンデンサ５１０’は、直方体状の積層体５１２と、外部電極５２４’、５２５’とを含む。
外部電極５２４’は、第１の内部電極層５１６ａの第１の引出電極部５１８ａに電気的に接続されるようにして形成される第１の外部電極５２４ａ’と、第２の引出電極部５２０ｂに電気的に接続されるようにして形成される第２の外部電極５２４ｂ’とを有する。
第１の外部電極５２４ａ’は、第１の側面５１２ｃ及び第３の側面５１２ｅにおいて第１の引出電極部５２０ａを覆うように配置され、第２の主面５１２ｂの一部を覆うように配置されている。また、第２の外部電極５２４ｂ’は、第２の側面５１２ｄ及び第４の側面５１２ｆにおいて第２の引出電極部５２０ｂを覆うように配置され、第２の主面５１２ｂの一部を覆うように配置されている。
外部電極５２５’は、第２の内部電極層５１６ｂの第３の引出電極部５２１ａに電気的に接続されるようにして形成される第３の外部電極５２５ａ’と、第４の引出電極部５２１ｂに電気的に接続されるようにして形成される第４の外部電極５２５ｂ’とを有する。
第３の外部電極５２５ａ’は、第１の側面５１２ｃ及び第４の側面５１２ｆにおいて第３の引出電極部５２１ａを覆うように配置され、第２の主面５１２ｂの一部を覆うように配置されている。また、第４の外部電極５２５ｂ’は、第２の側面５１２ｄ及び第３の側面５１２ｅにおいて第４の引出電極部５２１ｂを覆うように配置され、第２の主面５１２ｂの一部を覆うように配置されている。
外部電極５２４’，５２５’は、積層体５１２側から順に、下地電極層及びめっき層を有することが好ましい。
また、当然、本変形例に係る積層セラミックコンデンサ５１０’のめっき層５３０，５３１の構造は、積層セラミックコンデンサ５１０のめっき層５３０，５３１の構造と同一である。
図２４に示す積層セラミックコンデンサ５１０’では、上述の積層セラミックコンデンサ５１０と同様の効果を奏するとともに、以下の効果を奏する。
すなわち、第２の主面１２ｂの表面に、外部電極５２４’，５２５’が形成されていないので、その厚みがない分、積層体５１２の厚みを厚くすることができ、積層セラミックコンデンサ５１０’の強度の向上、及び体積当りの静電容量の向上が可能となる。また、実装時に、半田が積層セラミックコンデンサ５１０’の上面（第２の主面５１２ａ）に濡れ上がることを抑制することができるため、その分、さらに、積層体５１２の厚みを厚くすることができる。
３．積層セラミックコンデンサの製造方法
次に、この積層セラミックコンデンサ５１０，５１０’の製造方法について説明する。
まず、セラミックグリーンシートと、内部電極用の導電性ペーストとを準備する。セラミックグリーンシートや内部電極用の導電性ペーストは、バインダ（たとえば、公知の有機バインダなど）及び溶剤（たとえば、有機溶剤など）を含む。
次に、セラミックグリーンシート上に、たとえば、スクリーン印刷やグラビア印刷などによって、所定のパターンで内部電極用の導電性ペーストを印刷し、図２１に示すような内部電極パターンを形成する。具体的には、セラミックグリーンシート上に、導電性材料からなるペーストを上記の印刷などの方法で塗布することにより、導電性ペースト層が形成される。導電性材料からなるペーストは、たとえば、金属粉末に有機バインダ及び有機溶剤が加えられたものである。なお、セラミックグリーンシートに関して、内部電極パターンが印刷されていない外層用のセラミックグリーンシートも作製する。
そして、これらの内部電極パターンが形成されたセラミックグリーンシートを用いて、積層シートが作製される。すなわち、内部電極パターンが形成されていない外層用のセラミックグリーンシートを所定枚数積層し、その上に第１の内部電極層５１６ａに対応する内部電極パターンが形成されたセラミックグリーンシートと第２の内部電極層５１６ｂに対応する内部電極パターンが形成されたセラミックグリーンシートとを交互に積層し、さらにその上に内部電極パターンが形成されていないセラミッククグリーンシートを所定枚数積層することによって、積層シートが作製される。
続いて、この積層体シートは、静水圧プレスなどの手段により積層方向に圧着させて、積層体ブロックを作製する。
さらに、積層シートを静水圧プレスなどの手段により積層方向にプレスし、積層ブロックを作製する。
つづいて、積層ブロックを所定のサイズにカットし、積層チップを作製する。このとき、バレル研磨などにより積層チップの角部及び稜線部に丸みが形成されてもよい。
次に、積層チップを焼成することにより、図２５に示すような、積層体５１２を作製する。焼成温度は、セラミックや内部電極の材料にもよるが、９００℃以上１３００℃以下であることが好ましい。
このとき、図２５に示すように、積層体５１２の第１の側面５１２ｃ及び第３の側面５１２ｅからは、第１の内部電極層５１６ａの第１の引出電極部５２０ａが露出し、積層体５１２の第１の側面５１２ｃ及び第４の側面５１２ｆからは、第２の内部電極層５１６ｂの第３の引出電極部５２１ａが露出している。また、積層体５１２の第２の側面５１２ｄ及び第４の側面５１２ｆからは、第１の内部電極層５１６ａの第２の引出電極部５２０ｂが露出し、積層体５１２の第２の側面５１２ｄ及び第３の側面５１２ｅからは、第２の内部電極層５１６ｂの第４の引出電極部５２１ｂが露出している。
続けて、図２６に示すように、積層体５１２の第１の主面５１２ａ上の一部及び第２の主面５１２ｂ上の一部に、薄膜電極層からなる下地電極層５２６，５２７を形成する。薄膜層である下地電極層５２６，５２７は、例えば、スパッタリング法等におり形成することができる。換言すれば、薄膜層である下地電極層は、スパッタ電極により構成される。スパッタ電極は、Ｎｉ、Ｃｒ、Ｃｕ、Ｔｉ等から選ばれる少なくとも１つを含む金属で形成することができる。
なお、積層セラミックコンデンサ５１０’のように、第１の主面５１２ａに外部電極が配置されないような外部電極５２４’，５２５’を形成する場合は、第１の主面５１２ａに下地電極層５２６，５２７は形成されない。
その後、下地電極層が配置されていない積層体５１２の第１の側面５１２ｃ及び第３の側面５１２ｅに配置され、さらに、第１の主面５１２ａに配置される第１の下地電極層５２６ａ１及び第２の主面５１２ｂに配置される第２の下地電極層５２６ａ２を覆うように第１の下層めっき層５３０ａであるＣｕめっき層を形成し、下地電極層が配置されていない積層体５１２の第２の側面５１２ｂ及び第４の側面５１２ｆに配置され、さらに、第１の主面５１２ａに配置される第３の下地電極層５２６ｂ１及び第２の主面５１２ｂに配置される第４の下地電極層５２６ｂ２を覆うように第２の下層めっき層５３０ｂであるＣｕめっき層を形成する。
また、下地電極層が配置されていない積層体５１２の第１の側面５１２ｃ及び第４の側面５１２ｆに配置され、さらに、第１の主面５１２ａに配置される第５の下地電極層５２７ａ１及び第２の主面５１２ｂに配置される第６の下地電極層５２７ａ２を覆うように第３の下層めっき層５３１ａであるＣｕめっき層を形成し、下地電極層が配置されていない積層体５１２の第２の側面５１２ｂ及び第３の側面５１２ｅに配置され、さらに、第１の主面５１２ａに配置される第７の下地電極層５２７ｂ１及び第２の主面５１２ｂに配置される第８の下地電極層５２７ｂ２を覆うように第４の下層めっき層５３１ｂであるＣｕめっき層を形成する。
下層めっき層５３０ａ，５３０ｂ，５３１ａ，５３１ｂの形成時には、添加剤を加えた電界めっき浴を用いた電界めっき、もしくは、置換反応による無電解めっきを行う。ここで、めっき条件を変化させることにより、下層めっき層５３０ａ，５３０ｂ，５３１ａ，５３１ｂにおいて、積層体５１２側に位置する下層領域５４０、５４１と、下層領域５４０，５４１の表面に位置する上層領域５４２，５４３とが形成される。めっき条件は、たとえば、浴温度、浴イオン濃度、電解めっきの場合電流密度、である。これにより、下層領域５４０，５４１を構成する金属粒子の粒径は、上層領域５４２，５４３を構成する金属粒子の粒径よりも小さい状態を実現することができる。
続いて、下層めっき層５３０の表面に上層めっき層５３２を形成し、下層めっき層５３１の表面に上層めっき層５３３を形成する。上層めっき層５３２，５３３は、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含み、単層もしくは複数層で形成される。好ましくは、上層めっき層５３２，５３３は、Ｎｉめっき層と、Ｎｉめっき層上にＳｎめっき層を形成し、２層で形成される。
このようにして、図２７に示すように、外部電極５２６，５２７が形成される。
以上のようにして、図１６あるいは図２３に示すような積層セラミックコンデンサ５１０、５１０’が製造される。
Ｃ．実験例
以下に、本発明の実験例について詳述する。なお、本実験例は、本発明を何ら限定するものではない。
上記の製造方法にしたがって、積層セラミック電子部品として積層セラミックコンデンサを作製し、下層めっき層を形成後の外観検査による連続性の確認を行い、また、上層めっき層を形成後の状態で、熱衝撃サイクル試験による評価を行った。
１．実験例における試料
実験例において、試料として、試料番号１～試料番号２４の試料を準備した。
各試料は、下層めっき層における下層領域と上層領域のそれぞれを構成する金属粒子の粒径を変化させたものと、下層領域と上層領域のそれぞれの厚みを変化させたものとを準備した。
各試料の構造は、図１に示すような積層セラミックコンデンサとした。
上記実施の形態に係る製造方法を用いて、図１に示す構造で以下の仕様の積層セラミックコンデンサを作製した。
・積層セラミックコンデンサの寸法：Ｌ×Ｗ×Ｔ＝０．６ｍｍ×０．３ｍｍ×０．０８ｍｍ
・セラミック層の材料の主成分：ＢａＴｉＯ3
・内部電極層の材料：Ｎｉ
・外部電極の構造
下地電極層：Ｎｉ／Ｃｒ合金を主成分とする下地電極層をスパッタリング法により形成した。下地電極層の形成位置は、図４に示すように、積層体の第１の主面の一部および第２の主面の一部、及び角部上とし、第１の端面および第２の端面には形成しなかった。
めっき層の構造
下層めっき層：Ｃｕめっきで形成した。下層めっき層は、下地電極層上かつ第１の端面及び第２の端面上に形成した。
下層領域の厚み：０．１μｍ以上６．０μｍ以下の範囲とした。
下層領域を構成する金属粒子の粒径：０．０５μｍ以上２．０μｍ以下の範囲とした。
上層領域の厚み：１．０μｍ以上１０μｍ以下の範囲とした。
上層領域を構成する金属粒子の粒径：０．２μｍ以上２．０μｍ以下の範囲とした。
上層めっき層：積層体側からＮｉめっき層とＳｎめっき層の２層で形成
２．評価方法
（１）下層めっき層の連続性の確認
下層めっき層を形成後の外観検査による連続性の確認は、下層めっき層後、第１の端面および第２の端面を顕微鏡で観察し、下層めっき層が不連続でセラミック層もしくは内部電極が露出している状態をＮＧとした。確認した試料の個数は、各試料番号に対して１００個ずつとし、不連続と判定された個数をカウントし、不良率を算出した。
（２）熱衝撃サイクル試験
熱衝撃サイクル試験は、上層めっき層を形成後、所定の評価基板に半田でリフロー実装を行い、槽内温度を３０分間隔で－５５℃から８５℃の間で変温させた。－５５℃から８５℃へ変化させた場合を１サイクルとして、それを２００サイクル実施した後、基板ごとに各試料をＬＴ方向から研磨し、断面を露出させた。そして、その露出された断面をマイクロスコープで観察し、積層体にクラックが発生している状態をＮＧとした。試験を行った試料の個数は、各試料番号に対して１００個ずつとし、クラックが発生していると判定された個数をカウントし、不良率を算出した。なお、不良率が５％以下の試料は良好であると判定した。
３．実験結果
以上の実験を行った結果を表１及び表２に示す。
Figure 0007273373000001
Figure 0007273373000002
まず、下層領域を構成する金属粒子の粒径と上層領域を構成する金属粒子の粒径との関係に着目した結果について述べる。
試料番号１ないし試料番号８、並びに試料番号１５ないし試料番号２４の各試料は、下層領域を構成する金属粒子の粒径が上層領域を構成する金属粒子の粒径よりも小さいため、熱衝撃サイクル試験の結果は良好であった。
試料番号３ないし試料番号６、並びに試料番号２０ないし試料番号２４の各試料（これらの試料のいずれも、下層領域の厚みが０．５μｍである）を比較してみると、試料番号３ないし試料番号５の各試料は、下層領域を構成する金属粒子の粒径が０．２μｍ以下であることから熱衝撃サイクル試験の結果、下層めっき層の連続性の結果のいずれも良好であった。
また、試料番号２０ないし試料番号２２は、上層領域を構成する金属粒子の粒径が０．５μｍ以上であることから熱衝撃サイクル試験の結果、下層めっき層の連続性の結果のいずれも良好であった。
なお、試料番号６及び試料番号８は、下層領域を構成する金属粒子の粒径が０．５μｍであるので、熱衝撃サイクル試験の結果、不良率が２．０％であった。
一方、試料番号９ないし試料番号１４の各試料は、下層領域を構成する金属粒子の粒径が上層領域を構成する金属粒子の粒径と同一か、あるいは、下層領域を構成する金属粒子の粒径が上層領域を構成する金属粒子の粒径よりも大きいため、熱衝撃サイクル試験の結果は、いずれの試料も７％以上であり、不良であった。
次に、下層領域の厚みと上層領域の厚みとの関係に着目した結果について述べる。
試料番号１ないし試料番号８、試料番号１７、並びに試料番号２０ないし試料番号２４の各試料は、下層領域の厚みが上層領域の厚みよりも小さいため、熱衝撃サイクル試験の結果は良好であった。
また、試料番号２ないし試料番号５、試料番号７、試料番号１５、試料番号１７、並びに試料番号２０ないし試料番号２２は、下層領域を構成する金属粒子の粒径が上層領域を構成する金属粒子の粒径よりも小さく、かつ下層領域の厚みが０．２μｍ以上１．０μｍ以下であり、上層領域の厚みが４．０μｍ以上８．０μｍ以下であるので、熱衝撃サイクル試験の結果、下層めっき層の連続性の結果のいずれも良好であった。
一方、試料番号１は、下層領域の厚みが０．１μｍであるので、熱衝撃サイクル試験の結果は良好であったが、下層めっき層の連続性の不良率が７０％と高い結果となった。また、試料番号１６は、上層領域の厚みが１０μｍであるので、熱衝撃サイクル試験の結果、不良率が５．０％であった。
さらに、試料番号５、試料番号７、試料番号１７ないし試料番号１９（これらの試料のいずれも下層領域を構成する金属粒子の粒径が０．２μｍである）を比較してみると、試料番号５、試料番号７および試料番号１７の各試料は、下層領域の厚みが上層領域の厚みより小さいため、熱衝撃サイクル試験の結果、下層めっき層の連続性の結果のいずれも良好であった。
一方、試料番号１８の試料では、下層領域の厚みが上層領域の厚みと同一であるため、熱衝撃サイクル試験の結果は良好であったが、下層めっき層の連続性の不良率が７０％と高い結果となり、試料番号１９の試料は、下層領域の厚みが上層領域の厚みより大きいため、熱衝撃サイクル試験の結果、不良率が３．０％であった。
以上のことから、各試料番号の試料のうち、下層領域を構成する金属粒子の粒径が上層領域を構成する金属粒子の粒径より小さい場合、薄膜層から形成される下地電極層によって積層体と固着力を確保しつつ、下層領域を構成する金属粒子の粒径が小さいことにより、下層めっき層全体における圧縮応力を小さくすることができる。その結果、熱ストレスが印加された場合であっても、下層めっき層の先端部にかかる引張応力を抑制することが可能となり、熱ストレスによって生じる積層体へのクラックの発生を抑制することができることが確認された。
例えば、上記実施形態並びに各変形例では正面視左右対称の形状をなすもののみを図示したが、本発明に係る積層セラミック電子部品の外形は、実装する対象に応じて、また、求める性能に応じで種々の変更を行い得る。また本発明は、上記実施形態及び各変形例の構成の全部又は一部を適宜組み合わせたものも含まれる。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態及び各変形例に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
この発明は、積層セラミック電子部品に関し、特に、複層構造の外部電極を備えた積層セラミック電子部品として利用し得る。
１０、１１０、２１０，３１０、５１０ 積層セラミックコンデンサ
１０ａ セラミック圧電素子
１０ｂ サーミスタ素子
１０ｃ インダクタ素子
１２、５１２ 積層体
１２ａ、５１２ａ 第１の主面
１２ｂ、５１２ｂ 第２の主面
１２ｃ、５１２ｃ 第１の側面
１２ｄ、５１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
５１２ｅ 第３の側面
５１２ｆ 第４の側面
１４、５１４ セラミック層
１５ａ、５１５ａ 有効層部
１５ｂ１、５１５ｂ１ 第１の外層部
１５ｂ２、５１５ｂ２ 第２の外層部
１６、５１６ 内部電極層
１６ａ、５１６ａ 第１の内部電極層
１６ｂ、５１６ｂ 第２の内部電極層
１８ａ、５１８ａ 第１の対向電極部
１８ｂ、５１８ｂ 第２の対向電極部
２０ａ、５２０ａ 第１の引出電極部
２０ｂ、５２０ｂ 第２の引出電極部
５２１ａ 第３の引出電極部
５２１ｂ 第４の引出電極部
２２ａ、５２２ａ 側部（Ｗギャップ）
２２ｂ、５２２ｂ 端部（Ｌギャップ）
２４、１２４、２２４、３２４、５２４、５２５ 外部電極
２４ａ、５２４ａ 第１の外部電極
２４ｂ、５２４ｂ 第２の外部電極
５２５ａ 第３の外部電極
５２５ｂ 第４の外部電極
２６、５２６、５２７ 下地電極層
２６ａ１、５２６ａ１ 第１の下地電極層
２６ａ２、５２６ａ２ 第２の下地電極層
２６ｂ１、５２６ｂ１ 第３の下地電極層
２６ｂ２、５２６ｂ２ 第４の下地電極層
５２７ａ１ 第５の下地電極層
５２７ａ２ 第６の下地電極層
５２７ｂ１ 第７の下地電極層
５２７ｂ２ 第８の下地電極層
２８、５２８、５２９ めっき層
２８ａ、５２８ａ 第１のめっき層
２８ｂ、５２８ｂ 第２のめっき層
５２９ａ 第３のめっき層
５２９ｂ 第４のめっき層
３０、５３０、５３１ 下層めっき層
３０ａ、５３０ａ 第１の下層めっき層
３０ｂ、５３０ｂ 第２の下層めっき層
５３１ａ 第３の下層めっき層
５３１ｂ 第４の下層めっき層
３２、５３２、５３３ 上層めっき層
３２ａ、５３２ａ 第１の上層めっき層
３２ｂ、５３２ｂ 第２の上層めっき層
５３３ａ 第３の上層めっき層
５３３ｂ 第４の上層めっき層
４０、５４０ 下層領域
４２、５４２ 上層領域
４４ ビア接続部
４６ 積層体孔
４８ ビア接続体
ｘ 高さ方向
ｙ 幅方向
ｚ 長さ方向

Claims (4)

  1. 複数の積層されたセラミック層を含み、高さ方向に相対する第１の主面および第２の主面と、前記高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、前記高さ方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面を有する積層体と、
    前記セラミック層上に配置され、前記第１の端面に露出する第１の内部電極層と、
    前記セラミック層上に配置され、前記第２の端面に露出する第２の内部電極層と、
    前記第１の内部電極層に接続され、前記第１の端面上に配置される第１の外部電極と、
    前記第２の内部電極層に接続され、前記第２の端面上に配置される第２の外部電極と、
    を有する積層セラミック電子部品であって、
    前記第１の外部電極および前記第２の外部電極は、下地電極層と、前記下地電極層上かつ前記第１の端面上および前記第２の端面上に配置される下層めっき層と、前記下層めっき層上に配置される上層めっき層と、を有し、
    前記下地電極層は、Ｎｉ、Ｃｒ、Ｃｕ、Ｔｉから選ばれる少なくとも１つを含む薄膜電極であり、
    前記下層めっき層は、Ｃｕめっき層からなり、
    前記下層めっき層は、前記積層体側に位置する下層領域と、前記下層領域と前記上層めっき層との間に位置する上層領域を有しており、
    前記下層領域に位置する前記Ｃｕめっき層の金属粒径は、前記上層領域に位置する前記Ｃｕめっき層の金属粒径よりも小さく、
    前記下層領域に位置する前記Ｃｕめっき層の金属粒径は、０．２０μｍ以下であり、前記上層領域に位置する前記Ｃｕめっき層の金属粒径は、０．５μｍ以上である、積層セラミック電子部品。
  2. 前記下層領域の厚みは、前記上層領域の厚みよりも小さい、請求項１に記載の積層セラミック電子部品。
  3. 前記下層領域の厚みは、０．２μｍ以上１．０μｍであり、前記上層領域の厚みは、４．０μｍ以上８．０μｍ以下、請求項１又は請求項２に記載の積層セラミック電子部品。
  4. 複数の積層されたセラミック層と複数の内部電極層とを含み、高さ方向に相対する第１の主面および第２の主面と、前記高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、前記高さ方向および前記幅方向に直交する長さ方向に相対する第３の側面および第４の側面を有する積層体と、
    前記積層体の前記側面に配置される、複数の外部電極と、
    を有する積層セラミック電子部品であって、
    前記複数の内部電極層は、
    複数の第１の内部電極層と複数の第２の内部電極層とを有し、かつ前記セラミック層を介して前記第１の内部電極層と前記複数の第２の内部電極層とが交互に積層され、
    前記第１の内部電極層は、前記第１の側面、前記第２の側面、前記第３の側面および前記第４の側面のうちの１つの側面に引き出される第１の引出電極部と、前記第１の引出電極部が引き出された側面以外の１つの側面に引き出される第２の引出電極部とを有し、
    前記第２の内部電極層は、前記第１の側面、前記第２の側面、前記第３の側面および前記第４の側面のうちの１つの側面に引き出される第３の引出電極部と、前記第３の引出電極部が引き出された側面以外の１つの側面に引き出される第４の引出電極部とを有し、
    前記複数の外部電極は、
    前記第１の引出電極部に接続される第１の外部電極と、前記第２の引出電極部に接続される第２の外部電極と、前記第３の引出電極部に接続される第３の外部電極と、前記第４の引出電極部に接続される第４の外部電極と、を有し、
    前記第１の外部電極、前記第２の外部電極、前記第３の外部電極および前記第４の外部電極は、下地電極層と、前記下地電極層上に配置される下層めっき層と、前記下層めっき層上に配置される上層めっき層と、を有し、
    前記下地電極層は、Ｎｉ、Ｃｒ、Ｃｕ、Ｔｉから選ばれる少なくとも１つを含む薄膜電極であり、
    前記下層めっき層は、Ｃｕめっき層からなり、
    前記下層めっき層は、前記積層体側に位置する下層領域と、前記下層領域と前記上層めっき層との間に位置する上層領域を有しており、
    前記下層領域に位置する前記Ｃｕめっき層の金属粒径は、前記上層領域に位置する前記Ｃｕめっき層の金属粒径よりも小さく、
    前記下層領域に位置する前記Ｃｕめっき層の金属粒径は、０．２０μｍ以下であり、前記上層領域に位置する前記Ｃｕめっき層の金属粒径は、０．５μｍ以上である、積層セラミック電子部品。
JP2020074660A 2020-04-20 2020-04-20 積層セラミック電子部品 Active JP7273373B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2020074660A JP7273373B2 (ja) 2020-04-20 2020-04-20 積層セラミック電子部品
US17/205,069 US11557437B2 (en) 2020-04-20 2021-03-18 Multilayer ceramic electronic component including external electrode with multilayer structure
CN202110415758.1A CN113539682B (zh) 2020-04-20 2021-04-16 层叠陶瓷电子部件
CN202310270683.1A CN116153665B (zh) 2020-04-20 2021-04-16 层叠陶瓷电子部件
US18/075,456 US11908628B2 (en) 2020-04-20 2022-12-06 Multilayer ceramic electronic component including external electrodes with multilayer structure
US18/410,081 US20240153712A1 (en) 2020-04-20 2024-01-11 Multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020074660A JP7273373B2 (ja) 2020-04-20 2020-04-20 積層セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2021174793A JP2021174793A (ja) 2021-11-01
JP7273373B2 true JP7273373B2 (ja) 2023-05-15

Family

ID=78082743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020074660A Active JP7273373B2 (ja) 2020-04-20 2020-04-20 積層セラミック電子部品

Country Status (3)

Country Link
US (3) US11557437B2 (ja)
JP (1) JP7273373B2 (ja)
CN (1) CN113539682B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7273373B2 (ja) * 2020-04-20 2023-05-15 株式会社村田製作所 積層セラミック電子部品
WO2024024193A1 (ja) * 2022-07-28 2024-02-01 株式会社村田製作所 積層セラミック電子部品
WO2024176578A1 (ja) * 2023-02-22 2024-08-29 株式会社村田製作所 積層セラミックコンデンサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283598A (ja) 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JP2011204706A (ja) 2010-03-24 2011-10-13 Murata Mfg Co Ltd 積層型電子部品
JP2015023120A (ja) 2013-07-18 2015-02-02 Tdk株式会社 積層コンデンサ
JP2018067562A (ja) 2016-10-17 2018-04-26 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306580A (ja) 1995-05-11 1996-11-22 Murata Mfg Co Ltd セラミック電子部品の製造方法及びセラミック電子部品
JP3309813B2 (ja) * 1998-10-06 2002-07-29 株式会社村田製作所 積層コンデンサ
JP4106813B2 (ja) * 1999-06-15 2008-06-25 三菱マテリアル株式会社 チップ型電子部品
WO2008059666A1 (en) * 2006-11-15 2008-05-22 Murata Manufacturing Co., Ltd. Laminated electronic component and method for manufacturing the same
JP5289794B2 (ja) * 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
JP2009283597A (ja) 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JP2010021524A (ja) * 2008-06-11 2010-01-28 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP5282634B2 (ja) * 2008-06-25 2013-09-04 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2011108966A (ja) 2009-11-20 2011-06-02 Murata Mfg Co Ltd 積層電子部品
US8743528B2 (en) * 2010-09-29 2014-06-03 Kyocera Corporation Capacitor
JP2012253292A (ja) * 2011-06-07 2012-12-20 Murata Mfg Co Ltd 電子部品
JP2016149479A (ja) * 2015-02-13 2016-08-18 株式会社村田製作所 積層コンデンサ
US10068710B2 (en) * 2015-07-17 2018-09-04 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing same
CN106571229B (zh) * 2015-10-09 2018-11-09 株式会社村田制作所 电子部件
JP2017112170A (ja) 2015-12-15 2017-06-22 株式会社村田製作所 コンデンサ
JP6769055B2 (ja) * 2016-03-14 2020-10-14 株式会社村田製作所 積層セラミックコンデンサの製造方法
US10930438B2 (en) * 2017-07-24 2021-02-23 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor with reduced thickness
JP7494436B2 (ja) * 2020-01-21 2024-06-04 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7273373B2 (ja) * 2020-04-20 2023-05-15 株式会社村田製作所 積層セラミック電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283598A (ja) 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JP2011204706A (ja) 2010-03-24 2011-10-13 Murata Mfg Co Ltd 積層型電子部品
JP2015023120A (ja) 2013-07-18 2015-02-02 Tdk株式会社 積層コンデンサ
JP2018067562A (ja) 2016-10-17 2018-04-26 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体

Also Published As

Publication number Publication date
JP2021174793A (ja) 2021-11-01
US11908628B2 (en) 2024-02-20
US20230095128A1 (en) 2023-03-30
CN113539682B (zh) 2023-03-28
US20240153712A1 (en) 2024-05-09
US11557437B2 (en) 2023-01-17
CN113539682A (zh) 2021-10-22
CN116153665A (zh) 2023-05-23
US20210327649A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
US10475584B2 (en) Electronic component mount structure, electronic component, and method for manufacturing electronic component
US10615327B2 (en) Monolithic ceramic electronic component
JP7273373B2 (ja) 積層セラミック電子部品
US11791102B2 (en) Multilayer ceramic electronic component and mount structure for multilayer ceramic electronic component
JP2023086091A (ja) セラミック電子部品
KR101859098B1 (ko) 적층 세라믹 전자부품
US11398351B2 (en) Multilayer ceramic capacitor, mount structure of multilayer ceramic capacitor, and series of electronic components
JP5724262B2 (ja) 電子部品
CN114551098A (zh) 多层电子组件
JP2022077451A (ja) 積層セラミックコンデンサ
CN114678219B (zh) 层叠陶瓷电子部件
CN116153665B (zh) 层叠陶瓷电子部件
KR20170065444A (ko) 적층 세라믹 전자부품
WO2024018718A1 (ja) 積層セラミック電子部品および積層セラミック電子部品の実装構造
JP2023013421A (ja) 積層セラミック電子部品
WO2024219030A1 (ja) 積層セラミックコンデンサ
WO2023095620A1 (ja) 積層セラミック電子部品
WO2024018719A1 (ja) 積層セラミック電子部品
US20240170219A1 (en) Multilayer electronic component
JP2022163423A (ja) 積層セラミックコンデンサ
JP2023167525A (ja) 積層セラミック電子部品
JP2021120976A (ja) 保護フレーム部付き積層セラミック電子部品及びその実装構造
JP2023089896A (ja) セラミック電子部品
JP2024022341A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
KR20230143551A (ko) 적층 세라믹 전자부품

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230411

R150 Certificate of patent or registration of utility model

Ref document number: 7273373

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150