JP5493328B2 - 積層型電子部品の製造方法 - Google Patents

積層型電子部品の製造方法 Download PDF

Info

Publication number
JP5493328B2
JP5493328B2 JP2008262731A JP2008262731A JP5493328B2 JP 5493328 B2 JP5493328 B2 JP 5493328B2 JP 2008262731 A JP2008262731 A JP 2008262731A JP 2008262731 A JP2008262731 A JP 2008262731A JP 5493328 B2 JP5493328 B2 JP 5493328B2
Authority
JP
Japan
Prior art keywords
plating
electronic component
internal electrode
multilayer electronic
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008262731A
Other languages
English (en)
Other versions
JP2010093112A (ja
Inventor
章博 元木
誠 小川
俊之 岩永
明弘 吉田
孝行 榧谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008262731A priority Critical patent/JP5493328B2/ja
Priority to US12/543,549 priority patent/US9111690B2/en
Publication of JP2010093112A publication Critical patent/JP2010093112A/ja
Application granted granted Critical
Publication of JP5493328B2 publication Critical patent/JP5493328B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Description

この発明は、積層型電子部品およびその製造方法に関するものであり、特に、外部電極が積層体の外表面上に、直接、めっきを施すことにより形成された、積層型電子部品およびその製造方法に関するものである。
図6に示すように、積層コンデンサに代表される積層型電子部品101は、一般に、積層された複数の絶縁体層103と、絶縁体層103間の界面に沿って形成された複数の層状の内部電極104および105とを含む、積層体102を備えている。積層体102の一方および他方の端面106および107には、それぞれ、複数の内部電極104および複数の内部電極105の各端部が露出していて、これら内部電極104の各端部および内部電極105の各端部を、それぞれ、互いに電気的に接続するように、外部電極がそれぞれ形成されている。
外部電極の形成にあたっては、一般に、金属成分とガラス成分とを含む金属ペーストを積層体102の端面106および107上に塗布し、次いで焼き付けることにより、ペースト電極層108および109がまず形成される。次に、ペースト電極層108、109上に、たとえばNiを主成分とする第1のめっき層110、111が形成され、さらにその上に、たとえばSnを主成分とする第2のめっき層112、113が形成される。すなわち、外部電極の各々は、ペースト電極層108、109、第1のめっき層110、111、および第2のめっき層112、113の3層構造より構成される。
外部電極は、積層型電子部品101がはんだを用いて基板に実装される際に、はんだとの濡れ性が良好であることが求められる。同時に、外部電極に対しては、互いに電気的に絶縁された状態にある複数の内部電極を互いに電気的に接続する役割が求められる。はんだ濡れ性の確保の役割は、上述した第2のめっき層112、113が果たしており、内部電極103および104相互の電気的接続の役割は、ペースト電極層108、109が果たしている。第1のめっき層110、111は、はんだ接合時のはんだ喰われを防止する下地としての役割を果たしている。
しかし、ペースト電極層108、109は、その厚みが数十μm〜数百μmと大きい。したがって、この積層型電子部品101の寸法を一定の規格値に収めるためには、このペースト電極層の体積を確保する必要が生じる分、不所望にも、静電容量確保のための実効体積を減少させる必要が生じる。一方、第1のめっき層110、111および第2のめっき層112、113はその厚みが数μm程度であるため、仮にめっき層のみで外部電極を構成できれば、静電容量確保のための実効体積をより多く確保することができる。
たとえば、特開昭63−169014号公報(特許文献1)には、積層体の、内部電極が露出した側壁面の全面に対し、側壁面に露出した内部電極が短絡されるように、無電解めっきによって導電性金属層を析出させる方法が開示されている。
特開昭63−169014号公報
特許文献1に記載の積層型電子部品の場合、内部電極が貴金属である場合は、特に問題なくめっき析出が起こり、めっき層が形成されるものと思われる。
しかしながら、内部電極がNiやCuのような卑金属の場合は、内部電極の各端部が酸化してしまい、めっき析出が起こり難く、均一なめっき層が形成されにくいという問題があった。この問題を防ぐには、内部電極の各端部を研磨して酸化膜を除去したり、あるいは内部電極端部の露出度を高めるなどの方法もあるが、いずれも制御が煩雑になるという問題があった。
そこで、この発明の目的は、上記のような問題を解決し得る、積層型電子部品、および積層型電子部品の製造方法を提供しようとすることである。
すなわち、本発明の積層型電子部品の製造方法、積層された複数の絶縁体層および前記絶縁体層間の界面に沿って形成された卑金属を主成分とする複数の内部電極を含み、前記内部電極の各端部が所定の面に露出している、積層体を用意する工程と、前記積層体を、金属イオンまたは金属錯体を含む液体に浸漬することにより、前記内部電極の各端部をPd、Au、PtおよびAgから選ばれる少なくとも一種を主成分とする厚み0.1μm以上の金属膜で被覆する工程と、前記積層体の前記所定の面に露出した複数の前記内部電極の各端部にめっき析出物を析出させ、かつ前記めっき析出物が相互に接続されるように前記めっき析出物をめっき成長させ、それによって、連続しためっき層を形成するよう、前記内部電極の各端部を互いに電気的に接続するめっき層を形成する工程と、を備える。
本発明の積層型電子部品、および本発明の積層型電子部品の製造方法によれば、内部電極の各端部が貴金属で被覆されるため、内部電極の端部表面に酸化膜が存在しない。したがって、内部電極の露出する端面にめっきを行うとき、内部電極の各端部にめっき析出が均一に生じるため、結果として均一なめっき層を得ることができる。
また、内部電極の端部が、内部電極の露出する端面より引っ込んでいた場合でも、上記の貴金属膜をより厚く成膜することにより、内部電極の端部を露出させる工程などを省略することもできる。
すなわち本発明は、積層された複数の絶縁体層および前記絶縁体層間の界面に沿って形成された卑金属を主成分とする複数の内部電極を含み、前記内部電極の各端部が所定の面に露出している、積層体と、前記積層体の前記所定の面上に直接形成され、前記内部電極の各端部を互いに電気的に接続する1層または複数層からなるめっき層と、を備える積層型電子部品において、前記内部電極の各端部が、前記めっき層のうち前記積層体の面上に直接形成されている層の主成分以外の金属であって、Pd、Au、PtおよびAgから選ばれる少なくとも一種を主成分とする厚み0.1μm以上の金属膜に被覆されていることを特徴とする、積層型電子部品である。

まず、図1の断面図に示すように、積層型電子部品1は、積層された複数の絶縁体層3と、絶縁体層3間の界面に沿って形成された複数の層状の内部電極4および5とを含む積層体2を備えている。積層型電子部品1が積層セラミックコンデンサを構成するとき、絶縁体層3は、誘電体絶縁体から構成される。積層体2の一方および他方端面6および7には、それぞれ、複数の内部電極4および複数の内部電極5の各端部が露出していて、これら内部電極4の各端部および内部電極5の各端部を、それぞれ、互いに電気的に接続するように、外部電極としてのめっき層が形成されている。
上記内部電極の主成分金属は卑金属であることが前提であり、たとえば、NiやCu、またはそれらの合金などである。
また、めっき層は1層でも複数層でもよいが、図1の積層セラミックコンデンサでは、第1のめっき層8および9、第2のめっき層10および11、第3のめっき層12および13、の3層構造からなっている。これらのめっき層は、電解めっき層であってもよいし無電解めっき層であってもよい。ただし、スパッタ膜や蒸着膜などの真空成膜法によるものやガラス入り金属ペーストを焼き付けたものなどは含まれない。また、各めっき層の金属種は特に限られるものではないが、たとえば、第1のめっき層8および9には、つきまわり性に優れるCu、第2のめっき層10および11にははんだ喰われ防止のためのNi、第3のめっき層12および13にははんだ濡れ性に優れるSnやAuなどが好ましい。
ここで、内部電極4および5の端部は、Pd、Au、PtおよびAgから選ばれる少なくとも一種を主成分とする厚み0.1μm以上の金属膜21で被覆されている(図1では図示せず)。そして、端面6および7の上に形成された第1のめっき層8および9は、この金属膜21を介して、内部電極4および5との電気的接合がとられている。
このとき、上記の金属膜21の厚みが0.1μm未満であると、内部電極4および5の端部が酸化しやすくなるため、本発明の目的を達成するのが困難になる。
また、内部電極4および5の端部が端面6および7から引っ込んでいても、上記の金属膜21の厚みを厚くすることで、この引っ込みを補うことができ、内部電極4および5の端部へのめっき析出を促進することができる。
ただし、上記の金属膜21は、内部電極4および5の端部にのみ形成されていることが好ましく、端面6および7の絶縁体層3上には形成されることは好ましくない。これは、第1のめっき層8および9の固着力が低下するためである。
以上、この発明を、図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。
たとえば、この発明が適用される積層型電子部品としては、積層チップコンデンサが代表的であるが、その他、積層チップインダクタ、積層チップサーミスタなどにも適用可能である。
したがって、積層型電子部品に備える絶縁体層は、電気的に絶縁する機能を有していればよく、その材質は特に問われるものではない。すなわち、絶縁体層は、誘電体絶縁体からなるものに限らず、その他、圧電体絶縁体、半導体絶縁体、磁性体絶縁体などからなるものであってもよい。
なお、本発明の積層型電子部品における外部電極は実質的にめっき層のみからなるが、複数の内部電極の接続に直接関わらない部分においてであれば、ペースト電極が形成されていても差し支えない。たとえば、内部電極が露出する端面に隣接する面へも外部電極を延長させたい場合には、厚膜ペースト電極を形成させてもよい。この場合、はんだ実装が行いやすくなるとともに、めっき層の端部からの水分浸入が効果的に防止される。
さらに、図1の積層型電子部品においては、内部電極層の存在する内層部の両外側に保護層は特に設けられてないが、信頼性を考慮して保護層を設けても構わない。この場合、保護層の表面部分には、ダミー電極を露出させることによりめっき層を形成することができる。保護層だけでなく、外部電極の積層体側面への折り返し部分についても同様である。
また、図1においては2端子型の外部電極の例をあげたが、さらに多くの外部電極を有していても構わない。たとえば、外部電極を複数対備えるアレイタイプのものがあげられる。
次に、本発明の積層型電子部品の製造方法について、図1および図2〜5を用いて説明する。図2〜図5は、内部電極4が端面6に露出する箇所を拡大した図である。
まず、図2のように、積層された複数の絶縁体層3および絶縁体層3間の界面に沿って形成された卑金属を主成分とする複数の内部電極4を含み、内部電極4の各端部が端面6にそれぞれ露出している、積層体2が用意される。
次に、この積層体2が、Pd、Au、PtおよびAgから選ばれる少なくとも一種の金属イオンまたは金属錯体を含む液体に浸漬されると、図3のように、内部電極4の端部にPd、Au、PtおよびAgから選ばれる少なくとも一種を主成分とする金属膜21が形成される。
この金属膜21の形成原理は特に限られるものではないが、例えば、内部電極4を構成する卑金属と、金属膜21を構成する貴金属との置換反応があげられる。もしくは、内部電極4を構成する卑金属が触媒活性を示す還元剤を液体中に含有させておき、この還元剤の作用により金属膜21を析出形成させてもよい。
また、内部電極4の端部が端面6より引っ込んでいる場合、金属膜21を厚くすることが好ましい。この場合、前記の置換反応または還元剤による析出に続いて、内部電極に電圧を印加することにより金属イオン、金属錯体を強制的に析出させ、金属膜21の厚みを稼いでもよい。
次いで、積層体2の端面6に露出した内部電極4の各端部を互いに電気的に接続するように、積層体2の端面6上に第1のめっき層8を形成する工程が実施される。
図3における金属膜21の形成された積層体2に対し第1のめっき層8を形成する工程において、まず、積層体2の端面6に露出した内部電極4の各端部、すなわち金属膜21の上に、図4のようにめっき析出物31を析出させる。そして、隣り合うめっき析出物31が相互に接続されるように、めっき析出物31をめっき成長させ、それによって、図5のように、連続した第1のめっき層8が端面6上に直接形成される。
このように、本発明における第1のめっき層8および9を形成するためのめっき方法は、めっき析出物の成長力および展性の高さを利用したものである。よって、隣り合う内部電極間の厚みが50μm以下、望ましくは20μm以下、さらに望ましくは10μm以下である場合、上述のめっき析出物が互いに成長して接続しやすくなるので好ましい。
また、第1のめっき層8および9を形成するためのめっき方法は、電解めっきでも無電解めっきでもよい。無電解めっきである場合、金属膜21の金属種が、無電解めっき液中の還元剤に対し触媒活性を有していれば問題ない。仮に、金属膜21の金属種が還元剤に対し触媒活性を有していなくとも、触媒活性を有する金属片をバレルめっきの攪拌媒体に用いることで、内部電極4および5の端部を触媒活性化させることができる。
このようにして第1のめっき層8および9を無電解めっきにより形成した後、第2のめっき層10および11や第3のめっき層12および13は通常のめっき方法により容易に形成されうる。
以下、この発明による効果を確認するために実施した実験例について説明する。
[実施例1] 試料となる積層型電子部品の積層体として、長さ3.1mm、幅1.55mmおよび高さ1.55mmの積層セラミックコンデンサ用積層体であって、絶縁体層がチタン酸バリウム系誘電体絶縁体からなり、内部電極がNiを主成分とするものを用意した。この積層体において、内部電極の厚みは1.0μmであり、絶縁体層の各厚みは2.0μmであり、積層体の内部電極が露出する面における、隣り合う内部電極間距離は4.0μmであった。
次に、上記積層体200個を、容積300mLの水平回転バレル中に投入し、それに加えて、直径1.3mmのCuメディアを100mL投入した。この水平回転バレルを試料1〜7のぶんだけ用意した。
そして、回転バレルを、浴温60℃、pH6.0の無電解Pdめっき浴(奥野製薬工業社製パラトップN)に浸漬し、周速2.6m/minにて、表1の試料1〜7の欄に示す時間だけ回転させ、内部電極の端部の表面をPd金属膜で被覆した。
次に、内部電極を構成するNiの酸化を加速させるため、内部電極端部がPd金属膜で被覆された積層体を、105℃、100%RHの環境下にて4時間放置した。
再度、積層体を水平回転バレルに戻し、水平回転バレルを浴温40℃の無電解Cuめっき浴に浸漬した。この状態で、2.6m/minにて水平回転バレルを回転させながら、厚み3μmの無電解Cuめっき層を第1のめっき層として形成した。なお、上記無電解めっき浴の成分を以下に示す。
硫酸銅5水和物: 0.04mol/L
ホルムアルデヒド: 0.16mol/L
酒石酸ナトリウムカリウム4水和物: 0.1mol/L
ポリエチレングリコール: 1.0g/L
水酸化ナトリウム: 0.125mol/L
エアレーション: 0.5L/min
第1のめっき層の形成された積層チップコンデンサの試料100個において、端面6または7を光学顕微鏡にて観察した。これにより、Cuめっき層で被覆されていない箇所の面積比率が5%以上であった試料を不良とし、その個数を計数した。結果を表1に示す。
また、積層チップコンデンサの試料50個において、任意の断面をFIBにより研磨し、SIM像によりPd金属膜の厚みを測定した。試料50個の厚みの平均値を表1に示す。
Figure 0005493328
表1の結果より、Pd金属膜の厚みが0.1μm以上であった場合、Cuめっき層の被覆不良がほぼゼロになることが確認された。
[実施例2] 試料となる積層型電子部品の積層体として、実施例1と同じ積層体を用意した。
次に、上記積層体200個を、容積300mLの水平回転バレル中に投入し、それに加えて、直径1.3mmのCuメディアを100mL投入した。この水平回転バレルを試料11〜15のぶんだけ用意した。
そして、回転バレルを、浴温80℃、pH6.0の置換Auめっき浴(小島化学薬品製オーエル2000)に浸漬し、周速2.6m/minにて、表2の試料11〜15の欄に示す時間だけ回転させ、内部電極の端部の表面をAu金属膜で被覆した。続いて、回転バレルを、浴温65℃、pH7.5の無電解Auめっき浴(日本高純度化学製ネオゴールド)に浸漬し、周速2.6m/minにて、表2の試料11〜15の欄に示す時間だけ回転し、Au金属膜の膜厚を厚くした。
次に、内部電極を構成するNiの酸化を加速させるため、内部電極端部がAu金属膜で被覆された積層体を、105℃、100%RHの環境下にて4時間放置した。
再度、積層体を水平回転バレルに戻し、水平回転バレルを浴温55℃、pH8.6の電解Cuめっき浴(上村工業社製ピロブライトプロセス)に浸漬した。この状態で、2.6m/minにて電流密度1.0A/dm2で通電しながら水平回転バレルを回転させながら、厚み3μmの電解Cuめっき層を第1のめっき層として形成した。
第1のめっき層の形成された積層チップコンデンサの試料100個において、実施例1と同じ方法にてCuめっき層の被覆率を観察し、その不良個数を計数した。結果を表2に示す。
また、積層チップコンデンサの試料50個において、実施例1と同じ方法にてAu金属膜の厚みを測定した。試料50個の厚みの平均値を表2に示す。
Figure 0005493328
表2の結果より、Au金属膜の厚みが0.1μm以上であった場合、Cuめっき層の被覆不良がほぼゼロになることが確認された。
[実施例3] 試料となる積層型電子部品の積層体として、実施例1と同じ積層体を用意した。
次に、上記積層体200個を、容積300mLの水平回転バレル中に投入し、それに加えて、直径1.3mmのCuメディアを100mL投入した。この水平回転バレルを試料21〜25のぶんだけ用意した。
そして、水平回転バレルを、浴温60℃、pH6.0の無電解Pdめっき浴(奥野製薬工業社製パラトップN)に浸漬し、周速2.6m/minにて、表3の試料21〜25の欄に示す時間だけ回転させ、内部電極の端部の表面をPd金属膜で被覆した。続いて、回転バレルを、浴温46℃、pH8.5の電解Pdめっき浴(小島化学薬品製Palla2000)に浸漬し、周速2.6m/minにて電流密度0.6A/dm2で通電しながら、表3の試料21〜25の欄に示す時間だけ回転させ、Pd金属膜の膜厚を厚くした。
次に、内部電極を構成するNiの酸化を加速させるため、内部電極端部がAu金属膜で被覆された積層体を、105℃、100%RHの環境下にて4時間放置した。
再度、積層体を水平回転バレルに戻し、再度、積層体を水平回転バレルに戻し、水平回転バレルを実施例1と同じ無電解Cuめっき浴に浸漬した。この状態で、2.6m/minにて水平回転バレルを回転させながら、厚み3μmの無電解Cuめっき層を第1のめっき層として形成した。
第1のめっき層の形成された積層チップコンデンサの試料100個において、実施例1と同じ方法にてCuめっき層の被覆率を観察し、その不良個数を計数した。結果を表3に示す。
また、積層チップコンデンサの試料50個において、実施例1と同じ方法にてPd金属膜の厚みを測定した。試料50個の厚みの平均値を表3に示す。
Figure 0005493328
表3の結果より、Pd金属膜の厚みが0.1μm以上であった場合、Cuめっき層の被覆不良がほぼゼロになることが確認された。
本発明の積層型電子部品1を示す断面図である。 本発明の積層型電子部品1の端面6付近の拡大図であり、外部電極形成前の状態を表した図である。 本発明の積層型電子部品1の端面6付近の拡大図であり、金属膜21を形成した状態の図である。 本発明の積層型電子部品1の端面6付近の拡大図であり、めっき析出物31が析出した状態の図である。 本発明の積層型電子部品1の端面6付近の拡大図であり、第1のめっき層8が形成された状態の図である。 従来の積層型電子部品101を示す断面図である。
符号の説明
1 積層型電子部品
2 積層体
3 絶縁体層
4,5 内部電極
6,7 端面
8,9 第1のめっき層
10,11 第2のめっき層
12,13 第3のめっき層
21 金属膜
31 めっき析出物

Claims (2)

  1. 積層された複数の絶縁体層および前記絶縁体層間の界面に沿って形成された卑金属を主成分とする複数の内部電極を含み、前記内部電極の各端部が所定の面に露出している、積層体を用意する工程と、
    前記積層体を、金属イオンまたは金属錯体を含む液体に浸漬することにより、前記内部電極の各端部をPd、Au、PtおよびAgから選ばれる少なくとも一種を主成分とする厚み0.1μm以上の金属膜で被覆する工程と、
    前記積層体の前記所定の面に露出した複数の前記内部電極の各端部にめっき析出物を析出させ、かつ前記めっき析出物が相互に接続されるように前記めっき析出物をめっき成長させ、それによって、連続しためっき層を形成するよう、前記内部電極の各端部を互いに電気的に接続するめっき層を形成する工程と、
    を備える、積層型電子部品の製造方法。
  2. 前記内部電極を構成する主成分金属がNiまたはCuであることを特徴とする、請求項に記載の積層型電子部品の製造方法。
JP2008262731A 2008-10-09 2008-10-09 積層型電子部品の製造方法 Active JP5493328B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008262731A JP5493328B2 (ja) 2008-10-09 2008-10-09 積層型電子部品の製造方法
US12/543,549 US9111690B2 (en) 2008-10-09 2009-08-19 Multilayer electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008262731A JP5493328B2 (ja) 2008-10-09 2008-10-09 積層型電子部品の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013269833A Division JP5783242B2 (ja) 2013-12-26 2013-12-26 積層型電子部品

Publications (2)

Publication Number Publication Date
JP2010093112A JP2010093112A (ja) 2010-04-22
JP5493328B2 true JP5493328B2 (ja) 2014-05-14

Family

ID=42098641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008262731A Active JP5493328B2 (ja) 2008-10-09 2008-10-09 積層型電子部品の製造方法

Country Status (2)

Country Link
US (1) US9111690B2 (ja)
JP (1) JP5493328B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543438B (zh) * 2011-12-07 2014-04-16 厦门法拉电子股份有限公司 一种叠片式金属化薄膜电容器的电极结构
JP2016012689A (ja) * 2014-06-30 2016-01-21 株式会社村田製作所 セラミック電子部品
JP6628007B2 (ja) 2017-06-01 2020-01-08 株式会社村田製作所 電子部品
KR102463330B1 (ko) * 2017-10-17 2022-11-04 삼성전기주식회사 코일 전자 부품
JP7102256B2 (ja) * 2018-06-27 2022-07-19 株式会社村田製作所 積層セラミック電子部品
KR102527705B1 (ko) * 2018-10-10 2023-05-02 삼성전기주식회사 적층 세라믹 전자부품
JP7003889B2 (ja) 2018-10-10 2022-01-21 株式会社村田製作所 積層セラミック電子部品およびその実装構造
JP2022090195A (ja) * 2020-12-07 2022-06-17 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
KR20230103495A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 커패시터

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169014A (ja) * 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
JP3330836B2 (ja) * 1997-01-22 2002-09-30 太陽誘電株式会社 積層電子部品の製造方法
JP3477089B2 (ja) * 1998-10-30 2003-12-10 京セラ株式会社 積層セラミックコンデンサおよびその製造方法
JP2000306763A (ja) 1999-04-19 2000-11-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサとその製造方法
JP2002008938A (ja) * 2000-06-23 2002-01-11 Kyocera Corp 積層型電子部品およびその製法
US7177137B2 (en) * 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US6982863B2 (en) * 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
TWI260657B (en) * 2002-04-15 2006-08-21 Avx Corp Plated terminations
US6960366B2 (en) * 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7345868B2 (en) * 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
US7329976B2 (en) * 2005-04-27 2008-02-12 Kyocera Corporation Laminated electronic component
JP2006332601A (ja) 2005-04-27 2006-12-07 Kyocera Corp 積層電子部品
CN101248499B (zh) * 2005-10-28 2011-02-02 株式会社村田制作所 层叠型电子部件及其制造方法
CN101346785B (zh) * 2006-02-27 2012-06-27 株式会社村田制作所 层叠型电子部件及其制造方法
WO2007105395A1 (ja) * 2006-03-14 2007-09-20 Murata Manufacturing Co., Ltd. 積層型電子部品の製造方法
JP5127703B2 (ja) * 2006-11-15 2013-01-23 株式会社村田製作所 積層型電子部品およびその製造方法
CN101356605B (zh) * 2006-11-22 2012-05-23 株式会社村田制作所 叠层型电子部件及其制造方法

Also Published As

Publication number Publication date
JP2010093112A (ja) 2010-04-22
US9111690B2 (en) 2015-08-18
US20100091426A1 (en) 2010-04-15

Similar Documents

Publication Publication Date Title
JP5493328B2 (ja) 積層型電子部品の製造方法
JP5289794B2 (ja) 積層型電子部品およびその製造方法
JP5188390B2 (ja) 積層型電子部品およびその製造方法
JP5397504B2 (ja) 積層型電子部品およびその製造方法
US8149566B2 (en) Laminated electronic component and manufacturing method therefor
JP5056485B2 (ja) 積層型電子部品およびその製造方法
JP5116661B2 (ja) 積層型電子部品の製造方法
US8547683B2 (en) Laminated ceramic electronic component with directly plated external terminal electrodes and manufacturing method therefor
US9171671B2 (en) Laminate type electronic component and manufacturing method therefor
JPWO2008059666A1 (ja) 積層型電子部品およびその製造方法
JPWO2007097180A1 (ja) 積層型電子部品およびその製造方法
JP2010093113A (ja) 積層型電子部品およびその製造方法
JP2009277715A (ja) 積層セラミック電子部品およびその製造方法
JP2011009478A (ja) 積層型電子部品およびその製造方法
JP5526908B2 (ja) 積層型電子部品
KR20120016005A (ko) 적층형 세라믹 전자부품 및 그 제조방법
JP5245611B2 (ja) 積層セラミック電子部品およびその製造方法
JP5217609B2 (ja) 積層セラミック電子部品およびその製造方法
JP5783242B2 (ja) 積層型電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131226

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140217

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5493328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150