WO2007105395A1 - 積層型電子部品の製造方法 - Google Patents

積層型電子部品の製造方法 Download PDF

Info

Publication number
WO2007105395A1
WO2007105395A1 PCT/JP2007/052455 JP2007052455W WO2007105395A1 WO 2007105395 A1 WO2007105395 A1 WO 2007105395A1 JP 2007052455 W JP2007052455 W JP 2007052455W WO 2007105395 A1 WO2007105395 A1 WO 2007105395A1
Authority
WO
WIPO (PCT)
Prior art keywords
plating
electronic component
internal electrodes
laminate
multilayer electronic
Prior art date
Application number
PCT/JP2007/052455
Other languages
English (en)
French (fr)
Inventor
Tatsuo Kunishi
Makoto Ogawa
Akihiro Motoki
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to JP2008505003A priority Critical patent/JP5116661B2/ja
Publication of WO2007105395A1 publication Critical patent/WO2007105395A1/ja
Priority to US12/041,889 priority patent/US20080145551A1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006Apparatus or processes for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Definitions

  • the present invention relates to a method for manufacturing a multilayer electronic component, and in particular, a multilayer electronic device in which an external electrode is formed by applying electroless plating directly on the outer surface of a multilayer body. It relates to the manufacturing method of parts.
  • a multilayer electronic component 101 typified by a multilayer ceramic capacitor is generally formed along a plurality of stacked insulator layers 102 and an interface between the insulator layers 102.
  • a laminated body 105 including a plurality of layered internal electrodes 103 and 104 is provided.
  • the ends of the plurality of internal electrodes 103 and the plurality of internal electrodes 104 are exposed on one and other end surfaces 106 and 107 of the multilayer body 105, respectively, and the ends of the internal electrodes 103 and the internal electrodes 104 are exposed.
  • External electrodes 108 and 109 are formed so as to electrically connect the respective end portions to each other.
  • the paste electrode layer 110 is formed by applying a metal paste containing a metal component and a glass component onto the end faces 106 and 107 of the laminate 105 and then baking the paste. First formed. Next, on the paste electrode layer 110, for example, a first plating layer 111 containing Ni as a main component is formed, and a second plating layer 112 containing Sn as a main component is formed thereon. Is done. That is, each of the external electrodes 108 and 109 has a three-layer structure including a paste electrode layer 110, a first plating layer 111, and a second plating layer 112.
  • External electrodes 108 and 109 are required to have good wettability with solder when multilayer electronic component 101 is mounted on a substrate using solder.
  • a plurality of internal electrodes 103 that are electrically insulated from each other are electrically connected to each other with respect to the external electrode 108, and are electrically insulated from each other with respect to the external electrode 109.
  • the role of electrically connecting the plurality of internal electrodes 104 in a state of being in a state is required.
  • the second adhesion layer 112 described above plays the role of ensuring solder wettability.
  • the paste electrode layer 110 plays a role of electrical connection between the conductive layers 104 and 104.
  • the first adhesive layer 111 plays a role in preventing solder erosion during solder joining.
  • the paste electrode layer 110 has a thickness as large as several tens of ⁇ m to several hundreds of ⁇ m! /. Therefore, in order to keep the dimensions of the multilayer electronic component 101 within a certain standard value, it is necessary to secure the volume of the paste electrode layer 110. Therefore, it is necessary to reduce the effective volume.
  • the plating layers 111 and 112 have a thickness of several tens of zm, if the external electrodes 108 and 109 can be configured with only the first plating layer 111 and the second plating layer 112, the capacitance can be secured. It is possible to secure a larger effective volume for the purpose.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2004-146401
  • the conductive paste is brought into contact with the lead portion of the internal electrode at least on the ridge portion along the stacking direction of the internal electrode on the end surface of the multilayer body.
  • the conductive paste is baked or thermally cured to form a conductive film, and the end surface of the laminate is electrolyzed and electrolyzed so that it is connected to the conductive film on the ridge.
  • a method for forming an adhesive film is disclosed. According to this, the thickness of the end face of the external electrode can be reduced.
  • JP-A-63-169014 discloses that the internal electrode exposed on the side wall surface is short-circuited to the entire side surface of the laminated body where the internal electrode is exposed.
  • a method for depositing a conductive metal film by electroless plating is disclosed.
  • the thickness of the internal electrode must be 1 m or more, which causes an increase in the size of the multilayer body and an increase in the cost of the multilayer electronic component. There is also a problem.
  • Patent Document 1 Japanese Unexamined Patent Application Publication No. 2004-146401
  • Patent Document 2 Japanese Patent Laid-Open No. 63-169014
  • the present invention has been made in view of the above-described problems, and the object of the present invention is to form the external electrodes of the multilayer electronic component substantially only by plating deposits.
  • the aim is to provide a method for manufacturing multilayer electronic components with an excellent effective volume ratio.
  • Another object of the present invention is to form a dense adhesive film without forming a complicated process in advance, for example, a conductive paste application step or a catalyst application step in forming an external electrode. It is an object of the present invention to provide a method of manufacturing a multilayer electronic component that can easily form an external electrode and can ensure high reliability.
  • the present invention includes a plurality of laminated insulator layers and a plurality of internal electrodes formed along an interface between the insulator layers, and each end of the internal electrodes is exposed on a predetermined surface.
  • the adjacent internal electrodes are electrically insulated from each other on the predetermined surface, and a step of preparing a stacked body, and each end portion of the plurality of internal electrodes exposed on the predetermined surface of the stacked body Forming an external electrode on a predetermined surface of the laminate so as to be electrically connected to each other.
  • the present invention is directed to a method for manufacturing a layered electronic component, and is characterized by having the following configuration in order to solve the technical problems described above.
  • the reducing agent and the reduction agent are directly applied to the ends of the plurality of internal electrodes exposed on the predetermined surface of the laminate prepared in the step of preparing the laminate.
  • An electroless plating process is carried out, in which electroless plating is performed using a plating solution containing a metal ion having an electrochemically higher deposition potential than the redox potential of the agent.
  • the electroless plating step includes a step of preparing a conductive medium exhibiting catalytic activity for the oxidation reaction of the reducing agent, and agitating the conductive medium and the laminate in the plating solution. And a step of growing the deposits so that the plating deposits deposited on the end portions of the plurality of internal electrodes are connected to each other.
  • the step of stirring the conductive media and the laminate in the plating solution described above causes the conductive media and the laminate contained in the container to rotate, swing, tilt, or vibrate in the plating solution. It is preferred to be implemented by.
  • the average diameter of the conductive media is preferably 0.2 mm or more.
  • the metal ion in the plating solution is at least one selected from Ni ions, Co ions, and Au ions, and at least the surface of the conductive medium is Au. It is preferably made of at least one selected from Ni, Co and Pt or an alloy thereof.
  • the phosphoric acid compound is hypophosphorous acid or hypophosphite
  • the metal ion in the plating solution is Ni ion.
  • the metal ion in the plating solution is at least one selected from Ni ion, Co ion, Pt ion, and Au ion force, and at least the conductive media is used.
  • the surface is preferably made of at least one selected from Au, Ni, Co and Pt or an alloy thereof.
  • the metal ion in the plating solution is at least one selected from Ni ion, Co ion, Pt ion and Au ion force, and at least the surface of the conductive media is Co. At least one selected from Ni and Pt or its alloy strength Is preferred.
  • the metal ions in the plating solution are at least one selected from Ag ions, Cu ions, and Au ions, and at least the surface of the conductive media is Ag, Cu, and Au. It is preferable that at least one selected from the group consisting of or an alloy strength thereof.
  • the laminate prepared in the step of preparing the laminate has a distance between adjacent internal electrodes of 20 ⁇ m or less measured in the thickness direction of the insulator layer on a predetermined surface where the internal electrodes are exposed.
  • the retracted length of the internal electrode with respect to a predetermined surface is 1 ⁇ m or less.
  • the laminate prepared in the step of preparing the laminate has a distance of 50 m between adjacent internal electrodes measured in the thickness direction of the insulator layer on a predetermined surface where the internal electrodes are exposed.
  • the protrusion length of the internal electrode with respect to the predetermined surface is preferably 0 or more.
  • control of the retracted length or the protruding length of the internal electrode as described above is performed by performing a step of polishing the laminate with an abrasive before the step of forming the external electrode. It is preferred that this be done.
  • the main component of the internal electrode is preferably at least one selected from Ni, Cu and Ag forces.
  • the external electrode of the multilayer electronic component can be formed substantially only by the plating deposit, a multilayer electronic component having an excellent effective volume ratio can be obtained.
  • the present invention at least a portion of the external electrode that is directly connected to the internal electrode can be obtained without performing a complicated process in advance, such as a conductive paste application step or a catalyst application step. It can be easily formed by a dense and highly uniform electroless plating deposit. As a result, according to the present invention, it is possible to obtain a multilayer electronic component that ensures high reliability.
  • a highly dense electroless plating film can be obtained without using a metal having high catalytic activity such as Pd or Pt as a main component of the internal electrode.
  • Cheap N Metal materials such as i, Cu, and Ag can be used, and low-cost multilayer electronic components can be obtained.
  • a dense electroless adhesive film can be formed even if the thickness of the internal electrode is less than 1 ⁇ m, so that a small and low-cost multilayer electronic component can be obtained. it can.
  • the efficiency of forming a plating film becomes better.
  • FIG. 1 is a cross-sectional view showing a multilayer electronic component 1 obtained by carrying out a manufacturing method according to a first embodiment of the present invention.
  • FIG. 2 is an enlarged cross-sectional view of a portion of the laminate 5 shown in FIG. 1 where the internal electrodes 3a and 3b are exposed.
  • FIG. 3 is a cross-sectional view showing a state where plating deposits 12a and 12b are deposited on exposed portions of internal electrodes 3a and 3b shown in FIG.
  • FIG. 4 is a cross-sectional view showing a state where plating deposits 12a and 12b deposited in FIG. 3 grow.
  • FIG. 5 is a cross-sectional view showing a state in which the plating deposits 12a and 12b grown in FIG. 4 are being integrated to form the first plating layer 10.
  • FIG. 6 is a cross-sectional view corresponding to FIG. 2, for illustrating the manufacturing method according to the second embodiment of the present invention.
  • FIG. 7 is a cross-sectional view corresponding to FIG. 6 for illustrating the manufacturing method according to the third embodiment of the present invention.
  • FIG. 8 is a perspective view showing another example of the multilayer electronic component obtained by carrying out the manufacturing method according to the present invention.
  • FIG. 9 is a cross-sectional view showing a state where the multilayer electronic component 21 shown in FIG. 8 is mounted on a substrate 26.
  • FIG. 9 is a cross-sectional view showing a state where the multilayer electronic component 21 shown in FIG. 8 is mounted on a substrate 26.
  • FIG. 10 is a cross-sectional view showing a state in which the multilayer electronic component 1 shown in FIG. 1 is mounted on a substrate 14.
  • FIG. 10 is a cross-sectional view showing a state in which the multilayer electronic component 1 shown in FIG. 1 is mounted on a substrate 14.
  • FIG. 11 is a cross-sectional view showing a conventional multilayer electronic component 101. Explanation of symbols
  • FIGS. 1 to 5 A method for manufacturing a multilayer electronic component according to the first embodiment of the present invention will be described with reference to FIGS. 1 to 5.
  • a multilayer electronic component 1 includes a plurality of laminated insulator layers 2 and a plurality of layered internal electrodes formed along an interface between the insulator layers 2.
  • a stack 5 including 3 and 4 is provided.
  • the insulator layer 2 is composed of a dielectric ceramic capacitor.
  • the ends of the plurality of internal electrodes 3 and the plurality of internal electrodes 4 are exposed at one and the other end surfaces 6 and 7 of the multilayer body 5, respectively.
  • External electrodes 8 and 9 are formed so as to electrically connect the respective ends of the electrodes to each other.
  • Each of the external electrodes 8 and 9 is substantially composed of a plating precipitate force, and firstly, a first adhesive layer 10 formed on the exposed end faces 6 and 7 of the internal electrodes 3 and 4, And a second metal layer 11 formed thereon! /.
  • the second adhesion layer 11 constituting the outermost layer is required to have good wettability with respect to solder, it is desirable that Sn, Au or the like be a main component.
  • the first plating layer 10 electrically connects the plurality of internal electrodes 3 and 4 that are electrically insulated from each other to each other, and also prevents solder erosion during solder bonding. To play a role in preventing Because it is required, those containing Ni or the like as a main component are preferable.
  • the first plating layer 10 directly connected to the internal electrode 3 or 4 is formed by electroless plating in which metal ions are deposited using a reducing agent. It wasn't formed at the beginning.
  • the first plating layer 10 is formed by electroless plating
  • a catalytic substance that promotes the reducing action of the reducing agent such as Pd
  • the plating film is applied to the surface on which the plating film is to be formed in advance, but in the present invention, such a process for applying the catalytic material is not provided. Therefore, in the present invention, there is no uniform layer having a catalytic material force between each of the exposed end faces 6 and 7 of the internal electrodes 3 and 4 and the first adhesive layer 10.
  • the film directly formed on the exposed end faces 6 and 7 of the internal electrodes 3 and 4 does not include a conductive paste film, a vacuum deposited film, a sputtered film, or the like.
  • FIG. 2 is an enlarged view showing the vicinity of one end face 6 where the internal electrode 3 is exposed in the multilayer body 5 shown in FIG. FIG. 2 shows a state before the external electrode 8 is formed.
  • two internal electrodes located in the illustrated region are extracted and given reference numerals “3a” and “3b”, respectively.
  • FIG. 2 arbitrarily shows the vicinity of the end face 6 where the internal electrode 3 is exposed, and does not show a specific internal electrode 3.
  • the plurality of internal electrodes 3 typified by the internal electrodes 3a and 3b are mutually electrically insulated.
  • the laminate 5 in the state of FIG. 2 has a reducing agent and a deposition potential that is electrochemically nobler than the redox potential of the reducing agent. Put into a container filled with plating solution containing metal ions.
  • a conductive medium exhibiting catalytic activity for the oxidizing reaction of the reducing agent is put into this container.
  • this conductivity The media is not particularly limited as long as it has at least a surface composed of a substance exhibiting catalytic activity.
  • the conductive media is transferred to the internal electrode in the laminate 5.
  • 3a and 3b come into contact with the exposed end face 6, but at this time, it is estimated that the reducing agent is oxidized by the catalytic action of the conductive medium, and electrons due to the acid action are supplied to the internal electrodes 3a and 3b. Is done.
  • FIG. 3 shows the appearance of the plating deposits 12a and 12b deposited on the exposed surface.
  • the internal electrodes 3a and 3b in this state are still electrically insulated from each other.
  • Figure 4 shows the situation at this time. Since the plating deposits 12a and 12b thus deposited have a catalytic action on the reducing agent, the larger the plating deposits 12a and 12b, the more the deposition of metal ions is promoted.
  • the phenomenon shown in the flow charts of FIGS. 2 to 5 is due to the high growth potential of the plating deposits 12a and 12b.
  • the plating deposits 12a and 12b grow, the plating deposits spread in a direction parallel to the end face 6, and immediately, and when the plating deposits 12a and 12b come into contact with each other, the plating deposits 12a and 12b become integral.
  • the growth power of the deposits 12a and 12b can be adjusted by changing various conditions such as the concentration of metal ions, additives, and temperature in the plating bath.
  • the conductive media has catalytic activity with respect to the reducing agent, a dense plating layer can be formed without going through a catalyst application step in advance. If you can That is to say. Furthermore, this conductive medium is used to form the first plating layer 10 formed in order to strengthen the adhesion of the plating deposits 12a and 12b deposited on the exposed ends of the internal electrodes 3a and 3b. It acts to improve the density.
  • the size of the conductive medium is desirably 0.2 mm or more in terms of the average value of the diameters.
  • the thickness is 0.2 mm or more, the deposition efficiency of the deposits 12a and 12b on the exposed ends of the internal electrodes 3a and 3b increases.
  • Typical reducing agents include phosphoric acid, boron, nitrogen and aldehyde. The following describes each of these four types of reducing agents.
  • Examples of phosphoric acid-based reducing agents include sodium hypophosphite (NaH 3 PO 4).
  • Substances that are catalytically active in the conversion reaction include Au, Ni, Co, and Pt, and at least one selected from these forces may be used as a material for at least the surface of the conductive media.
  • the metal ion should be at least one of Ni ion, Co ion and Au ion.
  • boron reducing agents include sodium tetraboron (NaBH) and dimethylamine.
  • the metal ions should be at least one of Ni ions, Co ions, Au ions, and Pt ions!
  • N H hydrazine
  • Possible materials include Ni, Co, and Pt. If at least one of these forces is selected as the material for at least the surface of the conductive media, At this time, the metal ions should be at least one of Ni ions, Co ions, and Pt ions! /.
  • Examples of the aldehyde-based reducing agent include formaldehyde (HCHO).
  • Examples of the catalytically active substance for the acid-acid reaction include Ag, Cu, and Au. At least one selected from these catalysts is used. The material of at least the surface of the conductive medium may be used. The metal ions at this time should be at least one of Ag ions, Cu ions and Au ions!
  • the power of showing examples of four specific combinations The present invention is not limited to the above four combinations, but a reducing agent that matches the metal species to be deposited is selected, and is compatible with the reducing agent.
  • the type of catalyst material that can be used in conductive media is not questioned.
  • various plating conditions such as the type of complexing agent and additive, such as concentration, pH, temperature, and mixing conditions are appropriately adjusted depending on the type of the reducing agent and metal ion.
  • the interval "s between the adjacent internal electrodes 3a and 3b" U is preferably 20 m or less and the retracted length “d” of each of the internal electrodes 3a and 3b is preferably 1 m or less.
  • the distance "s" is 20 m or less, the length of the scallop growth required for the deposited plating deposits 12a and 12b in FIGS. 3 to 4 to contact each other can be shortened. Since the probability of contact increases, the denseness of the first plating layer 10 is improved as soon as the first plating layer 10 is formed.
  • the conductive medium easily collides with the exposed portions of the internal electrodes 3a and 3b, so that the plating deposits 12a and 12b are likely to grow. Become. As a result, the first plating layer 10 is easily formed, and the denseness of the first plating layer 10 is improved.
  • the insulator layer 2 is made of a barium titanate-based dielectric material, and the main electrodes of the internal electrodes 3 and 4 are used. Some of the components also have base metal strength such as Ni, Cu, and Ag.
  • the internal electrode 3 and the four-force laminated body 5 are often retracted relatively large inside the end faces 6 and 7. In such a case, in order to make the retracted length “d” below, a polishing process such as a sandblasting process or a barrel polishing process may be applied to scrape the insulator layer 2.
  • the above-described polishing treatment also acts to ensure that a plated film is formed with higher density.
  • the main components of the internal electrodes 3 and 4 are not required to be a metal having high catalytic activity, such as Pd or Pt, when electroless plating is performed. There is no problem with metals such as Ni, Cu, and Ag, and there is no need to have catalytic activity for the reducing agent used.
  • Ni, Cu and Ag may form an alloy with other metal components! .
  • the thickness of the internal electrodes 3 and 4 need not be particularly large, and less than 1 ⁇ m is sufficient.
  • the second plating layer 11 is further formed as in the present embodiment, plating is performed on the first plating layer 10 by a generally known method. Good.
  • the second plating layer 11 can be easily formed because the place to be plated is already connected to the continuous surface having conductivity.
  • the external electrodes 8 and 9 do not necessarily have a two-layer structure as in the illustrated embodiment, and may have a one-layer structure or a structure of three or more layers.
  • a four-layer structure is formed in the order of Ni plating layer and Sn plating layer.
  • FIG. 6 is a view corresponding to FIG. 2 for explaining the manufacturing method according to the second embodiment of the present invention.
  • elements corresponding to those shown in FIG. 2 are denoted by the same reference numerals, and redundant description is omitted.
  • the second embodiment is characterized in that the internal electrodes 3a and 3b protrude from the end face 6. More specifically, the protrusion length “P” of each of the internal electrodes 3a and 3b with respect to the end face 6 is 0.1 ⁇ m or more. In the case of the present embodiment, the distance “s” between the adjacent internal electrodes 3a and 3b measured in the thickness direction of the insulating layer 2 on the end face 6 of the multilayer body 5 is as short as 20 m or less. It is enough to be less than 50 m.
  • protrusion length “p” has some variation in the longitudinal direction of the exposed internal electrode surface (the direction perpendicular to the paper surface of FIG. 6). This is an average value that takes into account variations in the longitudinal direction.
  • the protrusion length "p" As described above, by setting the protrusion length "p" to 0 .: Lm or more, the conductive media easily collides with the exposed portions of the internal electrodes 3a and 3b. 12b will be easier to grow. As a result, the first plating layer 10 is easily formed, and the denseness of the first plating layer 10 is improved. In addition, the interval “s” between the internal electrodes can be increased, and the degree of freedom in designing the multilayer electronic component can be increased.
  • end face 7 and the internal electrode 4 exposed thereto are substantially the same as those of the end face 6 and the internal electrode 3 described above, and thus illustration and description thereof are omitted. .
  • FIG. 7 is a view corresponding to FIG. 6 for explaining the manufacturing method according to the third embodiment of the present invention.
  • elements corresponding to those shown in FIG. 6 are denoted by the same reference numerals, and redundant description is omitted.
  • the distance "s” between the adjacent internal electrodes 3a and 3b measured in the thickness direction of the insulator layer 2 on the end face 6 of the multilayer body 5 is 50 m or less.
  • the projecting length “p” of each of the internal electrodes 3a and 3b with respect to the end face 6 is not less than 0 .: m.
  • the distance at which the deposited plating deposit should be grown can be substantially shortened during electroless plating. Therefore, the uniformity of the plating deposit is improved and the plating efficiency is greatly improved. Further, according to the present embodiment, even if the thickness of the insulator layer 2 located between the adjacent internal electrodes 3a and 3b is relatively thick, the interval “s” between the adjacent internal electrodes 3a and 3b is shortened. be able to.
  • FIG. 8 is a perspective view showing another example of the multilayer electronic component obtained by carrying out the manufacturing method according to the present invention.
  • a multilayer electronic component 21 shown in FIG. 8 includes a multilayer body 22.
  • the multilayer electronic component 21 is characterized in that a plurality of, for example, two external electrodes 24 and 25 are formed on a specific surface 23 of the multilayer body 22! /
  • the laminated body 22 includes a plurality of laminated insulating layers and a plurality of internal electrodes formed along the interface between the insulating layers. Each end of the internal electrode is external Exposed to the above-described surface 23 of the laminate 22 before the electrodes 24 and 25 are formed, and the external electrodes 24 and 25 are formed so as to electrically connect the ends of the plurality of internal electrodes to each other. .
  • the multilayer electronic component 21 is a multilayer ceramic capacitor, it is configured so that a capacitance can be obtained between the external electrodes 24 and 25.
  • the external electrodes 24 and 25 are substantially composed only of plating deposits, and are particularly directly connected to at least the internal electrodes of the external terminal electrodes 24 and 25.
  • the portion to be formed is made up of electroless sessile deposits.
  • the process becomes very complicated. This is because it is necessary to mask a region on the outer surface of the laminate 22 other than the portion where the external electrodes 24 and 25 are to be formed, and a complicated process such as screen printing is required.
  • the plating deposit is directly deposited on the end portions of the plurality of internal electrodes exposed on the predetermined surface 23 of the multilayer body 22 as in the present embodiment, it is necessary to perform masking in particular.
  • the process is very simple because there is no problem. That is, the multilayer electronic component 21 can be efficiently manufactured because the plating method as described above is used.
  • FIG. 9 shows a state where the multilayer electronic component 21 shown in FIG. 8 is mounted on the substrate 26.
  • Terminals 27 and 28 are formed on the surface of the substrate 26. External electrodes 24 and 25 included in the multilayer electronic component 21 are joined to the terminals 27 and 28 via solders 29 and 30, respectively. In this mounted state, the solders 29 and 30 exist only between the external electrodes 24 and 25 and the terminals 27 and 28.
  • FIG. 10 shows a state where the multilayer electronic component 1 shown in FIG. 1 is mounted on the substrate 14.
  • the external electrodes 8 and 9 are on parallel planes facing each other and do not exist on the same plane. Therefore, when the multilayer electronic component 1 is mounted on the substrate 14, the surface on which the external electrodes 8 and 9 are located and the surface on which the terminals 15 and 16 on the substrate 14 are located are substantially perpendicular to each other. It is in a proper positional relationship. In such a case, half of the external electrodes 8 and 9 and the terminals 15 and 16 As shown in FIG. 10, the fields 17 and 18 are given a fillet shape having a thickness of a certain level or more.
  • the external electrodes 24 and 25 are on the same plane as compared with the mounting state shown in FIG. 30 does not form a fillet shape, and the mounting density on the board 26 can be increased accordingly.
  • the multilayer electronic component 21 is a multilayer ceramic capacitor
  • the equivalent series inductance (ESL) may be lowered if the amount of solder 29 and 30 is small when mounted as shown in FIG. it can.
  • the amount of phase shift during charging and discharging of the capacitor is reduced, which is practical in high frequency applications.
  • the structure adopted in the multilayer electronic component 21 can be suitably used in a low ESL compatible multilayer capacitor.
  • the multilayer electronic component to which the present invention is applied is typically a multilayer chip capacitor, but can also be applied to multilayer chip inductors, multilayer chip thermistors, and the like.
  • the material of the insulator layer provided in the multilayer electronic component is not particularly limited as long as it has a function of electrically insulating. That is, the insulating layer is not limited to a dielectric ceramic force, but may also be a piezoelectric ceramic, a semiconductor ceramic, a magnetic ceramic, a resin, or the like.
  • Table 1 below shows the four types of electroless plating conditions “A” to “D” employed in this experimental example.
  • the object to be covered is a multilayer ceramic capacitor multilayer body having a length of 1.6 mm, a width of 0.8 mm, and a thickness of 0.8 mm, and the insulator layer is a barium titanate-based dielectric.
  • the thickness of the internal electrode and the main component strength of the internal electrode were prepared as shown in “Internal electrode thickness” and “Internal electrode main component” in Table 2, respectively.
  • the thickness of the insulator layer that is, the interval “s” between adjacent internal electrodes is 10 m, and the bow I of the internal electrode with respect to the end surface of the laminated body where the internal electrode is exposed I The largest spot was 2. O / zm.
  • a rotating barrel containing the laminate formed with the electroless Ni plating film as the first plating layer was placed in a Sn plating bath (dip) with a bath temperature of 33 ° C and adjusted to pH 5.0. It was immersed in Sn-235) manufactured by Sole and energized at a current density of 0.07 AZdm 2 for 50 minutes through a power supply terminal while rotating at a rotation speed of 12 rpm. In this manner, a Sn plating film having a thickness of 3 ⁇ m was formed as the second plating layer on the first plating layer.
  • the laminate can be directly formed on the laminate without forming a paste electrode layer or the like, and an external electrode having such a plating layer force is provided.
  • Multilayer ceramic capacitors according to Samples 1 to 3 were obtained.
  • Sample 1 had a large number of defects and had insufficient reliability. This is thought to be because the denseness of the first plating layer was low, or because the Sn plating solution was infiltrated and the insulator layer and internal electrodes inside the laminate were slightly eroded.
  • Sample 2 had a larger number of defects than sample 1, and was insufficiently reliable. This seems to be due to the fact that the main component of the internal electrode was Ni, which has a low catalytic activity, so that the denseness of the first plating layer was even lower.
  • an adhesive layer can be formed directly on the laminate without forming a paste electrode layer or the like, and an external electrode having such a plating layer force is provided.
  • a multilayer ceramic capacitor according to 15 was obtained.
  • the surface of the conductive media is against the reducing agent. Due to the catalytic activity of Ni, even if the internal electrode thickness was less than 1. O / zm, for example, 0. No defects were detected in the high-temperature load test, and the same as Sample 3 in Experimental Example 1. Some degree of reliability was obtained.
  • the rotating barrel containing the laminate formed with the second adhesion layer was immersed in a Sn plating bath (Dipsol Co., Sn-235) with a bath temperature of 33 ° C, adjusted to pH 5.0. While rotating at a rotation speed of 12 rpm, power was supplied for 50 minutes at a current density of 0.07 AZdm 2 through the feed terminal. In this manner, a Sn plating film having a thickness of 5 m was formed as the third plating layer.
  • a Sn plating bath Dipsol Co., Sn-235
  • an adhesive layer can be formed directly on the laminate without forming a paste electrode layer or the like, and an external electrode having such a plating layer force is provided.
  • Multilayer ceramic capacitors according to Samples 21 to 30 were obtained.
  • the number of defects after 1000 hours is 0, indicating reliability. The result was excellent.
  • the number of defects after 2000 hours was 0, and the results were excellent in reliability. This is because the internal electrode pull-in length “d” with respect to the end face of the laminate has become as small as 1 ⁇ m or less due to barrel polishing, so that the conductive media having catalytic activity contacts the exposed end of the internal electrode. This is thought to be due to the fact that the densification of the plating film was further promoted.
  • the main component of the internal electrode was fixed to Ni, and the thickness of the insulator layer in the laminate was 20 m and The same laminate as in Experiment 3 was prepared except that the length was 50 m.
  • polishing powder was washed and removed from the laminate, followed by drying.
  • a laminate layer can be formed directly on the laminate without forming a paste electrode layer or the like, and an external electrode having such a plating layer force is provided.
  • Multilayer ceramic capacitors according to Samples 31 to 34 were obtained.
  • the reliability of the multilayer electronic component can be improved even if the “thickness of the insulator layer”, that is, the interval “s” between the internal electrodes is larger than 20 m. I was able to make it excellent.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

 実効体積率に優れかつ信頼性の高い積層型電子部品を製造するため、積層体の所定の面上であって、複数の内部電極の各端部が露出した箇所に、直接、無電解めっきを施すことによって、薄くて緻密性の高い外部電極を形成する方法が提供される。  外部電極(8,9)を形成するための無電解めっき工程を実施するにあたって、還元剤および還元剤の酸化還元電位よりも電気化学的に貴な析出電位を有する金属イオンを含有するめっき液を用意し、積層型電子部品のための積層体(5)を、還元剤の酸化反応に対し触媒活性を示す導電性メディアとともに、容器内に収容して、めっき液中で、回転、揺動、傾斜または振動させて、積層体(5)と導電性メディアとを撹拌する。複数の内部電極(3a,3b)の端部に析出しためっき析出物(12a,12b)が相互に接続されるように無電解めっきが進行する。

Description

明 細 書
積層型電子部品の製造方法
技術分野
[0001] 本発明は、積層型電子部品の製造方法に関するものであり、特に、外部電極が積 層体の外表面上に、直接、無電解めつきを施すことにより形成される、積層型電子部 品の製造方法に関するものである。
背景技術
[0002] 図 11に示すように、積層セラミックコンデンサに代表される積層型電子部品 101は 、一般に、積層された複数の絶縁体層 102と、絶縁体層 102間の界面に沿って形成 された複数の層状の内部電極 103および 104とを含む、積層体 105を備えている。 積層体 105の一方および他方端面 106および 107には、それぞれ、複数の内部電 極 103および複数の内部電極 104の各端部が露出していて、これら内部電極 103の 各端部および内部電極 104の各端部を、それぞれ、互いに電気的に接続するように 、外部電極 108および 109が形成されている。
[0003] 外部電極 108および 109の形成にあたっては、一般に、金属成分とガラス成分とを 含む金属ペーストを積層体 105の端面 106および 107上に塗布し、次いで焼き付け ることにより、ペースト電極層 110がまず形成される。次に、ペースト電極層 110上に 、たとえば Niを主成分とする第 1のめつき層 111が形成され、さらにその上に、たとえ ば Snを主成分とする第 2のめつき層 112が形成される。すなわち、外部電極 108およ び 109の各々は、ペースト電極層 110、第 1のめつき層 111および第 2のめつき層 11 2の 3層構造より構成される。
[0004] 外部電極 108および 109に対しては、積層型電子部品 101が半田を用いて基板に 実装される際に、半田との濡れ性が良好であることが求められる。同時に、外部電極 108に対しては、互いに電気的に絶縁された状態にある複数の内部電極 103を互い に電気的に接続し、かつ、外部電極 109に対しては、互いに電気的に絶縁された状 態にある複数の内部電極 104を互いに電気的に接続する役割が求められる。半田 濡れ性の確保の役割は、上述した第 2のめつき層 112が果たしており、内部電極 103 および 104相互の電気的接続の役割は、ペースト電極層 110が果たしている。第 1 のめつき層 111は、はんだ接合時のはんだ食われを防止する役割を果たして 、る。
[0005] し力し、ペースト電極層 110は、その厚みが数十 μ m〜数百 μ mと大き!/、。したがつ て、この積層型電子部品 101の寸法を一定の規格値に収めるためには、このペース ト電極層 110の体積を確保する必要が生じる分、不所望にも、静電容量確保のため の実効体積を減少させる必要が生じる。一方、めっき層 111および 112はその厚み が数/ z m程度であるため、仮に第 1のめつき層 111および第 2のめつき層 112のみで 外部電極 108および 109を構成できれば、静電容量確保のための実効体積をより多 く確保することがでさる。
[0006] たとえば、特開 2004— 146401号公報 (特許文献 1)には、導電性ペーストを積層 体の端面の少なくとも内部電極の積層方向に沿った稜部に、内部電極の引出し部と 接触するよう塗布し、この導電性ペーストを焼き付けまたは熱硬化させて導電膜を形 成し、さら〖こ、積層体の端面に電解めつきを施し、上記稜部の導電膜と接続されるよう に電解めつき膜を形成する方法が開示されている。これ〖こよると、外部電極の端面に おける厚みを薄くすることができる。
[0007] また、特開昭 63— 169014号公報 (特許文献 2)には、積層体の、内部電極が露出 した側壁面の全面に対し、側壁面に露出した内部電極が短絡されるように、無電解 めっきによって導電性金属膜を析出させる方法が開示されている。
[0008] し力しながら、前述の特許文献 1に記載されて 、る外部電極の形成方法では、露出 した内部電極と電解めつき膜とを直接接続することはできるものの、電解めつきを行 なう前に、露出した内部電極の引出し部を予め電気的に導通させておくために、導 電性ペーストによる導電部を形成する必要がある。この導電性ペーストを特定の箇所 に塗布する工程は煩雑である。
[0009] 他方、特許文献 2に記載のような無電解めつき法では、形成されためつき膜の緻密 性および均質性が低ぐ積層体の内部にめっき液などが侵入しやすぐ信頼性に乏 しいという問題があった。これらの問題を改善するには、めっき膜を形成する前に Pd などの触媒活性の高い物質をめつきすべき面に付与しておく方法があり、特許文献 2 に記載の実施形態では、この方法を用いていた可能性もある。しかし、この触媒付与 には、そのための工程が複雑であり、また、めっき膜が所望の場所以外の場所に析 出しやす 、と 、う問題がある。
[0010] また、特許文献 2に記載の方法では、積層体の内部にある内部電極の材料として P dや Ptを用いて!/、るが、これら Pdや Ptは無電解めつきにお!、て還元剤の反応に対し て高い触媒活性を示す金属として用いられている。そのため、内部電極に用いる金 属材料に関して選択の自由度が低いという問題がある。また、 Pdや Ptは高価な貴金 属であるため、積層型電子部品のコストの上昇を招くという問題もある。
[0011] さらに、特許文献 2に記載の方法では、内部電極の厚さが 1 m以上でなければな らず、そのため、積層体の大型化を招くとともに、積層型電子部品のコスト高を招くと いう問題もある。
特許文献 1 :特開 2004— 146401号公報
特許文献 2:特開昭 63 - 169014号公報
発明の開示
発明が解決しょうとする課題
[0012] 本発明は、上記のような問題点に鑑みなされたものであって、その目的とするところ は、積層型電子部品の外部電極を実質的にめっき析出物のみで形成することにより 、実効体積率に優れた積層型電子部品を製造する方法を提供しょうとすることである
[0013] 本発明の他の目的は、外部電極を形成するにあたって、事前の煩雑な工程、たと えば導電性ペーストの塗布工程や触媒の付与工程などを実施しなくても、緻密なめ つき膜からなる外部電極を簡便に形成することができ、かつ高い信頼性をも確保し得 る積層型電子部品を製造する方法を提供しょうとすることである。
課題を解決するための手段
[0014] 本発明は、積層された複数の絶縁体層と、絶縁体層間の界面に沿って形成された 複数の内部電極とを含み、内部電極の各端部が所定の面に露出していて、隣り合う 内部電極は上記所定の面にぉ 、て互いに電気的に絶縁されて 、る、積層体を用意 する工程と、積層体の所定の面に露出した複数の内部電極の各端部を互いに電気 的に接続するように、積層体の所定の面上に外部電極を形成する工程とを含む、積 層型電子部品の製造方法に向けられるものであって、上述した技術的課題を解決す るため、次のような構成を備えることを特徴としている。
[0015] すなわち、外部電極を形成する工程は、積層体を用意する工程において用意され た積層体の上記所定の面に露出した複数の内部電極の端部に対し、直接、還元剤 およびこの還元剤の酸化還元電位よりも電気化学的に貴な析出電位を有する金属ィ オンを含有するめつき液を用いて無電解めつきを行なう、無電解めつき工程を備える
[0016] 上記無電解めつき工程は、上述の還元剤の酸化反応に対し触媒活性を示す導電 性メディアを用意する工程と、上記めつき液中で導電性メディアと積層体とを撹拌す る工程と、複数の内部電極の端部に析出しためっき析出物が相互に接続されるよう にめつき析出物をめつき成長させる工程とを含む。
[0017] 上述しためっき液中で導電性メディアと積層体とを撹拌する工程は、容器内に収容 した導電性メディアと積層体とを、めっき液中で、回転、揺動、傾斜または振動させる ことによって実施されることが好まし 、。
[0018] 本発明において、導電性メディアの直径は、平均値で 0. 2mm以上であることが好 ましい。
[0019] 還元剤がリン酸系化合物であるとき、めっき液中の金属イオンが Niイオン、 Coィォ ンおよび Auイオンカゝら選ばれる少なくとも 1種であり、導電性メディアの少なくとも表 面が Au、 Ni、 Coおよび Ptから選ばれる少なくとも 1種またはその合金からなることが 好ましい。この場合、より好ましくは、リン酸系化合物が次亜リン酸または次亜リン酸塩 であり、めっき液中の金属イオンが Niイオンである。
[0020] 還元剤がホウ酸系化合物であるとき、めっき液中の金属イオンが Niイオン、 Coィォ ン、 Ptイオンおよび Auイオン力も選ばれる少なくとも 1種であり、導電性メディアの少 なくとも表面が Au、 Ni、 Coおよび Ptから選ばれる少なくとも 1種またはその合金から なることが好ましい。
[0021] 還元剤が窒素系化合物であるとき、めっき液中の金属イオンが Niイオン、 Coイオン 、 Ptイオンおよび Auイオン力 選ばれる少なくとも 1種であり、導電性メディアの少な くとも表面が Co、 Niおよび Ptから選ばれる少なくとも 1種またはその合金力もなること が好ましい。
[0022] 還元剤がアルデヒド系化合物であるとき、めっき液中の金属イオンが Agイオン、 Cu イオンおよび Auイオンカゝら選ばれる少なくとも 1種であり、導電性メディアの少なくとも 表面が Ag、 Cuおよび Auから選ばれる少なくとも 1種またはその合金力 なることが 好ましい。
[0023] 積層体を用意する工程において用意される積層体は、内部電極が露出する所定 の面において、絶縁体層の厚み方向に測定した、隣り合う内部電極間の間隔が 20 μ m以下であり、かつ所定の面に対する内部電極の引っ込み長さが 1 μ m以下であ ることが好ましい。
[0024] あるいは、積層体を用意する工程において用意される積層体は、内部電極が露出 する所定の面において、絶縁体層の厚み方向に測定した、隣り合う内部電極間の間 隔が 50 m以下であり、かつ所定の面に対する内部電極の突出長さが 0. 以 上であることが好ましい。
[0025] 前述したような内部電極の引っ込み長さまたは突出長さの制御は、外部電極を形 成する工程の前に、積層体に対し、研磨剤を用いて研磨する工程を実施すること〖こ よってなされることが好まし 、。
[0026] 本発明にお!/、て、内部電極の主成分は、 Ni、 Cuおよび Ag力 選ばれる少なくとも 1種であることが好ましい。
発明の効果
[0027] 本発明によれば、積層型電子部品の外部電極を実質的にめっき析出物のみで形 成することができるため、実効体積率に優れた積層型電子部品を得ることができる。
[0028] また、本発明によれば、事前の煩雑な工程、たとえば導電性ペーストの塗布工程や 触媒の付与工程などを実施しなくても、外部電極の少なくとも内部電極と直接接続さ れる部分を、緻密で均質性の高い無電解めつき析出物によって簡便に形成すること ができる。その結果、本発明によれば、高い信頼性を確保した積層型電子部品を得 ることがでさる。
[0029] さらに、本発明によれば、内部電極の主成分に Pd、 Ptなどの触媒活性の高い金属 を用いなくても、緻密性の高い無電解めつき膜が得られるため、内部電極に安価な N i、 Cu、 Agなどの金属材料を用いることができ、低コストな積層型電子部品を得ること ができる。
[0030] さらに、本発明によれば、内部電極の厚さが 1 μ m未満でも緻密な無電解めつき膜 を形成することができるため、小型で低コストな積層型電子部品を得ることができる。
[0031] 本発明において、導電性メディアの直径の平均値が 0. 2mm以上であると、めっき 膜形成の効率がより良好となる。
図面の簡単な説明
[0032] [図 1]本発明の第 1の実施形態による製造方法を実施して得られた積層型電子部品 1を示す断面図である。
[図 2]図 1に示した積層体 5の、内部電極 3aおよび 3bが露出する部分を拡大して示 す断面図である。
[図 3]図 2に示した内部電極 3aおよび 3bの露出部分にめっき析出物 12aおよび 12b が析出した状態を示す断面図である。
[図 4]図 3において析出しためっき析出物 12aおよび 12bが成長していく状態を示す 断面図である。
[図 5]図 4において成長しためっき析出物 12aおよび 12bが一体化して第 1のめつき 層 10を形成しつつある状態を示す断面図である。
[図 6]本発明の第 2の実施形態による製造方法を説明するためのもので、図 2に相当 する断面図である。
[図 7]本発明の第 3の実施形態による製造方法を説明するためのもので、図 6に相当 する断面図である。
[図 8]本発明に係る製造方法を実施して得られる積層型電子部品の他の例を示す斜 視図である。
[図 9]図 8に示した積層型電子部品 21が基板 26上に実装された状態を示す断面図 である。
[図 10]図 1に示した積層型電子部品 1が基板 14上に実装された状態を示す断面図 である。
[図 11]従来の積層型電子部品 101を示す断面図である。 符号の説明
[0033] 1, 21 積層型電子部品
2 絶縁体層
3, 3a, 3b, 4 内部電極
5, 22 積層体
6, 7 端面
8, 9, 24, 25 外部電極
10 第 1のめつき層
11 第 2のめつき層
12a, 12b めっき析出物
23 面
発明を実施するための最良の形態
[0034] 図 1ないし図 5を参照して、本発明の第 1の実施形態による積層型電子部品の製造 方法について説明する。
[0035] まず、図 1に示すように、積層型電子部品 1は、積層された複数の絶縁体層 2と、絶 縁体層 2間の界面に沿って形成された複数の層状の内部電極 3および 4とを含む積 層体 5を備えている。積層型電子部品 1が積層セラミックコンデンサを構成するとき、 絶縁体層 2は、誘電体セラミックカゝら構成される。積層体 5の一方および他方端面 6お よび 7には、それぞれ、複数の内部電極 3および複数の内部電極 4の各端部が露出 していて、これら内部電極 3の各端部および内部電極 4の各端部を、それぞれ、互い に電気的に接続するように、外部電極 8および 9が形成されて ヽる。
[0036] 外部電極 8および 9の各々は、実質的にめっき析出物力 構成され、まず、内部電 極 3および 4の露出する端面 6および 7上に形成される第 1のめつき層 10と、その上に 形成される第 2のめつき層 11とを備えて!/、る。
[0037] 最外層を構成する第 2のめつき層 11は、半田に対し濡れ性が良好なことが求めら れるため、 Snや Auなどを主成分とすることが望ましい。また、第 1のめつき層 10は、 互 ヽに電気的に絶縁された状態にある各々複数の内部電極 3および 4を互 、に電気 的に接続するとともに、はんだ接合時のはんだ食われを防止する役割を果たすことが 求められるため、 Ni等を主成分とするものが好ましい。
[0038] 内部電極 3または 4と直接接続される第 1のめつき層 10は、還元剤を用いて金属ィ オンを析出させる無電解めつきにより形成されたものであり、通電処理による電解め つきで形成されたものではな 、。
[0039] また、第 1のめつき層 10を無電解めつきにより形成しょうとするとき、無電解めつきェ 程の前に、還元剤の還元作用を促進させる触媒物質、たとえば Pd等を、めっき膜を 形成すべき面に事前に付与するのが一般的であるが、本発明では、このような触媒 物質付与のための工程は設けない。したがって、本発明では、内部電極 3および 4の 露出する端面 6および 7の各々と第 1のめつき層 10との間に、触媒物質力もなる均一 な層は存在しない。当然ながら、内部電極 3および 4の露出する端面 6および 7上に 直接形成される膜には、導電性ペースト膜、真空蒸着膜、スパッタ膜なども含まれな い。
[0040] 次に、図 1に示した積層型電子部品 1の製造方法について、外部電極 8および 9、 特に第 1のめつき層 10の形成方法を中心に、図 2ないし図 5を参照しながら説明する
[0041] 図 2は、図 1に示した積層体 5の、内部電極 3が露出する一方の端面 6付近を拡大 して示す図である。図 2には、外部電極 8を形成する前の状態が示されている。多数 存在する内部電極 3のうち、図示した領域に位置する 2つの内部電極を抽出して、そ れぞれに参照符号「3a」および「3b」を付している。図 2は、内部電極 3が露出する端 面 6の近傍を任意に抽出して示したものであり、内部電極 3の特定のものを示すもの ではない。そして、内部電極 3aおよび 3bに代表される複数の内部電極 3は、この時 点では互!ヽに電気的に絶縁された状態にある。
[0042] なお、他方の端面 7およびそこに露出する内部電極 4については、上述した端面 6 および内部電極 3の場合と実質的に同様であるので、図示および説明を省略する。
[0043] 第 1のめつき層 10を形成するにあたり、まず、図 2の状態における積層体 5を、還元 剤、およびこの還元剤の酸化還元電位よりも電気化学的に貴な析出電位を有する金 属イオンを含むめっき液で満たされた容器中に投入する。また、この容器中に、還元 剤の酸化反応に対し触媒活性を示す導電性メディアを投入する。なお、この導電性 メディアは、少なくとも表面が触媒活性を示す物質で構成されていればよぐメディア の内部の材質につ!、ては特に限定されな 、。
[0044] 次 、で、上記容器を回転、揺動、傾斜または振動させて、積層体 5と導電性メディ ァとをめつき液中で撹拌すると、導電性メディアが、積層体 5における内部電極 3aお よび 3bが露出した端面 6に接触するが、その際に、導電性メディアの触媒作用により 還元剤が酸化され、その酸ィ匕作用による電子が内部電極 3aおよび 3bに供給される と推定される。
[0045] そして、液体中の金属イオン力 その供給された電子を受け取り、内部電極 3aおよ び 3bの露出面に金属として析出する。図 3には、上記露出面に析出しためっき析出 物 12aおよび 12bの様子が示されている。この状態における内部電極 3aおよび 3bは 、まだ互 、に電気的に絶縁された状態のままである。
[0046] さらに無電解めつき工程を続けると、それまでに析出しためっき析出物 12aおよび 1 2bが核となり、金属イオンの析出がさらに進み、析出しためっき析出物 12aおよび 12 bがさらに成長する。このときの様子を図 4に示す。このように析出しためっき析出物 1 2aおよび 12bは還元剤に対する触媒作用を有するので、めっき析出物 12aおよび 1 2bが大きくなるほど、金属イオンの析出がより促進される。
[0047] そして、さらに無電解めつき工程を続けると、金属イオンの析出が進み、各々成長し ためつき析出物 12aとめつき析出物 12bとが互いに接触し、一体化する。この状態が 進むと、露出した複数の内部電極 3を互いに電気的に接続する第 1のめつき層 10と なる。このときの様子を図 5に示す。
[0048] 以上のように、図 2〜図 5の経過図に示した現象は、めっき析出物 12aおよび 12b の成長力の高さに起因するものである。めっき析出物 12aおよび 12bは、その成長と ともに、端面 6と平行な方向へ広がりやすぐそして、めっき析出物 12aおよび 12bが 互いに接触したときに一体ィ匕しゃすくなる。このめつき析出物 12aおよび 12bの成長 力は、めっき浴中の金属イオンの濃度、添加剤、温度などの諸条件を変更することに より調整することが可能である。
[0049] そして、注目すべきは、導電性メディアが還元剤に対して触媒活性を有して ヽるの で、事前に触媒付与の工程を経なくても、緻密なめっき層を形成することができると いうことである。さらに、この導電性メディアは、前述の内部電極 3aおよび 3bの露出 端へ析出しためっき析出物 12aおよび 12bの密着状態を強固なものにするため、形 成された第 1のめつき層 10の緻密性を向上させるように作用する。
[0050] なお、導電性メディアの大きさについては、その直径の平均値にして 0. 2mm以上 であることが望ましい。 0. 2mm以上であると、内部電極 3aおよび 3bの露出端へのめ つき析出物 12aおよび 12bの析出効率が高くなる。
[0051] 次に、具体的な還元剤の種類に対する、金属イオン種および導電性メディアの材 質の関係について説明する。還元剤には、代表的には、リン酸系、ホウ素系、窒素系 およびアルデヒド系がある。以下に、これら 4種類の還元剤の各々について説明する
[0052] リン酸系還元剤としては、たとえば次亜リン酸ナトリウム (NaH PO )があり、この酸
2 2
化反応に触媒活性な物質としては、 Au、 Ni、 Coおよび Ptが挙げられ、これら力 選 ばれる少なくとも 1種を導電性メディアの少なくとも表面の材質とすればよい。このとき の金属イオンは Niイオン、 Coイオンおよび Auイオンのいずれか少なくとも 1種にする とよい。
[0053] ホウ素系還元剤としては、たとえばテトラホウ素ナトリウム (NaBH )ゃジメチルァミン
4
ボラン((CH ) NHBH )等があり、この酸化反応に触媒活性な物質としては、 Au、 N
3 2 3
i、 Coおよび Ptが挙げられ、これら力 選ばれる少なくとも 1種を導電性メディアの少 なくとも表面の材質とすればよい。このときの金属イオンは Niイオン、 Coイオン、 Auィ オンおよび Ptイオンの!/、ずれか少なくとも 1種にするとよ!/、。
[0054] 窒素系還元剤としては、たとえばヒドラジン (N H )があり、この酸化反応に触媒活
2 4
性な物質としては、 Ni、 Coおよび Ptが挙げられ、これら力 選ばれる少なくとも 1種を 導電性メディアの少なくとも表面の材質とすればょ 、。このときの金属イオンは Niィォ ン、 Coイオンおよび Ptイオンの!/、ずれか少なくとも 1種にするとよ!/、。
[0055] アルデヒド系還元剤としては、たとえばホルムアルデヒド(HCHO)があり、この酸ィ匕 反応に触媒活性な物質としては、 Ag、 Cuおよび Auが挙げられ、これらカゝら選ばれる 少なくとも 1種を導電性メディアの少なくとも表面の材質とすればよい。このときの金属 イオンは Agイオン、 Cuイオンおよび Auイオンの!/、ずれか少なくとも 1種にするとよ!/ヽ [0056] 以上、 4つの具体的な組合せの例を示した力 本発明は上記の 4つの組合せに限 られるわけではなぐ析出させたい金属種に適合する還元剤を選定し、その還元剤 に適合する触媒物質を導電性メディアに採用すればよぐその種類は問われるもの ではない。また、錯化剤や添加剤の種類'濃度、 pH、温度、混合条件などの各種め つき条件は、上記還元剤や金属イオンの種類によって、適宜調整される。
[0057] 前述した図 2〜図 5に示すようなめっき析出物 12aおよび 12bの成長について、より 好ましい実施形態を説明するため、外部電極 8を形成する前の積層体 5を示す図 2 において、絶縁体層 2の厚み方向に測定した、隣り合う内部電極 3aおよび 3b間の間 隔を「s」と規定する。さらに、積層体 5の、内部電極 3が露出する端面 6に対する内部 電極 3aおよび 3bの各々の引っ込み長さを「d」と規定する。なお、上記の引っ込み長 さ「d」は、露出した内部電極面の長手方向(図 2の紙面に垂直な方向)についてある 程度のばらつきを持っているため、ここで言う「d」は長手方向のばらつきをカ卩味した 平均値である。
[0058] 上述しためっき析出物 12aおよび 12bの成長が生じやすいようにするため、外部電 極 8を形成する前の積層体 5にあっては、隣り合う内部電極 3aおよび 3b間の間隔「s」 が 20 m以下であり、かつ、内部電極 3aおよび 3bの各々の引っ込み長さ「d」が 1 m以下であることが好ま U、。
[0059] 間隔「s」が 20 m以下であると、図 3ないし図 4における析出しためっき析出物 12a および 12bが互いに接触するまでに必要とするめつき成長の長さが短くて済み、互い に接触する確率が高くなるため、第 1のめつき層 10が形成されやすぐまた、第 1のめ つき層 10の緻密性が向上する。
[0060] また、引っ込み長さ「d」が: L m以下であると、導電性メディアが内部電極 3aおよび 3bの露出部分に衝突しやすくなるため、めっき析出物 12aおよび 12bが成長しやす くなる。その結果、第 1のめつき層 10が形成されやすくなり、また、第 1のめつき層 10 の緻密性が向上する。
[0061] 積層セラミックコンデンサを構成する積層型電子部品 1において、代表的な例として 、絶縁体層 2がチタン酸バリウム系誘電体材料カゝらなり、かつ内部電極 3および 4の主 成分が Niや Cu、 Ag等の卑金属力もなるものがある。このとき、焼成後の積層体 5に おいては、内部電極 3および 4力 積層体 5の端面 6および 7より内側に比較的大きく 引っ込んでいることが多い。このような場合、引っ込み長さ「d」を 以下にするに は、サンドブラスト処理やバレル研磨等の研磨処理を適用して、絶縁体層 2を削るよう にすればよい。
[0062] 仮に、焼成後の積層体 5にて内部電極 3および 4の引っ込み長さ「d」が既に 1 μ m 以下であっても、内部電極 3および 4の表面の酸ィ匕膜を除去し、また、内部電極 3お よび 4の表面を荒らすために、上記のような研磨処理を施す方が望ましい。なぜなら、 無電解めつき工程において、めっき析出物 12aおよび 12bの内部電極 3および 4に 対する密着度を向上させることができるとともに、導電性メディアによる電子が供給さ れやすくなるからである。
[0063] また、上述した研磨処理は、より緻密性の高 、めっき膜が形成されることを確実に するようにも作用する。
[0064] 内部電極 3および 4の主成分は Pdや Ptのような無電解めつき時にお!、て触媒活性 の高い金属である必要はない。 Ni、 Cu、 Ag等の金属であっても問題はなぐまた、 使用する還元剤に対する触媒活性がなくても構わない。
[0065] また、内部電極 3および 4の主成分が Ni、 Cuまたは Agであるとき、 Ni、 Cuおよび A gは他の金属成分と合金を形成して!/ヽても構わな!/ヽ。
[0066] また、内部電極 3および 4の厚みは特に厚い必要はなぐ 1 μ m未満でも十分である
。 0. 2 m程度までなら薄くすることが可能であり、コストおよび小型化の点で有利と なる。
[0067] 次に、本実施形態のように、第 2のめつき層 11がさらに形成される場合には、第 1の めっき層 10の上に、通常知られている方法でめっきを行なえばよい。第 2のめつき層 11を形成する段階では、めっきすべき場所が導電性を有する連続的な面と既になつ ているため、容易に第 2のめつき層 11を形成することができる。第 2のめつき層 11の 形成には、無電解めつきだけでなぐ電解めつきを適用することもできる。
[0068] 外部電極 8および 9は、図示した実施形態のように、必ずしも 2層構造である必要は なぐ 1層構造でもよぐあるいは 3層以上の構造でもよい。たとえば、第 1、第 2、第 3 のめつき層を、 Cuめっき層、 Niめっき層、 Snめっき層の順に形成する 3層構造や、 第 1、第 2、第 3、第 4のめつき層を、 Niめっき層、 Cuめっき層、 Niめっき層、 Snめっき 層の順に形成する 4層構造などが挙げられる。
[0069] 図 6は、本発明の第 2の実施形態による製造方法を説明するための図 2に相当する 図である。図 6において、図 2に示した要素に相当する要素には同様の参照符号を 付し、重複する説明は省略する。
[0070] 第 2の実施形態では、簡単に言えば、内部電極 3aおよび 3bを端面 6から突出させ ていることを特徴としている。より具体的には、端面 6に対する内部電極 3aおよび 3b の各々の突出長さ「P」が 0. 1 μ m以上であることを特徴として 、る。そして、本実施形 態の場合には、積層体 5の端面 6において、絶縁体層 2の厚み方向に測定した、隣り 合う内部電極 3aおよび 3b間の間隔「s」は、 20 m以下と短くする必要はなぐ 50 m以下であれば十分である。
[0071] なお、上記の突出長さ「p」は、露出した内部電極面の長手方向(図 6の紙面に垂直 な方向)についてある程度のばらつきを持っているため、ここで言う「p」は長手方向の ばらつきをカ卩味した平均値である。
[0072] 上述のように、突出長さ「p」を 0.: L m以上とすることにより、導電性メディアが内部 電極 3aおよび 3bの露出部分に衝突しやすくなるため、めっき析出物 12aおよび 12b が成長しやすくなる。その結果、第 1のめつき層 10が形成されやすくなり、また、第 1 のめつき層 10の緻密性が向上する。また、内部電極間間隔「s」を広げることができ、 積層型電子部品の設計の自由度を高めることができる。
[0073] なお、他方の端面 7およびそこに露出する内部電極 4 (図 1参照)についても、上述 した端面 6および内部電極 3の場合と実質的に同様であるので、図示および説明を 省略する。
[0074] 内部電極 3aおよび 3bを端面 6から突出させるためには、研磨の強さを強くしたり、 また、研磨剤に金属を混ぜて研磨剤の硬度を上げたりするなどの方法を採用すれば よい。特に、絶縁体層 2がセラミック力もなる場合は、セラミックの方が内部電極 3aお よび 3bより削れやすいため、サンドブラストやバレル研磨の工夫によって、内部電極 3aおよび 3bを突出させた状態を容易に得ることができる。また、レーザー研磨を用い ると、セラミックを選択的かつ効果的に削ることができるので、内部電極 3aおよび 3bを 突出させた状態をより容易に得ることができる。
[0075] 図 7は、本発明の第 3の実施形態による製造方法を説明するための図 6に相当する 図である。図 7において、図 6に示した要素に相当する要素には同様の参照符号を 付し、重複する説明は省略する。
[0076] 図 7に示した実施形態においても、積層体 5の端面 6において、絶縁体層 2の厚み 方向に測定した、隣り合う内部電極 3aおよび 3b間の間隔「s」が 50 m以下であり、 かつ端面 6に対する内部電極 3aおよび 3bの各々の突出長さ「p」が 0.: m以上で あると 、う条件を満たして 、る。
[0077] 図 7を参照して説明する実施形態は、図 6に示した工程の後に、必要に応じて実施 されるものである。すなわち、内部電極 3aおよび 3bの端部力 端面 6から十分に突出 している場合、さらに研磨を続けると、図 7に示すように、内部電極 3aおよび 3bの突 出した端部が押圧されて、端面 6と平行な方向へ広がっていく。その結果、端面 6に 対する内部電極 3aおよび 3bの各々の突出長さ 」が、不所望にも、図 6に示した状 態の場合に比べて短くなるものの、隣り合う内部電極 3aおよび 3b間の間隔「s」は、有 利にも、図 6に示した状態の場合に比べて短くなる。
[0078] 上述のような場合、無電解めつき時にぉ 、て、析出しためっき析出物を成長させる べき距離を実質的に短くすることができる。したがって、めっき析出物の均質性が上 がり、また、めっき効率も大きく向上する。また、本実施形態によれば、隣り合う内部電 極 3aおよび 3b間に位置する絶縁体層 2の厚みが比較的厚くても、隣り合う内部電極 3aおよび 3b間の間隔「s」を短くすることができる。
[0079] 図 8は、本発明に係る製造方法を実施して得られる積層型電子部品の他の例を示 す斜視図である。
[0080] 図 8に示される積層型電子部品 21は、積層体 22を備える。積層型電子部品 21は 、積層体 22の特定の面 23に、複数の、たとえば 2つの外部電極 24および 25が形成 されて 、ることを特徴として!/、る。
[0081] 図示を省略する力 積層体 22は、積層された複数の絶縁体層と、絶縁体層間の界 面に沿って形成された複数の内部電極とを含んでいる。内部電極の各端部は、外部 電極 24および 25の形成前の積層体 22の上述の面 23に露出していて、外部電極 24 および 25は、複数の内部電極の各端部を互いに電気的に接続するように形成され ている。この積層型電子部品 21が積層セラミックコンデンサである場合、外部電極 2 4および 25の間で静電容量を取得できるように構成される。
[0082] 外部電極 24および 25は、図 1の積層型電子部品 1の場合と同様、実質上、めっき 析出物のみで構成され、特に、外部端子電極 24および 25の少なくとも内部電極と直 接接続される部分は、無電解めつき析出物から構成される。
[0083] 図 8に示される積層型電子部品 21を製造するため、仮に外部電極 24および 25を ペースト電極層で形成すると、その工程が非常に煩雑となる。なぜなら、積層体 22の 外表面の、外部電極 24および 25を形成すべき箇所以外の領域をマスキングする必 要があり、たとえばスクリーン印刷など煩雑な工程が必要となるためである。これに対 して、本実施形態のように、積層体 22の所定の面 23に露出した複数の内部電極の 端部に、直接、めっき析出物を析出させる場合には、特にマスキングをする必要がな いため、工程が非常に簡便である。すなわち、積層型電子部品 21は、上述したような めっき法を用いるからこそ、効率的に製造することができる。
[0084] 図 9には、図 8に示した積層型電子部品 21が基板 26上に実装された状態が示され ている。
[0085] 基板 26の表面には、端子 27および 28が形成されている。これら端子 27および 28 に、それぞれ、積層型電子部品 21に備える外部電極 24および 25が半田 29および 3 0を介して接合されている。この実装状態において、半田 29および 30は、外部電極 2 4および 25と端子 27および 28との間にのみ存在している。
[0086] 一方、図 10には、図 1に示した積層型電子部品 1が基板 14上に実装された状態が 示されている。
[0087] 図 1に示される積層型電子部品 1の場合には、その外部電極 8および 9が、互いに 対向する平行な面上にあり、同一平面上には存在しない。そのため、積層型電子部 品 1が基板 14上に実装された状態において、外部電極 8および 9が位置する面と、 基板 14上の端子 15および 16が位置する面とが、略垂直に交わるような位置関係に ある。このような場合、外部電極 8および 9と端子 15および 16とを接合するための半 田 17および 18には、図 10に示すように、ある程度以上の厚みをもったフィレット形状 が付与される。
[0088] このようなことから、前述の図 9に示した実装状態によれば、図 10に示した実装状態 と比較して、外部電極 24および 25が同一平面上にあるため、半田 29および 30がフ ィレット形状を形成せず、その分、基板 26への実装密度を高くすることができる。
[0089] また、積層型電子部品 21が積層セラミックコンデンサである場合、図 9のように実装 された状態にて半田 29および 30の量が少ないと、等価直列インダクタンス (ESL)を 低くすることができる。これによつて、コンデンサの充放電時における位相のシフト量 力 、さくなり、特に高周波用途において実用的である。このことから、積層型電子部 品 21にお 、て採用された構造は、低 ESL対応積層コンデンサにお 、て好適に用い ることがでさる。
[0090] 以上、本発明を、図示した実施形態に関連して説明したが、本発明の範囲内にお いて、その他種々の変形例が可能である。
[0091] たとえば、本発明が適用される積層型電子部品としては、積層チップコンデンサが 代表的であるが、その他、積層チップインダクタ、積層チップサーミスタなどにも適用 可能である。
[0092] したがって、積層型電子部品に備える絶縁体層は、電気的に絶縁する機能を有し ていればよぐその材質は特に問われるものではない。すなわち、絶縁体層は、誘電 体セラミック力 なるものに限らず、その他、圧電体セラミック、半導体セラミック、磁性 体セラミック、榭脂など力もなるものであってもよ 、。
[0093] 以下、本発明の範囲を決定するため、または本発明による効果を確認するために 実施した実験例について説明する。
[0094] まず、以下の表 1には、この実験例において採用された 4種類の無電解めつき条件 「A]〜「D」が示されている。
[0095] [表 1] A 硫酸ニッケル(Π )6水和物 0. 1モル ZL
次亜リン酸ナトリウム 1水和物 0. 2モル/ L
グルコノラク卜ン 0. 3モルノ L
硫酸ビスマス 1 X 10— 5モル/ L
pH 7. 0
Figure imgf000019_0001
回転条件 1 0r.p.m.lこて 1 00分
B 硫酸ニッケル(Π ) 6水和物 0. 1モル ZL
ジメチルァミンボラン 0. 05モル ZL
クェン酸 3ナトリウム 2水和物 0. 1 5モルノ1_
乳酸 0. 28モル ZL
pH 7. 0
/皿 & 55°C
回転条件 1 0r.p.m.にて 1 50分
C 塩化ニッケル 6水和物 0. 1モル ZL
ヒドラジン 1水和物 0. 6モル/ L
クェン酸 3ナトリウム 2水和物 0. 2モル/ L
PH 9. 5
'皿' 80 C
回転条件 l Or.p.m.にて 1 50分
D 硫酸銅 5水和物 0. 04モル ZL
ホルムアルデヒド 0. 1 6モル ZL
酒石酸ナトリウムカリウム 4水和物 0. 1モリレ し
ポリエチレングリコール 1 . Og/L
水酸化ナトリウム 0. 1 25モル/ 1_
皿 40°C
エアレ一シヨン 0. 5Lノ分
回転条件 1 Or.p.m.にて 1 50分
[0096] [実験例 1]
実験例 1では、無電解めつきにおいて用いる導電性メディアとして、その材質が異 なるものを用意し、図 1に示すような積層型電子部品のための積層体における内部 電極が露出する端面に、直接、第 1のめつき層を無電解めつきにより形成する場合に ぉ 、て、用いられた導電性メディアの材質による影響を調査した。
[0097] より詳細には、被めつき物として、長さ 1. 6mm、幅 0. 8mmおよび厚み 0. 8mmの 積層セラミックコンデンサ用積層体であって、絶縁体層がチタン酸バリウム系誘電体 材料からなり、内部電極の厚みおよび内部電極の主成分力 それぞれ、表 2の「内部 電極の厚み」および「内部電極の主成分」に示すとおりのものを用意した。また、この 積層体において、絶縁体層の厚み、すなわち隣り合う内部電極間の間隔「s」は 10 mであり、内部電極が露出する積層体の端面に対する内部電極の弓 Iつ込み長さ「d」 は最も大きい箇所で 2. O /z mであった。
[0098] 次に、上記積層体 5000個、および直径 0. 4mmの導電性メディア 80ccを、容積 3 OOccの回転バレル中に投入し、表 2の「めっき条件」に示すように、表 1に示した条件 「A」にて、内部電極の露出する積層体の端面に、第 1のめつき層としての厚み 8 /z m の無電解 Niめっき膜を形成した。このとき、導電性メディアとして、表 2の「導電性メデ ィァ種」の欄に示すように、その材質が Feのものおよび Niのもののいずれかを用いた
[0099] 次いで、上記第 1のめつき層としての無電解 Niめっき膜を形成した積層体の入った 回転バレルを、 pHを 5. 0に調整した浴温 33°Cの Snめっき浴(ディップソール社製 S n— 235)に浸漬させ、回転数 12r.p.m.にて回転させながら、給電端子を通じて電流 密度 0.07AZdm2にて 50分間通電した。このようにして、第 1のめつき層の上に第 2 のめつき層としての厚み 3 μ mの Snめっき膜を形成した。
[0100] 以上のようにして、積層体に対して、ペースト電極層などを形成せずに、直接、めつ き層を形成することができ、このようなめっき層力もなる外部電極を備える、試料 1〜3 に係る積層セラミックコンデンサを得た。
[0101] 次に、試料 1〜3の各々について、 100個の積層セラミックコンデンサに対して、高 温負荷試験(105°C、 12.6V)を行ない、 1000時間後および 2000時間後に絶縁抵 抗値をそれぞれ測定し、これが 1Μ Ω以下となったものを不良として計数した。表 2に 不良個数が示されている。
[0102] [表 2] o
o
00 き導極極き電性部電部めめ内内電っっ
o o
時デ成時種間主分 () (間)厚メみ000の21000アのィ o o o
o
\ \ \
|良個数良個数不不 o
lO o
1雇 οοι
< < 1/ οοιε
< m Z Z Z
(U Φ
Z
■σ
d z Z
E o
■δΚ- D|T
MB < CO
ιΐίιο
[0103] 表 2に示すように、試料 1については、不良個数が多ぐ信頼性が不十分であった。 これは、第 1のめつき層の緻密性が低かったためか、 Snめっき液が浸入し、積層体の 内部における絶縁体層や内部電極が若干浸食されたためと考えられる。
[0104] 試料 2については、試料 1よりさらに不良個数が多ぐ信頼性が不十分であった。こ れは、内部電極を構成する主成分が触媒能の低い Niであったため、第 1のめつき層 の緻密性がさらに低かつたものと思われる。
[0105] これらに対して、試料 3については、 1000時間においては不良がみられず、信頼 性の高 ヽ結果となった。導電性メディアの表面が還元剤に対して触媒活性を有する Niであったため、第 1のめつき層の緻密性が高まったものと考えられる。また、この結 果は、積層体の内部電極の主成分が触媒能の低い Niなどの卑金属であっても、緻 密性の高 、第 1のめつき層が得られることを示して 、る。
[0106] [実験例 2]
実験例 2では、積層体における内部電極の厚みが無電解めつきの品質に与える影 響を調査した。
[0107] 被めつき物として、内部電極の厚みおよび内部電極の主成分力 それぞれ、表 3の 「内部電極厚み」および「内部電極の主成分」に示すとおりであること以外は、実験例 1の場合と同じ積層体を用意した。
[0108] 次に、上記積層体 5000個、および直径 0. 2mmの導電性メディア 50ccを、容積 3 OOccの回転バレル中に投入し、表 3の「めっき条件」に示すように、表 1に示した条件 「A」にて、内部電極の露出する積層体の端面に、第 1のめつき層としての厚み 8 /z m の無電解 Niめっき膜を形成した。このとき、導電性メディアとして、表 3の「導電性メデ ィァ種」の欄に示すように、その材質が Niのものおよび Feのもののいずれかを用いた
[0109] 次いで、実験例 1の場合と同じ方法にて、第 1のめつき層の上に、第 2のめつき層と しての厚み 3 μ mの Snめっき膜を形成した。
[0110] 以上のようにして、積層体に対して、ペースト電極層などを形成せずに、直接、めつ き層を形成することができ、このようなめっき層力もなる外部電極を備える、試料 11〜
15に係る積層セラミックコンデンサを得た。
[0111] 次に、試料 11〜15の各々について、 100個の積層セラミックコンデンサに対して、 実験例 1の場合と同様の条件で高温負荷試験を行な!、、 1000時間後および 2000 時間後に絶縁抵抗値をそれぞれ測定し、これが 1M Ω以下となったものを不良として 計数した。表 3に不良個数が示されている。
[表 3]
Figure imgf000024_0001
示すように、試料 11〜13によると、導電性メディアの表面が還元剤に対して 触媒活性を有する Niであったため、内部電極の厚みを、たとえば 0. というよう に、 1. O /z m未満にしても、高温負荷試験における不良は検出されず、実験例 1の 試料 3と同程度の信頼性が得られた。
[0114] 一方、試料 14および 15では、実験例 1の試料 1より内部電極の厚みを薄くしている ため、第 1のめつき層の緻密性がさらに低下し、信頼性が低下した。
[0115] これらのことから、本発明に係る無電解めつき法を実施すれば、厚み 1. 0 /z m未満 の薄い内部電極にても、緻密性の高い第 1のめつき層を形成できることがわ力つた。
[0116] [実験例 3]
実験例 3では、無電解めつき前のバレル研磨工程の有無の影響を見るとともに、無 電解めつき時に様々な金属イオンまたは還元剤を用いて第 1のめつき層を形成した。
[0117] 被めつき物として、内部電極の厚みおよび内部電極の主成分力 それぞれ、表 4の 「内部電極厚み」および「内部電極の主成分」に示すとおりであること以外は、実験例 1の場合と同じ積層体を用意した。したがって、この段階にある積層体において、内 部電極が露出する積層体の端面に対する内部電極の弓 Iつ込み長さ「d」は、実験例 1 の場合と同様、 2. O /z mであった。
[0118] 次【こ、表 4【こ示す Jう【こ、試料 22、 23、 24、 25、 26、 28お Jび 30【こ係る積層体【こ ついて、研磨剤を用いてバレル研磨を行ない、内部電極の露出する積層体の端面 に対する内部電極の引っ込み長さ「d」を、最も大き 、箇所で 0.1 μ mとなるようにした 。他方、試料 21、 27および 29に係る積層体については、上記バレル研磨を行なわ なかった。したがって、試料 21、 27および 29では、表 4に示すように、内部電極の引 つ込み長さ「d」は 2. 0 mのままであった。
[0119] 次に、上記積層体 5000個を、直径 0. 4mmの導電性メディア lOOccとともに、容積 300ccの回転バレル中に投入し、表 4の「めっき条件」に示すように、表 1に示した条 件「A」、 「B」、 「C」または「D」にて、内部電極が露出する積層体の端面に、第 1のめ つき層としての厚み 10 /z mの無電解めつき膜を形成した。ここで、表 4の「めっき金属 」の欄に示すように、試料 21〜26では無電解 Niめっき膜を形成し、試料 27〜30で は無電解 Cuめっき膜を形成した。また、導電性メディアとして、表 4の「導電性メディ ァ種」の欄に示すように、その材質が Niのもの、 Cuのものおよび Agのもののいずれ かを用いた。
[0120] 次いで、試料 21〜26においては、第 1のめつき層の上に、第 2のめつき層としての 厚み 5 mの Snめっき膜を、実験例 1の場合と同じ方法にて形成した。
[0121] 他方、試料 27〜30については、上記第 1のめつき層を形成した積層体の入った回 転バレルを、 pHを 4.2に調整した浴温 60°Cの Niめっき用ワット浴に浸漬させ、回転 数 lOr.p.m.にて回転させながら、電流密度 0.2AZdm2にて通電を開始した。通電開 始後 60分後には、第 2のめつき層としての厚み 5 /z mの Niめっき膜が形成された。さ らに、第 2のめつき層を形成した積層体の入った回転バレルを、 pHを 5.0に調整した 浴温 33°Cの Snめっき浴(ディップソール社製 Sn— 235)に浸漬させ、回転数 12r.p. m.にて回転させながら、給電端子を通じて電流密度 0.07AZdm2にて 50分間通電 した。このようにして、第 3のめつき層としての厚み 5 mの Snめっき膜を形成した。
[0122] 以上のようにして、積層体に対して、ペースト電極層などを形成せずに、直接、めつ き層を形成することができ、このようなめっき層力もなる外部電極を備える、試料 21〜 30に係る積層セラミックコンデンサを得た。
[0123] 次に、試料 21〜30の各々について、 100個の積層セラミックコンデンサに対して、 実験例 1の場合と同様の条件で高温負荷試験を行な!、、 1000時間後および 2000 時間後に絶縁抵抗値をそれぞれ測定し、これが 1M Ω以下となったものを不良として 計数した。表 4に不良個数が示されている。
[0124] [表 4]
Figure imgf000027_0001
うに、全試料とも、 1000時間後における不良個数は 0であり、信頼性 に優れる結果となった。特に、ノ レノレ研磨を行なった試料 22、 23、 24、 25、 26、 28 および 30においては、 2000時間後における不良個数も 0であり、さらに信頼性に優 れる結果となった。これは、バレル研磨により、積層体の端面に対する内部電極の引 つ込み長さ「d」が 1 μ m以下と小さくなつたため、触媒活性をもつ導電性メディアが内 部電極の露出端に接触しやすくなり、めっき膜の緻密化がより促進されたためと考え られる。
[0126] また、試料 23および 24の結果より、内部電極の主成分が Cuまたは Agであっても、 緻密で信頼性に優れる第 1のめつき層を形成できることがわ力 た。
[0127] さらに、試料 25および 26の結果より、導電性メディアが還元剤に対して触媒活性を 有する場合であれば、様々な還元剤が使用可能であることがわ力つた。
[0128] また、試料 27〜30の結果より、無電解 Cuめっきによっても、緻密で信頼性に優れ る第 1のめつき層を形成できることがわ力つた。
[0129] [実験例 4]
実験例 4では、図 6に示すように、内部電極を積層体の端面から突出させた場合、 内部電極間間隔「s」(絶縁体層の厚み)のより大きいものにも対応できることを確認す るために実施した。
[0130] 被めつき物として、内部電極の主成分を Niに固定し、積層体における絶縁体層の 厚みを、表 5の「絶縁体層の厚み」の欄に示すように、 20 mおよび 50 mとしたこと 以外は、実験例 3の場合と同じ積層体を用意した。
[0131] 次に、各試料に係る積層体に対して、アルミナ系研磨粉を用いてサンドブラストを 実施した。ここで、表 5に示すように、試料 31および 32に係る積層体については、強 度 0. 25MPaのサンドブラストを実施し、内部電極の露出する積層体の端面に対す る内部電極の引っ込み長さ「d」を、最も大きい箇所で 0.1 mとなるようにした。他方 、試料 33および 34に係る積層体については、強度 0. 50MPaのサンドブラストを実 施し、内部電極の露出する積層体の端面に対する内部電極の突出長さ 」を、平均 値で 1 μ mとなるようにした。
[0132] サンドブラスト終了後は、積層体より研磨粉を洗浄除去し、乾燥を行なった。
[0133] 次に、用いる導電性メディアとして、表 5の「導電性メディア種」の欄に示すように、そ の材質が Niのものに固定したことを除いて、実験例 1の場合と同様の条件にて、第 1 のめつき層としての厚み 10 /z mの無電解めつき膜を形成し、次いで、実験例 1の場 合と同様の条件にて、第 1のめつき層の上に、第 2のめつき層としての厚み 5 mの S nめっき膜を形成した。
[0134] 以上のようにして、積層体に対して、ペースト電極層などを形成せずに、直接、めつ き層を形成することができ、このようなめっき層力もなる外部電極を備える、試料 31〜 34に係る積層セラミックコンデンサを得た。
[0135] 次に、試料 31〜34の各々について、 100個の積層セラミックコンデンサに対して、 実験例 1の場合と同様の条件で高温負荷試験を行な!、、 1000時間後および 2000 時間後に絶縁抵抗値をそれぞれ測定し、これが 1M Ω以下となったものを不良として 計数した。表 5に不良個数が示されている。
[0136] [表 5]
Figure imgf000030_0001
表 5に示すように、「d=0. 1」の試料 31および 32について見ると、「絶縁体層の厚 み」が 20 /X mの試料 31では、 1000時間後および 2000時間後における不良個数は 0であり、信頼性に優れる結果となった力 「絶縁体層の厚み」が 50 mの試料 32で は、 1000時間後においてさえ、不良が発生した。 これに対して、試料 33および 34のように、「p = l」とすれば、 1000時間後および 2 000時間後における不良個数は 0であり、信頼性に優れる結果となった。このことから 、積層体の端面に対して内部電極を突出させると、「絶縁体層の厚み」すなわち内部 電極間間隔「s」を 20 mより大きくしても、積層型電子部品の信頼性を優れたものと することができることがわ力つた。

Claims

請求の範囲
[1] 積層された複数の絶縁体層と、前記絶縁体層間の界面に沿って形成された複数の 内部電極とを含み、前記内部電極の各端部が所定の面に露出していて、隣り合う前 記内部電極は前記所定の面にぉ 、て互いに電気的に絶縁されて 、る、積層体を用 意する工程と、
前記積層体の前記所定の面に露出した複数の前記内部電極の各端部を互いに電 気的に接続するように、前記積層体の前記所定の面上に外部電極を形成する工程と を含み、
前記外部電極を形成する工程は、前記積層体を用意する工程において用意され た前記積層体の前記所定の面に露出した複数の前記内部電極の端部に対し、直接 、還元剤および前記還元剤の酸化還元電位よりも電気化学的に貴な析出電位を有 する金属イオンを含有するめつき液を用いて無電解めつきを行なう、無電解めつきェ 程を備え、
前記無電解めつき工程は、前記還元剤の酸化反応に対し触媒活性を示す導電性 メディアを用意する工程と、前記めつき液中で前記導電性メディアと前記積層体とを 撹拌する工程と、複数の前記内部電極の端部に析出しためっき析出物が相互に接 続されるように前記めつき析出物をめつき成長させる工程とを含む、
積層型電子部品の製造方法。
[2] 前記めつき液中で前記導電性メディアと前記積層体とを撹拌する工程は、容器内 に収容した前記導電性メディアと前記積層体とを、前記めつき液中で、回転、揺動、 傾斜または振動させる工程を備える、請求項 1に記載の積層型電子部品の製造方法
[3] 前記導電性メディアの直径は、平均値で 0. 2mm以上である、請求項 1または 2に 記載の積層セラミック電子部品の製造方法。
[4] 前記めつき液中の前記金属イオンが Niイオン、 Coイオンおよび Auイオン力 選ば れる少なくとも 1種であり、前記導電性メディアの少なくとも表面が Au、 Ni、 Coおよび
Ptから選ばれる少なくとも 1種またはその合金力 なり、前記還元剤カ^ン酸系化合 物である、請求項 1に記載の積層型電子部品の製造方法。
[5] 前記リン酸系化合物が次亜リン酸または次亜リン酸塩であり、前記めつき液中の前 記金属イオンが Niイオンである、請求項 4に記載の積層型電子部品の製造方法。
[6] 前記めつき液中の前記金属イオンが Niイオン、 Coイオン、 Ptイオンおよび Auィォ ン力 選ばれる少なくとも 1種であり、前記導電性メディアの少なくとも表面が Au、 Ni 、 Coおよび Ptから選ばれる少なくとも 1種またはその合金力 なり、前記還元剤がホ ゥ酸系化合物である、請求項 1に記載の積層型電子部品の製造方法。
[7] 前記めつき液中の前記金属イオンが Niイオン、 Coイオン、 Ptイオンおよび Auィォ ンカも選ばれる少なくとも 1種であり、前記導電性メディアの少なくとも表面が Co、 Ni および Ptから選ばれる少なくとも 1種またはその合金力 なり、前記還元剤が窒素系 化合物である、請求項 1に記載の積層型電子部品の製造方法。
[8] 前記めつき液中の前記金属イオンが Agイオン、 Cuイオンおよび Auイオン力 選ば れる少なくとも 1種であり、前記導電性メディアの少なくとも表面が Ag、 Cuおよび Au 力 選ばれる少なくとも 1種またはその合金力 なり、前記還元剤がアルデヒド系化合 物である、請求項 1に記載の積層型電子部品の製造方法。
[9] 前記積層体を用意する工程において用意される前記積層体は、前記内部電極が 露出する前記所定の面において、前記絶縁体層の厚み方向に測定した、隣り合う前 記内部電極間の間隔が 20 m以下であり、かつ前記所定の面に対する前記内部電 極の引っ込み長さが 1 m以下である、請求項 1に記載の積層型電子部品の製造方 法。
[10] 前記積層体を用意する工程において用意される前記積層体は、前記内部電極が 露出する前記所定の面において、前記絶縁体層の厚み方向に測定した、隣り合う前 記内部電極間の間隔が 50 m以下であり、かつ前記所定の面に対する前記内部電 極の突出長さが 0.: L m以上である、請求項 1に記載の積層型電子部品の製造方 法。
[11] 前記外部電極を形成する工程の前に、前記積層体に対し、研磨剤を用いて研磨 する工程をさらに含む、請求項 9または 10に記載の積層型電子部品の製造方法。
[12] 前記内部電極の主成分力 Ni、 Cuおよび Ag力も選ばれる少なくとも 1種である、請 求項 1に記載の積層型電子部品の製造方法。
PCT/JP2007/052455 2006-03-14 2007-02-13 積層型電子部品の製造方法 WO2007105395A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008505003A JP5116661B2 (ja) 2006-03-14 2007-02-13 積層型電子部品の製造方法
US12/041,889 US20080145551A1 (en) 2006-03-14 2008-03-04 Method of manufacturing multilayer electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006069225 2006-03-14
JP2006-069225 2006-03-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/041,889 Continuation US20080145551A1 (en) 2006-03-14 2008-03-04 Method of manufacturing multilayer electronic component

Publications (1)

Publication Number Publication Date
WO2007105395A1 true WO2007105395A1 (ja) 2007-09-20

Family

ID=38509233

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/052455 WO2007105395A1 (ja) 2006-03-14 2007-02-13 積層型電子部品の製造方法

Country Status (3)

Country Link
US (1) US20080145551A1 (ja)
JP (1) JP5116661B2 (ja)
WO (1) WO2007105395A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093112A (ja) * 2008-10-09 2010-04-22 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2011210836A (ja) * 2010-03-29 2011-10-20 Murata Mfg Co Ltd 電子部品
JP2012043842A (ja) * 2010-08-13 2012-03-01 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
US8334748B2 (en) 2011-01-26 2012-12-18 Murata Manufacturing Co., Ltd. Method for manufacturing ceramic electronic component and ceramic electronic component
US8468338B2 (en) 2006-07-06 2013-06-18 Apple, Inc. Wireless access point security for multi-hop networks
JP2014220517A (ja) * 2008-06-11 2014-11-20 株式会社村田製作所 積層電子部品およびその製造方法
JP2015114389A (ja) * 2013-12-09 2015-06-22 京セラ株式会社 閃光発光装置
WO2015098990A1 (ja) * 2013-12-24 2015-07-02 京セラ株式会社 積層型電子部品およびその実装構造体

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
JP4548471B2 (ja) * 2007-10-18 2010-09-22 株式会社村田製作所 コンデンサアレイおよびその製造方法
US8194391B2 (en) * 2007-12-21 2012-06-05 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP2009283598A (ja) * 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JP2009283597A (ja) * 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JP5115349B2 (ja) * 2008-06-13 2013-01-09 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5217677B2 (ja) * 2008-06-20 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5282634B2 (ja) * 2008-06-25 2013-09-04 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5347350B2 (ja) * 2008-07-02 2013-11-20 株式会社村田製作所 積層型電子部品の製造方法
JP5217692B2 (ja) * 2008-07-02 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP5714361B2 (ja) * 2011-03-01 2015-05-07 日本碍子株式会社 端子電極形成方法及びそれを用いた圧電/電歪素子の製造方法
JP6487364B2 (ja) * 2016-03-30 2019-03-20 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP2022014535A (ja) * 2020-07-07 2022-01-20 株式会社村田製作所 電子部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169014A (ja) * 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
JPH10208978A (ja) * 1997-01-22 1998-08-07 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
JP2003183843A (ja) * 2001-12-18 2003-07-03 Murata Mfg Co Ltd 電子部品の製造方法、及び電子部品

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
JP2002141241A (ja) * 2000-11-06 2002-05-17 Murata Mfg Co Ltd セラミックコンデンサおよびその製造方法
US6982863B2 (en) * 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
TWI260657B (en) * 2002-04-15 2006-08-21 Avx Corp Plated terminations
US7177137B2 (en) * 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US6960366B2 (en) * 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US7345868B2 (en) * 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
KR101053079B1 (ko) * 2003-03-26 2011-08-01 쿄세라 코포레이션 적층형 전자부품 및 그 제조방법
WO2007049456A1 (ja) * 2005-10-28 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
KR100953276B1 (ko) * 2006-02-27 2010-04-16 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169014A (ja) * 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
JPH10208978A (ja) * 1997-01-22 1998-08-07 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
JP2003183843A (ja) * 2001-12-18 2003-07-03 Murata Mfg Co Ltd 電子部品の製造方法、及び電子部品

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8468338B2 (en) 2006-07-06 2013-06-18 Apple, Inc. Wireless access point security for multi-hop networks
JP2014220517A (ja) * 2008-06-11 2014-11-20 株式会社村田製作所 積層電子部品およびその製造方法
US9111690B2 (en) 2008-10-09 2015-08-18 Murata Manufacturing Co., Ltd. Multilayer electronic component
JP2010093112A (ja) * 2008-10-09 2010-04-22 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
US8971015B2 (en) 2010-03-29 2015-03-03 Murata Manufacturing Co., Ltd. Electronic component
JP2011210836A (ja) * 2010-03-29 2011-10-20 Murata Mfg Co Ltd 電子部品
JP2012043842A (ja) * 2010-08-13 2012-03-01 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
US8334748B2 (en) 2011-01-26 2012-12-18 Murata Manufacturing Co., Ltd. Method for manufacturing ceramic electronic component and ceramic electronic component
JP2015114389A (ja) * 2013-12-09 2015-06-22 京セラ株式会社 閃光発光装置
WO2015098990A1 (ja) * 2013-12-24 2015-07-02 京セラ株式会社 積層型電子部品およびその実装構造体
CN105849835A (zh) * 2013-12-24 2016-08-10 京瓷株式会社 层叠型电子部件及其安装结构体
JPWO2015098990A1 (ja) * 2013-12-24 2017-03-23 京セラ株式会社 積層型電子部品およびその実装構造体
US9877393B2 (en) 2013-12-24 2018-01-23 Kyocera Corporation Laminated electronic component and laminated electronic component mounting structure

Also Published As

Publication number Publication date
US20080145551A1 (en) 2008-06-19
JPWO2007105395A1 (ja) 2009-07-30
JP5116661B2 (ja) 2013-01-09

Similar Documents

Publication Publication Date Title
JP5116661B2 (ja) 積層型電子部品の製造方法
JP5397446B2 (ja) 積層型電子部品およびその製造方法
JP5289794B2 (ja) 積層型電子部品およびその製造方法
JP5397504B2 (ja) 積層型電子部品およびその製造方法
JP5188390B2 (ja) 積層型電子部品およびその製造方法
JP2009295602A (ja) 積層型電子部品、および積層型電子部品の製造方法。
JP5217659B2 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
JP5493328B2 (ja) 積層型電子部品の製造方法
US8982533B2 (en) Monolithic electronic component and method for manufacturing monolithic electronic component
US8520361B2 (en) Laminated electronic component
JP3678196B2 (ja) チップ型電子部品の製造方法、及びチップ型電子部品
JP5278685B2 (ja) 電子部品の製造方法
JP5783242B2 (ja) 積層型電子部品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07708346

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008505003

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07708346

Country of ref document: EP

Kind code of ref document: A1