JPS61229389A - セラミツク配線板およびその製造方法 - Google Patents

セラミツク配線板およびその製造方法

Info

Publication number
JPS61229389A
JPS61229389A JP60069196A JP6919685A JPS61229389A JP S61229389 A JPS61229389 A JP S61229389A JP 60069196 A JP60069196 A JP 60069196A JP 6919685 A JP6919685 A JP 6919685A JP S61229389 A JPS61229389 A JP S61229389A
Authority
JP
Japan
Prior art keywords
holes
manufacturing
ceramic
wiring board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60069196A
Other languages
English (en)
Other versions
JPH0568874B2 (ja
Inventor
亮 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP60069196A priority Critical patent/JPS61229389A/ja
Priority to US06/839,730 priority patent/US4715117A/en
Priority to DE19863611157 priority patent/DE3611157A1/de
Publication of JPS61229389A publication Critical patent/JPS61229389A/ja
Priority to US07/097,452 priority patent/US4792646A/en
Publication of JPH0568874B2 publication Critical patent/JPH0568874B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はセラミック配線板およびその製造方法に関する
ものであシ、特にへイプリッ）ＩＣおよびＬＳＩを実装
するのに適したスルーホールを具備したセラミック配線
板とその製造方法に関するものである。
〔従来の技術〕
近年、電子技術の進歩にともない電子機器に対する高密
度化あるいは演算機能の高速化が進められている。その
結果、配線基板には高集積性および高い信頼性が要求さ
れており、なかでも低い熱膨張性、高い熱伝導性、優れ
た寸法安定性および長期安定性などの特性を具備するも
のが要求されている。
前記の如き特性を具備する配線基板としては種々のセラ
ミック材料よシなるものが知られてお〕、例えばアルミ
ナ、ベリリア、炭化ケイ素あるいは窒化アルミニウムな
どが知られているが、これらのうちアルミナ基板は機械
的強度、電気的特性。
熱伝導性、熱膨張性などの緒特性および価格などの点か
らハイブリットＩＣの配線板として最も広く使用されて
いる。
ところで、前記配線板において高密度化や両面実装を目
的として、基板の両面に配線回路を形成させるためのス
ルーホールを設けたシ、あるいはリード端子付部品、実
装後のリード付けなどのための貫通孔が設けられること
がある。なお貫通孔は一般にスルーホールとも呼ばれて
いる。
〔発明が解決しようとする問題点〕
しかしながら、前記の如きセラミック材料よυなる基板
は高硬度で加工性に劣シ、焼成後の孔あけ加工が極めて
困難であるため、スルーホールを具備したセラミック配
線板に使用する基板は通常　−グリーンシートの段階で
金型を用いて目的とする箇所に穴の打抜き加工した後、
焼成する方法が採用されている。しかしながら、この方
法によれば、配線回路の異なる基板毎に専用の金型を製
作する必要があるため、納期が長くかかり、コストが高
くなシ、焼成した基板と金型の在庫管理が繁雑になるな
どの問題があるばかシでなく基板に施される複数個の孔
の配置に偏りがある設計の場合には焼成収縮が部分的に
異なるため寸法精度が悪くなるなどの技術上の問題があ
る。
このため、特に納期を急ぐスルーホールを有するセラミ
ック配線板の開発試作などにおいては、極めて高いコス
トがかかるＣＯ２レーザーなどを使用して、焼成された
セラミック基板の孔あけ加工がやむを得ず行なわれてい
る。
〔問題点を解決するための手段〕
本発明は、前記従来のセラミック配線板およびその製造
方法が有する問題点を解決したセラミック配線板とその
製造方法を提供することを目的とするものであって、特
許請求の範囲に記載のセラミック配線板とその製造方法
を提供することによって前記目的を達成することができ
る。
本発明者は、前記の如き諸問題を解決すべく種々研究し
た結果、所定のピッチ間隔で規則的に配設された複数個
の孔を有し、前記複数個の孔のうちから選ばれた一部の
孔には電気絶縁材料が充填されているセラミック基板で
あって、前記基板の表面々らびに貫通している孔のうち
の少なくとも一部の孔に導体回路が形成されてなるセラ
ミック配線板とその製造方法によって、前記諸問題を一
挙に解決することができることに想到して本発明を完成
したものである。
以下、本発明の詳細な説明する。
本発明のセラミック配線板は、所定のピッチ間隔で規則
的に配設された複数個の孔を有し、前記複数個の孔のう
ちから選ばれ九一部の孔には電気絶縁材料が充填されて
いるセラミック基板であることが必要とされる。
一方、従来のスルーホールを有するセラミック基板は、
グリーンシートの段階で目的とする箇所にだけ専用の金
型を用いて孔を打抜いた後、焼成することにより製造さ
れるので、配線回路の興なる基板毎に専用の金型を製作
して、この金型を用いて孔の打抜き加工をする必要があ
るばかシでなく・グリーンシートの焼成収縮状態によっ
て金型の寸法や孔の配置を適宜設計変更する必要が生じ
る場合があった。
ところで、最近このような配線板においてはコンピュー
ターを使って配線回路が設計されることが多くなり、そ
のためスルーホールの位置および配線パターンは一定の
規則性をもって設計される傾向が強くなっている。した
がって、この規則性のある配線設計に対応して、あらか
じめ所定のピッチ間隔で規則的に配設された複数個の孔
を有するセラミック基板の孔のうち、配線回路のスルー
ホールとして使用されない孔が電気絶縁材料で充填され
ている本発明のセラミック基板を使用することによって
、配線回路の異なる基板毎に専用の金型を製作する必要
がなくなシ、規格化された汎用の金型を使用することが
でき、しかも本発明のセラミック基板は所定のピッチ間
隔の複数個の孔が規則的に配設されているので焼成した
状態で在庫品として保有することができるため、スルー
ホールが配設されたセラミック配線板を極めて短い納期
で、かつ低コストで製造でき、金型や焼成された基板の
在庫管理も大幅に改善され、さらに本発明のセラミック
基板は所定のピッチ間隔で規則的に複数個の孔が配設さ
れているため、焼成収縮が均一となシ高い寸法精度が得
られるという多くの特徴を有する。
本発明のセラミック基板は、１０８Ω−ｃｍ以上の電気
抵抗（体積抵抗率）を有することが好ましい。
その理由は、前記電気抵抗が１０８Ω−ＣＩｌｌよりも
低いとスルーホールの電気絶縁性を確保するための絶縁
化処理が必要となるので、工程が繁雑忙なるとともに高
密度化が困難になるからである。
本発明のセラミック基板の材質は、アルミナ。
ベリリア、ムライト、低温焼成セラミック（アルミナを
ペースに低融点成分を添加して低温で焼結させることの
できるセラミック）、窒化アルミニ　−ラム、炭化ケイ
素などから選はれる少なくとも１種を使用することが好
ましく、なかでもアルミナ。
低温焼成セラミックおよび窒化アルミニウムは緒特性の
バランスがよく、グリーンシートで焼成させることがで
き加工性と量産性に優れているため有利に使用すること
ができる。
本発明のセラミック基板に配設された複数個の孔はスル
ーホールを形成するために所定のピッチ間隔の規則性を
有していることが必要であり一よシ具体的には少なくと
も何れかの方向に平行で所定のピッチ間隔を有する線上
に配設されていることが好ましく、例えば第１図の（４
）〜（Ｆ）に示した如き配置およびそれらの複合された
配置とすることができ、孔の大きさを適宜変えることも
できる。
特に複数個の孔のうちの大部分が第１図（４）のような
格子状に配設されていると配線設計が容易で汎用性に優
れている。前記格子状のピッチ間隔としては電子部品の
リードのピッチ間隔である２、５４５ｍ　（１００ｍｉ
ｌ　）あるいは１．２７　ｍ　（５０ｍｉｌ　）にする
ことが好ましい。
前記電気絶縁材料は、電気絶縁性、熱的特性およびスル
ーホール内への充填性などに優れた材料であれば好適に
使用でき、特に耐熱性樹脂、耐熱性樹脂とフィラーの混
合物、ガラスのなかから選ばれるいずれか１種を使用す
ることが好ましく、前記耐熱性樹脂としては、例えばエ
ポキシ樹脂。
耐熱エポキシ樹脂、エポキシ変性ポリイミド樹脂。
ポリイミド樹脂、フェノール樹脂、トリアジン樹脂など
、またフィラーとしては例えばアルミナ。
ベリリア、シリカ、ガラス、シリコンナイトライド、ボ
ロンナイトライド、窒化アルミニウム、炭化ケイ素など
の粉末を有利に用いると七ができ、ガラスとしては市販
されている誘電ペーストを使用することが有利である。
前記導体回路の形成方法は、プリント配線板あるいはへ
イブリットＩＣ配線板で一般的に行なわれている各種の
方法が採用でき、例えばメッキ法。
金属箔接着法、レジン系導体ペースト法、蒸着法。
厚膜導体ペースト法およびそれらの複合された方法が利
用できる。従来のセラミック配線板に通常使用されてい
るＰＩＬ腹導体はシート抵抗が高く、高周波伝送損失が
大きく、ファインライン性が低いため高密度化が難しく
、さらにマイグレーションに対する注意を要するなどの
問題があるのに対してメッキ法によれば前記厚膜導体が
有する諸問題を解決することができるため特に有利に使
用することができる。なおこのメッキ法としてはテンテ
ング法、パネルパターン混合法、フルアディティブ法、
セミアディティブ法、マルチワイヤ法などが行なわれて
いる。
次に本発明のセラミック配線板の製造方法を第２図およ
び第３図によって説明する。
第２図（Ａｔ−（川は、複数個の孔が所定のピッチ間隔
の規則性をもたせて配設されたセラミック基板を製作す
る工程、前記複数個の孔のうちから選ばれる一部の孔を
電気絶縁材料を用いて充填する工程および前記基板の表
面ならびに貫通している孔のうちの一部の孔に導体回路
を形成する工程を経て製作されるセラミック配線板の製
造方法に係る工程説明図である。
第２図位）は複数個の孔２，２が所定のビ２チ間隔め規
則性をもたせて配設されたセラミック基板１の断面図で
あシ、このセラミック基板の製作方法としては種々の方
法があり、例えばグリーンシートに金型で孔を打抜き加
工した後に焼成する方法、孔を形成するための機構を有
した金型を用いて粉末プレスして焼成する方法、粉末プ
レス体をドリルで孔あけ加工した後に焼成する方法ある
いはあらかじめ焼成されたセラミック板をＣ０２レーザ
、超音波加工、ダイヤモンドドリルなどを用いて孔あけ
加工する方法などが適用できる。これらのうち、グリー
ンシートに金型で孔を打抜き加工した後に焼成する方法
は量産性に優れているので最も実用的である。なお、金
型で孔あけ加工する際に外形加工やチョコレートブレー
ク用の溝加工などを併せて行なうこともできる。
第２図（Ｂｌは前記複数個の孔２のうちから選ばれる一
部の孔を電気絶縁材料３で充填したセラミック基板の断
面図である。この電気絶縁材料を所定の孔に充填する方
法としては、例えばスクリーン。
メタルマスクあるいは感光性ドライフィルムなどのマス
ク４を用いて所定の孔にのみ電気絶縁材料をスキージな
どにより圧入充填したり、ピンを用いた自動孔埋め機あ
るいは厚膜用直接描画装置を使用して所定の孔にのみ電
気絶縁材料を充填する方法がある。同図中の５はスクリ
ーン印刷台を示す。なお、前記電気絶縁材料のセラミッ
ク基板への密着性を向上させるために、孔の内面を化学
的あるいは物理的に粗化させるか、カップリング剤処理
を行なうことができる。
第２図（Ｃ１は孔２に充填された耐熱性樹脂あるいは耐
熱性樹脂とフィラーの混合物を熱硬化させた状態あるい
はガラスを焼成して熔融固化させた状態を示す断面図で
ある。
第２図（Ｄｌは前記第２図Ｔ（３）に示したセラミック
基板ｌの孔からはみ出した余分な電気絶縁材料３を研摩
除去してセラミック基板の表面を平滑にした状態を示す
断面図である。
第２図（Ｅｌ〜（２）は前に述べたセラミック基板への
導体回路の形成方法のうち、基板の表面に接着層６を設
けその表面を粗化した後に無電解鋼メッキにてパネルメ
ッキ７をしてから感光性ド・ライフィルム８を用いたテ
ンティング法でエツチングして導体回路９を形成する方
法を示す断面図であシ、この方法はシート抵抗が低く、
高い導体接着強度が高く、かつファインパターンが得ら
れやすいため、本発明のセラミック配線板の導体回路の
形成方法としては特に有利である。なお、無電解メッキ
あるいは無電解メッキしてから電解メッキによって導体
回路を施す場合には、無電解メッキと基板１との密着性
を向上させるために、例えばセラミック基板１０表面を
直接に物理的あるいは化学的に粗化させるか、あるいは
接着層６を設けてその表面を粗化する方法を行なうこと
が好ましい。
特に本発明によれば耐熱性樹脂とシリカ微粉の混合物を
基板１にあるいはさらに貫通孔２ムの内面に塗布した後
にシリカ微粉を露出させて７ツ化水素酸で溶解除去して
接着層６０表面を粗化する方法を施すことは特に無電解
メッキとの密着性を、向上させることができるので好適
である。なお基板ｌと接着層６との密着性を向上させる
ために、基板表面を粗化するかカップリング剤処理を行
なうこともできる。
第３図（４）〜（Ｃ１は、複数個の孔が所定のピッチ間
隔の規則をもたせて配置されたセラミック基板を製作す
る工程、前記複数個の孔のうち少なくとも一部の孔を電
気絶縁材料を用いて充填する工程。
前記充填された孔のうちから選ばれる少なくとも一部の
孔を開孔する工程および前記基板の表面ならびに貫通し
ている孔のうちの一部の孔に導体回路を形成する工程を
経て裏作されるセラミック配線板の製造方法に係る工程
説明図である。
第３図（Ａｔは第２図（Ａ）と同様の複数個の孔２，２
が所定のピッチ間隔の規則性をもたせて配設されてなる
セラミック基板１の断面図である。
第３図（Ｂ）は前記複数個の孔２．２の少なくとも一部
の孔を電気絶縁材料３で充填し固化させてから基板１０
表面を研摩して平滑にしてなるセラミック基板１の断面
図である。全ての孔に電気絶縁材料を充填する場合には
、前述した方法のほかに例えばマスクを使用せずに直接
スキージで圧入充填したシ、彎−ラ式の穴埋め機を使用
することもできる。なお電気絶縁材料を充填しない孔は
例えば位置合せ用ガイドピンを挿入する孔として利用す
ることができる。
第３図（Ｃ１は前記充填された孔のうちから選ばれる少
なくとも一部の孔２Ｂを開孔させたセラミック基板の断
面図である。前記孔２Ｂの開孔方法としては、例えばド
リルにより削孔する方法、ピンで打抜いて開孔する方法
、電気絶縁材料として感光性耐熱樹脂を用いて施光現儂
処理により開孔する方法などを適用できる。
ところで、特開昭５６−２３７９６号公報によれば［金
属板の任意箇所に表裏に貫通する通孔を穿孔してこの通
孔内に合成樹脂埋込材を充填し、次に金属板の外表面に
無機絶縁物を塗布硬化せしめ、しかる後通孔内にて合成
樹脂埋込材に金属板の表裏に貫通する電線通し孔を穿孔
することを特徴とするＩＣ用基板の製法」に係わる発明
が開示されているが、該発明は金属板に設けられる貫通
孔に電気絶縁性を付与することを目的として貫通孔を形
成させる任意の箇所を穿孔する方法であるのに対して、
本発明は電気絶縁性のセラミック基板に例えば汎用の金
型を使用して安価にかつ容易に貫通孔を形成することを
目的として複数個の孔が所定のピッチ間隔の規則性をも
たせて配設されたセラミック基板を用いて配線板とする
方法である点−において、大きく異なっている。
第３図の）〜Ｇ）は、第２図■）〜但）に示したのと同
様の導体回路の形成工程を示す断面図である。
なお、このようなセラミック基板あるいは配線板に、例
えばオーバーコート材を印刷したり、印・刷紙抗体やメ
ッキ抵抗体を形成したり、ａｏ２レーザやダイヤモンド
カッターを使用してスクライプ加工および切断加工など
を施すことができる。また、本発明のセラミック配線板
は、厚膜ペーストやレジン系ペーストを印刷して多層化
したり、例えばポリイミド絶縁膜とメッキ配線により多
層化することができる。
さらに本発明のセラミック配線板は、第４図位）。
の）に示す如く、内層回路ＩＯを形成した後に耐熱性接
着剤、耐熱性接着シー）　１１　、ガラスおよびプリプ
レグなどを用いて多層接合し、次いで共通の貫通孔を開
孔してからさらに導体回路１３を形成し て多層セラミック配線板を製作するのに極めて好適であ
シ、高密度な多層セラミック配線板を諷い収率で容μに
製作できる大きな利点がある。なお、内層回路にブライ
ンドスルーホールを設けてさらに高密度な多層セラミッ
ク配線板とすることもできる。
次に本発明を実施例によって説明する。
実施例１゜ 下記（１）〜（７）の工程によって両面スルーホール・
セラミック配線板を製作した。
（１）　　α−アルミナ微粉を主原料としてドクターブ
レード装置でシート状に成形したグリーンシートを、規
格化された汎用金型を用いて孔の打抜き加工してから１
６００℃で焼成して、第１図（Ａｌに示すような１．２
７■ピッチ間隔の格子状に０．５■φの孔を配置した９
６％アルミナ・セラミック基板（外形寸法５０．８　Ｘ
　５０．８　ｍ　、厚さ０．６３５■）を製作した。
（２）　　耐熱エポキシ樹脂（三井石油化学社製、　Ｔ
Ａ−１８５０）固形分１００重量部と、シランカップリ
ング処理し九粒径１〜５μｍのα−アルミナ微粉（注文
アル１ニウム精錬社製）３５０重量部とを、分散機で分
散混合してから三本ロールで混練し調製した電気絶縁材
料を、メタルマスクを用いてスクリーン印刷機で第２図
（ＢＪ　Ｋ示すようにアルミナ・セラミック基板の所定
の孔に充填した。
（３）　　熱風乾燥器内にて１８０℃で２０分間加熱し
て電気絶縁材料を熱硬化させた後、自動研摩機を用いて
セラミック基板の孔からはみ出した余分な電気絶縁材料
を研摩除去して、第２図（Ｃ）に示すようにセラミック
基板の表面を平滑にした。
（４）耐熱エポキシ樹脂固形分１００重量部に対してシ
ランカップリング処理し九粒径１〜３μｍのシリカ微粉
を１５０重量部の割合で混合し、三本ロールで混練して
コーテイング材を調整した。このコーテイング材をロー
ルコータ−を使用シテセラミック基板の表面に５μｍの
厚さで塗布した後、１８０℃で１時間加熱硬化させて接
着層を形成した。
（５）　　接着層内のシリカ微粉を表面から少し露出さ
せるために、接着層の表面をす１０００のアルミナ微粉
研摩材を用いて回転ブラシ研摩機で軽く研摩した後に、
セラミック基板を濃度２５％の７ツ化水素酸水溶液に２
分間浸漬して接着層の表面を粗化した。
（６）セラミック基板の全表面をパラジュウム触媒（５
ｌｉＩＰＬ）ＣＹ社製、キャタボジット４４）を付与し
て活性化させ、下記に組成を示すアディティブ法用無電
解銅メッキ液に３時間浸漬して、メッキ厚さ７μｍのパ
ネルメッキを行なった。
硫酸銅（ＣｕＳＯ４・５Ｈ２０）　　　０．０６モル／
ｌホルマリン（３７％）０．３　　モに／　１苛性ソー
ダ（ＮａＯＨ）　　　　０．３５モル／ｌＥ　Ｄ　’Ｉ
’　Ａ　　　　　　　　　　　Ｏ，１２モ／Ｉ／／１添
加剤　　　　　少　量 メッキ温度７０〜７２℃　　ｐＨ：　１２．４（７）銅
メツキ表面をスクラブ研摩してから、感光性ドライフィ
ルム・フォトレジスト（Ｅ・工・ＤｕＰｏｎｔ製、リス
トン１０１５　）をラミネートした後ガラス感板を用い
て露光し１，１．１−）リクロルエタンで現像してから
、パターンを塩化第２銅エツチング液でエツチングし、
レジストを塩化メチレンで剥離するテンティング法で導
体回路を形成した。
以上のようにして製造された両面スルーホール・セラミ
ック配線板は、最小導体線幅が５０μｍの高密度なファ
インパターンであシ、導体のシート抵抗２．６ｍΩ、４
ｍΩ溝体接着強度１．２〜１．８に９ｆ／ｓＩ２と従来
の厚膜導体に比べて大幅に良いデーターが得られ、かつ
スルーホールの接続信頼性についても熱衝撃テス）　（
ＭＩＬ−５ＴＤ−２０２Ｅ　１０７Ｄ　Ｃｏｎｄ　Ｂ　
）で２００サイクル後においても故障の発生はなく、高
い信頼性を示した。
（８）銅メッキからなる導体回路上に無電解Ｎｉ／Ａｕ
メッキを行なった後、シート抵抗１０にΩ／口のカーボ
ン抵抗ペースト（アサと化学研究新製。
ＴＵ−１０に−５）をスクリーン印刷し、１７０℃で１
時間加熱硬化させて、サイズ２　Ｘ　２　ｗｍ　、厚さ
１５μｍのカーボン印刷抵抗体を形成した。この抵抗体
の加湿放置試験（４０℃、９５％Ｒ１１）を行なったと
ころ５００時間後の抵抗変化率が＋２．５％であったの
に対して、同一条件で耐熱ガラスエポキシ基板上に形成
したカーボン印刷抵抗体の抵抗変化率は＋８．１％とド
リフトが大きかった。
実施例２゜ 実施例１と同様ではあるが、実施例１の（１）　−（３
＞の工程を下記（１）〜（３）に示す如く変えて両面ス
ルーホール・セラミック配線板を製作した。
（１）　　グリーンシートを規格化された汎用金型を用
いて孔の打抜き加工した後に焼成してから第１図（４）
に示すような２．５４ｍピッチ間隔の格子状に１．０■
φの孔を配置した９６％アルミナ・セラミック基板（外
形寸法５０．８　Ｘ　５０．８■、厚さ０．６３５　ｗ
ｍ　）を製作した。
（２）　　耐熱エポキシ樹脂にα−アルミナ微粉を分散
した電気絶縁材料をスクリーン印刷機を用いてセラミッ
ク基板の全ての孔に充填し熱硬化させてから、穴からは
み出した余分な電気絶縁材料を研摩除去して第３図（Ｂ
ｌに示すようにセラミック基板の表面を平滑にした。
（３；　　電気絶縁材料が充填された孔のうちの所定の
孔を、数値制御多軸ドリル加工機（ＫｘｃｅｌｌｏｎＡ
ｕｔｏｍａｔｉｏｎ社製、　Ｍａｒｋ　Ｖ　Ｄｒｉｌｌ
ｅｒ　）を用いて０．４　ｍφのドリルで開孔して第３
図（（３）のよウナセラミック基板を製作した。
このようにして得られたセラミック配線板は実施例１で
得られたセラミック配線板とほぼ同様に優れた特性を有
していた。
〔発明の効果〕
以上述べた如く、本発明のセラミック配線板は、従来の
セラミック配線板の如く配線回路の異なる基板毎に専用
の金型を製作する必要がなくなり、規格化された汎用金
型を使用することができ、しかも本発明のセラミック基
板は所定のピッチ間隔の複数個の孔が規則的に配設され
ているので焼成された状態で在庫品として保有できるた
め、スルーホールが配設されたセラミック配線板を極め
て短い納期で、かつ低コストで製造することができ。
金型や焼成された基板の在庫管理も大幅に改善される。
また、本発明のセラミック配線板は所定のピッチ間隔で
規則的に複数個の孔が配設されているため、焼成収縮が
均一とな）高い寸法精度が得られ、高密化に極めて適し
ている。
さらに本発明のセラミック配線板はシート抵抗が低くフ
ァインライン性に優れたメッキ導体ならびに基板の寸法
が安定しているのでカーボン印刷抵抗体が安定して使え
る利点があシ、また多層化が容易で高精度・高密度の多
層セラミック配線板を製造することができる。
このような利点から、本発明のセラミック配線：≧ 九−は高密度なへイブリットＩＣ配線板、ＬＳＩや七′
ラミックパッケージを表面実装する配線板、大型コンピ
ューター用多層セラミック配線板、納期の短いハイプリ
ツ）Ｉ（３の開発試作用配線板などの用途に適しておシ
、産業上極めて有用である。
【図面の簡単な説明】
第１図（Ａ）〜伊１は本発明のセラミック基板に設けら
れる孔の配設状態の数例を示す平面図、第２図頭〜帆）
および３回位）〜（Ｇ）はそれぞれ本発明のセラミック
配線板の製造工程を説明する断面図、第４図（Ａｌ　、
　（Ｂｌは本発明の多層セラミック配線板の製造工程を
説明する断面図である。 ｌ・・・セラミック基板、２，２Ａ、２Ｂ・・・孔、３
・・・電気絶縁材料、４・・・メタルマスク、５・・・
スクリーン印刷台、６・・・接着層、７・・・パネルメ
ッキ、８・・・感光性ドライフィルム、９・・・導体回
路、１０・・・内装回路、１１・・・接着シート、１２
・・・共通の貫通孔、１３・・・多層配線板の導体回路
。

Claims (1)

  1. 【特許請求の範囲】 １、所定のピッチ間隔の規則性により配設された複数個
    の孔を有し、前記複数個の孔のうちから選ばれた一部の
    孔には電気絶縁材料が充填されているセラミック基板で
    あって、前記基板の表面ならびに貫通している孔のうち
    の少なくとも一部の孔に導体回路が形成されてなるセラ
    ミック配線板。 ２、前記セラミック基板の電気抵抗が１０＾８Ω−ｃｍ
    以上である特許請求の範囲第１項記載の配線板。 ３、前記セラミック基板の材質はアルミナ、ベリリア、
    ムライト、低温焼成セラミック、窒化アルミニウム、炭
    化ケイ素のなかから選ばれる少なくとも１種である特許
    請求の範囲第１あるいは２項記載の配線板。 ４、前記複数個の孔のうち大部分の孔は格子状に配置さ
    れている特許請求の範囲第１〜３項のいずれかに記載の
    配線板。 ５、前記電気絶縁材料は耐熱性樹脂、耐熱性樹脂とフィ
    ラーの混合物、ガラスのなかから選ばれる何れか１種の
    材料である特許請求の範囲第１〜４項のいずれかに記載
    の配線板。 ６、前記導体回路はメッキ法によって形成されてなる特
    許請求の範囲第１〜５項のいずれかに記載の配線板。 ７、下記（ａ）〜（ｃ）の工程を経て製作されてなるセ
    ラミック配線板の製造方法。 （ａ）複数個の孔が所定のピッチ間隔の規則性をもたせ
    て配設されたセラミック基板を製 作する工程； （ｂ）前記複数個の孔のうちから選ばれる一部の孔を電
    気絶縁材料を用いて充填する工程；および （ｃ）前記基板の表面ならびに貫通している孔のうちの
    一部の孔に導体回路を形成する工 程。 ８、前記セラミック基板の材質は、アルミナ、ベリリア
    、ムライト、低温焼成セラミック、窒化アルミニウム、
    炭化ケイ素のなかから選ばれる少なくとも１種である特
    許請求の範囲第７項に記載の製造方法。 ９、前記複数個の孔のうちの大部分の孔は格子状に配置
    されている特許請求の範囲第７あるいは８項に記載の製
    造方法。 １０、前記電気絶縁材料は耐熱性樹脂、耐熱性樹脂とフ
    ィラーの混合物、ガラスのなかから選ばれる何れか１種
    の材料である特許請求の範囲第７〜９項のいずれかに記
    載の製造方法。 １１、前記導体回路の形成がメッキ法によって行なわれ
    る特許請求の範囲第７〜１０項のいずれかに記載の製造
    方法。 １２、下記（ａ）〜（ｄ）の工程を経て製作されてなる
    セラミック配線板の製造方法。 （ａ）複数個の孔が所定のピッチ間隔の規制性をもたせ
    て配設されたセラミック基板を製 作する工程； （ｂ）前記複数個の孔の少なくとも一部の孔を電気絶縁
    材料を用いて充填する工程： （ｃ）前記充填された孔のうちから選ばれる少なくとも
    一部の孔を開孔する工程；および （ｄ）前記基板の表面ならびに貫通している孔のうちの
    少なくとも一部の孔に導体回路を 形成する工程。 １３、前記セラミック基板の電気抵抗が１０＾８Ω−ｃ
    ｍ以上である特許請求の範囲第１２項記載の製造方法。 １４、前記セラミック基板の材質は、アルミナ、ベリリ
    ア、ムライト、低温焼成セラミック、窒化アルミニウム
    、炭化ケイ素のなかから選ばれる少なくとも１種である
    特許請求の範囲第１２あるいは１３項記載の製造方法。 １５、前記複数個の孔のうちの大部分の孔は格子状に配
    置されている特許請求の範囲第１２〜１４項のいずれか
    に記載の製造方法。 １６、前記電気絶縁材料は耐熱性樹脂、耐熱性樹脂とフ
    ィラーの混合物、ガラスのなかから選ばれる何れか１種
    の材料である特許請求の範囲第１２〜１５項のいずれか
    に記載の製造方法。 １７、前記導体回路の形成がメッキ法によって行なわれ
    る特許請求の範囲第１２〜１６項のいずれかに記載の製
    造方法。
JP60069196A 1985-04-03 1985-04-03 セラミツク配線板およびその製造方法 Granted JPS61229389A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60069196A JPS61229389A (ja) 1985-04-03 1985-04-03 セラミツク配線板およびその製造方法
US06/839,730 US4715117A (en) 1985-04-03 1986-03-14 Ceramic wiring board and its production
DE19863611157 DE3611157A1 (de) 1985-04-03 1986-04-03 Keramische verdrahtungsplatte und verfahren zu deren herstellung
US07/097,452 US4792646A (en) 1985-04-03 1987-09-16 Ceramic wiring board and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60069196A JPS61229389A (ja) 1985-04-03 1985-04-03 セラミツク配線板およびその製造方法

Publications (2)

Publication Number Publication Date
JPS61229389A true JPS61229389A (ja) 1986-10-13
JPH0568874B2 JPH0568874B2 (ja) 1993-09-29

Family

ID=13395730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60069196A Granted JPS61229389A (ja) 1985-04-03 1985-04-03 セラミツク配線板およびその製造方法

Country Status (3)

Country Link
US (2) US4715117A (ja)
JP (1) JPS61229389A (ja)
DE (1) DE3611157A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287085A (ja) * 2005-04-04 2006-10-19 Sony Corp 配線基板の製造方法
JP2007188985A (ja) * 2006-01-12 2007-07-26 Sumitomo Bakelite Co Ltd 回路基板、回路基板の製造方法および回路板
JP2008034451A (ja) * 2006-07-26 2008-02-14 Alps Electric Co Ltd 回路基板の製造方法、及びその回路基板を使用した電子回路ユニット

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
DE3610114A1 (de) * 1986-03-26 1987-02-12 Manfred Dipl Ing Schoeffel Schaltungstraegerplatte fuer laborzweck und verfahren zu ihrer herstellung
US5119272A (en) * 1986-07-21 1992-06-02 Mitsumi Electric Co., Ltd. Circuit board and method of producing circuit board
US4888208A (en) * 1986-10-16 1989-12-19 Toyo Boseki Kabushiki Kaisha Ceramic substrate for printed circuits and production thereof
JPH0754872B2 (ja) * 1987-06-22 1995-06-07 古河電気工業株式会社 二層印刷回路シ−トの製造方法
JPH0272695A (ja) * 1988-09-07 1990-03-12 Toshiba Lighting & Technol Corp 混成集積回路
JPH0834340B2 (ja) * 1988-12-09 1996-03-29 日立化成工業株式会社 配線板およびその製造法
US5245751A (en) * 1990-04-27 1993-09-21 Circuit Components, Incorporated Array connector
US5071359A (en) * 1990-04-27 1991-12-10 Rogers Corporation Array connector
US5132879A (en) * 1990-10-01 1992-07-21 Hewlett-Packard Company Secondary board for mounting of components having differing bonding requirements
JP2720596B2 (ja) * 1990-11-20 1998-03-04 東芝ライテック株式会社 定着用加熱体、定着装置および画像形成装置
GB2255676B (en) * 1991-05-08 1995-09-27 Fuji Electric Co Ltd Metallic printed board
JPH0567869A (ja) * 1991-09-05 1993-03-19 Matsushita Electric Ind Co Ltd 電装部品接合方法並びにモジユール及び多層基板
JP3166251B2 (ja) * 1991-12-18 2001-05-14 株式会社村田製作所 セラミック多層電子部品の製造方法
US5239135A (en) * 1992-02-14 1993-08-24 Penn Engineering & Manufacturing Corp. Circuit board fastener
US5240671A (en) * 1992-06-01 1993-08-31 Microelectronics And Computer Technology Corporation Method of forming recessed patterns in insulating substrates
US5340947A (en) * 1992-06-22 1994-08-23 Cirqon Technologies Corporation Ceramic substrates with highly conductive metal vias
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5363280A (en) * 1993-04-22 1994-11-08 International Business Machines Corporation Printed circuit board or card thermal mass design
US5834824A (en) * 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
JP2570617B2 (ja) * 1994-05-13 1997-01-08 日本電気株式会社 多層配線セラミック基板のビア構造及びその製造方法
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
GB9417235D0 (en) * 1994-08-26 1994-10-19 Measurement Tech Ltd Electrical safety barriers
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
US5962815A (en) * 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
US5661267A (en) * 1995-03-15 1997-08-26 Northrop Grumman Corporation Detector alignment board
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5683758A (en) * 1995-12-18 1997-11-04 Lucent Technologies Inc. Method of forming vias
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US5915756A (en) * 1996-08-22 1999-06-29 Altera Corporation Method to fill via holes between two conductive layers
EP0952762B1 (en) * 1996-12-19 2011-10-12 Ibiden Co, Ltd. Printed wiring board and method for manufacturing the same
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6009620A (en) * 1998-07-15 2000-01-04 International Business Machines Corporation Method of making a printed circuit board having filled holes
US6349456B1 (en) * 1998-12-31 2002-02-26 Motorola, Inc. Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes
US6437681B1 (en) * 1999-10-27 2002-08-20 Cyntec Company Structure and fabrication process for an improved high temperature sensor
JP3700524B2 (ja) * 2000-03-03 2005-09-28 株式会社村田製作所 多層集合基板および多層セラミック部品の製造方法
DE50103348D1 (de) * 2000-10-13 2004-09-23 Ppc Electronic Ag Cham Leiterplatte sowie verfahren zum herstellen einer solchen leiterplatte und eines schichtverbundmaterials für eine solche leiterplatte
US6629367B2 (en) * 2000-12-06 2003-10-07 Motorola, Inc. Electrically isolated via in a multilayer ceramic package
TW552832B (en) * 2001-06-07 2003-09-11 Lg Electronics Inc Hole plugging method for printed circuit boards, and hole plugging device
US6528735B1 (en) 2001-09-07 2003-03-04 International Business Machines Corporation Substrate design of a chip using a generic substrate design
JP4062907B2 (ja) * 2001-11-12 2008-03-19 松下電器産業株式会社 回路基板およびその製造方法
TWI220163B (en) * 2003-04-24 2004-08-11 Ind Tech Res Inst Manufacturing method of high-conductivity nanometer thin-film probe card
KR20070015210A (ko) * 2004-05-15 2007-02-01 씨-코어 테크놀로지즈, 인코포레이티드 수지로 충전된 채널을 포함하는 전도성 억제 코어를 가지는인쇄 배선 기판
US7301105B2 (en) * 2004-08-27 2007-11-27 Stablcor, Inc. Printed wiring boards possessing regions with different coefficients of thermal expansion
KR20070112274A (ko) * 2005-03-15 2007-11-22 씨-코어 테크놀로지즈, 인코포레이티드 인쇄배선기판 내에 억제 코어 재료를 구성하는 방법
US7730613B2 (en) * 2005-08-29 2010-06-08 Stablcor, Inc. Processes for manufacturing printed wiring boards
USRE45637E1 (en) 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
WO2007105395A1 (ja) * 2006-03-14 2007-09-20 Murata Manufacturing Co., Ltd. 積層型電子部品の製造方法
US20070278002A1 (en) * 2006-05-31 2007-12-06 Romi Mayder Method and apparatus for a low thermal impedance printed circuit board assembly
US8203080B2 (en) * 2006-07-14 2012-06-19 Stablcor Technology, Inc. Build-up printed wiring board substrate having a core layer that is part of a circuit
JPWO2008072699A1 (ja) * 2006-12-15 2010-04-02 日本発條株式会社 導電性接触子ホルダおよび導電性接触子ユニット
JP5035249B2 (ja) * 2007-03-14 2012-09-26 パナソニック株式会社 回路基板の製造方法
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
KR20110049247A (ko) * 2009-11-04 2011-05-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
EP2333133B1 (de) * 2009-11-23 2013-03-06 Linde Aktiengesellschaft Verfahren zur Herstellung einer mehrlagigen Spule
US20120012378A1 (en) * 2010-07-14 2012-01-19 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US8756804B2 (en) 2010-09-29 2014-06-24 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board
KR20120130515A (ko) * 2011-05-23 2012-12-03 삼성테크윈 주식회사 회로 기판 및 그의 제조 방법
US9091977B2 (en) * 2011-11-01 2015-07-28 Canon Kabushiki Kaisha Heater with insulated substrate having through holes and image heating apparatus including the heater
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
CN105977260B (zh) * 2016-05-20 2019-02-12 京东方科技集团股份有限公司 电源线结构、阵列基板及显示面板
US11716819B2 (en) * 2018-06-21 2023-08-01 Averatek Corporation Asymmetrical electrolytic plating for a conductive pattern
KR20220160967A (ko) * 2021-05-28 2022-12-06 (주)티에스이 이종 재질의 다층 회로기판 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5673488A (en) * 1979-11-21 1981-06-18 Tokyo Shibaura Electric Co Printed circuit board and method of manufacturing same
JPS56100495A (en) * 1980-01-16 1981-08-12 Fujitsu Ltd Method of manufacturing ceramic multilayer printed circuit board
JPS59159586A (ja) * 1983-03-03 1984-09-10 住友ベークライト株式会社 金属ベ−ス印刷回路用積層板及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1124298A (en) * 1964-11-04 1968-08-21 Btr Industries Ltd Improvements in or relating to printed circuits
JPS4814068B1 (ja) * 1970-12-30 1973-05-02
JPS555872B2 (ja) * 1973-12-15 1980-02-12
JPS5498426A (en) * 1978-01-18 1979-08-03 Aisin Seiki Co Ltd Method of controlling engine revolution
US4160132A (en) * 1978-06-20 1979-07-03 Lectron Products, Inc. Electromagnetic acoustic transducer with its air gap established at assembly by counteracting springs
JPS5563900A (en) * 1978-11-08 1980-05-14 Fujitsu Ltd Multilyaer ceramic circuit board
JPS5623796A (en) * 1979-07-31 1981-03-06 Matsushita Electric Works Ltd Method of manufacturing substrate for ic
US4681656A (en) * 1983-02-22 1987-07-21 Byrum James E IC carrier system
FR2556503B1 (fr) * 1983-12-08 1986-12-12 Eurofarad Substrat d'interconnexion en alumine pour composant electronique
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
DE3576900D1 (de) * 1985-12-30 1990-05-03 Ibm Deutschland Verfahren zum herstellen von gedruckten schaltungen.
JP3156037B2 (ja) 1996-06-14 2001-04-16 日本興産株式会社 建設汚泥のリサイクル方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5673488A (en) * 1979-11-21 1981-06-18 Tokyo Shibaura Electric Co Printed circuit board and method of manufacturing same
JPS56100495A (en) * 1980-01-16 1981-08-12 Fujitsu Ltd Method of manufacturing ceramic multilayer printed circuit board
JPS59159586A (ja) * 1983-03-03 1984-09-10 住友ベークライト株式会社 金属ベ−ス印刷回路用積層板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287085A (ja) * 2005-04-04 2006-10-19 Sony Corp 配線基板の製造方法
JP2007188985A (ja) * 2006-01-12 2007-07-26 Sumitomo Bakelite Co Ltd 回路基板、回路基板の製造方法および回路板
JP2008034451A (ja) * 2006-07-26 2008-02-14 Alps Electric Co Ltd 回路基板の製造方法、及びその回路基板を使用した電子回路ユニット
JP4649378B2 (ja) * 2006-07-26 2011-03-09 アルプス電気株式会社 回路基板の製造方法、及びその回路基板を使用した電子回路ユニット

Also Published As

Publication number Publication date
US4715117A (en) 1987-12-29
DE3611157C2 (ja) 1992-08-27
US4792646A (en) 1988-12-20
JPH0568874B2 (ja) 1993-09-29
DE3611157A1 (de) 1986-10-09

Similar Documents

Publication Publication Date Title
JPS61229389A (ja) セラミツク配線板およびその製造方法
JP2009177153A (ja) 配線基板及びその製造方法
JP4129166B2 (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP3786512B2 (ja) 多層配線基板の製造方法
JP3728068B2 (ja) 多層配線基板
JP2009099964A (ja) 配線基板の製造方法
JP3819701B2 (ja) ビルドアップ多層プリント配線基板用コア基板
JPH0416040B2 (ja)
JPH09148738A (ja) 多層プリント配線基板とその製造方法
KR100832649B1 (ko) 저항 내장형 인쇄회로기판 및 그 제조방법
JPS6252988A (ja) 金属コアプリント配線板及びその製造方法
JP3329699B2 (ja) 多層配線板およびその製造方法
TW200522834A (en) Process for manufacturing a wiring substrate
JP2001230508A (ja) ストリップライン構造のバイアホールおよびその製造方法
JPH0426560B2 (ja)
JP2006173650A (ja) 多層配線基板
JP2001284805A (ja) 多層配線基板とその製造方法
JPS5922398B2 (ja) 多層印刷配線板の製造法
JPS61140197A (ja) 多層印刷配線板の製造方法
JPS6066497A (ja) 多層プリント配線板
JP2005191242A (ja) ビルドアップ多層配線基板及びその製造方法
JPH09326562A (ja) 回路基板の製造方法及び回路基板
JPH04137694A (ja) 多層配線板の製造方法
JPS60187094A (ja) スル−ホ−ル配線板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term