CN1799112A - 电镀端头 - Google Patents
电镀端头 Download PDFInfo
- Publication number
- CN1799112A CN1799112A CN 200480014836 CN200480014836A CN1799112A CN 1799112 A CN1799112 A CN 1799112A CN 200480014836 CN200480014836 CN 200480014836 CN 200480014836 A CN200480014836 A CN 200480014836A CN 1799112 A CN1799112 A CN 1799112A
- Authority
- CN
- China
- Prior art keywords
- electronic component
- contact pin
- multilayer electronic
- row
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
一种多层电子元件(60),包括交插有多个内部电极构件(52,54)和多个内部固定接片(58)的多个电介质层(64,66)。该内部电极构件(52,54)和固定接片(58)的部分沿着该电子元件(60)的外围(62)以一个或者更多个对齐的列暴露。每个暴露的部分在给定列内,使得桥接的端头可以通过沉积一种或者更多种电镀端头材料在该各个对齐的列的选定列之上来形成。内部固定接片(58,68)可以以与其它暴露的导电部分预先布置的关系被提供且暴露从而帮助沿着器件的外围(62)成核金属化的电镀材料。可提供外部固定接片或者连接盘(70)从而形成延伸到该器件的顶和/或底表面的端头。
Description
优先权要求
本申请要求作为以前提交的2003年8月1日提交并分配以顺序号USSN 10/632,514的美国实用专利申请“PLATED TERMINATIONS”、以及2003年4月8日提交并分配以顺序号USSN10/409,023的美国实用专利申请“APLATED TERMINATIONS”的部分继续申请的优先权,这些申请分别要求2002年4月15日提交并分配以顺序号60/372,673的美国临时专利申请“PLATED TERMINATIONS”的优先权,其全部在此引入作为参考。
技术领域
本发明总体涉及用于多层电子元件的改进的端头(termination)部件,更具体地,涉及用于诸如电容器、电阻器、电感器等的多层电子元件或者用于集成无源元件的电镀端头。本发明的端头方案利用内部和/或外部电极接片(electrode tab)的选择性布置从而促进电镀电连接的形成。外部连接优选形成,由此省去或者大大简化了常用的厚膜端头条的准备。
背景技术
许多现代电子元件被封装为独石器件,且在单个芯片封装内可包含单个元件或者多个元件。这样的独石器件的一个具体示例是多层电容器或者电容器阵列,与公开的技术相关特别关注的是带有相互交叉的内部电极层和相应的电极接片的多层电容器。包括相互交叉型电容器(interdigitatedcapacitor,IDC)技术特征的多层电容器的示例可见于美国专利Nos.5880925(DuPré等人)和6243253 B1(DuPré等人)中。其它独石电子元件相当于集成多个无源元件到单个芯片结构中的器件。这样的集成无源元件可提供以多层构造形成且封装为独石电子器件的电阻器、电容器、电感器和/或其它无源元件的选定组合。
通常需要选择端头来形成用于各种独石电子元件的电连接。需要多个端头来向集成独石器件的不同电子元件提供电连接。多个端头还经常与IDC和其它多层阵列结合使用以减小不需要的电感水平。在多层元件中形成多个端头的一个示例性方法是通过穿过芯片结构的选定区域钻通孔且用导电材料填充该通孔使得电连接形成在器件的选定电极部分之中。
形成用于本器件的外部端头的另一方法是将银或者铜的厚膜条应用在玻璃母体(matrix)中从而暴露部分内部电极层,接着将金属附加层镀在该端头条之上使得一部分对衬底是可焊的。具有通过烧制的端头和镀在其上的金属膜形成的外部电极的电子元件的一个示例公开于美国专利No.5021921(
Sano等人)中。端头的该应用经常难以控制且在芯片尺寸的减小方面会变得有问题。美国专利Nos.6232144 B1(McLoughlin)和6214685 B1(Clinton等人)涉及用于在电子器件的选定区域上形成端头的方法。
电子元件不断减小的尺寸使得很难在预定区域中以所需精确度印刷端头条。通常用抓取芯片且以特殊设计的和/或刻轮(engraved wheel)施加选择端头的机器来施加厚膜端头条。关国专利Nos.5944897(Braden)、5863331(Braden等人)、5753299(Garcia等人)以及5226382(Braden)公开了与向芯片结构施加端头条有关的机械部件和步骤。对于电子芯片器件来说减小的元件尺寸或者增加的端头接触数会导致常用封端机的分辨率极限变得力不从心。
当试图施加选择端头(selective termination)时会出现的其它问题包括端头连接盘(termination land)的偏移、端头的错误定位使得内部电极接片被完全暴露或错过、以及错过包绕(wrap-around)的端头部分。当应用太薄的涂料状端头材料的涂层时或者当端头涂层的一部分涂到其它端头涂层导致端头连接盘短路时,还会导致其它问题。包绕提供用于独石器件的电端头的这些和其它考虑导致需要为电子芯片元件提供不昂贵且有效的端头部件。
根据元件小型化和提供不会短路到一起的端头的考虑,尤其当在电路板上接近地定位多个元件时,美国专利No.6380619(Ahiko等人)提供了一种具有外部电极的芯片型电子元件,所述外部电极以预定距离从陶瓷衬底的侧表面间隔开。更具体地,公开了具有与更常规的五面端头相对的三面端头的电子元件。这样的具有三面端头的元件更容易以彼此相邻关系提供而不会将不同的元件端头短路到一起。Ahiko等人的发明中公开的某些实施例包括施加到各电极的暴露部分的电镀膜。
与端头应用相关的另一公知选择包括使多个各衬底元件对齐圆点掩模(shadow mask)。部分可以加载到特殊设计的固定装置中,如美国专利No.4919076(Lutz等人)所公开的,然后通过掩模元件被溅射。这通常是非常昂贵的制造工艺,因此需要其它有效但是更节约成本的端头制备。
美国专利Nos.5880011(Zablotny等人)、5770476(Stone)、6141846(Miki)、以及3258898(Garibotti)分别涉及用于各种电子元件的端头的形成方面。
关于形成多层陶瓷器件的另外的背景参考包括美国专利Nos.4811164(Ling等人)、4266265(Maher)、4241378(Dorrian)、以及3988498(Maher)。
虽然在电子元件及其端头领域各种外形(aspect)和作为替代的部件是公知的,但是没有一种设计大体上涉及到这里论述的全部问题。本申请引用全部前述美国专利的公开内容作为参考。
发明内容
本发明意识到且处理各种前述缺陷、以及关于电端头和相关技术的特定方面的其它缺陷。因此,一般地说,本公开技术的主要目的是改进用于电子元件的端头部件。更具体地,该公开的端头部件被电镀且被构造来省去或者大大简化用于端头的通常沿着独石器件(monolithic device)的一部分印刷的厚膜条。
本公开技术的另一主要目的是提供一种途径从而通过内部电极构件(electrode element)的设置和附加固定接片(anchor tab)的可选布置来引导电镀端头的形成。内部电极构件和附加固定接片两者都可促进稳固且可靠的外部镀层的形成。通常不提供内部电连接的固定接片可被提供来增强外部端头连接性、更好的机械完整性以及镀层材料的沉积。
本发明的再一主要目的是提供用于电子元件的端头部件,由此通常的厚膜端头条被省去或者被简化,且对于给定元件仅需要电镀端头来实现许多外部电极连接。根据该公开的技术的电镀材料可包括金属性导体、电阻材料、以及/或者半导体材料。
本端头技术的再一主要目的是可依照多种多层独石器件使用的端头部件,所述多种多层独石器件包括例如低电感陶瓷电容器和电容器阵列、多层陶瓷电容器和电容器阵列、以及集成无源元件。集成无源元件可包括电阻器、电容器、变阻器、电感器、平衡-不平衡变压器(balun)、耦合器(coupler)、以及/或者其它无源元件的选择性组合。
公开的本发明的所得优点是可以实现用于电子元件的端头部件而不需要通过封端机(termination machine)来施加,因此提供生产具有别的不能达到的分辨水平的外部端头的能力。这样的提高的端头分辨率还使得能够在给定元件面积中设置更多端头并以精细得多的间距(pitch)设置端头,因此减小与这样的端头相关的总ESL值。
本技术的一般目的是提供一种使有效的焊料基本成为可能的端头部件,所述有效的焊料基本对焊料浸出(leaching)具有降低的敏感性且还具有减小的绝缘电阻。设计暴露的电极部分和固定接片部分的构造使得选定的相邻的暴露接片部分布置有电镀端头材料而不同的端头位置之间没有不需要的桥接。
本发明的再一目的是可依照多种不同端头构造利用本公开技术,包括外部端头的各种数目和放置。可以依照这里公开的各种不同的电镀技术通过在电子元件的外围上设置暴露的导电构件而在自我决定的位置处形成电镀端头。
本电镀端头技术的再一目的是促进以合算且可靠的方式生产更便宜且有效的电子元件。能实现该目的的一个关键原因是本端头电镀工艺利用“批(batch)”处理代替单独的端头。
本发明另外的目的和优点阐述在这里的详细说明中,或者通过这里的详细说明而对本领域普通技术人员来说将变得明显。另外,本领域普通技术人员还应理解,借助本参考文献,对于具体示出、参考、以及论述的部件的修改和变更可以在该公开的技术的各种实施例和用途中实践而不偏离其精神和范围。这样的变更可包括但是不限于:等价装置和部件的替换;用于那些显示、参考、或者论述的部件的材料的替换;以及各种部分、部件的功能的、操作的、或者位置的颠倒;等等。
此外,将理解,本发明的不同实施例以及不同的当前优选实施例可包括本公开的部件或元件的各种组合或配置,或者它们的等价物(包括未清楚显示在图中或者阐述在该详细说明中的部件的组合或者其配置)。
本发明的第一示例性实施例涉及包括多个电介质层、多个内部电极构件和多个内部固定接片的多层电子元件。每个各电介质层由边缘横向限定且该多个内部电极构件交插(interleave)于所述多个电介质层之间使得该内部电极构件的选定部分沿着该多个电介质层的至少一个边缘被暴露。所述多个电极接片也交插在所述多个电介质层之中且沿着该电介质层的选定边缘被暴露。
本发明的第二示例性实施例对应于包括多个第一电介质层、多个内部电极构件、多个第二电介质层、以及多个内部固定接片的多层电子元件。每个第一电介质层由边缘横向限定。所述多个内部电极构件交插于所述多个第一电介质层之间从而形成特征在于最上和最下表面的有效组件(activeassembly)。所述多个内部电极构件的选定部分延伸到所述多个第一电介质层的至少一个边缘并沿其暴露。所述多个第二电介质层也由边缘横向限定且被分别提供在该有效组件的选定的最上和最下表面上,从而形成用于该多层电子元件的至少一个覆盖层。所述多个内部固定接片交插在选定的所述第一和第二电介质层之间且沿着其选定边缘被暴露,使得所述多个内部电极构件的暴露部分和该内部固定接片的暴露部分在所述多层电子元件的选定边缘或角落以一列或更多列对齐。
在某些更特别的实施例中,内部导电构件对应于第一和第二相反极性的电容器电极,且形成至少一个电镀端头从而与每个各极性的元件相互作用。以距该第二极性电极构件足够的距离设置连接到该第一极性端头的内部固定接片,以距该第一极性电极构件足够的距离设置连接到该第二极性端头的内部固定接片,从而减小这样的元件短路到一起的机会。在另一实施例中,在多层电子元件的所述覆盖层中利用的该第二电介质层交插有公共电极构件。
在某些示例性实施例中,可以以基本矩形、T形、J形、以及/或者U形构造提供电极构件。在有些示例性实施例中,可以以相互交叉构造提供该电极构件,电极接片部分以一个或更多对齐的列延伸到例如但不限于该多层电子元件的一个、两个或者四个侧面。对齐的列的数目(对应于所得端头数)在某些实施例中可在从约四个(4)到约四十个(40)的范围且在某些实施例中可在从约十个(10)到约二十个(20)的范围。给定元件侧面上的暴露导电列(以及产生的端头)之间的示例性间距尺寸可在约十(10)和三十(30)密耳之间。
在一给定列中相邻的暴露导电部分之间的距离可被特定构造从而确保根据该公开的技术的端头的引导形成。在某些实施例中,在一给定列中暴露的导电部分之间的这样的距离小于约10微米,在某些实施例中小于约8微米。在器件边缘/角是圆的的实施例中,在该器件覆盖层中导电构件之间的距离可朝向多层电子元件的上和/或下表面增加地下降。使得这样的导电构件的暴露部分之间的所需表面距离保持基本一致。
根据本公开技术的电镀端头可形成在所述暴露的电极构件和暴露的固定接片之上。在某些实施例中,无电电镀的(electrolessly plated)端头材料(例如铜)的起始部分设置在各个暴露的导电部分。这样的起始部分可以在相邻的暴露的导电部分之间形成一个或者更多个桥接的端头。作为替换地,可通过在初始沉积的材料上电镀另外的层(例如额外的铜层或者随后的镍)形成基本连续的桥接的端头。一定量的扩散会发生(例如器件的热处理的结果)在电镀的端头材料和暴露的导电部分之间的界面处。
外部电极接片、或者外围连接盘(land)可设置在多层电子元件的选定的上和/或下表面上用于经本发明电镀端头连接到暴露的内部电极或者内部固定接片部分。当采用使角变圆的工艺来为多层电子元件实现基本圆的元件边缘时,为了更大的机械耐用性和存活能力,这样的外部接片/连接盘经常可设置为与内部电极和固定接片相比具有更大的厚度。还可通过将外部连接盘嵌入在该多层电子元件的最上和/或最下表面中以及/或者通过形成具有预定的陶瓷材料体积百分比的选定导电构件(例如电极和内部和/或外部固定接片)来提高存活能力。
在本发明的某些示例性实施例中,端头包括一个或者更多个电镀端头材料层,其上提供有另外的端头层。这样的多层端头的一个示例对应于铜初始电镀层和跟着的镍和锡的连续层,其还可以根据本公开的方法被电镀。
本技术的另一示例性实施例对应于包括多个电介质层、多个第一导电构件和多个第二导电构件的多层电容器。各个多个第一和第二导电构件被交插在所述多个电介质层之间,所述各个多个第一和第二导电构件被配置为各自第一和第二极性的相对的电容器极板。电介质层、第一导电构件和第二导电构件的交插的组件形成基本像矩形棱柱一样形状的特征在于相对的上和下表面以及其间的四个侧表面的结构。该第一和第二导电构件的每个暴露在该多层电容器的至少两个相邻侧表面上。
在某些实施例中,每个各个多个第一和第二导电构件包括多个大体T形的电容器电极和多个大体矩形的固定电极。形成这样的电容器电极和固定电极的一个或者更多个对齐的列,由此每个电极构件沿着该多层电容器的整个选定的侧表面以及在与该选定的侧表面相邻的两个侧表面的一部分被暴露。所得构造可产生具有两个相对侧表面的元件,所述两个相对侧表面被同样地配置以用于安装该电容器到衬底上。
在某些实施例中,该第一和第二导电构件的每个包括带有第一和第二基本矩形接片部分的基本矩形基本部分(base portion),所述接片部分从该基本部分的相对的角延伸。该第一和第二导电构件的每个基本矩形的接片部分可沿着该多层电容器的外围以一个或者更多个对齐的列被暴露。每个矩形接片部分可暴露于在该多层电容器的两个相邻侧表面汇聚处形成的元件边缘。每个导电构件的矩形接片部分暴露于相对的器件边缘,使得所得多层电容器的四个侧表面的每个被同样构造,用于安装到衬底。
本发明同样涉及与根据该公开的技术形成多层电子元件有关的方法。这样的方法的一个示例性实施例包括步骤:提供多个电子元件;提供电镀液并且将该电子元件浸入该电镀液。该电子元件分别包括选择性交插有多个内部导电构件的多个电介质层。内部导电构件的选定部分暴露于沿着每个电子元件的外围的位置,使得在电镀液中的浸入使端头材料能够被沉积在每个电子元件的选定暴露导电部分。
在某些更特别的实施例中,电镀液(plating solution)是无电电镀液(electroless plating solution)。另外的随后步骤可包括提供具有电偏置的电解电镀液且将该多个电子元件浸入该电解电镀液中,使得另外的端头材料沉积在初始浸入步骤沉积的端头材料之上。电镀材料的初始或者随后的沉积在多个暴露的导电构件之间导致一个或者更多个桥接的端头。
根据本发明的另一附加示例性步骤可包括步骤:在将该元件浸入无电电镀液之前例如经化学抛光清洁该电子元件的选定表面。再一示例性步骤对应于步骤:例如通过浸入在金属盐中、光构图有机金属前体(precursor)、丝网印刷或喷墨金属沉积、以及/或者电泳金属沉积来施加活化材料(activation material)到暴露的电极部分。另一示例性步骤对应于使电子元件经受机械磨蚀(abrasion)从而使元件边缘和角变圆,例如通过带介质或者不带介质的整体研磨(harperizing)来实现。当以V切口形式切割电子元件时可以减小使器件边缘和角变圆的机械磨蚀所需要或要求的持续时间。再一示例性步骤对应于加热或者退火步骤从而加强电镀端头材料对电子元件的粘附力。
本发明的另外的实施例,在本概述部分不一定要表达,可包括和结合上面概述的目的中作为参考的特征或者部件、以及/或者本申请中另外论述的特征和部件的方面的各种组合。
本领域普通技术人员在阅读本说明书的其余部分的基础上将更好的理解这样的实施例的特征和方面,以及其它。
附图说明
本说明书中阐述指向本领域普通技术人员的本发明的全面且有效的说明,包括其优选模式。本说明书将参考附图来理解,附图中:
图1A示出用于多层相互交叉型电容器的公知示例性电极层构造的大体顶部分解视图;
图1B示出具有内部电极层构造例如图1A所示的公知示例性实施例的示例性多层相互交叉型电容器的大体侧面透视图;
图2A示出用于根据本发明的多层相互交叉型电容器的示例性内部电极层和固定接片构造的大体顶部分解视图;
图2B示出根据本发明的具有内部电极和固定接片部分例如图2A所示的那些的示例性多层相互交叉型电容器的大体侧面透视图;
图3A示出用于多层电容器的公知示例性内部电极层构造的大体顶部分解视图;
图3B示出用于根据本发明的多层电容器的示例性内部电极层和固定接片构造的大体顶部分解视图;
图4A示出根据本发明的具有例如图3B所示的内部电极和固定接片部分的示例性多层电容器的大体侧面透视图;
图4B示出根据本发明的示例性多层相互交叉型电容器的大体侧面透视图,展示暴露在该示例性电容器构造的四个选定侧面上的内部电极和固定接片部分;
图5A和5B分别示出用于示例性多层电容器实施例中的公知电极层构造的大体顶视图;
图5C示出具有电极层构造例如图5A和5B的公知示例性代表物的示例性多层电容器实施例的大体侧面透视图;
图6A和6B分别示出用于带有角端头的多层电容器实施例的根据本发明的示例性“T形”电极层构造的大体顶视图;
图6C示出根据本发明的带有电极层构造例如图6A和6B所示的那些的示例性多层电容器实施例的大体侧面透视图;
图6D和6F示出与图6C类似且具有电极层构造例如图6A和6B所示的那些的示例性多层电容器实施例的替代实施例;
图6E示出图6D的实施例,具有根据本发明施加的电镀端头且还被描绘为在用于将该实施例安装到衬底的示例性方向上;
图6G示出图6F的实施例,具有根据本发明施加的电镀端头且还被描述为在用于将该实施例安装到衬底的示例性方向上;
图7A示出具有暴露的电极接片的示例性电容器阵列的大体侧面透视图;
图7B示出具有根据本发明的电镀端头的示例性电容器阵列的大体侧面透视图;
图8A示出具有根据本发明的电镀端头的示例性多层相互交叉型电容器的大体侧面透视图;
图8B示出沿图8A的平坦截面线A-A截取的具有根据本公开技术的示例性电镀端头的示例性多层相互交叉型电容器的侧面剖视图;
图9A示出具有根据本公开技术的暴露的电极接片和另外的固定接片的示例性独石集成无源元件的带有稍微顶部透视的大体侧视图;
图9B示出具有根据本发明的电镀端头的示例性独石集成无源元件的带有稍微顶部透视的大体侧视图;
图10A示出具有根据本公开技术定位且暴露以形成“I形”端头的电极和固定接片的示例性多层电子元件的大体侧面剖视图;
图10B示出具有“I形”端头的示例性多层电子元件的大体侧面剖视图,所述“I形”端头例如通过使图10A中描绘的实施例经受根据本发明的当前公开的选定电镀工序来形成;
图11A示出具有根据本公开技术定位且暴露以形成“J形”端头的电极和固定接片的示例性多层电子元件的大体侧面剖视图;
图11B示出具有“J形”端头的示例性多层电子元件的大体侧面剖视图,所述“J形”端头例如通过使图11A中描绘的实施例经受根据本发明当前公开的选定电镀工序来形成;
图12A示出具有根据本公开技术定位且暴露以形成“U形”端头的电极和固定接片的示例性多层电子元件的大体侧面剖视图;
图12B示出具有“U形”端头的示例性多层电子元件的大体侧面剖视图,所述“U形”端头例如通过使图12A中描绘的实施例经受根据本发明公开的选定电镀工序来形成;
图13A和13B分别示出根据本发明的用于多层电容器实施例的示例性“J形”电极层构造的大体顶视图;
图13C示出根据本发明的具有“J形”电极层构造例如图13A和13B所示的那些的示例性多层电容器实施例的大体侧面透视图;
图14A和14B分别示出根据本发明的用于多层电容器实施例的示例性“T形”电极层构造的大体顶视图;
图14C示出根据本发明的具有“T形”电极层构造例如图14A和14B所示的那些的示例性多层电容器实施例的大体侧面透视图;
图15A和15B分别示出根据本发明的用于多层电容器实施例的示例性矩形电极层构造的大体顶视图;
图15C示出根据本发明的具有矩形电极层构造例如图15A和15B所示的那些的示例性多层电容器实施例的大体侧面透视图;
图16A和16B分别示出用于实现用于根据本发明的多层电容器实施例的相对的角端头的示例性电极层构造的大体顶视图;
图16C示出根据本发明的具有电极层构造例如图16A和16B所示的那些的示例性多层电容器实施例的大体侧面透视图;
图16D示出图16C的示例性多层电容器实施例的大体侧面透视图,提供有根据本发明的电镀端头且以示例性安装配置取向;
图17A和17B分别示出具有用于根据本发明的多层电容器实施例的多个侧接片和延伸的末端部分的示例性电极层构造的大体顶视图;
图17C示出根据本发明的具有嵌入的电极层构造例如图17A和17B所示的那些的示例性多层电容器实施例的大体侧面透视图;
图18描绘了根据本公开技术的示例性有端头的多层电容器;
图19A示出沿B-B和C-C线截取的图18的多层电容器的示例性横截面,具体示出了在多层电容器的仅覆盖层中内部固定接片的使用;
图19B示出沿B-B和C-C线截取的图18的多层电容器的示例性横截面,具体示出了在多层电容器的覆盖层和有效层中内部固定接片的使用;
图19C示出沿B-B和C-C线截取的图18的多层电容器的示例性横截面,具体示出了在多层电容器的覆盖层和有效层中内部固定接片的使用,所述多层电容器具有减小的有效层数目和对应的电容;
图19D示出沿B-B和C-C线截取的图28的多层电容器的示例性横截面,具体示出了在多层电容器的覆盖层中公共电极层的使用;
图20描绘了根据本公开技术的示例性有端头的多层电容器;
图21A和21B分别示出沿D-D和E-E线截取的图20的多层电容器的示例性横截面,具体示出了该电容器器件的角圆化之前和之后选定器件角的大体形状;
图21C示出沿D-D和E-E线截取的图20的多层电容器的示例性横截面,具体示出了覆盖层固定接片和电容器端部余量之间的示例性长度关系;
图22示出沿D-D和E-E线截取的多层电容器的示例性横截面的特写视图,具体示出覆盖层固定接片朝向电容器的上和/或下表面以增加的靠近关系的放置;
图23A示出多层电容器组件的示例性部分,所述多层电容器组件可经受如图23B所示的大体“V形”切割从而产生多个电容器,所述产生的多个电容器在稍微的额外角圆化之后可表现为如图23C所示的一样;
图24示出根据本公开技术的示例性有端头的多层电容器;
图25示出沿平面F截取的图24的多层电容器的示例性横截面,示出根据本发明的示例性电镀端头的各种视觉特征;
图26示出图25所示的电容器横截面的区域G的示例性详细视图,示出根据本发明的示例性电镀端头的附加的各种视觉特征;以及
图27提供根据本发明设计的高密度外围端头(HDPT)电容器中单点ESL测量对端子数的关系曲线。
本说明书和附图中重复使用的附图标记意图表示本发明的相同或类似的特征或元件。
具体实施方式
如上面发明内容部分提及的一样,本发明涉及用于独石电子元件的改进的端头部件。
本端头方案利用诸如独石电容器阵列、包括具有相互交叉电极构造的多层电容器、集成无源元件、以及其它电子芯片结构的结构的暴露的电极部分。额外的固定接片可用在这样的独石元件中从而提供堆叠的多个暴露的内部导电部分,电镀端头可沿器件的外围形成于且稳固地定位于所述堆叠的多个暴露的内部导电部分上。
通过在芯片器件的选定的顶和/或底表面上提供额外的固定接片,包绕的电镀端头可形成为沿着芯片的侧面延伸到一个或者更多个顶和底层。在某些应用中需要这样的包绕端头以便于芯片到印刷电路板或者其它合适衬底的焊接。沿着整个侧面延伸而不包绕到顶和/或底层的暴露接片可通过提供固定接片到器件的顶和底覆盖层的各个角半径部分来形成,因此促成无连接盘端头(land-less termination),其还能够使焊料良好浸润到印刷电路板或其它安装表面。
本电镀技术和固定接片部件可依照多种不同的独石元件使用。图1A和1B示出公知相互交叉的电极层构造的外形(aspect),其中电极接片大体延伸到且暴露于多层元件的两个选定面上。根据本发明的电镀端头的外形随后显示在图2A和2B中,其还涉及器件的两个选定面具有暴露的导电部分的多层元件实施例。
图3A示出具有用于在多层电子器件的一个选定面上暴露的电极接片的公知电极层构造的外形。图3B和4A分别涉及图3A所示的示例性实施例的改进,为示例性多层电容器提供暴露于电容器的一个选定面上的内部电极接片且具有根据本技术的接片。图4B涉及具有根据本发明的暴露于元件的四个选定面上的内部电极接片和固定接片的示例性多层相互交叉型元件。
本发明的另外的示例性实施例分别涉及图6A到6G示出的多层电容器构造,其分别是对图5A至5C的示例性多层电容器构造的改进。多层电容器构造的另外的示例分别显示在图13A至13C、14A至14C、15A至15C、16A至16D以及17A至17C中。本公开技术的另外的实施例参考图7A和7B的示例性电容器阵列示出。然后图8A和8B示出本电镀端头部件的外形,同时图9A和9B涉及具有根据本发明的选择端头的示例性相互交叉型无源元件。作为本公开技术的更特殊的可行示例,图10A和10B描述了“I形”端头的外形,同时图11A和11B描绘了“J形”端头的外形,图12A和12B描绘了“U形”端头的外形。图18A和19A至19D示出在本技术的多层电容器中固定接片、有效电容器电极和公共电极的引入的示例性变型。图20、21A至21C和22更具体地示出与在多层电子元件的覆盖层中提供固定接片有关的示例性外形。图23A至23C分别描绘示例性V切口切割选项,其促成用于本发明的实施例的大体成角地去除且最终圆化的边缘和角。图24、25和26示出与本电镀端头相关的特定示例性特征,图27提供与具有较高数量和密度所得外围端头的本公开技术的示例性实施例相关的ESL值的曲线图表示。
应注意,这里给出的每个示例性实施例不应暗示本公开技术的限制。作为一个实施例的一部分示出或描绘的部件可以与另一实施例结合使用从而产生其它实施例。另外,某些部件可与未提及但是执行相同、相似或等价的功能的类似器件或部件互换。
现在将详细参考本公开技术的当前优选实施例。参照附图,图1A示出用于多层相互交叉型电容器或电容器阵列的具有电极接片(electrode tab)14的电极层10和12的公知示例性构造。电极层平行布置,接片14从该层延伸,使得从交替的电极层10和12延伸的电极接片以各自列对齐。该示例图描绘了具有对应的接片14的四个这样的电极层,但是与本技术一起使用的通常的布置在一些情况下可以含有多得多的电极层和各自的接片。该特征提供产生具有大范围电容值的电容元件的选择(通过选择电极的数量)。
图1A的示例性电极层构造不是完成的电容器实施例的代表。相反,图1A为示例性电容器和电容器阵列构造的中间外形提供参考。图1A的电极层构造可以依照例如图1B所示的示例性多层相互交叉型电容器使用。
如图1B的示例性相互交叉型电容器构造16所见,相互交叉型电容器通常含有设置在电介质材料18主体(body)内的多个电极层,例如图1A所示的那些。电极层10和12设置在电介质材料18中使得电极接片14延伸至且暴露于IDC实施例16的两侧。用于这样的电极层的示例性材料可包括铂、镍、钯银合金或者其它合适的导电物质。电介质材料18可包括钛酸钡、氧化锌、具有低温玻璃(low-fire glass)的氧化铝或者其它合适的陶瓷或玻璃结合(glass-bonded)材料。作为替换地,电介质可以是通常用作电路板材料的有机化合物例如环氧树脂(有或没有陶瓷混合在其中,有或没有玻璃纤维)、或者其它常用作电介质的塑料。在这些情况中导体通常是铜箔,其被化学蚀刻从而提供图案。
示例性IDC实施例16替代地可以被看作在器件的部分20中的交替的电极层和电介质层的多层构造。IDC 16的特征通常还在于最上面的电介质层22和最下面的电介质层24,其可被构建为大致厚于IDC构造16的其它电介质层部分。这样的电介质层22合24充当覆盖层,从而保护器件且提供充分的体积(bulk)来承受烧制到电容器主体上的玻璃/金属料的应力。公知的电容器实施例已经使用了图1B的多层布置,本发明依照这里公开的附加特征利用这样的构造16的外形。
结合图1A的公知示例性电极层构造的例如图1B的多层IDC元件16的特征在于暴露在IDC元件16的两个选定侧面上的电极部分14。多层元件中可以采用其它示例性内部电极构造,使得内部电极部分暴露器件的不同位置及/或不同数目的侧面上。
例如,考虑图3A的分解视图所示的示例性内部电极层构造。交替的电极层26和28提供有朝向单个选定方向延伸的电极接片部分30。每组交替的电极层的电极接片30优选以堆叠构造布置,使得例如来自电极层26的接片30以两各自列对齐。对于电极层28的接片30优选采用类似的对齐形式。利用图3A的示例性内部电极构造的多层电容器或者其它无源元件通常被配置使得电极接片部分30暴露于元件的单个选定面上。
再一示例性内部电极层构造提供暴露于多层相互交叉型元件的四个面上的电极接片。这样的内部电极层可类似于图1A所示的构造,其中每个交替的电极层10和12在与接片部分14从其延伸的的侧面相邻的层的侧面上具有额外的接片部分。
再一示例性电极层构造及相应的多层电容器实施例分别描绘在图5A至5C中。在电介质材料36的主体中例如图5A中的第一多个内部电极层32与例如图5B中的内部电极层34交插从而形成例如图5C中的多层电容器38。在这样的示例性多层元件38中,电极层32或34中的一组的部分40暴露于元件38的侧面42上。电极层32或34的另一组的部分于是暴露在器件的与侧面42相对的侧面上(图中未示出)。
再参照图1B,用于IDC实施例16及用于其它独石电子元件的普通常规端头包括印刷且烧制的玻璃母体中的银、铜、或其它合适金属的厚膜条,其上镀有镍层从而提高浸出阻力(leach resistance),接着是锡或焊料合金层,其保护镍免于被氧化,且促成易焊端头。
依照这样类型端头的厚膜条通常还需要通过封端机和印刷轮或其它合适的元件的印刷实施从而转移含金属的糊。这样的印刷硬件会具有分辨率限制,使得难以施加厚膜条,尤其是向较小的芯片。IDC 16或者其它电子元件通常存在的尺寸是沿着两组相对的侧面为约一百二十密耳(千分之一英寸)和六十密耳,从顶层到底层具有约30密耳厚度。当超过四个端头需要施加到该尺寸的部分或者端头需要用于更小尺寸的部分时,特定封端机的分辨率水平通常在施加有效的端头条方面成为限制。
本发明提供一种端头方案,其省去或者极大简化了这样的普通厚膜端头条的提供。通过省去不可控的厚膜条,避免了对于普通端头印刷硬件的需要。根据本公开技术的端头部件更注重于镍、锡、铜等电镀层,其通常形成在厚膜端头条之上。
采用根据本公开技术的电镀端头,应意识到,可以形成沿着元件的外围与暴露的内部电极宽度相同的端头。在应用厚膜端头条的现有技术端头方案中,端头通常比暴露的电极部分更宽,以解决暴露的接片的潜在配准不良。这样的现有技术实施例中的暴露电极部分通常必须足够窄从而不仅确保被端头完全覆盖,而且确保相邻端头不会短路到一起。根据本公开的电镀端头的外形,暴露的内部电极焊盘的相邻列之间的间距不需要那样大。因为与厚膜端头相关的潜在问题在许多实施例中被消除,电容器可以被制造为具有更大宽度的电极接片,或者电极接片的相邻列之间的间距更小,或者具有更大数目的电极接片。每个前述电容器修改产生具有有利的较低等价串联电感(equivalent series inductatance,ESL)的电子元件。
当在多层电容器实施例中利用更多电极接片及当这样的电极接片的列更接近时,ESL可以显著地被降低。每电极具有较大电极接片数的相互交叉型电容器具有由此导致的大量电端子且因此通常被称为高密度外围端头(HDPT)电容器。依照本公开技术促成这样部件的构造和端头,从而得到具有改进ESL特性的元件。示出该现象的曲线图提供在图27中,其示出模拟相互交叉型电容器中皮亨(pH)单位的单点ESL对端子数的关系的数条曲线。具有菱形数据点的曲线对应于具有间距约760μm的8-10个端子的HDPT电容器的测量的ESL。具有方形数据点的曲线对应于具有端子间的间距约500μm的8-32个端子的HDPT电容器的测量的ESL。实心圆形数据点和8-10个端子之间的对应的线的部分表示测量的ESL与具有375μm端子间距的端子的数目的关系。延伸超过实心圆形数据点(>10端子)的线的部分表示预测的ESL与具有约375μm间距的端子的端子数的关系曲线。圆形数据点250表示其10个端子之间具有400μm间距的0306尺寸相互交叉型电容器(IDC)的预测的ESL。圆形数据点252表示其22个端子之间具有375μm间距的0612尺寸IDC的预测的ESL。圆形数据点254对应于元件之间具有375μm间距的1616尺寸IDC的预测ESL。本领域普通技术人员应理解,元件尺寸″XXYY″对应于具有0.XX英寸宽度尺寸和0.YY英寸长度尺寸的元件。
现在考虑图7A给出的示例性电容器阵列构造44。电容器阵列44特征在于嵌入在电介质材料48主体内的多个内部电极和相应的电极接片46。与示例性IDC构造16的电极层相反,电容器阵列44的电极接片46通常对应于单独的内部电极。通过使电容器阵列44或者具有类似暴露的电极接片的其它电子元件经受无电电镀液,例如镍或铜离子溶液,优选实现如图7B所示的电镀端头50的形成。暴露到这样的溶液能够使暴露的电极接片46变得沉积有镍、铜、锡或其它金属镀层。所得的电镀材料的沉积优选足以实现堆叠的列中相邻电极接片46之间的电连接。接片列中相邻电极接片之间的距离应优选不大于约10微米从而确保合适的电镀,且在一些实施例中可以小于约八微米。电极接片46的相邻列堆叠之间的距离因此应比该最小距离大一倍从而确保不同的端头50不会聚到一起。在本技术的一些实施例中,暴露的敷镀金属(metallization)的相邻列堆叠之间的距离约为特定堆叠中相邻的暴露电极接片46之间距离的四倍。通过控制暴露的内部导体部分之间的距离,可以控制端头连接性从而根据所需端头构造形成桥接的或未桥接的端头。
因此电镀端头50受暴露的电极接片46的定位支配。该现象下文中称为“自确定”,因为电镀端头50的形成由多层元件或电容器阵列44上选定外围位置处暴露的敷镀金属(metallization)的配置来确定。暴露的内部电极接片46还帮助固定端头(anchor termination)50到电容器阵列44′的外围,其对应于具有附加物电镀端头50的例如图7A的44的多层电容器实施例。金属的完整电镀覆盖和结合的另一保证通过在电镀液中包括减小抵抗力的添加物(resistance-reducing additive)来实现。
用于增强形成本发明电镀端头的金属性沉积的粘附力的再一机制是其后根据诸如烘焙、激光处理、UV曝光、微波曝光、弧焊等技术加热该元件。该加热步骤在本领域还被称为退火,其通常导致某些电镀端头材料扩散到相邻的暴露导电部分中(例如内部电极、内部和/或外部固定接片(anchortab))。从这样的退火工艺明显的所得扩散被示出在图26的示例中,图26显示了图25的区域G的详细视图,图25和图26分别示出沿平面F截取的图24的多层器件的示例性横截面。当导电部分204(例如铜镀层)形成在暴露的导电部分260(例如镍电极)处时,来自部分204的一些铜将扩散到部分260中。该现象由部分260中向下的渐变阴影表示。退火步骤还可导致电镀端头的选定部分中(例如电镀层206中)的一些空洞(voiding),这样的空洞(由示例性区域262表示)可以是“克肯达尔(Kirkendall)”空洞,其中退火期间相邻导电部分的扩散导致形成的合金比原始组分占据更小的体积。
对于某些元件应用可以充分形成图7B的电镀端头50,但是有时候从内部电极接片暴露的敷镀金属不足以形成本技术的自确定端头。在这样的情况下,提供嵌入在独石元件的选定部分内的额外固定接片是有利的,且在某些情况下是必需的。固定接片是短的导电接片,其通常不向元件提供电功能,但是沿独石器件的外围机械地成核且稳固附加的电镀端头。暴露的固定接片与暴露的内部电极部分一起可以提供足够的暴露的敷镀金属从而形成更有效的自确定端头。
例如,考虑图2A所示的示例性内部敷镀金属的分解构造。以与图1A的电极层类似的构造提供交替的电极层52和54,电极接片部分56从电极层52和54的选定位置延伸。还在与有效电极层(active electrode layer)52和54相同的平面中优选提供额外的固定接片58,使得它们也暴露在沿着多层元件的选定位置处,但不提供内部电连接。额外的固定接片还可以提供在多层元件的覆盖层中且沿着选定侧面被暴露,使得能够形成沿着元件的甚至更多外围延伸的自确定电镀端头。
参照图2B,多层元件60对应于根据本发明的示例性多层电容器实施例。多层元件60的部分62优选包括嵌入在电介质材料部分内的图2A的示例性相互交叉型电极层和固定接片构造。沿着部分62外围的实线56用于表示图2A的电极接片56的暴露部分,沿着部分62的外围的虚线58表示暴露的固定接片58。额外的固定接片(图2A中未示出)可嵌入在电介质覆盖层64和66内(其暴露部分由虚线68表示)从而进一步提供暴露的敷镀金属的布置,用于促进根据本发明的自确定电镀端头的形成。内部固定接片优选以与内部电极接片的堆叠大致类似的列对齐,使得全部内部接片以公共堆叠布置。前面已提到,接片列中相邻电极接片之间的距离应不大于约10微米以确保适当镀层。应当理解,但利用这样的结构时,该距离应大体反映包括暴露的电极接片和固定接片的暴露导电部分之间的距离。尽管推荐本技术的一些示例性实施例具有给定列中相邻暴露的导电部分之间的距离不大于约10微米,但是这样的距离在某些实施例中可以小于约八微米。
对于某些元件应用,优选端头不仅沿着元件的整个宽度延伸,而且包绕到顶层和/或底层。在该情况下,外部固定接片或者连接盘70可位于多层IDC 60的顶层和底层上,使得可以沿着侧面和在部分顶层和底层上形成电镀端头,形成延伸的焊料连接盘(solder land)。例如,嵌入内部固定接片58和68以及外部固定接片70的提供及IDC 60中存在的暴露电极接片56,例如图2B所描绘的,将促进例如图8A中的包绕式电镀端头72的形成。
图18和19A-19D分别示出对根据本公开技术的固定接片的选择性使用的额外了解。图19A、19B、19C和19D每个示出当沿着线B和C表示的平面截取时图18所示的多层电容器的各示例性横截面。图19A示出示例性多层器件,其中固定接片192嵌入在覆盖层中,使得可以形成端头沿着器件的整个高度延伸。在某些实施例中使端头延伸到器件的顶和/或底表面是有利的,使得当器件经受用于形成大致圆化的边缘的工序时,可以应用无连接盘的端头,其仍促进到印刷电路板或其它安装衬底的有效焊料浸润。在某些示例性实施例中,固定接片192可以以距顶和/或底器件表面两密耳内(更具体地在约1.0-1.5密耳内)的距离被嵌入。在另一些实施例中,多层器件可以具有较薄的覆盖层(例如小于约两密耳),其用于降低器件的等价串联电感(ESL)。
现在参照图19B,在本发明的某些实施例中会需要提供内部固定接片在有效层(如固定接片194所示)以及覆盖层中(如固定接片192所示)。在这样的情况下,设计作为用于一种极性的端头的额外成核点(necleationpoint)的固定接片194可以印刷在与相反极性的电极层相同的平面中。再一些实施例中,当有效层之间有较大间隔时固定接片还可以用于有效层之间,例如在一般较低额定电容或较高额定电压器件中。图19C中有效层之间这样的内部固定接片被描绘为固定接片196。因为可以在电子器件内所需的任何地方提供固定接片从而沿器件外围提供成核点,所以总体器件尺寸或者电容不应限制根据本公开技术的电镀端头的使用和应用。
图19D示出用于使成核点延伸入多层电容器的覆盖层中的另一选项。代替在覆盖层中仅利用固定接片192,公共电极层198可以被提供在覆盖层中,有或没有额外的固定接片192。在这样的实施例中,器件的有效电极层200包括多个相对的第一和第二电极层的对。那么覆盖层之一可以包括以与第一电极层相同或相似的方式形成的公共电极层,同时另一覆盖层包括与第二电极层类似的公共电极层。每层可如图19D所示地包括固定接片,但是在电极层之间的间隔十分小的实施例中固定接片不是必需的。与仅使用固定接片相反而在覆盖层中使用公共电极层的好处可以通过公共电极层在覆盖层中提供额外的机械支承以及一致性来实现。
有数种不同技术潜在地可以被用来形成电镀端头,诸如图8A地多层元件实施例74上地端头72。如前面论述的,第一方法对应于电镀或者电化学沉积,其中具有暴露的导电部分的电子元件被暴露到电镀液中,例如特征在于电偏置的电解镍或者电解锡。元件本身然后被偏置到与电解液的极性相反的极性,电解液中的导电元素被吸引到元件的暴露的敷镀金属。这样的无极性偏置的电镀技术称为无电电镀(electroless plating),且可以结合无电电镀溶液使用,例如镍或铜离子溶液。
根据无电电镀技术,在某些应用中也称为浸镀(immersion plating),有时候在将电子元件浸入到给定无电电镀液中之前可以利用预备步骤。电子元件形成有暴露的金属电极和/或固定接片部分之后,可以实施化学抛光步骤从而帮助金属性部分的暴露。例如,当电极和/或固定接片部分由镍制成时,化学抛光可以有助于化学地除去还没有形成端头的元件外围上镍氧化物(NiO)的任何形成。
可以根据当前公开的无电电镀技术利用的预备步骤的再一示例是步骤:活化器件的暴露的金属性部分从而促进无电电镀材料的沉积。活化可以通过将电子元件在钯盐中浸润、光构图钯有机金属前体(经掩模或激光)、丝网印刷或喷墨沉积钯化合物或者电泳钯沉积来实现。应意识到,当前公开钯基活化仅作为对由镍或镍基合金形成的暴露电极和/或接片部分通常活化作用良好的活化方案的示例。在另一些实施例中,可以利用作为替代的活化方案。再一些实施例中,可以引入钯(Pd)掺杂剂到形成电容器电极和/或固定接片的镍墨中从而省去用于无电Cu沉积的Pd活化步骤。还应意识到,上述活化方法中的一些,例如有机金属前体,还参与用于增加到电子元件的通常陶瓷主体的粘合力的玻璃形成物的共沉积。当如上所述地进行活化步骤时,微量活化剂材料(图26中部分202所示)通常在端头电镀之前和之后保留在暴露的导电部分处。
根据电化学沉积和无电电镀技术,元件例如图8A的IDC 74优选浸在适当的电镀液中持续特定量的时间。对于本发明的某些实施例,需要不超过十五分钟用于足够的电镀材料沉积在沿着元件的暴露的导电位置,使得累积足以使电镀材料以垂直方向蔓延至暴露的导电位置且在选定的相邻暴露导电部分之间形成桥接连接。在本技术的某些实施例中,当电镀初始材料时不会形成完全桥接的端头,而是仅在随后的电镀步骤之后。例如,参照图25,第一电镀步骤可导致电镀材料未连接的“凸块”状部分204的形成。在初始未连接的部分204之上电镀材料的第二部分206之后才实现完全桥接的端头。关于图25还应注意,最终电镀层206下面无电电镀部分204的初始形成可在端头外围导致大致“波状的”外貌。该视觉外形可以是明显的,即使当以连接的桥形成初始电镀部分204,且有或没有随后的电镀层的提供时。
根据本电镀端头的形成可利用的另一技术包括电镀材料的磁吸引。例如,悬浮在电镀液中的镍颗粒可以通过利用镍的磁属性被吸引到多层元件的类似的导电的暴露电极接片和固定接片。在电镀端头的形成中可以采用具有类似磁属性的材料,或者其它材料可以被覆在磁核上。
关于电镀端头材料到多层元件的暴露电极接片和/或固定接片的施加的再一技术涉及到电泳或者静电原理。根据这样的示例性技术,电镀液含有带静电的颗粒。然后具有暴露的导电部分的IDC或者其它多层元件被偏置有相反的电荷且经受该电镀液,使得带电颗粒沉积在元件上的选定位置。该技术在玻璃和其它半导体或非导电材料的应用中特别有用。一旦这样的材料被沉积,其后可以通过向元件施加充分的热将沉积的材料转化为导电材料。
这里公开的用于形成电镀端头的方法中的大多数的相关优点是多个电子元件可以以批量工艺被形成端头(terminated),例如筒式电镀、流动床电镀和/或流经电镀(flow-through plating)端头工艺,其全部对本领域技术人员而言是基本公知的。该方面有利于更便利和有用的元件端头,因为器件制造不再需要通过精确构造的封端机选择性施加端头。
还应意识到,随着这些电子部件变得更小,向每端施加厚膜端头时能够物理支持他们的实际问题变得更难以可行。
此外,该薄膜方法提供更少的尺寸易变性,允许更容易的自动处理。
用于形成根据本公开技术的电镀端头的一个特定方法涉及到上述电镀应用技术的结合。多层元件可以首先浸没在无电电镀液中,例如铜离子溶液,从而在暴露的接片部分上沉积铜初始层且提供更大的接触面积。然后电镀技术转换到电化学电镀系统,其允许在这样的元件的选定部分上铜的更快累积。
另外的示例性方法中,在无电电镀液中的初始元件浸没可实现如图25所示的初始未连接的部分204的形成。然后电化学电镀或者电解电镀可用于形成随后的端头材料桥接部分206。当初始部分204由铜形成时,桥接部分206可在一些示例性实施例对应于额外的铜的形成,或者在其它示例性实施例中对应于不同材料例如镍(Ni)、金(Au)、银(Ag)镍-磷(NiP)或其它合适合金的电镀沉积。
根据用于将材料电镀到根据本技术的多层元件的暴露导电构件的不同可用技术,不同类型的材料可以用于产生电镀端头且形成到电子元件的内部部件的电连接。例如,可以使用:金属导体诸如镍、铜、锡等;以及合适的电阻性导体或半导体材料;和/或这些不同类型材料的选择的组合。
参照图8B论述了根据本发明的电镀端头的一个具体示例,其中电镀端头包括多种不同材料。图8B提供了依照特定示例性实施例电镀端头72的沿平坦截面线A-A截取的图8A的元件74的横截面图。应意识到,端头72可包括仅第一电镀层且没有该示例中示出的附加层。归因于多层元件以及图8A和图8B的端头实施例中的电镀层的数目的这样的潜在变化,两个各自实施例分别标为74和74′,这样的附图标记无意暗示该两个各自实施例之间额外的变化。
图8B所示的端头的形成中的第一步骤涉及将元件浸没在无电电镀液中,例如镍或铜离子溶液,使得铜层76或其它金属层沿着元件74′的外围沉积,所述外围处内部固定接片58和68、从电极层52和54延伸的暴露的内部电极接片、以及外部固定接片70的部分被暴露。覆盖有金属性镀层76的接片区域然后可被覆盖以电阻器聚合材料(resistor-polymeric material)78且然后再被镀以金属铜或其它材料80。在其它示例性实施例中,端头层78可对应于焊料阻挡层(solder barrier layer),例如Ni焊料阻挡层。在某些实施例中,层78可以通过在初始无电镀层76(例如镀的铜)上电镀附加的镍层来形成。用于层78的其它示例性材料包括镍磷、金、以及银。第三示例性端头层80在某些实施例中可对应于导电层,例如镀的Ni、Ni/Cr、Ag、Pd、Sn、Pb/Sn或者其它合适的镀的焊料。
再一电镀选择对应于形成金属性镀层,然后在这样的金属性镀层上电镀电阻性合金。镀层可以单独或者组合提供,从而提供多种不同的电镀端头构造。这样的电镀端头的基本原则是通过暴露的导电部分沿元件的外围的设计和定位来配置自确定的镀层(plating)。应意识到,具有多个层的前述电镀端头不限于与图8A和8B所示的实施例一起使用,而是可以依照全部示出的、公开的和其它明显的电子元件变型来实践。
可以以多种不同的构造提供内部电极部分和固定接片的这样特殊的取向,从而促进根据本发明的电镀端头的形成。例如,考虑具有电极层26和28的图3B的示例性内部导电构造。电极接片30和内部固定接片82可提供在电介质材料的主体内从而形成与图4A的多层元件类似的多层元件。还可提供额外的内部固定接片84和外部固定接片86。然后可以利用指定的电镀技术中的一种从而沿着敷镀金属的暴露区域在多层元件88上形成电镀端头。
根据本发明某些方面的再一示例性多层元件示出为图4B的元件90。内部电极层提供有延伸到元件90的四个侧面的电极接片。额外的内部固定接片94可以与暴露的电极接片92交插。另外的内部固定接片96可以被嵌入在元件90的覆盖层内从而提供扩展的电镀端头。外部固定接片98的提供能促进包绕式电镀端头到元件的顶和/或底面的形成。这样的外部固定接片98可以被直接印刷到形成最上面的衬底层的陶瓷片或带中从而形成与最上面的衬底层完全齐平的“嵌入”层。通过嵌入电子元件的这样的部分,端头可以更少受局部破裂或无意中除去的影响,且还可以实现更美观设计的总体元件。
现在参照图10A、10B、11A、11B、12A和12C示出不同的外围端头形状的示例,例如通过外部固定接片的选择性布置实现的。更特别地参照图10A,多层电子元件150具有通过各个第一电极152和各个第二电极154实现的多对相对电极。每个电极层形成在各自的陶瓷层上,其上还可提供至少一个固定接片156。额外的固定接片158还可被提供在没有电极构件的电介质覆盖层中,使得沿着多层元件150的两侧面的基本全部提供暴露的导电区域。通过提供暴露的导电固定接片158到元件150的覆盖层中且进入元件150的选定的各个角157,促成如图10B所描绘的大致“I形”端头159a和159b的形成。这样的“I形”端头提供无连接盘端头,其仍能使焊料良好浸润到印刷电路板或其它安装表面,因为该端头优选完全延伸到元件150的顶和/或底表面。
现在参照图11A和11B,多层电子元件160具有通过各个第一电极162和各个第二电极164实现的多对相对的电极。每个电极层形成在各自的陶瓷层上,其上还可提供至少一个固定接片166。额外的固定接片168还可被提供在没有电极构件的电介质覆盖层中,使得沿着多层元件160的两侧面的基本全部提供暴露的导电区域。外部固定接片165还优选被提供在元件160的顶和底面中选定的一个上,使得根据本电镀技术形成所得“J形”端头169a和169b。这样的“J形”端头提供用于将电子元件安装到印刷电路板或其它安装表面的连接盘,且因为连接盘仅在元件108的选定面上,提供了预定的元件安装取向。
有时候需要在顶表面没有导电部分,例如,当表面会接触热屏蔽件或RF屏蔽件时,其可导致短路。
根据上面图11A和11B的描述应意识到,端头169a和169b的简略表达特性如大致“J形”应从较宽范围的描述角度来理解,且不应被理解为局限于本技术的实施例。例如,不同实施例中“J形”端头可以被解释为描述形成为大写“J”或者小写“j”的端头。当在小写“j”实施例中考虑时“J”形端头可以被认为类似于“L”形结构的颠倒透视图,每个包括两个大体垂直的延伸部分。当作为在本发明的某些实施例的情形中的端头被提供时,这样的端头可沿着给定外围表面延伸,同时包绕到与该给定外围表面相邻的一个选定表面。大写“J”形端头可以类似于小写“j”形端头,因为它包括两个基本垂直的部分,但是还可包括与大写“J”顶部小横线对应的部分。当作为本发明的某些实施例的情形中的端头被提供时,这样的端头可具有沿着给定外围表面延伸的主要部分,同时包括包绕到与该给定外围表面相邻的相对表面的连接盘,一个连接盘大致长于另一连接盘。较长的连接盘可以代表大写字母“J”的底基部分,同时较短连接盘可以代表上面的横线部分。
现在参照图12A和12B,多层电子元件170具有通过各个第一电极172和各个第二电极174实现的多对相对的电极。每个电极层形成在各自的陶瓷层上,其上还可提供至少一个固定接片176。额外的固定接片178还可被提供在没有电极构件的电介质覆盖层中,使得沿着多层元件170的两侧面的基本全部提供暴露的导电区域。外部固定接片175还优选被提供在元件170的顶和底面上,使得根据本电镀技术形成所得“U形”端头179a和179b。这样的“U形”端头提供用于将电子元件170的任一面安装到印刷电路板或者其它合适安装表面的连接盘。
关于图10B、11B和12B,应意识到,各个端头159a、159b、169a、169b、179a和179b可以选择性地形成为单层端头或多层端头。例如,图10B、11B和12B中的每个外围端头可以对应于镀的铜或镍的单层。作为替换地,这样的端头可以形成为具有镀的铜的初始层,接着是各个镀的焊料阻挡层和焊料层,例如镍然后锡。根据多层端头,选定的层可以由电阻性或半导体材料形成。
本公开技术的另外的应用涉及更一般的多层元件构造,例如图15A、15B和15C中描绘的。以各自大致矩形构造提供图15A的电极层162和图15B的电极层164,使得当与电介质层交插从而形成例如图15C所描绘的多层器件时,这样的电极162和164延伸到多层器件170的交替末端166和168。固定接片部分172还可被提供在各个电极层平面内从而增加沿着器件170的末端166和168的暴露的导电部分的密度且促进电镀端头的选择形成。外部固定接片,或者连接盘,174还可被提供在器件170的顶和/或底表面上且与暴露的内部电极和固定接片部分对齐从而促进到一个或更多个顶/底表面的包绕式端头的形成。使器件170经受这里描述的一种或者更多种电镀技术之后,可实现根据本发明的电镀端头的形成。应意识到,本发明的另外的实施例可包括与图15A和15B所示的类似的电极构造,其中电极片162和164是大致方形的而不是矩形的。
图6A、6B、6C、6D、6E、6F和6G示出用于依照本发明的实施例使用的再一示例性多层构造。以各T形构造提供图6A的电极层100和图6B的电极层102,使得电极接片部分104b从电极层100延伸且电极接片部分104a从电极层102延伸。当电极层100和102与电介质层交插从而形成如图6C所示的多层电子器件时,每个电极接片部分104a和104b被暴露在器件108的两个相邻侧面。更特别地,定义在各个接片104b之间的基本部分和定义在各个接片104a之间的基本部分两者都沿着器件108的完整侧面被暴露且暴露于与给定侧表面相邻的两个各自表面的部分。固定接片部分106a和106b还可被提供在电极层平面内使得暴露的导电部分沿着器件108的相对的外围侧面对齐,从而促进在其上电镀电极的形成。器件108经受这里描述的电镀技术的一种或者更多种之后,将实现角端头的形成。应意识到,多层电子元件的选定角周围这样的端头的提供通常是难以采用现有技术的端头工艺实现的。本领域普通技术人员还应意识到,不仅可以在器件108中实现角形成端头设计,而且可以在许多其它特定构造的器件中实现角形成端头,而且还应意识到,类似于上述固定接片,当需要的时候,如需要取向特征时,角包裹可被提供在仅一个角上。
当堆叠多得多的电介质和电极层从而形成如图6D所示的组件109时会意识到图6C所示的示例性构造的另外的优点。与图6C类似,多个第一电极104a(可选地包括附加的固定部分106a)以沿着器件109的一侧以列暴露,同时多个第二电极104b(可选地以及额外的固定部分106b)沿着器件109的与第一电极104a被暴露所在的侧面相对的侧面被暴露。每个电极部分104a和104b(以及任何对应的可选固定部分106a和/或106b)实际上可沿着器件109的整个侧面被暴露且暴露到两相邻侧表面上。然后该独特堆叠组件109可根据本公开的电镀技术被形成端头从而形成如图6E所示的两个端头111a和111b。图6D所示的组件109被如图6E所示地翻转到其侧面从而被构造用于安装到衬底。这样的组件中实现的独特的角端头111a和111b使侧表面113和对着侧表面113的表面两者都同样能够安装到一表面,因此提供元件取向和安装的通用性。
现在参照图6F和6G,应意识到,参照图6A-6E示出和论述的示例性电极和角端头不限于第一极性的一个端头111a和第二极性的一个端头111b。如图6F所示,这样的电极104a和104b可以选择性地与电介质层(有或没有额外的固定接片部分106a和106b)交插从而形成不同列的暴露的导电部分。根据本发明的“自确定”电镀技术,这样不同的暴露区域可导致多个第一端头111a和111a′以及多个第二端头111b和111b′的形成。应意识到,可以实现比每组件两个或者四个端头(如此处所示)多很多。
图16A-16D分别示出角形成端头多层电子器件的另外示例。以各构造提供图16A的电极层150和图16B的电极层152,使得大致矩形的接片部分154被提供在各个大致矩形基本部分155的相对角处。当电极层150和152与电介质层交插从而形成例如图16C所示的多层器件156时,电极层150的组(图16C中由实线示出)的各个角接片部分154被暴露用于在器件156的相对角的端头,同时电极层152的组(图16C中由虚线示出)的各个角接片部分暴露在另外两个角。当图6C这样的器件156经受这里公开的电镀技术时,多个端头161a、161b、163a和163b如图16D所示地形成在这样的器件的外围。翻转该形成端头器件在其用于安装的侧面上允许从器件156的四个大致较大的侧表面158中的任一个访问全部电极,允许这样的四个侧表面158中的任一个被安装到衬底。应明白,每个角端头161a、161b、163a和163b不需要是如图16D所示的一个连续的端头。作为替代地,内部电极150和152的选择性布置可导致每个角一个或更多列,例如图6F和6G的实施例所示。
图16A-16D的电极和对应的电容器设计允许表面安装器件中取向的更大自由度,其在本发明的某些示例性实施例中可以是特别有利的,因为减小的元件尺寸有时候增加了用于测试、带/卷轴和取/放应用以及实际器件安装实现合适的器件取向的潜在困难。对于大致矩形的器件可以实现这些优点,但是当器件156的横截面(如顶和底表面160定义的)由大致方形定义时,可以实现更大的取向不敏感性。如上面关于图6A-6C的角端头所述,应意识到图16A-16D的示例性实施例对电镀端头的使用提供额外的优点,因为采用现有印刷技术的角端头的提供通常是困难的,尤其在较小元件中。尽管在图16A-16D的实施例中未示出,但是应明白所示的电极构造可以补充固定接片部分(例如大致“L”形或三角形角接片),其在有效和/或覆盖层中和/或用作器件的外部连接盘从而提供用于形成根据本公开技术的电镀端头的额外成核点。
图13A、13B和13C示出可利用本公开技术的多层电子元件的再一示例。以各个J形构造提供图13A的电极层130和图13B的电极层132,使得电极接片部分134从各个电极层延伸。当电极层130和132与电介质层交插且被堆叠从而形成例如图13C所示的多层陶瓷器件时,每个电极接片部分134(各个实线所示)暴露在沿着器件138的顶面的选定位置。固定接片部分136还可以被提供在电极层平面内和/或电介质覆盖层内,使得额外的暴露导电部分(如图13C的各个虚线所示)可以促进在其上电镀电极的形成。利用如图13A-13C所示的“J形”电极的元件在某些应用中具有优点:有自然地确定的元件取向,因为端头仅形成在元件的一个面上。
图13A-13C分别所示的“J形”电极的稍微变化对应于图14A、14B和14C中体现的“T形”电极。以各个T形构造提供图14A的电极层140和图14B的电极层142,使得电极接片部分144从各个电极层延伸。当电极层130和132与电介质层交插且被堆叠从而形成如图14C所示的多层陶瓷器件时,每个电极接片部分144(由各个实线所示)暴露在沿器件148的顶和底两面的选定位置处。固定接片部分146还可被提供在电极层平面内和/或电介质覆盖层内,使得额外的暴露导电部分(由图14C中各个虚线所示)可促进在其上电镀电极的形成。
图17A、17B和17C示出与本电镀端头技术一起使用的另外的示例性器件构造。多个例如图17A所示的电极层176和例如图17B所示的电极层178与多个电介质层交插从而形成例如图17C所示的多层器件180。每个各个电极层176和178具有从其延伸的多个电极接片,其暴露于沿器件180的大致较长侧面184的选定位置处。每个电极层176的延伸部分177在器件180的侧面186以对齐的列暴露,同时每个电极层178的延伸部分179以对齐的列暴露在器件的侧面188。应意识到,尽管图17A-17C中未示出,但是固定接片可以补充电极层176和178,其在有效和/或覆盖层中和/或用作器件的外部连接盘从而为形成根据本公开技术的电镀端头提供额外的成核点。
在图17C的多层器件实施例中有较多数量的暴露导电部分。无电电镀技术和此前所述的其它电镀技术可以被用来在暴露导电部分形成电镀端头,但是当端头的计划数目多和/或端头间距和/或端头尺寸较小时,在某些实施例中仅利用电镀或电化学沉积技术是困难的。参照图17C的器件,电镀技术要求每个暴露导电部分(电极层176和178的部分180和182以及暴露端177和179)必需被电偏置以使电镀液被吸引到且沉积在暴露导电部分。如果仅一些导电部分被偏置,在一个或更多个对齐的列中端头形成不会桥接全部暴露部分。为了使电镀成为用于图17C的器件180的更可行的选项,印刷的末端端头190可以施加到在器件侧面186和188的电极层176和178的延伸的各个末端部分177和179。印刷的末端端头190将为相反极性的各个电极层形成两个共同电连接。这样的端头可对应于传统地施加以形成电子器件端头的相对厚膜条,且如果需要的话可以包绕到器件的一个或者更多个选定侧面。具有印刷端头190的器件170然后可以经受电镀液,只要端头190被偏置,那么每个暴露导电部分180和182也将被加电,使得电镀材料将沉积在其上。该方法可以用来大大减小电镀技术期间电镀材料不形成在一个或者更多个暴露导电部分180和182处的可能性。
相关于图9A和9B示出体现本公开技术的方面的另一示例。图9A示出集成无源元件110,其包括以单个独石结构提供的无源元件的组合。集成元件110可包括电阻器、变阻器、电容器、电感器、耦合器、平衡-不平衡转换器(balun)和/或其它无源元件的选定组合。每个不同的无源元件通常特征在于至少一个导电的类电极部分,至少一个电极接片部分112从其延伸且沿着元件110的外围暴露。
集成无源元件110,例如图9A所示的集成无源元件,可具有如图所示的多种不同内部电极布置。对应的电极接片112可以以对称或者非对称的构造被提供且可以以多种方式成组。一个重要特征是暴露电极接片112可以布置在元件110内从而促进选择性电镀端头的形成。另外,内部固定接片114和/或外部固定接片116还可以与集成无源元件一起提供从而产生额外的选择端头布置。例如,考虑图9A的暴露接片布置,具有众多暴露内部电极接片112、内部固定接片114、以及外部固定接片116。根据本公开技术的变型使这样的构造经受电镀液将优选实现例如图9B所示的多个电镀侧面端头118和电镀包绕端头120的形成。集成无源元件或者多层电子器件110′对应于具有附加的电镀端头118和120的如图9A的110的集成无源元件。因此,可以设计集成无源元件的接片,由此电镀端头可以形成在不同电极和不同元件层之间。
现在参照图20、21A-21C和22,将论述本发明的各个附加方面。图21A、21B和21C示出沿线D-D和E-E定义的平面截取的多层电容器208的不同示例性横截面。图21A、21B和21C的横截面示出当由线D-D描绘时电容器208的大体较短的侧面,其上可形成示例性端头210b且上部分由线E-E定义。尽管图21A-21C参考一个特定器件角,但是应意识到许多多层器件以一维或者更多维基本对称的方式形成且因此所示部分实际上可以代表多层器件208的多个边缘/角。图21A-21C未示出图20描绘的末端端头210a和210b,而示出能导致根据本电镀端头技术形成这样的端头的暴露导电部分。
图21A和21B示出电子元件上角圆化的实现。“角圆化”也是根据本技术的实际端头电镀之前可实施以实现电子元件的先前锐利的边缘的基本圆化的另一步骤。这样的圆化可促进更好的端头覆盖和各部分之间的器件一致性,以及减少潜在的碎片(chipping),该碎片可能来自批量处理具有锐利边缘的多个元件。根据这样的“角圆化”,多个电子元件可以经受预定等级的机械搅动,或者当在生料态(green state)时,通常有软媒质或根本没有,或者当在有媒质和/或水的烧制态(fired state)时。当施加到烧制状态的元件时该工艺有时被本领域普通技术人员称为″整体研磨(harperizing)″。
图21A和21B的之前和之后的比较中给出这样的角圆化的表示。在图21A和21B的多层元件部分中,多对相对的第一电极层212和第二电极层214在多个电介质层之中交插从而形成电容器208的有效区域。固定接片217还可被提供在这样的有效区中从而增加沿着有效区外围的选定区域的暴露导电部分的密度。覆盖层(大体如区域218所示)可被提供在电容器208的有效区的顶和/或底表面处。覆盖层可包括多个电介质材料层(例如陶瓷片),它们之间可提供固定接片220。通过在覆盖层中布置固定接片,使得他们暴露在器件外围,类似于第一和/或第二电极层212和214,电镀端头可以沿着电容器208的整个高度被沉积。
参照图21B,应注意到,用于圆化电容器208的角的机械搅动的等级可以被控制以在器件的角半径部分222中提供具有预定长度的固定接片220。预定搅动变量例如持续时间和效力可以被预定从而实现不同的结果。例如,较长搅动时间可能导致较大角圆化等级而较少搅动能减小潜在的元件磨蚀。通常更易受与角圆化工艺相关的机械磨蚀影响的多层电子元件的一个部分是外部固定接片,或者连接盘,224,其可被提供在器件上从而促成包绕式端头。因为至少该原因,外部固定接片224通常形成有比内部固定接片更大的厚度。例如在一些实施例中,内部固定接片例如有效层中的接片217或者覆盖层中的接片220以及内部电极212和214特征可在于约两μm或更小的示例性厚度,而外部连接盘224特征可在于约五μm或更大的示例性厚度。通常,外部连接盘224的厚度可为内部电极和/或固定接片的厚度的两倍,以用于当所得电子元件经受与角圆化或整体研磨(harperizing)有关的机械搅动时增加坚固度。
用于减小本元件暴露于角圆化或者整体研磨(harperizing)的一个选项是切割该元件,使得需要更少滚光(tumbling)或不需要滚光来实现基本圆化的器件角。例如,分别参照图23A-23C,本领域普通技术人员应意识到且公知,根据本发明的电容器通常以批量工艺制造,由此较大的电容器阵列被装配且然后被切割从而形成单独的元件。图23A示出这样的电容器阵列的示例性部分226,使人们能够明白内部导电部分228可如何被形成,其被切开从而为超过一个的多层电容器提供固定接片230。代替可通过图23A中在232描绘的基本直的线被实现的常规元件切割,该切割可对应于“V”型切割,例如图23B中在切口234所示。“V”型切割将用作使元件的角改变角度,使得将需要少得多的滚光或整体研磨(harperizing)来实现如图23C所示的具有圆化的角的电容器236。此外,外部连接盘224可不必像否则经住角圆化所需要的那样厚。
在本技术的一些实施例中可以被实践从而得到当进行器件的滚光或整体研磨(harperizing)时尤其需要的增加的器件机械坚固性的再一设计方面对应于在形成电子器件的导电部分的材料中包括一定量的陶瓷。例如,在多层陶瓷电容器中,内部电极层和内部和/或外部固定接片可以每个分别由一定体积百分数(vol%)的导电墨(例如镍(Ni)、铜(Cu)等)和一定vol%的陶瓷形成。应意识到一些导电部分可以形成有高达75vol%的陶瓷(和对应的相反vol%的导电墨使得两个百分数合并到100vol%)。应意识到在陶瓷和导电墨的结合中存在有些折衷:较高vol%的陶瓷有助于得到增加的坚固度但是由于减小导电墨(conductive ink)的水平而损失电导率。在更特定的示例性实施例中,内部电极和/或内部固定接片以与约20vol%陶瓷(例如钛酸钡)结合的导电墨(例如镍墨)形成。向这样的导电部分增加陶瓷有助于制造期间当一部分被烧制时控制电极收缩。外部固定接片(连接盘)可比内部导电部分包括甚至更多vol%的陶瓷,例如约30vol%陶瓷的水平。由于本发明电容器的导电部分形成有增大百分数的陶瓷材料,例如小于约1μm的减小的陶瓷粉末颗粒尺寸可促进陶瓷和导电材料的粘合。尽管增加陶瓷含量通常提高印刷材料的粘合,但是它减小层的电导率。然而,这是不重要的,因为随后的纯材料的电镀将又会是非常导电的。
现在参照图21C,用特定元件之间的示例性尺寸关系描绘根据本发明的多层器件。在图21C的器件中,覆盖层218中固定接片220的长度238小于器件外围和电极层214之间端部余量240的长度。当覆盖层固定接片长度238与端部余量长度240相等或比其长时(例如图21A和21B所示的情况),会存在固定接片220与一个或者更多个上面的第二电极214短路的潜在风险。在图21C的实施例中该风险大大减小。如果固定接片220或者217内部接触第一电极212的任一个,将不会影响器件功能,因为外部端头形成时那些导电部分将全部连接在一起。
现在参照图22,将示出多层电子元件中角圆化的另一方面。图23大体示出例如图21B所示的覆盖层部分218的角半径部分222。图21B中视觉地示出当器件角被圆化时,相邻覆盖层固定接片220的暴露位置之间的距离朝向器件顶部增加了。为了维持固定接片更恒定的横向暴露(或者公共有效层或者任何导电部分可以被内部提供在多层电子元件的顶和/或底表面附近),这样的固定接片220的密度可以朝向器件的顶表面242增加。例如接近顶表面242的固定接片之间的距离(例如距离246)小于远离顶表面242的固定接片之间的距离(例如距离244)。
应意识到,附图中示出或者参照附图论述的独石元件实施例仅作为本公开技术的示例而提供,包括其中间的方面。在一些实施例中,描述了电极的四个或者更多个大体的列,但是更少或更多数目的电极列是可行的,取决于所需元件构造。此外,可以实现这里给出的示例性电极构造的许多不同变型,因此这样的示例不应限制本电镀端头技术可采用的结构类型。根据本公开技术可以沿着任何选定元件侧面的任何选定部分形成电镀端头。
应意识到,内部固定接片和外部固定接片可选择性用于不同端头选择从而提供不同尺寸的侧面端头或者包绕式端头。例如,当对于特定应用包绕式端头不是优选时这里显示和说明的具有内部和外部固定接片的IDC实施例可仅利用内部固定接片部件。在多个不同的多层元件上已有暴露电极接片与内部和外部固定接片的不同组合、几何形状或者尺寸可产生众多用于器件的可能端头方案。
虽然相关于本发明的特定实施例详细说明了本发明,但是将意识到,本领域技术人员在理解前述内容之后可以容易地使本技术适合这样的实施例的替换、变化和等价物。因此,本公开是示例的而不是限制的,且本公开不排除包括对本领域普通技术人员显而易见的对本发明的这样的修改、变化、和/或增加。
Claims (86)
1.一种多层电子元件,包括:
多个电介质层,每个电介质层由边缘横向限定;
多个内部电极构件,其交插在选定的所述多个电介质层之间,其中所述多个内部电极构件的选定部分延伸到所述多个电介质层的至少一个边缘且沿其暴露,所述电极构件和电介质层的交插结合形成特征在于各最上和最下表面的独石组件;以及
多个内部固定接片,其交插在选定的所述多个电介质层之间且沿着所述多个电介质层的选定边缘暴露。
2.如权利要求1所述的多层电子元件,其中所述多个内部电极构件的暴露部分和所述多个内部固定接片的暴露部分在该多层电子元件的选定边缘以一列或者更多列对齐。
3.如权利要求2所述的多层电子元件,其中对齐在给定列中的每个暴露的内部电极构件部分和每个暴露的内部固定接片部分沿着所述多层电子元件的外围以距所述给定列中至少另一个暴露的内部电极构件部分和暴露的内部固定接片部分小于约八微米的距离暴露。
4.如权利要求2所述的多层电子元件,其中选定相邻内部电极构件和内部固定接片之间的距离朝向该独石组件的最顶和最底表面比在所述组件的内部层处更接近。
5.如权利要求2所述的多层电子元件,还包括沿着暴露的内部电极构件和内部固定接片的选定的一个或者更多个对齐列形成的至少一层电镀端头材料。
6.如权利要求5所述的多层电子元件,其中所述多个内部电极构件和内部固定接片的选定部分被扩散有来自形成在其上的所述至少一层电镀端头材料的材料。
7.如权利要求6所述的多层电子元件,其中所述内部电极构件和所述内部固定接片包括镍且其中所述至少一层电镀端头材料包括铜。
8.如权利要求5所述的多层电子元件,还包括连续施加在所述至少一层电镀端头材料上的额外电镀端头层。
9.如权利要求8所述的多层电子元件,其中所述至少一层电镀端头材料包括铜且其中所述额外电镀端头层包括镍层和锡层。
10.如权利要求5所述的多层电子元件,还包括提供在所述内部电极构件和内部固定接片的选定暴露部分和所述至少一层电镀端头材料之间的活化材料的至少一个部分。
11.如权利要求1所述的多层电子元件,还包括提供在该独石组件的最顶和最底表面的选定面上的多个外部固定接片。
12.如权利要求11所述的多层电子元件,其中选定的所述内部电极构件、所述内部固定接片和所述外部固定接片包括导电材料和陶瓷材料两者。
13.如权利要求11所述的多层电子元件,其中所述外部固定接片是所述内部固定接片的厚度的至少约两倍厚。
14.如权利要求11所述的多层电子元件,其中所述外部固定接片特征在于厚度大于约五微米。
15.如权利要求11所述的多层电子元件,其中所述多个内部电极构件的暴露部分、所述多个内部固定接片的暴露部分和所述多个外部固定接片在该多层电子元件的选定外围部分以一个或者更多列对齐,且其中所述多层电子元件还包括沿着所述内部电极构件和内部固定接片的暴露部分形成的至少一层电镀端头材料,使得所述至少一层电镀端头材料从所述独石组件的最顶层延伸到所述独石组件的最底层且包绕到该独石组件的选定的最顶和最底表面。
16.如权利要求11所述的多层电子元件,其中所述外部固定接片嵌入在所述独石组件的所述最顶和最底表面的选定面之中。
17.如权利要求1所述的多层电子元件,其中选定的所述内部电极构件和所述内部固定接片特征在于小于约两微米的各自厚度。
18.如权利要求1所述的多层电子元件,其中以大致矩形构造、大致J形构造、大致U形构造和大致T形构造中的一种构造所述多个内部电极构件。
19.如权利要求1所述的多层电子元件,其中以大致相互交叉的构造来构造所述多个内部电极构件,多个电极接片部分从选定的内部电极构件的一个或者更多个选定侧面延伸,使得电极接片部分在该多层电子元件上外围位置处以预定数目的多个对齐的列暴露。
20.如权利要求19所述的多层电子元件,其中所述多个对齐的列的预定数目在四(4)到四十(40)的范围内。
21.如权利要求19所述的多层电子元件,其中所述多个对齐的列的预定数目在十(10)到二十(20)的范围内。
22.如权利要求19所述的多层电子元件,其中暴露在所述多层电子元件的给定表面的每个对齐的列以距暴露在所述给定表面的其它对齐的列约十(10)到三十(30)密耳之间的距离暴露。
23.如权利要求19所述的多层电子元件,还包括施加在暴露的电极接片部分的所述多个对齐的列的选定列上的电镀端头。
24.如权利要求23所述的多层电子元件,还包括施加在暴露的电极接片部分的所述多个对齐的列的选定列上的厚膜端头。
25.如权利要求1所述的多层电子元件,其中所述多层元件的形成在该独石组件的所述最上和最下表面与器件外围相遇处的边缘被基本圆化。
26.如权利要求1所述的多层电子元件,其中所述多层元件的形成在该独石组件的所述最上和最下表面与器件外围相遇处的边缘被成角地去除。
27.一种多层电子元件,包括:
多个第一电介质层,每个第一电介质层由边缘横向限定;
多个内部电极构件,其交插在选定的所述多个第一电介质层之间,其中所述多个内部电极构件的选定部分延伸至所述多个第一电介质层的至少一个边缘并沿其暴露,所述电极构件和第一电介质层的交插结合形成特征在于各最顶和最底面的有效组件;
多个第二电介质层,其由边缘横向限定且分别提供在所述有效组件的选定的该最顶和最底表面上从而形成用于该多层电子元件的至少一个覆盖层,所述有效组件和所述至少一个覆盖层形成特征在于各最顶和最底表面的独石元件组件;以及
多个内部固定接片,其交插在选定的所述第一和第二电介质层之间且沿着其选定边缘暴露;以及
其中所述多个内部电极构件的暴露部分和所述多个内部固定接片的暴露部分在该多层电子元件的选定边缘以一个或者更多个列对齐。
28.如权利要求27所述的多层电子元件,其中对齐在给定列中的每个暴露的内部电极构件部分和每个暴露的内部固定接片部分沿着所述多层电子元件的外围以距在所述给定列中的至少另一个该暴露的内部电极构件部分和暴露的内部固定接片部分小于约10微米的距离被暴露。
29.如权利要求27所述的多层电子元件,其中选定的相邻内部电极构件和内部固定接片之间的距离朝向所述独石元件组件的所述最顶和最底表面比在所述独石元件组件的内部层处更接近。
30.如权利要求27所述的多层电子元件,还包括沿着暴露的内部电极构件和内部固定接片的选定的一个或者更多个对齐的列形成的至少一层电镀端头材料。
31.如权利要求30所述的多层电子元件,其中所述多个内部电极构件和内部固定接片的选定部分扩散有来自形成在其上的所述至少一层电镀端头材料的材料。
32.如权利要求31所述的多层电子元件,其中所述内部电极构件和所述内部固定接片包括镍且其中所述至少一层电镀端头材料包括铜。
33.如权利要求30所述的多层电子元件,还包括连续施加在所述至少一层电镀端头材料之上的额外电镀端头层。
34.如权利要求33所述的多层电子元件,其中所述至少一层电镀端头材料包括铜且其中所述额外电镀端头层包括镍层和锡层。
35.如权利要求30所述的多层电子元件,还包括提供在所述内部电极构件和内部固定接片的选定的暴露的部分和所述至少一层电镀端头材料之间的活化材料的至少一个部分。
36.如权利要求27所述的多层电子元件,还包括提供在该独石元件组件的该最顶和最底表面的选定面上的多个外部固定接片。
37.如权利要求36所述的多层电子元件,其中选定的所述内部电极构件、所述内部固定接片和所述外部固定接片包括导电材料和陶瓷材料两者。
38.如权利要求36所述的多层电子元件,其中所述外部固定接片是所述内部固定接片的厚度的至少约两倍厚。
39.如权利要求36所述的多层电子元件,其中所述外部固定接片特征在于大于约五微米的厚度。
40.如权利要求36所述的多层电子元件,其中所述多个内部电极构件的暴露部分、所述多个内部固定接片的暴露部分和所述多个外部固定接片在该多层电子元件的选定边缘以一列或者更多列对齐,且其中所述多层电子元件还包括沿所述内部电极构件和内部固定接片的暴露部分形成的至少一层电镀端头材料,使得所述至少一层电镀端头材料从所述独石元件组件的该最上层延伸到所述独石元件组件的该最下层且包绕到该独石元件组件的最上和最下表面的选定面。
41.如权利要求40所述的多层电子元件,其中所述外部固定接片嵌入在所述独石元件组件的最上和最下表面的选定面中。
42.如权利要求27所述的多层电子元件,其中选定的所述内部电极构件和所述内部固定接片特征在于小于约两微米的各自厚度。
43.如权利要求27所述的多层电子元件,其中以大致矩形构造、大致J形构造、大致U形构造、以及大致T形构造之一来配置所述多个内部电极构件。
44.如权利要求27所述的多层电子元件,其中以大致相互交叉构造来配置所述多个内部电极构件,多个电极接片部分从选定的内部电极构件的一个或者更多个选定侧面延伸,使得该电极接片部分在该多层电子元件上在外围位置处以预定数目的多个对齐列处暴露。
45.如权利要求44所述的多层电子元件,其中所述多个对齐的列的所述预定数目在四(4)到四十(40)的范围内。
46.如权利要求44所述的多层电子元件,其中所述多个对齐的列的所述预定数目在十(10)到二十(20)的范围内。
47.如权利要求44所述的多层电子元件,其中暴露在所述多层电子元件的给定表面的每个对齐的列以距暴露在所述给定表面的其它对齐的列约十(10)至三十(30)密耳之间的距离暴露。
48.如权利要求44所述的多层电子元件,还包括施加在暴露的电极接片部分的所述多个对齐列的选定列之上的电镀端头。
49.如权利要求48所述的多层电子元件,还包括施加在暴露的电极接片部分的所述多个对齐列的选定列之上的厚膜端头。
50.如权利要求27所述的多层电子元件,其中所述多层元件的形成在该独石组件的所述最上和最下表面与器件外围相遇处的边缘被基本圆化。
51.如权利要求27所述的多层电子元件,其中所述多层元件的形成在该独石组件的所述最上和最下表面与器件外围相遇处的边缘被成角地去除。
52.如权利要求27所述的多层电子元件,其中至少一个内部固定接片提供在与每个所述内部电极构件相同的平面中。
53.如权利要求27所述的多层电子元件,其中所述至少一个覆盖层小于约两密耳。
54.如权利要求27所述的多层电子元件,其中所述多个内部电极构件包括相反的第一和第二极性的电容器电极,且其中对齐在一个或者更多列中的所述多个内部电极构件的暴露部分和所述内部固定接片的暴露部分对齐在包括第一极性的电容器电极的至少一个列和第二极性的电容器电极的至少一个列中。
55.如权利要求54所述的多层电子元件,其中在包括该第一极性的电容器电极的至少一个对齐的列中的每个暴露的内部固定接片不在与该第二极性的任一电容器电极相同的垂直平面中,且其中在包括该第二极性的电容器电极的该至少一个对齐的列中的每个暴露的内部固定接片不在与该第一极性的任一电容器电极相同的垂直平面中。
56.如权利要求54所述的多层电子元件,还包括:
所述第一极性的另外多个电容器电极,其交插在选定的所述多个第二陶瓷层之间从而形成用于所述多层电子元件的第一覆盖层;以及
所述第二极性的另外多个电容器电极,其交插在选定的所述多个第二陶瓷层之间从而形成用于所述多层电子元件的第二覆盖层。
57.如权利要求27所述的多层电子元件,其中对齐在一个或者更多个列中的所述多个内部电极构件和所述多个内部固定接片的暴露部分以大致沿所述独石元件组件的整个高度延伸的至少两列对齐,使得所述至少两列中最上和最下暴露部分在距所述独石元件组件的各最顶和最底表面约两密耳的距离之内。
58.一种多层电容器,包括:
多个电介质层、多个第一导电构件、以及多个第二导电构件,所述各多个第一导电构件和第二导电构件交插在所述多个电介质层之间,其中选定的第一和第二导电构件的选定部分被构造为各自第一和第二极性的相对的电容器板;
其中所述电介质层、第一导电构件和第二导电构件的交插组件形成大致矩形棱柱形状的结构,其特征在于相对的顶和底表面以及其间的四个侧面;且
其中每个所述第一和第二导电构件暴露在所述多层电容器的至少两个相邻侧表面。
59.如权利要求58所述的多层电容器,其中每个各自所述多个第一导电构件和第二导电构件包括多个大致T形电容器电极和多个大致矩形固定电极。
60.如权利要求59所述的多层电容器,其中包括多个T形电容器电极和多个矩形固定电极的所述多个第一导电构件沿着所述多层电容器的外围以一个或者更多个对齐的列暴露,且其中所述一个或者更多个对齐的列中的每个第一导电构件沿着所述多层电容器的整个选定侧表面及在与所述选定侧表面相邻的两个侧表面的部分处暴露;以及
其中包括多个T形电容器电极和多个矩形固定电极的所述多个第二导电构件沿着所述多层电容器的外围以一个或者更多个对齐的列暴露,且其中所述一个或者更多个对齐的列中的每个第二导电构件沿着与每个第一导电构件沿其暴露的所述选定侧表面相对的整个侧表面及在与这样的相对侧表面相邻的两个侧表面的部分处暴露。
61.如权利要求60所述的多层电容器,还包括形成在暴露的第一导电构件的所述一个或者更多个对齐的列的每个及形成在第二导电构件的所述一个或者更多个对齐的列的每个处的电镀端头。
62.如权利要求60所述的多层电容器,其中与所述选定侧表面相邻的两个所述侧表面被同样配置从而用于将所述多层电容器安装到衬底。
63.如权利要求60所述的多层电容器,其中对齐在所述一个或者更多个对齐的列的给定列中的每个暴露的第一导电构件沿着所述多层电容器的外围以距所述给定列中至少另一个该暴露的第一导电构件小于约10微米的距离暴露,且其中对齐在所述一个或者更多给定列的给定列中的每个暴露的第二导电构件沿着所述多层电容器的外围以距所述给定列中至少另一个该暴露的第二导电构件小于约10微米的距离暴露
64.如权利要求60所述的多层电容器,其中所述多个第一导电构件的每个大致T形电容器电极提供在与该多个第二导电构件的至少一个大致矩形固定电极相同的平面中,且其中所述多个第二导电构件的每个大致T形电容器电极提供在与该多个第一导电构件的至少一个大致矩形固定电极相同的平面中。
65.如权利要求58所述的多层电容器,其中所述多层电容器的形成在所述相对的顶和底表面与所述四个表面的每个相遇处的边缘被基本圆化。
66.如权利要求58所述的多层电容器,其中所述第一和第二导电构件的每个包括大致矩形形状的基本部分,第一和第二大致矩形接片部分从所述大致矩形形状的基本部分的相对的角延伸。
67.如权利要求66所述的多层电容器,其中所述多个第一导电构件的每个大致矩形接片部分沿着所述多层电容器的外围以一个或者更多个对齐的列暴露,且其中在所述一个或者更多个对齐的列中的每个第一导电构件的每个大致矩形的接片部分在形成在该多层电容器的两个相邻侧表面汇到一起处的元件边缘处暴露;及
其中所述多个第二导电构件的每个大致矩形接片部分沿着所述多层电容器的外围以一个或者更多个对齐的列暴露,且其中在所述一个或者更多个对齐的列中的每个第二导电构件的每个大致矩形的接片部分在形成在该多层电容器的两个相邻侧表面汇到一起处的元件边缘处暴露。
68.如权利要求67所述的多层电容器,还包括形成在暴露的第一导电构件的所述一个或者更多个对齐的列的每个处及第二导电构件的所述一个或者更多个对齐的列的每个处的电镀端头。
69.如权利要求66所述的多层电容器,其中每个第一导电构件的每个第一大致矩形接片部分在由第一和第二选定相邻侧表面定义的边缘处沿所述多层电容器的外围暴露,其中所述第一导电构件的每个第二矩形接片部分暴露在由所述侧表面的另外两个定义的边缘处,其中每个第二导电构件的每个第一大致矩形接片部分在由所述第一和第二选定相邻侧表面中的一个和所述另外两个侧表面的相邻的一个定义的边缘处沿所述多层电容器的外围暴露,且其中每个第二导电构件的每个第二大致矩形接片部分暴露在所述第一和第二选定侧表面的另外一个和所述另外两个侧表面的相邻的另外一个定义的边缘处。
70.如权利要求66所述的多层电容器,其中所述多层电容器的所述四个侧面的每个被同样配置从而用于将所述多层电容器安装到衬底。
71.如权利要求66所述的多层电容器,其中对齐在所述一个或者更多个对齐的列的给定列中的每个暴露的第一导电构件沿所述多层电容器的外围以距所述给定列中该暴露的第一导电构件的至少另一个小于约10微米的距离暴露,且其中对齐在所述一个或者更多个给定列的给定列中的每个暴露的第二导电构件沿着所述多层电容器的外围以距所述给定列中的该暴露的第二导电构件的至少另一个小于约十微米的距离暴露。
72.如权利要求66所述的多层电容器,其中所述多层元件的形成在所述相对的顶和底表面与所述四个表面的每个相遇处的边缘被基本圆化。
73.一种形成电镀端头的方法,所述方法包括下列步骤:
提供至少一个电子元件,所述至少一个电子元件包括多个电介质层,所述电介质层选择性地与多个内部导电构件交插,其中该内部导电构件的选定部分暴露在沿该至少一个电子元件的选定位置处;
提供电镀液;以及
将所述至少一个电子元件浸入所述电镀液,使得端头材料沉积在所述至少一个电子元件中该内部导电构件的预先布置的暴露部分。
74.如权利要求73所述的方法,其中所述提供电镀液的步骤包括提供无电电镀液。
75.如权利要求74所述的方法,还包括随后步骤:
提供具有电偏置的电解电镀液;以及
将所述至少一个电子元件浸入所述电解电镀液,使得额外的端头材料沉积于在所述初始浸入步骤沉积的该端头材料之上。
76.如权利要求73所述的方法,其中在所述至少一个电子元件中的所述内部导电构件以多个各自对齐的列暴露,且其中所述浸入步骤还包括将所述至少一个电子元件浸入所述电镀液使得端头材料被沉积从而在暴露的内部导电部分的所述对齐的列的选定列形成各个桥接的端头。
77.如权利要求73所述的方法,还包括在将该电子元件浸入该电镀液之前清洁该至少一个电子元件的选定表面的步骤。
78.如权利要求73所述的方法,其中所述至少一个电子元件的该内部电极构件包括镍且其中所述清洁步骤包括化学抛光从而基本除去在所述至少一个电子元件的外围上镍氧化物的任何累积。
79.如权利要求73所述的方法,还包括加热所述至少一个电子元件的步骤从而加强该各端头材料到该至少一个电子元件的粘合力。
80.如权利要求73所述的方法,还包括活化暴露的内部电极部分的步骤从而利于该端头材料在该至少一个电子元件上的沉积。
81.如权利要求80所述的方法,其中该活化步骤还包括以一方式施加活化材料,该方式选自含有浸入在金属盐中、光构图有机金属前体、丝网印刷或喷墨沉积金属化合物、以及电泳沉积金属的组。
82.如权利要求80所述的方法,其中所述电子元件的该内部电极构件包括镍且其中该活化步骤还包括以一方式施加活化材料,该方式选自包括浸入在钯盐中、光构图钯有机金属前体、丝网印刷或喷墨沉积钯化合物、以及电泳沉积钯的组。
83.如权利要求73所述的方法,还包括在所述浸入步骤之前使所述至少一个电子元件经受预定水平的机械磨蚀从而实现所述至少一个电子元件的边缘和角的基本圆化。
84.如权利要求83所述的方法,其中所述经受步骤包括在包括水和媒质的溶液中滚光所述至少一个电子元件。
85.如权利要求73所述的方法,其中所述提供至少一个电子元件的步骤还包括提供多个电子元件且其中所述浸入步骤还包括将所述多个电子元件浸入所述电镀液中使得端头材料沉积在所述多个电子元件中该内部导电构件的预先布置的暴露部分。
86.如权利要求85所述的方法,其中所述提供多个电子元件的步骤包括:
提供交插的电介质层和导电层的制成片组件,所述片组件特征在于其各个顶和底表面;以及
在多个切口位置切割所述制成片组件,由此在该制成片组件的所述顶和底表面以大致V形方式实现每个切口位置,所述切割步骤导致多个电子元件,每个其至少一个边缘被成角地去除。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/409,023 | 2003-04-08 | ||
US10/409,023 US7152291B2 (en) | 2002-04-15 | 2003-04-08 | Method for forming plated terminations |
US10/632,514 | 2003-08-01 | ||
US10/818,951 | 2004-04-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1799112A true CN1799112A (zh) | 2006-07-05 |
Family
ID=36819247
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200480014836 Pending CN1799112A (zh) | 2003-04-08 | 2004-04-07 | 电镀端头 |
CN 201110046988 Expired - Lifetime CN102176375B (zh) | 2003-04-08 | 2004-04-08 | 镀覆接线端 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110046988 Expired - Lifetime CN102176375B (zh) | 2003-04-08 | 2004-04-08 | 镀覆接线端 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2009224802A (zh) |
CN (2) | CN1799112A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101150009B (zh) * | 2006-08-10 | 2011-10-26 | 阿维科斯公司 | 镀的端头及利用电解镀形成其的方法 |
CN102254679A (zh) * | 2010-03-29 | 2011-11-23 | 株式会社村田制作所 | 电子部件及其制造方法 |
CN101587775B (zh) * | 2008-05-21 | 2012-06-27 | 株式会社村田制作所 | 层叠陶瓷电容器及其制造方法 |
CN102290237B (zh) * | 2008-05-21 | 2015-12-09 | 株式会社村田制作所 | 层叠电子部件及其制造方法 |
CN111200156A (zh) * | 2018-11-19 | 2020-05-26 | 三星Sdi株式会社 | 电极组件和电极组件的制造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5289794B2 (ja) | 2007-03-28 | 2013-09-11 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
JP5521695B2 (ja) | 2010-03-29 | 2014-06-18 | 株式会社村田製作所 | 電子部品 |
WO2021162350A1 (ko) * | 2020-02-11 | 2021-08-19 | 주식회사 아모텍 | 광대역 커패시터 |
CN112351594B (zh) * | 2020-10-13 | 2023-02-07 | 厦门大学 | 一种生物材料表面制备柔性电路的联用方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5750417A (en) * | 1980-09-10 | 1982-03-24 | Murata Manufacturing Co | Method of producing laminated porcelain capacitor |
JP2531019B2 (ja) * | 1988-05-20 | 1996-09-04 | 株式会社村田製作所 | 正の抵抗温度特性を有する半導体磁器 |
JPH02294007A (ja) * | 1989-05-08 | 1990-12-05 | Tdk Corp | セラミック電子部品の電極形成方法 |
JPH09129476A (ja) * | 1995-10-30 | 1997-05-16 | Murata Mfg Co Ltd | セラミック電子部品 |
US5880925A (en) * | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
US6232144B1 (en) * | 1997-06-30 | 2001-05-15 | Littelfuse, Inc. | Nickel barrier end termination and method |
US6525628B1 (en) * | 1999-06-18 | 2003-02-25 | Avx Corporation | Surface mount RC array with narrow tab portions on each of the electrode plates |
JP2001155953A (ja) * | 1999-11-26 | 2001-06-08 | Tdk Corp | 三次元搭載用多端子積層セラミックコンデンサ |
JP2001167969A (ja) * | 1999-12-06 | 2001-06-22 | Tdk Corp | 三次元搭載用多端子積層セラミックコンデンサ |
JP2002305127A (ja) * | 2001-04-09 | 2002-10-18 | Tdk Corp | 積層セラミック電子部品およびその製造方法 |
JP3502988B2 (ja) * | 2001-07-16 | 2004-03-02 | Tdk株式会社 | 多端子型の積層セラミック電子部品 |
-
2004
- 2004-04-07 CN CN 200480014836 patent/CN1799112A/zh active Pending
- 2004-04-08 CN CN 201110046988 patent/CN102176375B/zh not_active Expired - Lifetime
-
2009
- 2009-07-01 JP JP2009156725A patent/JP2009224802A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101150009B (zh) * | 2006-08-10 | 2011-10-26 | 阿维科斯公司 | 镀的端头及利用电解镀形成其的方法 |
CN101587775B (zh) * | 2008-05-21 | 2012-06-27 | 株式会社村田制作所 | 层叠陶瓷电容器及其制造方法 |
CN102290237B (zh) * | 2008-05-21 | 2015-12-09 | 株式会社村田制作所 | 层叠电子部件及其制造方法 |
CN102254679A (zh) * | 2010-03-29 | 2011-11-23 | 株式会社村田制作所 | 电子部件及其制造方法 |
CN102254679B (zh) * | 2010-03-29 | 2013-03-27 | 株式会社村田制作所 | 电子元件及其制造方法 |
CN111200156A (zh) * | 2018-11-19 | 2020-05-26 | 三星Sdi株式会社 | 电极组件和电极组件的制造方法 |
US11784378B2 (en) | 2018-11-19 | 2023-10-10 | Samsung Sdi Co., Ltd. | Electrode assembly and method of manufacturing the same |
CN111200156B (zh) * | 2018-11-19 | 2023-12-22 | 三星Sdi株式会社 | 电极组件和电极组件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102176375B (zh) | 2013-04-03 |
CN102176375A (zh) | 2011-09-07 |
JP2009224802A (ja) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101150009B (zh) | 镀的端头及利用电解镀形成其的方法 | |
JP4425688B2 (ja) | めっきターミネーション | |
CN1258777C (zh) | 高密度电感器及其制造方法 | |
US7463474B2 (en) | System and method of plating ball grid array and isolation features for electronic components | |
CN1224305C (zh) | 半导体器件用多层电路基板的制造方法 | |
CN1114946C (zh) | 半导体装置及其制造方法和其测试方法 | |
CN1158676C (zh) | 电阻器及其制造方法 | |
US20200343046A1 (en) | Multilayer Capacitor having Open Mode Electrode Configuration and Flexible Terminations | |
CN1532856A (zh) | 薄膜型共态扼流圈及其制造方法 | |
CN101764113B (zh) | 半导体元件的线路面的连接垫上的金属凸块结构及形成方法 | |
CN1459808A (zh) | 镀覆接线端 | |
CN1918677A (zh) | 固体电解电容器 | |
JP2011054642A (ja) | セラミック電子部品及びセラミック電子部品の製造方法 | |
CN101030479A (zh) | 层叠电容器及其制造方法 | |
CN1877878A (zh) | 层叠压电元件 | |
CN1799112A (zh) | 电镀端头 | |
CN1256856C (zh) | 电子零件及其制造方法 | |
CN1369912A (zh) | 半导体集成电路及其制备方法 | |
CN1630919A (zh) | 具有低电阻值的芯片电阻器及其制造方法 | |
CN1507635A (zh) | 多线片状电阻的制造方法 | |
CN1822255A (zh) | 噪声滤波器 | |
CN1186787C (zh) | 电感元件 | |
CN1455935A (zh) | 片状电子部件以及片状电阻器 | |
CN1627452A (zh) | 多层式芯片型陶瓷过电压抑制器元件表面绝缘方法 | |
US7176384B2 (en) | Electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20060705 |