CN1627452A - 多层式芯片型陶瓷过电压抑制器元件表面绝缘方法 - Google Patents

Abstract

一种多层式芯片型陶瓷过电压抑制器元件表面绝缘方法，其是于该元件端电极电镀之前，以高绝缘性材料涂布于该元件整体表面上，再经热处理制程，使其与陶瓷本体材料表面反应生成一表面绝缘层，使得该元件的端电极可应用传统芯片型元件的电镀制程，将端电极镀上一层焊接接口层，使端电极具有良好的焊接特性，同时可避免本体表面镀上金属，而造成产品短路失效，此外，端电极制作前的陶瓷本体表面进行绝缘涂布时，可能使原本外露的内电极端部因表面绝缘层阻隔，致使后续制作的端电极无法与内电极电性导通，本发明应用浸蚀法及热处理法使内电极端部向外伸展，以确保内电极与端电极形成良好的电性导通。

Description

多层式芯片型陶瓷过电压抑制器元件表面绝缘方法

技术领域

本发明是关于一种多层式芯片型陶瓷过电压抑制器元件，特别是关于该元件表面绝缘的方法，使得该元件的端电极可应用传统芯片型元件的电镀制程，将端电极镀上一层焊接接口层，使端电极具有良好的焊接特性，同时可避免陶瓷本体表面镀上金属，而造成产品短路失效。

背景技术

近年来，随着电子产品小型化、多功能及便携式的需求下，电子线路的制作精度日益提高，以提升单位体积的电路性能。此外，随着电路性能提升，电子元件不仅性能上需符合更高的规格要求，其与集成电路配合的高可靠性亦为基本需求。因此，本质上属于保护电路功能的陶瓷过电压抑制器，朝更大的单位体积突波吸收能力与更广泛的适用电压的方向发展，是必然的结果，另因电磁干扰(EMI)及电磁兼容性(EMC)的需求下，多层陶瓷过电压抑制器逐渐被大量运用于计算机信息与通信产品的电子电路上，另在高传输速度、高频宽、高组装密度需求、以及符合防制规范下，使得陶瓷过电压抑制器不仅在材料研发方面更上一层，而可与表面实装(SMT)线路搭配的各式规格的芯片化等技术更促使陶瓷过电压抑制器产业发展，尤其是多层陶瓷制程使芯片型陶瓷过电压抑制器之设计及制作有更宽广的发展，如多层陶瓷制程中的电极共烧就涉及陶瓷过电压抑制器的配方调整以降低烧结温度、陶瓷过电压抑制器的部份成分会与共烧的电极反应、以及调整组成后电气特性的稳定性等均是极重要的课题。

如第1A、1B及1C图所示的公知多层式芯片型陶瓷过电压抑制器，材料经陶瓷生胚薄片制作、印刷堆叠、切割、烧结及端电极制作后，即形成包括：陶瓷本体12、内电极22及端电极32的结构，公用以半导体性或低绝缘性材料为本体的多层陶瓷过电压抑制器及其它芯片型电子元件的制造方法常采用Ag、Ag-Pd或Ag-Pd-Pt为端银电极，为了使电子元件的端电极与系统电路机板易于焊接接合，以发挥该电子元件应有的功能，大部分的电子元件在其端电极制作完成后，需以电镀制程镀上一层焊接接口层，使端电极具有良好的焊接特性，然而，多层陶瓷过电压抑制器为一半导体性材料，电镀制程中会将电镀的金属Ni、Pb-Sn或Sn镀在陶瓷本体上，使得该元件的两端电极导通，导致产品短路失效。

传统上解决上述问题的方法是使用含有贵重金属的端电极材料，使端电极无须电镀即具有可焊锡焊接的特性，然而此种端电极的焊接性与可靠度仍然很难达到与电镀焊接接口层金属相同的焊接品质与水准。

此外，另有下列三种较重要的公用绝缘方法，可达成端电极可电镀，且不会将电镀的金属镀在陶瓷本体上，兹将作法及问题点分述如下：

欧洲专利第0806780号的方法是将多层陶瓷电子元件浸泡于磷酸盐水溶液中，陶瓷本体的主成份氧化锌被酸性溶液溶解后，与溶液反应生成磷酸锌沉积于陶瓷本体表面上，形成绝缘的表面被覆，然而此方法必须小心控制溶液的反应物浓度、温度及pH值等条件，且使用后的废溶液处理亦造成制造成本提高及环保问题。

台湾专利第447775号的方法是在陶瓷本体形成后，端电极形成前，在陶瓷本体上被覆一层绝缘层，然而此方法制作的绝缘层可能造成原先外露的内电极端部被绝缘层包覆，而降低电子元件的效能与可靠度，或必须增加一道清除电子元件两端部绝缘层的程序，此外，绝缘层材料的选用也将限制端电极材料的选用，因为端电极的烧附温度必须低于绝缘层材料可承受的温度上限。

美国专利第6232867号的方法是在多层陶瓷电子元件形成后，制作第一层端电极，然后包覆第一层玻璃绝缘层，接着再包覆第二层不同成分的玻璃被覆层，之后再进行第二次的端电极制作，最后进行端电极的电镀，此方法从端银电极制作开始共进行四次热处理程序，材料与制程的复杂性不利于控制制造成本。

基于前述问题及公知方法所存在的缺点，正是本发明所欲解决的问题所在。

发明内容

本发明的主要目的在于解决多层陶瓷电子元件的端电极制作完成后，需以电镀制程镀上一层焊接接口层，使端电极具有良好的焊接特性，然而，多层陶瓷电子元件为一半导体性材料，电镀制程中会将电镀的金属Ni、Pb-Sn或Sn镀在陶瓷本体上，使得元件的两端电极导通，导致产品短路失效的问题。

本发明主要是以玻璃、有机化合物、金属氧化物、金属盐类或其它高绝缘性材料涂布于多层陶瓷过电压抑制器本体表面上，经热处理后，在陶瓷本体表面形成一绝缘层，使得元件的端电极可应用传统芯片型元件的电镀制程，将端电极镀上一层焊接接口层，使端电极具有良好的焊接特性，同时可避免陶瓷本体表面在后续电镀制程中镀上金属，而造成产品短路失效，陶瓷本体表面涂布绝缘层的制程可于陶瓷本体烧结前；或陶瓷本体烧结后、端电极制作前；或陶瓷本体烧结及端电极制作后、电镀前实施。

此外，端电极制作前的陶瓷本体表面进行绝缘层涂布时，可能使原本外露的内电极端部因表面绝缘层阻隔，致使后续制作的端电极无法与内电极电性导通，本发明的技术手段主要是应用浸蚀法及热处理法使内电极端部向外伸展，以确保内电极与端电极形成良好的电性导通。

与在现有技术相比较，本发明的绝缘方法具有以下优点：所形成的绝缘层不会限制端电极材料的选择；

陶瓷本体表面具有平坦化的效果，可提高焊锡制程的后助焊剂的清洗效果，避免因助焊剂残留而提升漏电流，造成产品失效；

本发明的内电极端部向外伸展的方法，可确保内电极与端电极形成良好的电性导通，不需增加元件两端部绝缘层的清除制程；陶瓷本体表面绝缘层的热处理制程可和端电极的烧附制程合并实施，亦可和陶瓷本体的烧结制程合并实施。

附图说明

第1A图为公知多层式芯片型陶瓷过电压抑制器元件的平面示意图；

第1B图为第1A图所示的公知多层式芯片型陶瓷过电压抑制器元件纵方向的剖面结构图；

第1C图为第1A图所示的公知多层式芯片型陶瓷过电压抑制器元件横方向的剖面结构图；

第2A图为本发明的多层式芯片型陶瓷过电压抑制器元件第一实施例，陶瓷本体烧结之前，表面涂布一层玻璃涂料层的剖面结构示意图；

第2B图为继第2A图制程，进行烧结后，于其表面形成一绝缘层的剖面结构示意图；

第2C图为继第2B图制程，该元件端部涂附端电极及烧附后的剖面结构示意图；

第2D图为继第2C图制程，该元件经热处理后的剖面结构示意图；

第3A图为本发明的多层式芯片型陶瓷过电压抑制器元件第二实施例，陶瓷本体烧结后、端电极制作前的剖面结构示意图；

第3B图为继第3A图制程，于其表面涂布一层氧化物混合涂料层，再经热处理制程，于其表面形成一绝缘层的剖面结构示意图；

第3C图为继第3B图制程，该元件端部涂附端电极及烧附后的剖面结构示意图；

第3D图为继第3C图制程，该元件经热处理后的剖面结构示意图；

第4A图为本发明的多层式芯片型陶瓷过电压抑制器元件第三实施例，陶瓷本体烧结后、端电极制作之前的剖面结构示意图；

第4B图为继第4A图制程，该元件浸泡于0.5％HCl水溶液中1分钟后，内电极端部向外凸出的剖面结构示意图；

第4C图为继第4B图制程，该元件表面涂布一层玻璃涂料层，再经热处理制程，于其表面形成一绝缘层的剖面结构示意图；

第4D图为继第4C图制程，该元件端部涂附端电极及烧附后的剖面结构示意图；

第5A图为本发明的多层式芯片型陶瓷过电压抑制器元件第四实施例，陶瓷本体烧结后并完成端电极制作后的剖面结构示意图；

第5B图为继第5A图制程，于其表面涂布一层玻璃涂料层的剖面结构示意图；

第5C图为继第5B图制程，再经热处理程序，于其表面形成一绝缘层的剖面结构示意图。图中

尚未烧结的陶瓷本体10                  烧结后的陶瓷本体12

尚未烧结之内电极20                    烧结后的内电极22

尚未烧附的端电极30                    烧附后的端电极32

未经热处理的陶瓷本体表面的涂料层40    表面绝缘层60

表面绝缘层制作完成后，内电极端部残存的涂料80

具体实施方式

本发明主要是以玻璃、有机化合物、金属氧化物、金属盐类或其它高绝缘性材料涂布于多层陶瓷过电压抑制器本体表面上，经热处理后，于陶瓷本体表面上形成一绝缘层，使得元件的端电极可应用传统芯片型元件的电镀制程，将端电极镀上一层焊接接口层，使端电极具有良好的焊接特性，同时可避免陶瓷本体表面在后续电镀制程中镀上金属，使得元件的两端电极导通，导致产品短路失效，陶瓷本体表面涂布绝缘层的制程可于陶瓷本体烧结前；或陶瓷本体烧结后、端电极制作前；或陶瓷本体烧结及端电极制作后、电镀前实施，其具体实施方法详述如下：

陶瓷本体烧结前涂布绝缘层将尚未烧结的多层陶瓷生胚整体表面涂布一层玻璃、有机化合物、金属氧化物、金属盐类或其它高绝缘性材料，厚度约1？100μm，然后再进行烧结制程，烧结后之半导体性陶瓷本体表面即形成一层绝缘层。

陶瓷本体烧结后、端电极制作前涂布绝缘层将烧结后、端电极制作前的陶瓷本体表面涂布一层玻璃、有机化合物、金属氧化物、金属盐类或其它高绝缘性材料，厚度约1？200μm，经热处理后，陶瓷本体表面的半导体性陶瓷材料与表面涂布材料反应形成一绝缘层。

陶瓷本体烧结及端电极制作后、电镀前涂布绝缘层多层陶瓷元件完成烧结制程及端电极制作后、电镀之前，在元件整体表面涂布一层玻璃、有机化合物、金属氧化物、金属盐类或其它高绝缘性材料，厚度约1？50μm，经热处理后，陶瓷本体表面的半导体性陶瓷材料与表面涂布材料反应形成一绝缘层，端电极表面的涂布材料于热处理过程中溶入或混入端电极金属中，并不影响后续的电镀制程、以及电流导通。

针对上述元件端电极制作前的陶瓷本体六个表面进行绝缘涂布，可能使原本外露的内电极端部因表面绝缘层阻隔，致使后续制作的端电极无法与内电极电性导通，因此，需使内电极端部向外伸展，以确保内电极与端电极形成良好的电性导通，本发明的内电极端部向外伸展的方法有两种：陶瓷本体烧结后，经酸或碱液浸泡，控制酸或碱液的pH值及浸泡时间，使得陶瓷本体表面受浸蚀内缩，内电极金属因较耐浸蚀，而形成内电极端部凸出于陶瓷本体外。

内电极含有银或银合金成份，于表面涂布绝缘层及制作端电极之后，再施以250℃以上的热处理，内电极的金属银因受到端电极中银成份的牵引而向外伸展。

实施例：

上述大致说明本发明，以下将配合具体的较佳实施例更详细说明本发明，因此可进一步了解本发明。

实施例一：

本实施例是于陶瓷本体烧结前涂布绝缘层，如第2A图所示，材料经过陶瓷生胚薄片制作、印刷堆叠及切割成包含陶瓷本体10与内电极20的单一元件生胚等过程后，将个别元件生胚表面涂布一层主要成份为硼-硅的玻璃涂料层40，该涂料层干燥后的厚度约为20？30μm，将元件生胚与其表面涂布层一起进行烧结，烧结条件采用元件原本使用的烧结制程条件，烧结后即形成如第2B图所示的结构，包含烧结后的陶瓷本体12、内电极22、及玻璃涂料层与陶瓷本体表面材料于烧结过程中反应生成的表面绝缘层60。

接着，该元件端部涂附端电极及烧附后，如第2C图所示，原本外露的内电极22端部可能残留少量玻璃涂料80，而阻隔内电极22端部与端电极30之间的电性导通，因此，需实施500℃以上的热处理，内电极22中的金属银受到端电极32中的银成份的牵引而向外伸展，形成良好的电性导通，如第2D图所示，若选择适当的端电极材料，该热处理制程使内电极22端部向外伸展的实施程序可和端电极的烧附制程合并实施而得到相同的效果。

以上程序完成后，该元件可经由传统芯片型元件的后续电镀制程而得到正常的电镀效果，端电极之间的陶瓷本体表面经绝缘处理后，不会镀上金属。

实施例二：

实施例是于陶瓷本体烧结后、端电极制作前涂布绝缘层，材料经陶瓷生胚薄片制作、印刷堆叠、切割及烧结后，即形成如第3A图所示的结构，包含陶瓷本体12与内电极22，将烧结后的元件涂布一层主要成份为锌-硼-硅的氧化物混合涂料层，再实施500℃至850℃之热处理，即形成如第3B图所示的结构，包含陶瓷本体12、内电极22及氧化物混合涂料层与陶瓷本体表面材料于热处理过程中反应生成的表面绝缘层60。

接着，该元件端部涂附端电极及烧附后，如第3C图所示，原本外露的内电极22端部可能残存少量氧化物混合涂料80，而阻隔内电极22端部与端电极30之间的电性导通，因此，需实施500℃以上的热处理，内电极22中的金属银受到端电极32中银成份的牵引而向外伸展，形成良好的电性导通，如第3D图所示，若选择适当的端电极材料，该热处理制程使内电极22端部向外伸展的实施程序可和表面绝缘层热处理及端电极的烧附制程同时合并实施而得到相同的效果。

以上程序完成后，该元件可经由传统芯片型元件的后续电镀制程而得到正常的电镀效果，端电极之间的陶瓷本体表面经绝缘处理后，不会镀上金属。

实施例三：

本实施例是于陶瓷本体烧结后、端电极制作前涂布绝缘层，材料经陶瓷生胚薄片制作、印刷堆叠、切割及烧结后，即形成如第4A图所示的结构，包含陶瓷本体12与内电极22，然后将该烧结后的元件浸泡于0.5％HCl水溶液中1分钟，由于陶瓷本体12受到浸蚀而内缩，使得内电极22端部向外凸出，如第4B图所示，其次，将处理后的元件涂布一层主要成份为锌-硼-硅的玻璃涂料层，接着实施500℃至700℃之热处理，即形成如第4C图所示的结构，包含陶瓷本体12、内电极22及玻璃涂料层与陶瓷本体表面材料于热处理过程中反应生成的表面绝缘层60。

接着，该元件端部涂附端电极及烧附后，如第4D图所示，原先已向外裸露的内电极22端部和端电极32之间具有良好的电导通特性，上述的表面绝缘层热处理制程可和端电极的烧附制程合并实施而得到相同的效果。

以上程序完成后，该元件可经由传统芯片型元件的后续电镀制程而得到正常的电镀效果，端电极之间的陶瓷本体表面经绝缘处理后，不会镀上金属。

实施例四：

本实施例是于元件完成烧结制程及端电极制作后、电镀之前涂布绝缘层，元件经传统的积层芯片型元件制程后、电镀之前得到如第5A图所示的结构，包含陶瓷本体12、内电极22及端电极32，接着将该元件表面涂布一层主要成份为铅-锌-硼-硅的玻璃涂料层40，如第5B图所示，然后实施500℃至700℃的热处理，即形成如第5C图所示结构，包含陶瓷本体12、内电极22、端电极32以及玻璃涂料层与陶瓷本体表面材料于热处理过程中反应生成的表面绝缘层60，涂布于端电极表面的涂料于热处理过程中溶入或混入端电极金属中，端电极表面仍保持良好的导电特性，表面绝缘层的热处理制程可和端电极的烧附制程合并实施而得到相同的效果。

以上程序完成后，该元件可经由传统芯片型元件的后续电镀制程而得到正常的电镀效果，端电极之间的陶瓷本体表面经绝缘处理后，不会镀上金属。

以上所述者，仅为用以解释本发明的优选实施例而已，并非用以对本发明作任何形式上的限制，是以，凡有在相同的精神下所作有关本发明的任何修饰或变更，皆为本发明权利要求所涵盖的范围。

Claims (19)

1.一种多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其特征在于：

在该陶瓷本体烧结前，以高绝缘性材料涂布于尚未烧结的多层陶瓷生胚整体表面上，然后再进行烧结制程，烧结后的半导体性陶瓷本体表面即形成一绝缘层；

端电极涂附及烧附制程完成后，再以热处理法使该元件的内电极端部向外伸展，以确保该内电极与端电极形成良好的电性导通。

2.如权利要求1所述的多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其中该热处理法使该元件的内电极端部向外伸展的实施程序可和端电极的烧附制程合并实施而得到相同的效果。

3.一种多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其特征在于：

在该陶瓷本体烧结后、端电极制作前，以高绝缘性材料涂布于陶瓷本体表面上，然后再进行热处理制程，半导体性陶瓷本体表面即形成一绝缘层；

端电极涂附及烧附制程完成后，再以热处理法使该元件的内电极端部向外伸展，以确保该内电极与端电极形成良好的电性导通。

4.如如权利要求3所述的多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其中该热处理法使该元件的内电极端部向外伸展的实施程序可和表面绝缘层热处理及端电极的烧附制程同时合并实施而得到相同的效果。

5.一种多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其特征在于：

在该陶瓷本体烧结后、端电极制作前，将该元件浸泡于酸或碱液中，使得陶瓷本体表面受浸蚀内缩，内电极金属因较耐浸蚀，而形成内电极端部凸出于陶瓷本体外；

然后再以高绝缘性材料涂布于陶瓷本体表面上，接着再进行热处理制程，半导体性陶瓷本体表面即形成一绝缘层；

最后再制作端电极，即可确保该内电极与端电极形成良好的电性导通。

6.如权利要求5所述的多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其中表面绝缘层热处理制程可和端电极的烧附制程合并实施而得到相同的效果。

7.一种多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其特征在于：

在该陶瓷本体烧结及端电极制作后、电镀前，以高绝缘性材料涂布于陶瓷本体表面上，再进行热处理制程，半导体性陶瓷本体表面即形成一绝缘层，涂布于端电极表面的涂料于热处理过程中溶入或混入端电极金属中，端电极表面仍保持良好的导电特性。

8.如权利要求7所述的多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其中表面绝缘层热处理制程可和端电极的烧附制程合并实施而得到相同的效果。

9.如权利要求1、3、5或7项中任一项所述的多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其中该高绝缘性材料可为玻璃。

10.如权利要求1、3、5或7项中任一项所述的多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其中该高绝缘性材料可为有机化合物。

11.如权利要求1、3、5或7项中任一项所述的多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其中该高绝缘性材料可为金属氧化物。

12.如权利要求1、3、5或7项中任一项所述的多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其中该高绝缘性材料可为金属盐类。

13.如权利要求1、3、5或7项中任一项所述的多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，适用于其它以半导体性或低绝缘性材料作为本体的芯片型电子元件的表面绝缘。

14.如权利要求1所述的多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其中使该内电极端部向外伸展的方法，其特征在于：于制作表面绝缘层及端电极之后，施以250℃以上的热处理，内电极中的金属银受到端电极中的银成份的牵引而向外伸出于陶瓷本体外。

15.如权利要求3所述的多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其中使该内电极端部向外伸展的方法，其特征在于：在制作表面绝缘层及端电极之后，施以250℃以上的热处理，内电极中的金属银受到端电极中的银成份的牵引而向外伸出于陶瓷本体外。

16.如权利要求5所述的多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其中使该内电极端部向外伸展的方法，其特征在于：陶瓷本体烧结后、表面绝缘层制作前，该元件浸泡于酸或碱液中，使得陶瓷本体表面受浸蚀内缩，内电极金属凸出于陶瓷本体外。

17.如权利要求1或14所述的多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其中使该内电极端部向外伸展的方法，适用于其它以半导体性或低绝缘性材料作为本体的芯片型电子元件。

18.如权利要求3或15所述的多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其中使该内电极端部向外伸展的方法，适用于其它以半导体性或低绝缘性材料作为本体的芯片型电子元件。

19.如权利要求5或16所述的多层式芯片型陶瓷过电压抑制器元件的表面绝缘方法，其中使该内电极端部向外伸展的方法，适用于其它以半导体性或低绝缘性材料作为本体的芯片型电子元件。

Images