CN1540692A - 镀覆接线端 - Google Patents

镀覆接线端 Download PDF

Info

Publication number
CN1540692A
CN1540692A CNA2004100325480A CN200410032548A CN1540692A CN 1540692 A CN1540692 A CN 1540692A CN A2004100325480 A CNA2004100325480 A CN A2004100325480A CN 200410032548 A CN200410032548 A CN 200410032548A CN 1540692 A CN1540692 A CN 1540692A
Authority
CN
China
Prior art keywords
electronic component
terminals
electrode
layer
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100325480A
Other languages
English (en)
Other versions
CN1540692B (zh
Inventor
安德鲁・P・里特
安德鲁·P·里特
・海斯坦第二
罗伯特·海斯坦第二
L・加尔瓦格尼
约翰·L·加尔瓦格尼
姆・达塔格鲁
斯里拉姆·达塔格鲁
・A・霍恩
杰弗里·A·霍恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Co ltd
Original Assignee
AVX Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/409,023 external-priority patent/US7152291B2/en
Priority claimed from US10/632,514 external-priority patent/US6960366B2/en
Application filed by AVX Corp filed Critical AVX Corp
Publication of CN1540692A publication Critical patent/CN1540692A/zh
Application granted granted Critical
Publication of CN1540692B publication Critical patent/CN1540692B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Chemically Coating (AREA)
  • Details Of Resistors (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明公开了一种镀覆接线端，用于多层电子元件。为单片元件设置镀覆接线端，以消除或简化对典型的厚膜接线端带的需要。此技术消除了许多典型接线端问题且能以更细的间距形成更多的接线端，这尤其有益于更小的电子元件。利用选择性地延伸到多层元件的覆盖层的暴露内部电极接头和附加锚定接头部分引导并锚定本镀覆接线端。这种锚定接头可相对于芯片结构内或外定位，为附加金属镀覆材料的成核。单片结构的顶和底侧上的外部锚定接头可便于形成卷绕镀覆接线端。本技术可以采用多个单片多层元件，包括叉指电容、多层电容阵列和集成无源元件。可在自确定镀覆接线端的形成中可以采用各种不同的镀覆技术和接线端材料。

Description

镀覆接线端
技术领域
本发明一般涉及用于多层电子元件的改进接线端部件，尤其涉及用于诸如电容器、电阻器等的多层电子部件或用于集成无源部件的镀覆接线端。本发明接线端设计采用内部和/或外部电极接头的选择性设置，从而便于镀覆电连接的形成。优选进行外部连接，由此消除或明显简化典型厚膜接线端带的使用。
背景技术
许多现代电子元件封装成单片器件，并且可以在单个芯片封装内包括单个元件或多个元件。这种单片器件的一个具体例子是多层电容器或电容器阵列，对于所公开的技术而言，尤其引人注意地是带有叉指内部电极层和相应的电极接头的多层电容器。包括叉指电容器(IDC)技术特征的多层电容器的例子可以参照美国专利No.5,880,925(DuPré等人)和6,243,253B1(DuPré等人)。其它单片电子元件对应于将多个无源元件集成在单芯片结构内的器件。这种集成无源元件可以提供电阻器、电容器、电感器和/或其它无源元件的选定组合，这些元件形成为多层结构并且封装为单片电子器件。
经常需要选择性接线端(selective termination)以便为各个单片电子元件形成电连接。需要多重接线端(multiple termination)以提供与集成单片器件的不同电子元件的电连接。还经常将多重接线端与IDC和其它多层阵列结合使用，以便减小不希望的电感水平。在多层元件中形成多重接线端的一个典型方式是通过穿过芯片结构的选定区域钻孔，并且用导电材料填充通孔，使得在器件的选定电极部分之中形成电连接。
为本发明器件形成外部接线端的另一个方式是将玻璃基体中的银或铜的厚膜带施用于内部电极层的暴露部分，接着在接线端带(termination stripe)上镀覆附加的金属层，使得部件可焊接到基板上。在美国专利No.5,021,921(Sano等人)中公开了具有通过烧结的接线端和在其上镀覆的金属膜形成的外部电极的电子元件的例子。接线端的施用经常难以控制，并且会成为减小芯片尺寸的障碍。美国专利No.6,232,144 B1(McLoughlin)和6,214,685B1(Clinton等人)涉及在电子器件的选定区域上形成接线端的方法。
电子元件不断收缩的尺寸使得在预定区域中以所需精度印刷接线端带变的尤为困难。一般用机器提供厚膜接线端带，而所述机器能抓牢芯片，并用专门设计的轮子提供选择的接线端。美国专利No.5,944,897(Braden)、5,863,331(Braden等人)、5,753,299(Garcia等人)和5,226,382(Braden)公开了有关向芯片结构提供接线端带的机械部件和步骤。对于电子芯片器件而言，元件尺寸的降低或接线端接点的数量的增加会使传统接线端加工中的分辨率限制变的尤为突出。
当试图提供选择性接线端时会出现其它问题包括：接线端焊盘的偏移、接线端的误定位使得内部电极接头露出或完全错过，以及遗失在重叠部分周围的接线端部分。但当施加的涂料状接线端材料的涂层太薄时或者当一部分接线端涂层涂到另一个上而导致接线端焊盘短路时，又会引起其它问题。围绕单片器件的电子接线端设置的这些和其它问题提出需要为电子芯片元件提供便宜和有效的接线端部件。
随着元件的小型化，对于提供彼此不短接在一起的接线端，特别是在电路板附近定位多个元件时，美国专利No.6,380,619(Ahiko等人)提供了一种芯片型电子元件，其具有以预定距离与陶瓷基板的侧面隔开的外部电极。更加具体而言，其公开了与更加传统的五侧接线端相对的具有三侧接线端的电子元件。这种具有三侧接线端的元件更易于以彼此相邻的关系设置，并且不会把不同的元件接线端短接在一起。Ahiko等人公开的实施例包括向单个电极的薄露部分使用电镀膜。
另一种与接线端应用有关的已知选择包括将多个单个的基板元件与掩模对齐。可以把部件装入专门设计的夹具中，例如在美国专利No.4,919,076(Lutz等人)中所公开的，然后通过掩模元件溅射。这通常是非常昂贵的制造工艺，因此希望提供其它有效并且具有更高成本效益的接线端。
美国专利No.5,880,011(Zablotny等人)、5,770,476(Stone)、6,141,846(Miki)以及3,258,898(Garibotti)分别涉及用于各种电子元件的接线端的形成。
涉及用于形成多层陶瓷器件的方法的其它背景参考文献包括美国专利No.4,811,164(Ling等人)、4,266,265(Maher)、4,241,378(Dorrian)、以及3,988,498(Maher)。
虽然了解了电子元件及其接线端的领域中各种方案和可选部件，但没有一种设计表现出完全涵盖在此讨论的所有情况。据此，所有上述美国专利的公开内容全部被引入本申请中作为其参考。
发明内容
本发明认识并陈述了各种上述缺点以及其它关于电接线端和相关技术的特定方案。因此，广义上讲，本公开技术的主要目的是用于电子元件的改进接线端部件。具体而言，对所公开的接线端部件是镀覆形成的，并设计成消除或明显简化厚膜带，所述厚膜带典型地沿着用于接线端的单片器件部分进行印刷。
本公开技术的另一个主要目的是提供一种方法，以引导通过内部电极接头的采用和附加锚定接头的选择性设置形成镀覆接线端。内部电极接头和附加锚定接头都可以便于确保安全可靠的外部镀覆层的形成。可以设置一般不提供内部电连接的锚定接头，以便提高外部接线端的连接性、更好的机械一体性和镀覆材料的沉积。
本发明的另一个主要目的是提供用于电子元件的接线端部件，从而消除或简化常用的厚膜接线端带，仅需要镀覆接线端来实现外部电极连接。根据所公开的技术，镀覆材料可包括金属导体、电阻材料、和/或半导体材料。
此发明接线端技术的再一个主要目的在于，可以根据不同的多层单片器件应用接线端部件，多层单片器件例如包括低电感多陶瓷电容器和电容器阵列、多层陶瓷电容器和电容器阵列、以及集成无源元件。集成无源元件可包括电阻器、电容器、变阻器、电感器、不平衡变压器、连接器和/或其它无源元件的选定组合。
所公开发明的优点在于，无需采用接线端机械就可以获得用于电子元件的接线端部件，因此具备生产具有其它情况下无法获得的分辨率水平的外部接线端的能力。这种改进的接线端分辨率还可以在给定的元件区域中提供更多的接线端和具有更细间距的接线端。
本技术的一般目的是提供接线端部件，它能够基于减小对焊料浸出的敏感性并降低绝缘电阻来实现有效的焊接。对露出电极部分和锚定接头部分的结构进行设计，使得选定的相邻露出接头部分以镀覆接线端材料来覆盖，而在不同的接线端定位之中没有不希望的桥接。
本发明的另一目的在于，根据不同接线端结构的不同(包括改变外部接线端的数量和位置)应用所公开的技术。根据在此描述的各种不同的镀覆技术、可以通过在电子元件的外围露出的导电部件的存在而自确定的位置形成镀覆接线端。
本发明镀覆接线端技术的再一个目的是以有利可靠的方式实现更便宜、更有效的电子元件的制造。
在此的详细描述中列举出了，或者本领域技术人员根据在此的描述可以很容易地看出，本发明的其它目的和优点。并且本领域技术人员还应理解，在不脱离本发明实质和范围的情况下，依靠对其的参考，在不同的实施例的实践中和所公开技术的采用中，可以进行对在此具体描述的、供参考的、讨论的部件进行修改和变化。这种变化可以包括对于那些所示的、引作参考的、或讨论的等效装置和部件或材料的替换以及各种部件、特征等的功能、操作或相反定位的替换，但并不限于此。
另外，可理解本发明的不同实施例及不同优选实施例可以包括所公开部件或元件、或其等效物(包括未在附图中示出或在介绍中提及的部件或结构的组合)的各种组合或结构。
本发明的第一典型实施例涉及一种具有化学镀覆接线的多层电子元件。这种多层电子元件可以优选包括多个绝缘基板，其中插有多个电极。每个对应的电极优选具有至少一个从其延伸出来的接头部分，并沿着多个绝缘基板的选定边缘暴露。选定的暴露电极接头部分优选彼此以预定距离叠置，使得多个化学镀覆接线端可以沿着电子元件的外围形成。在一些典型的实施例中，电极和各个接头部分可以按照叉指结构设置设置，其中电极接头部分延伸至(例如，但不限于)电子元件的一个、两个或四个侧面。在其它典型实施例中，电极可以设置在一般为T形和/或J形的结构中。
所公开技术的另一种相关实施例涉及一种诸如上述第一典型实施例的电子元件，还包括附加锚定接头。在这种典型实施例中，锚定接头还可以间插在多个基板层之间，并在预定位置暴露，使得镀覆接线端的形成由暴露的电极接头部分和暴露的锚定接头引导。通过设置暴露接头以及以暴露接头的叠层对齐的介电材料体的至少一个最顶面和最底面上的暴露接头的充分堆叠，沿着整个暴露的侧面伸出并卷绕至电子元件顶面和底面中之一或两者的镀覆接线端的形成成为可能，并且通常(不总是)期望的。所得的J形或U形接线端提供了便于在印刷电路板或其它安装位置上安装电子元件的焊盘。另外，沿着整个侧面暴露但未卷绕至顶面和/或底面的暴露接头可以通过在器件的各个角半径部分中设置锚定接头而形成，由此便于仍能实现焊料与印刷电路板或其它安装表面之间的良好接合的小焊盘接线端的形成。
在本发明的一些典型实施例中，接线端包括一个或更多个镀覆接线端材料层，其顶上设置有附加的接线端层。这种多层接线端的一个示例对应于接在镍和锡的各个层后面的初始铜镀覆层，其还可以根据所公开的方法镀覆。
本发明的另一种典型实施例对应于包括对应的多个第一和第二陶瓷层、多个电极和至少一层镀覆接线端材料的多层电子元件。电极选择性地插有多个第一陶瓷层，以形成内部组件，而第二陶瓷层设置在内部组件的相对外表面上，以形成电子元件的覆盖层。电绝缘的锚定接头可选地埋入在第一和/或第二陶瓷层之中，以进一步成核并引导镀覆接线端材料的形成。
本发明的再一种典型实施例涉及一种叉指电容器，包括多个插入的电极和介电层，且其特征在于对应的最顶层和最底层。多层叉指电容器的最顶层和最底层优选包括厚度大于叠层结构中的其它介电层的介电覆盖层。每个对应的电极层包括多个延伸至叉指电容器的选定侧面的电极接头。电极接头优选暴露在沿着电容器的侧面的选定位置处的叠层部分中。锚定接头优选埋入在顶和底覆盖层内，并且可选地埋入在有源层内，使得暴露的接头叠层沿着多层器件的整个侧面的一部分延伸。外部接线端可以随后沿着暴露接头叠层镀覆，并且可以卷绕至最顶层和最底层中之一或两者，若锚定接头定位于其上，并且通常与暴露内部接头的叠层对齐。沿着整个侧面延伸而未卷绕至最顶和/或最底层的暴露接头可以包括器件顶和底覆盖层的各个角半径部分中的锚定接头，由此便于形成与印刷电路板或其它安装表面形成良好焊料接合的小焊盘接线端。
本发明还涉及与形成根据所公开技术的多层电子元件相关的方法。这种方法的一个典型实施例包括如下步骤，设置多个电子元件，设置化学镀槽液，将电子元件浸入化学镀槽液中预定时间。电子元件分别包括选择性地插有多个内部电极的多个陶瓷基板层。内部电极的选定部分暴露于沿着每个电子元件外围的位置，使得化学镀槽液的浸入能够使接线端材料沉积在多个电子元件上，以形成对各个元件的桥接接线端。
根据本发明的其它的典型步骤包括将元件浸入化学镀槽液前清洁电子元件的选定面的步骤，诸如通过化学抛光。再一种典型步骤对应于向暴露的电极部分施用活化材料的步骤，诸如浸入金属盐、光刻构图有机金属前体、丝网印刷或喷墨钯沉积和/或电泳金属沉积。又一种典型步骤对应于加热或退火步骤，以增强镀覆接线端材料对电子元件的附着力。
不必在此概述部分表达的本发明的其它实施例可包括并结合参考上述概述部分中的特征或部件和/或在此说明书中讨论的其它特征和部件的各种方案的组合。
在描述本申请的剩余部分时，本领域技术人员将更好地理解这些实施例的特点和方案及其它内容。
附图说明
在参考附图描述的说明书中，为本领域技术人员列出了包括其最佳实施方式在内的本发明的完全和能够表达的说明，附图中：
图1A表示用于多层叉指电容器的已知典型电极层结构的总体顶部分解图；
图1B表示具有如图1A所示的已知典型实施例的内部电极层结构的典型多层叉指电容器的总体侧面透视图；
图2A表示用于根据本发明的多层叉指电容器的典型内部电极层和锚定接头结构的总体顶部分解图；
图2B表示具有如图2A所示的内部电极和锚定接头部分的根据本发明的典型多层叉指电容器的总体侧面透视图；
图3A表示用于多层电容器的已知典型内部电极层结构的总体顶部分解图；
图3B表示用于根据本发明的多层电容器的典型内部电极层和锚定接头结构的总体顶部分解图；
图4A表示具有如图3B中所示的内部电极和锚定接头部分的根据本发明的典型多层电容器的总体侧面透视图；
图4B表示根据本发明的典型多层叉指电容器的总体侧面透视图，其特征在于在典型电容器结构的四个选定侧上露出的内部电极和锚定接头部分；
图5A和5B分别表示用于在典型多层电容器实施例中使用的已知电极层结构的总体顶视图；
图5C表示具有如图5A和5B的已知典型形式的电极层结构的典型多层电容器实施例的总体侧面透视图；
图6A和6B分别表示根据本发明用于在多层电容器实施例中使用的典型电极层结构的总体顶视图；
图6C表示了根据本发明的具有如图6A和6B中所示的电极层结构的典型多层电容器实施例的总体侧面透视图；
图7A表示具有暴露电极接头的典型电容器阵列的总体侧面透视图；
图7B表示具有根据本发明的镀覆接线端的典型电容器阵列的总体侧面透视图；
图8A表示具有根据本发明的镀覆接线端的典型多层叉指电容器的总体侧面透视图；
图8B表示沿图8A的平面截面线A-A截取的、具有根据所公开技术的典型镀覆接线端的典型多层叉指电容器的侧截面图；
图9A表示具有根据所公开的技术的暴露电极接头和附加锚定接头的典型单片集成无源元件的稍微顶透视的总体侧面图；
图9B表示具有根据本发明的镀覆接线端的典型单片集成无源元件的稍微顶透视的总体侧面图；
图10A表示具有为形成根据所公开技术的“I形”接线端而定位且曝光的电极和锚定接头的典型多层电子元件的总体侧面截面图；
图10B表示具有“I形”接线端的典型多层电子元件的总体侧面截面图，“I形”接线端诸如是通过对图10A所示装置进行根据本发明所公开的选定镀覆工艺而形成的；
图11A表示具有为形成根据所公开技术的“J形”接线端而定位且曝光的电极和锚定接头的典型多层电子元件的总体侧面截面图；
图11B表示具有“J形”接线端的典型多层电子元件的总体侧面截面图，“J形”接线端诸如是通过对图11A所示装置进行根据本发明所公开的选定镀覆工艺而形成的；
图12A表示具有为形成根据所公开技术的“U形”接线端而定位且曝光的电极和锚定接头的典型多层电子元件的总体侧面截面图；
图12B表示具有“U形”接线端的典型多层电子元件的总体侧面截面图，“U形”接线端诸如是通过对图12A所示装置进行根据本发明所公开的选定镀覆工艺而形成的；
图13A和13B分别表示用于多层电容器实施例的、根据本发明的典型电极层结构的总体顶视图；
图13C为根据本发明具有图13A和13B所示的电极层结构的典型多层电容器实施例的总体侧面透视图；
图14A和14B分别表示用于多层电容器实施例的、根据本发明的典型电极层结构的总体顶视图；以及
图14C为根据本发明具有图14A和14B所示的电极层结构的典型多层电容器实施例的总体侧面透视图。
本说明书和附图中重复使用的附图标记表示本发明中相同或相似的部件或元件。
具体实施方式
参考发明内容部分，本发明涉及用于单片电子元件的改进接线端部件。
本发明接线端设计在采用暴露电极部分的结构，诸如单片电容器阵列、包括具有叉指电极结构的暴露电极部分的多层电容器、集成无源元件、以及其它电子芯片结构。附加锚定接头可以埋在这种单片元件中，以提供叠置的多个暴露内导电部分，镀覆接线端可以形成到该暴露内导电部分上、并且沿着器件的周边固定地设置。
通过在芯片器件的顶和/或底表面上设置额外的锚定接头，可以形成卷绕(wrap-around)的镀覆接线端，该接线端沿着芯片侧延伸到一个或多个顶和底层。在某些应用中这种卷绕的接线端是需要的，以便于芯片与印刷电路板或其它合适基板的焊接。沿着整个侧面延伸而未卷绕至顶和/或底层的暴露接头可以通过向器件顶部和底部覆盖层的各个角半径(corner radius)部分中设置锚定接头而形成，由此便于仍能够与印刷电路板或其它安装表面形成良好焊料结合的更小焊盘接线端。
本发明的镀覆技术和锚定接头部件可根据多个不同的单片元件而采用。图1A和1B表示现有的叉指电极层结构的方案，其中电极接头通常延伸至多层元件的两个选定侧面并在其上暴露出。此后，参考图2A和2B，表示出根据本发明的镀覆接线端的方案，它还涉及具有器件的两个选定侧面的暴露导电部分的多层元件实施例。
图3A表示具有在多层电子器件的一个选定侧面上暴露的电极接头的现有电极层构造的方案。图3B和4A分别涉及对图3A表示的典型实施例的改进，提供了一种典型的多层电容器，其具有在电容器的一个选定侧面上露出的内部电极接头和根据本技术的独特锚定接头。图4B涉及具有根据本发明露出元件的四个选定侧面的内部电极接头和锚定接头的典型多层叉指元件。
本发明的再一个典型实施例涉及分别在图6A至6C中示出的多层电容器结构，这些分别是对图5A至5C的典型多层电容器结构的改进。多层电容器结构的其它示例分别在图13A至13C和14A至14C中示出。参照图7A和7B的典型电容器阵列，表述所公开技术的其它实施例。图8A和8B则表示本发明镀覆接线端部件的方案，而图9A和9B涉及具有根据本发明的选择性接线端的典型集成无源元件。作为本公开技术更加特别的可能应用的示例，图10A和10B示出了“I形”接线端的方案，图11A和11B示出了“J形”接线端的方案，图12A和12B示出了“U形”接线端的方案。
应注意，在此表述的各个典型实施例不对所公开的技术构成限制。作为一个实施例中的部分描述或说明的部件可以用于与其它实施例中的相结合，从而得到另外的实施例。此外，特定的部件可以与没有提及、但具有相同、类似或等效功能的类似器件或部件互换。
现在将详细描述所公开技术的优选实施例。参考附图，图1A表示在多层叉指电容器或电容器阵列中采用的、具有电极接头14的电极层10和12的现有典型结构。电极层平行排列，接头14从多个层伸出，使得从交替电极层10和12伸出的电极接头沿各个列对齐。典型示例描述了具有相应接头14的四个这种电极层，而采用本技术的典型阵列在某些情况下可以包括更多的电极层和相应的接头。(通过选择电极的数量)这种部件提供了构成具有大范围电容值的电容元件的选择。
图1A的典型电极层结构不是完成的电容器实施例的表示。相反，图1A提供了有关典型电容器和电容器阵列结构的中间方案的参考。可在根据例如图1B中所示的典型的多层叉指电容器中采用图1A的电极层结构。
叉指电容器通常诸如图1A所示、设置在介电材料体18中的多个电极层构成，介电材料体18例如在图1B的典型叉指电容器结构16中所见。电极层10和12设置在介电材料18中，使得电极接头14延伸至IDC装置16的两侧并在其上露出。用于这种电极层的典型材料可包括铂、镍、钯-银合金、或其它适合的导电物质。介电材料18可包括钛酸钡、氧化锌、具有微火玻璃(low-fire glass)的氧化铝或其它合适的陶瓷或玻璃粘结材料。可选地，介电材料可以是有机化合物，例如通常用作电路板材料的环氧树脂(其中混合或未混合陶瓷，有或没有玻璃纤维)、或者常作为介电材料的其它塑料。在这些情况下，导电体通常是铜箔，对此铜箔进行化学刻蚀以提供图形。
可选地，可以认为典型IDC装置16是器件的部分20中的电极层和介电层交替的多层结构。IDC 16再一个典型特征在于，最顶层介电层22和最底层介电层24通常厚于IDC结构16的其它介电层部分。此介电层22和24充当覆盖层以保护器件，并提供足够大小的体积以经受玻璃/金属烧料(frit)的应力，所述烧料可烧结到电容器体上。已知的电容器实施例采用图1B的多层设置，本发明根据在此公开的其它特征利用这种结构16的方案。
多层IDC元件16，例如结合了图1A的现有典型电极层结构的图1B的那些，其特征在于，电极部分14暴露在IDC元件16的两个选定侧上。在多层元件中可以采用其它典型的内部电极结构，使得内部电极部分在器件侧面的不同位置和/或以不同数量露出。
例如，考虑在图3A的分解图中示出的典型内部电极层结构。交替的电极层26和28设有电极接头部30，其朝着单一的选定方向延伸。对于每组交替的电极层来说，电极接头30优选以层叠结构设置，例如使从电极层26伸出的接头30以分别的两排对齐。对于电极层28的接头30而言，优选保持相同的对准位置。采用图3A的典型内部电极结构的多层电容器或其它无源元件典型构造成将电极接头部30在元件的单个选定侧上露出。
再一个典型内部电极层结构设置有在多层叉指元件的四侧上露出的电极接头。这种内部电极层可类似于图1A所示的结构，其中各交替电极层10和12具有在相邻于延伸出接头部14的各侧的各层的各侧上的额外接头部分。
在图5A至5C中分别示出了又一个典型的电极层结构和相应的多层电容器实施例。在介电材料体36中间插第一多个内部电极层32(例如图5A所示)与内部电极层34(例如图5B所示)，形成多层电容器38，例如图5C中所示。在这种典型多层元件38中，一组电极层32或34的部分40在元件38的侧面42上露出。由此，在与侧面42相对(图中未示出)的器件另一侧上露出其它组电极层32或34的部分。
再参考图1B，用于IDC实施例16和用于其它单片电子元件的典型常规接线端包括印刷并烧结在玻璃基体中的银、铜或其它适合的金属的厚膜带，在其顶部镀覆一层镍以助于抗浸出(leach)，接着镀覆一层锡或焊料合金以防止镍氧化，从而得到易焊接的接线端。
根据这种类型的接线端，厚膜带通常还需要通过接线端机械和印刷轮子或其它合适于转移装有金属胶的元件进行印刷。这种印刷硬件会有分辨率的限制，使得难以施加厚膜带，尤其对于较小的芯片。对于IDC 16或其它电子元件而言，沿着两组相对的侧面典型的实际尺寸大约120密耳(千分之一英寸)乘以60密耳，从顶层到底层的厚度为约30密耳。当需要把超过四个的接线端提供给具有该尺寸的部件或者需要将接线端提供给更小尺寸的部件时，专门接线端机械的分辨率水平经常成为对提供有效的接线端带的限制。
本发明提供一种接线端设计，其中消除或显著简化了这种典型厚膜接线端带的提供。通过消除难以控制的厚膜带，避免了对于典型的接线端印刷硬件的需要。根据所公开的技术，接线端部件更集中在镍、锡、铜等的涂覆层上，其通常形成在厚膜接线端带之上。
利用根据所公开技术的镀覆接线端，应理解，可以形成沿着元件的周边具有与暴露的外部电极相同宽度的接线端。在其中应用了厚膜带的现有技术的接线端设计中，接线端通常比暴露的外部电极部分宽，从而解决暴露接头的重合不良。这种现有技术的实施例中的暴露电极通常必须足够窄，从而不仅确保完全由接线端将其覆盖，并且还要确保相邻的接线端不短接在一起。根据本公开的镀覆接线端的方案，最大化内部电极接头的宽度将产生具有较低等效串联电感(ESL)优点的电子元件。
考虑在图7A中示出的典型电容器阵列结构44。电容器阵列44的特征在于，多个内部电极和相应的电极接头46埋入介电材料体48中。与典型IDC结构16的电极层相反，电容器阵列44的电极接头46通常相应于分开的内部电极。通过将电容器阵列44或其它具有相似地露出的电极接头的电子元件放入化学镀溶液中，例如镍或铜离子溶液，优选地实现了镀覆接线端50的形成，如图7B所示。暴露于这种溶液中能够使露出的电极接头46沉积上镍、铜、锡或其它金属镀层。最终得到的镀层材料的沉积优选足以实现在叠层纵列中的相邻电极接头46之间的电连接。在接头纵列中的相邻电极接头之间的距离优选不超过约10微米，以确保适当的镀覆。在电极接头46的相邻纵列叠层之间的距离应当比此最小距离至少大2倍，以保证不同的接线端50不会连在一起。在本技术的一些实施例中，在露出的金属化的相邻纵列叠层之间的距离是在特定叠层中的相邻露出的电极接头46之间的距离的大约4倍。通过控制露出的内导体部分之间的距离，可以控制接线端的连接性，以便根据所希望的接线端结构形成桥接或非桥接的接线端。
由此根据露出的电极接头46的定位引导镀覆接线端50。由于通过在多层元件或电容器阵列44上的选定外围位置处露出的金属化部分的构造确定镀覆接线端50的形成，因此这种现象此后称作“自确定”。露出的内部电极接头46还帮助锚定接线端50到达电容器阵列44’的外围，这相应于添加有镀覆接线端50的多层电容器的实施例，例如图7A的44。通过在镀液中加入降低电阻的添加剂，可以进一步确保金属的完全镀覆覆盖和粘接。用于增强形成本发明镀覆接线端的金属沉积层的粘接性的又一种机制是此后根据如烘焙、激光处理、UV曝光、微波曝光、电弧焊等技术手段对元件进行加热。
对于某些元件应用，形成图7B的镀覆接线端50就可以满足，但有时从内部电极接头露出的金属化部分不足以形成本技术的自确定接线端。在此情况下，提供埋入单片元件选定部分中的附加锚定接头是有利的，甚至是必要的。锚定接头是短导电接头，一般不向元件提供电学功能，但在机械上起关键作用并确保附加镀覆接线端沿着单片器件外围。露出的锚定接头与露出的内部电极部分的结合可以提供足够的露出金属化部分，以建立更有效的自确定接线端。
例如，考虑在图2A中所示的典型内金属化部分的分解结构。以与图1A的电极层相似的结构设置交替的电极层52和54，其中电极接头部56从电极层52和54的选定位置伸出。附加锚定接头58还优选设置在与有源电极层52和54相同的平面内，使它们也沿着多层元件暴露在选定位置，但并不提供内部电连接。附加锚定接头还可以设置在多层元件的覆盖层中并沿着选定的侧面露出，使得能够形成沿着多于元件外围伸出的自确定镀覆接线端。
参考图2B，多层元件60对应于根据本发明的典型多层电容器实施例。多层元件60的部分62优选包括埋入介电材料部分中的典型的叉指电极层和图2A的锚定接头结构。沿着部分62外围的实线56表示图2A的电极接头56的露出部分，沿着部分62外围的虚线58表示露出的锚定接头58。附加锚定接头(未在图2A中示出)可埋入介电覆盖层64和66中(由虚线68表示其露出部分)，以进一步提供露出的金属化部分的设置，以便根据本发明的自确定镀覆接线端的形成。内部锚定接头优选以一般与内部电极接头的叠层相似的纵列对齐，使得所有内部接头设置在公共的叠层中。
对于一些元件应用而言，优选，接线端不仅沿着元件的整个宽度延伸，而且还卷绕至顶和底层。在此情况下，外部锚定接头70可以处于多层IDC60的顶和底层上，使得镀覆接线端可以沿着侧面并在顶和底层部分上形成，形成延伸的焊盘。例如，与在IDC 60中存在的露出电极接头56一起的埋入内部电极锚定接头58和68以及外部锚定接头70的存在(如图2B所示)有助于卷绕的镀层接线端72的形成，如图8A所示。
有几种不同的技术可以潜在地用于形成镀覆接线端，例如图8A多层元件实施例74上的接线端72。如前所述，第一种方法对应于电镀或电化学沉积，其中把具有露出的导电部分的电子元件暴露于镀液，例如以电偏压为特征的电解镍或电解锡。然后将元件自身偏置到与镀液极性相反的极性，将镀液中的导电元素吸引到元件暴露的金属化上。这种不具有极性偏置的镀覆技术称作化学镀，可以与诸如镍或铜离子溶液的化学镀溶液结合采用。
根据化学镀技术(还指某些诸如浸镀的应用)的预处理步骤有时可以在将电子元件浸入给定的化学镀溶液前采用。在电子元件形成有暴露的金属化电极和/或锚定接头部分后，可以进行化学抛光步骤，以辅助近乎部分的露出。例如，在电极和/或锚定接头部分由镍制成时，化学抛光可以帮助化学地去除在尚未完成元件的外围上形成的任何氧化镍(NiO)。
还可以根据所公开的化学镀技术采用的预处理步骤的又一个示例是活化器件暴露的金属部分，以利于化学镀材料的沉积。可以通过将电子元件浸入钯盐、光构图钯有机金属前体(经掩模或激光)、丝网印刷或喷墨沉积的钯化合物或电泳钯沉积。应理解，在此公开基于钯的活化仅是作为活化溶液的示例，其通常用于由镍或镍基合金形成的暴露电极和/或接头部分的活化。在其它实施例中，可以采用其它的活化溶液。在又一实施例中，可以向形成电容器电极的镍墨中引入钯(Pd)杂质，以消除用于化学Cu沉积的Pd活化步骤。还应理解，上述活化方法中的某些，诸如有机金属前体，还有利于用于增加与电子元的陶瓷基体的附着力的玻璃模的共沉积。
根据电化学沉积和化学镀技术，优选将诸如图8A的IDC 74的元件浸入合适的镀液中持续一定的时间。采用本发明的特定实施例，需要不超过15分钟的时间就足以使镀覆材料沿着元件沉积在露出的导电位置上，这样，累积足以使镀覆材料以垂直于露出的导电位置的方向扩展，并在选定的相邻露出的导电部分中建立桥接。
根据本本发明的镀覆接线端的形成可以采用的另一种技术包括镀覆材料的磁性吸引技术。例如，通过利用镍的磁性，可以将悬浮在电解溶液中的镍粒子吸引到多层元件类似的导电暴露电极接头和锚定接头上。具有同样磁性的其它材料也可以在镀覆接线端的形成中采用。
有关将镀覆接线端材料应用于多层元件的暴露电极接头和锚定接头的再一项技术包括电泳或静电原理。根据这种典型技术，槽液包括有带静电的颗粒。然后利用相反电荷使带有暴露导电部分的IDC或其它多层元件偏置并放入槽液中，使得带电粒子沉积在元件上的选定位置处。这项技术特别适用于在玻璃及其它半导体或非导电材料中的应用。一旦沉积上这些材料，之后就可以通过将足够热量通过媒介施加于元件的方式把沉积的材料转化成导电材料。
在此公开用于形成镀覆接线端的大部分方法的相关优点在于可以在诸如滚镀或流床接线端工艺的批量工艺中为多重电子元件收尾。由于器件制造不再需要经过精确构造的接线端机械选择性地应用接线端，因此这种方案有利于形成更方便和有利的元件接线端。
还应理解，这些电子部件变得更小，实际中，能够物理上夹住这些部件同时向每个端部涂覆厚膜接线端变得更不可行。
另外，这种薄膜方式导致了更低的尺寸灵活性，尺寸灵活性有利于自动处理。
用以形成根据所公开技术的镀覆接线端的一种特殊方法涉及上述镀覆技术的结合。可以首先将多层元件浸入到化学镀溶液中，例如铜离子溶液，以在露出的接头部分上沉积最初的铜层，提供更大的接触面。然后镀覆技术可以转为电化学镀覆系统，该系统允许在这种元件的选定部分上更快地累积铜。
根据用于将材料镀覆到本技术的多层元件的露出金属化部分的不同可用技术，可采用不同类型的材料形成镀覆接线端，并形成对电元件的内部部件的电连接。例如，可以采用诸如镍、铜、锡等的金属导体以及合适的电阻导体或半导体材料，和/或由这些不同类型材料中选取的组合。
参考图8B讨论根据本发明的镀覆接线端的特例，其中镀覆接线端包括多种不同材料。图8B提供了根据镀覆接线端72的特定典型实施例、沿着平面截线A-A截取的图8A的元件74的截面图。应理解，接线端72可以仅包括第一镀覆层，而没有在此例中示出的其它层。由于对于图8A和图8B的多层元件和接线端实施例中镀层的数量变化的可能，因此两个分别的实施例分别标记以74和74’，并且此附图标记不意味着在两个单独实施例之间的其它变化。
图8B中示出的接线端的形成中的第一步骤包括将元件浸入诸如镍或铜离子溶液的化学镀铜溶液中，使得铜76或其它金属的层沿着元件74’的外围沉积，在此处暴露出内部锚定接头58和68、从电极层52和54延伸出的内部电极接头、以及外部锚定接头70。然后可以在由金属镀层76覆盖的接头区域上覆盖电阻-聚合物材料78，然后再利用金属铜或其它材料80进行镀覆。在其它典型实施例中，接线端层可以与焊料阻挡层(例如，Ni焊料阻挡层)相对应。在一些实施例中，层78可以通过在初始镀层76(例如，镀覆的铜)的顶上镀覆另外的镍层而形成。第三种典型接线端层80可以在与诸如镀覆的Ni、Ni/Cr、Ag、Pd、Sn、Pb/Sn或其它适合的镀覆焊料的导电层相对应的一些实施例中。
另一种可选的镀覆对应于形成金属镀覆层，然后在这种金属镀层上电镀电阻合金。镀覆层可以单独或结合设置，以提供各种不同的镀覆接线端结构。这种镀覆接线端的基本原理在于，通过沿着元件外围的暴露导电部分的设计和定位来构成自确定镀覆。应理解，上述具有多层结构的镀覆接线端不对图8A和8B所示的实施例的应用构成限制，并且可以根据所有所示、所公开及其它各种电子元件而应用。
可以以各种不同的结构提供内部电极部分和锚定接头的这种特殊取向，从而有利于形成根据本发明的镀覆接线端。例如，考虑带有电极层26和28的图3B的典型内导电结构。电极接头30和内部锚定接头82可以设置在介电材料体中，从而形成类似图4A所示的多层元件。还可以提供附加的内部锚定接头84和外部锚定接头86。所描述的镀覆技术之一用以沿着金属化部分的露出区域在多层元件88上形成镀覆接线端。
根据本发明的方案的再一种典型多层元件表示为图4B中的元件90。内部电极层设置有向元件90的四个侧面伸出的电极接头。附加内部锚定接头94可以与露出的电极接头92交叉。另外内部锚定接头96可以埋入元件90的覆盖层中以提供扩展的镀覆接线端。外部锚定接头98的存在有助于元件顶和/或底侧卷绕的接线端的形成。这种外部锚定接头98可以直接印刷在形成最顶层基板层的陶瓷板或带中，从而形成完全与最顶层基板层平齐的“埋入”层。通过埋入电子元件的这些部分，接线端可以更不易受到局部破损或无意的移动的影响，还可以实现更加美观的元件整体设计。
现在，将参照图10A、10B、11A、11B、12A和12B展示诸如通过外部锚定接头的选择性设置实现的不同外围接线端形状的示例。特别参照图10A，多层电子元件150具有由相应的第一电极152和相应的第二电极154体现的多对相对的电极。每个电极层形成在相应的陶瓷层上，其上还设置有至少一个锚定接头156。附加锚定接头158还可以设置在介电覆盖层中，而非电极部件，使得暴露的导电区域沿着多层元件150的任意侧面的整体设置。通过在覆盖层中设置暴露的导电锚定接头158并到达元件150的选定的对应角157，将有利于通常为“I形”接线端159a和159b的形成，如图10B所示。这种“I形”接线端提供了仍能够与印刷电路板或其它安装表面形成良好焊料连接的更小焊盘的接线端，因为接线端优选完全延伸到元件150的顶和/或底面。
现在，参照图11A和11B，多层电子元件160具有由相应的第一电极162和相应的第二电极164体现的多对相对的电极。每个电极层形成在相应的陶瓷层上，其上还设置有至少一个锚定接头166。附加锚定接头168还可以设置在介电覆盖层中，而非电极部件，使得暴露的导电区域沿着多层元件160的任意侧面的整体设置。还优选在元件160的顶和底侧中选取的一个上设置外部锚定接头165，从而根据本发明的技术形成形成所得的“J形”接线端169a和169b。这种“J形”接线端提供了用于将电子元件安装在印刷电路板或其它安装表面上的焊盘，并且由于焊盘仅在元件108的选定侧面上，因此提供了预定的元件安装取向。
有时需要顶面上缺少导电部分，例如，在表面与热屏蔽或RF屏蔽相接触时，其将导致短路。
现在，参照图12A和12B，多层电子元件170具有由相应的第一电极172和相应的第二电极174体现的多对相对的电极。每个电极层形成在相应的陶瓷层上，其上还设置有至少一个锚定接头176。附加锚定接头178还可以设置在介电覆盖层中，而非电极部件，使得暴露的导电区域沿着多层元件170的任意侧面的整体设置。还优选在元件170的顶和底侧两者上都设置外部锚定接头175，从而根据本发明的技术形成形成所得的“U形”接线端179a和179b。这种“U形”接线端提供了用于将电子元件的任意一侧安装在印刷电路板或其它安装表面上的焊盘。
参照图10B、11B和12B，应理解，相应的接线端159a、159b、169a、169b、179a和179b可以选择性地形成为单层接线端或多层接线端。例如，图10B、11B和12B的每个外围接线端可以与单层的镀覆铜或镍相对应。或者，这种接线端可以形成为具有镀覆铜的初始层，接着是各个镀覆焊料阻挡层和焊料层，例如镍和接下来的锡。
本公开技术的另一种应用涉及更一般的多层元件结构，如图6A、6B和6C所示。图6A的电极层100和图6B的电极层102设置在各自的T形结构中，使电极接头部分104从各电极层中伸出。当电极层100和102插以介电层以形成多层陶瓷器件时，如图6C所示，各个电极接头部分104在器件108的两个相邻侧面上露出。还可以将锚定接头部分106设置在电极层面中，使得露出的导电部分沿着器件108的相对外围侧对齐，从而利于在其上形成镀覆电极。应理解，围绕多层电子元件的选定角设置这种接线端通常难以使用现有技术接线端工艺实现。本领域技术人员还应理解，角接线端设计不仅可以在器件108中形成，而且还可以在其它多种特别构造的器件中实现，并且还应理解，与上述锚定接头类似，可以仅在一个角上设置角卷绕部分，在需要时，即在需要取向部件时。
可以采用本公开技术的多层电子元件的又一种示例如图13A、13B和13C所示。图13A的电极层130和图13B的电极层132设置在各自的J形结构中，使电极接头部分134从各电极层中伸出。当电极层130和132插以介电层以形成多层陶瓷器件时，如图13C所示，各个电极接头部分134(由对应的实线表示)在沿着器件138顶侧的选定位置处露出。还可以将锚定接头部分136设置在电极层面中和/或介电覆盖层中，使得附加的暴露导电部分(由图13C中对应的虚线表示)可以利于在其上形成镀覆电极。如图13A至13C所示，采用“J形”电极的元件有利于具有固有的预定元件取向的应用，因为接线端仅形成在元件的一侧上。
分别对图13A至13C所示的“J形”电极的进行稍微的变化，对应于图14A、14B和14C所示的“T形”电极。图14A的电极层140和图14B的电极层142设置在各自的T形结构中，使电极接头部分144从各电极层中伸出。当电极层140和142插以介电层以形成多层陶瓷器件时，如图14C所示，各个电极接头部分144(由对应的实线表示)在沿着器件148的顶和底侧的选定位置处露出。还可以将锚定接头部分146设置在电极层面中和/或介电覆盖层中，使得附加的暴露导电部分(由图14C中对应的虚线表示)可以利于在其上形成镀覆电极。
图9A和图9B示出所公开技术的实施方案的另一个示例。图9A表示集成无源元件110，包括设置在单个单片结构中的无源元件的组合。集成元件110可包括电阻器、变阻器、电容器、电感器、联接器、不平衡变压器、和/或其它无源元件的选定组合。各种独特的无源元件典型的特征在于至少一个导电电极状部分，至少一个电极接头部分112从该电极状部分延伸，并沿着元件110的外围露出。
如图9A所示，集成无源元件110可具有所示的多个不同的内部电极设置。相应的电极接头112可以以对称或不对称的结构设置，并且可以以各种方式成组。主要特征在于，露出的电极接头112设置在元件110中以方便选择性镀覆接线端的形成。此外，内部锚定接头114和/或外部锚定接头116还可以设置有集成无源元件，从而构成附加的选择性接线端设置。例如，考虑具有多个露出的内部电极接头112、内部锚定接头114和外部锚定接头116的图9A的露出接头的设置。优选地，将这种结构提供到根据目前公开的技术而变化的镀覆溶液中会实现多个镀覆侧面接线端118和卷绕的镀覆接线端120的形成，如图9B所示。集成无源元件或多层电子器件110’简单地相应于分别带有附加镀覆接线端118和120的集成无源元件，例如图9A的110。因此，可以对集成无源元件的接头进行设计，从而可以在不同电极和不同元件层中形成镀覆接线端。
应理解，分别在图1A至图9B中表示的单片元件实施例(包括其中间方案)仅作为所公开技术的示例表示。在多数的例子中，描述了四个或多个一般的电极列，但电极列的数量也可以更多或更少，这取决于所希望的元件结构。可以根据所公开的技术、沿着任何选定元件侧的任何选择部分形成镀覆接线端。这种镀覆接线端可以包括单层镀覆导电材料、电阻材料、半导体材料、或从这些材料中选取的多层组合。
应理解，内部锚定接头和外部锚定接头可以选择性地用于不同的接线端，优选提供不同尺寸的侧面接线端或卷绕的接线端。当对于特定应用来说，卷绕的接线端并不优选时，在此示出和描述的IDC实施例的内、外部锚定接头部件例如都可以仅采用内部锚定接头部件。在各种不同多层元件上的带有露出的电极接头的内、外部锚定接头的不同组合可以生产出用于器件的各种潜在的接线端设计。
在参考具体实施例详细描述本发明的同时，应理解，对于本领域的技术人员来说，在获得上述提示后可以很容易地改变本技术，以对实施例进行选择、变化和等效替代。因此，本说明书的内容仅作为示例而并非限制，发明内容并不排除对本发明的这种修改、变化和/或添加，这对本领域的技术人员来说是显而易见的。

Claims (41)

1.一种形成用于电子元件的化学镀覆接线端的方法，所述方法包括如下步骤：
设置多个电子元件，每个电子元件包括选择性地插有多个内部电极部件的多个陶瓷基板层，其中所述内部电极部件的选定部分暴露于沿着电子元件外围的选定位置处；
设置化学镀槽液；以及
将所述多个电子元件浸入所述化学镀槽液中预定的时间，从而在所述多个电子元件上沉积接线端材料，以在选定的暴露内部电极部件之中形成各个桥接的接线端。
2.如权利要求1所述的方法，其中所述预定的时间少于约15分钟。
3.如权利要求1所述的方法，其中所述预定的时间根据形成厚度大于约1微米的接线端材料所需的时间来确定。
4.如权利要求1所述的方法，其中所述多个电子元件浸入所述化学镀槽液中预定的时间，从而实现各自厚度在约2至约4微米之间的桥接的接线端。
5.如权利要求1所述的方法，其中所述化学镀槽液包括镍或铜离子溶液。
6.如权利要求1所述的方法，还包括在该些电子元件浸入化学镀槽液前清洁该多个电子元件的选定表面的步骤。
7.如权利要求6所述的方法，其中所述电子元件的内部电极部件包括镍，并且其中所述清洁步骤包括进行化学抛光以充分去除各个电子元件外围上的任何氧化镍积累。
8.如权利要求1所述的方法，还包括加热该多个电子元件以增强各个桥接的接线端与该些电子元件的附着力的步骤。
9.如权利要求1所述的方法，还包括活化暴露的内部电极部分以便于接线端材料在该多个电子元件上的沉积的步骤。
10.如权利要求9所述的方法，其中该活化步骤还包括按照从由浸入金属盐、光刻构图有机金属前体、丝网印刷或喷墨沉积金属化合物、以及电泳沉积金属化构成的组中选取的方式施用活化材料。
11.如权利要求9所述的方法，其中所述电子元件的该内部电极部件包括镍，并且其中该活化步骤还包括按照从由浸入钯盐、光刻构图钯有机金属前体、丝网印刷或喷墨沉积钯化合物、以及电泳沉积钯构成的组中选取的方式施用活化材料。
12.一种形成用于电子元件的化学镀覆接线端的方法，所述方法包括如下步骤：
设置多个电子元件，每个电子元件包括选择性地插有多个内部电极部件的多个陶瓷基板层，其中该内部电极部件的选定部分暴露于沿着电子元件外围的选定位置处；
清洁该多个电子元件的选定表面；
向每个电子元件的暴露内部电极部分施用活化材料；以及
将所述多个电子元件浸入化学镀槽液中预定的时间，从而在所述多个电子元件上沉积接线端材料，以在选定的暴露内部电极部件之中形成各个桥接的接线端。
13.如权利要求12所述的方法，其中所述预定的时间少于约15分钟。
14.如权利要求12所述的方法，其中所述预定的时间根据形成厚度大于1微米的接线端材料所需的时间来确定。
15.如权利要求12所述的方法，其中所述多个电子元件浸入所述化学镀槽液中预定的时间，从而实现各自厚度在约2至约4微米之间的桥接的接线端。
16.如权利要求12所述的方法，其中所述化学镀槽液包括镍或铜离子溶液。
17.如权利要求12所述的方法，其中所述电子元件的该内部电极部件包括镍，并且其中所述清洁步骤包括进行化学抛光以充分去除各个电子元件外围上的任何氧化镍积累。
18.如权利要求12所述的方法，还包括加热该多个电子元件以增强各个桥接的接线端与该些电子元件的附着力的步骤。
19.如权利要求12所述的方法，所述施用活化材料的步骤对应于按照从由浸入金属盐、光刻构图有机金属前体、丝网印刷或喷墨沉积金属化合物、以及电泳沉积金属化构成的组中选取的方式应用。
20.如权利要求12所述的方法，其中所述电子元件的该内部电极部件包括镍，并且其中该活化步骤还包括按照从由浸入钯盐、光刻构图钯有机金属前体、丝网印刷或喷墨沉积钯合物、以及电泳沉积钯构成的组中选取的方式施用活化材料。
21.一种多层电子元件，包括：
多个第一陶瓷层，每个陶瓷层通过边缘横向定界；
多个电极，插于所述多个第一陶瓷层之间，所述多个电极的特征在于其接头部分延伸至所述多个第一陶瓷层的至少一个边缘处并沿着该边缘露出，电极与第一陶瓷层的所述间插组合形成了特征在于各个最顶面和最底面的内部组件；
多个第二陶瓷层，通过边缘横向定界，并分别设置在所述内部组件的选定最顶面和最底面上，以形成至少一个用于该多层电子元件的覆盖层，所述内部组件和所述至少一个覆盖层形成了特征在于各个最顶面和最底面的单片元件组件；以及
至少一层镀覆接线端材料，连接选定的所述接头部分，其中所述接头部分彼此隔开预定的距离，使得暴露的接头部分对镀覆接线端材料起形成核和引导点的作用。
22.如权利要求21所述的多层电子元件，其中所述电极的该暴露接头部分在该内部组件的选定边缘处沿着纵向列对齐，所述纵向列的特征在于各自的宽度，并且其中该至少一层镀覆接线端材料形成有基本与该些对齐的纵向列相同的宽度。
23.如权利要求21所述的多层电子元件，还包括散布在选定的所述第一和第二陶瓷层的选定的边缘之中并沿着该些边缘露出的多个内部锚定接头。
24.如权利要求21所述的多层电子元件，其中所述电极的暴露接头部分和所述内部锚定接头的暴露部分在该内部组件和该至少一个覆盖层两者内都在单片元件组件的选定边缘处沿着纵向列对齐。
25.如权利要求24所述的多层电子元件，其中所述至少一层镀覆接线端材料沿着所述电极暴露的所述接头部分和所述内部锚定接头对齐的纵向列形成，使得所述至少一层镀覆接线端材料从所述单片元件组件的最顶层延伸至最低层。
26.如权利要求24所述的多层电子元件，还包括多个外部锚定接头，设置在所述单片元件组件选定的最顶面和最底面上，并且其中所述至少一层镀覆接线端材料沿着所述电极暴露的所述接头部分和所述内部锚定接头形成，使得所述至少一层镀覆接线端材料从所述单片元件组件的最顶层延伸至最低层并卷绕至该单片元件组件选定的最顶面和最底面。
27.如权利要求26所述的多层元件，其中所述外部锚定接头埋入所述单片元件组件所述选定的最顶面和最底面中并基本与其平齐。
28.如权利要求24所述的多层电子元件，还包括多个外部锚定接头，设置在所述单片元件组件的最顶面和最底面上，并且其中所述至少一层镀覆接线端材料沿着所述电极暴露的所述接头部分和所述内部锚定接头形成，使得所述至少一层镀覆接线端材料从所述单片元件组件的最顶层延伸至最低层并卷绕至该单片元件组件选定的最顶面和最底面。
29.如权利要求28所述的多层元件，其中所述外部锚定接头埋入所述单片元件组件的最顶面和最底面中并基本与其平齐。
30.如权利要求24所述的多层电子元件，其中沿着给定的纵向列对齐的每个暴露的电极接头部分和每个暴露的内部锚定接头部分以距离所述给定的纵向列中的该暴露的电极接头部分和暴露的内部锚定接头中的至少另一个小于10微米的距离沿着所述单片元件组件的外围暴露。
31.一种多层电子元件，包括：
多个绝缘基板，每个绝缘基板具有一上表面和一下表面，所述多个绝缘基板通过边缘横向地定界；
多个电极，插于所述多个绝缘基板之间，所述多个电极的特征在于沿着所述多个基板的至少一个边缘露出的其接头部分；以及
至少一层化学镀覆接线端材料，连接选定的所述接头部分，其中所述接头部分彼此隔开预定的距离，使得露出的接头部分对化学镀覆接线端材料起形成核和引导点的作用。
32.如权利要求31所述的多层电子元件，其中选定的所述多个电极和各个接头部分按一般为J形的结构构造。
33.如权利要求31所述的多层电子元件，其中选定的所述多个电极和各个接头部分按一般为T形的结构构造。
34.如权利要求31所述的多层电子元件，其中选定的所述多个电极和各个电极接头部分按叉指结构设置，电极接头部分暴露在多层电子元件的一个选定侧面上，使得所述至少一层化学镀覆接线端材料形成在该多层电子元件的所述一个选定的侧面上。
35.如权利要求31所述的多层电子元件，其中选定的所述多个电极和各个电极接头部分按叉指结构设置，电极接头部分暴露在多层电子元件的两个选定侧面上，使得至少两层化学镀覆接线端材料分别形成在该多层电子元件的所述两个选定的侧面上。
36.如权利要求31所述的多层电子元件，其中选定的所述多个电极和各个电极接头部分按叉指结构设置，电极接头部分暴露在多层电子元件的四个选定侧面上，使得至少四层化学镀覆接线端材料分别形成在该多层电子元件的所述四个选定的侧面上。
37.如权利要求31所述的多层电子元件，其中所述电极包括镍。
38.如权利要求37所述的多层电子元件，其中所述电极还包括钯杂质。
39.如权利要求31所述的多层电子元件，其中所述至少一层化学镀覆接线端材料包括铜。
40.如权利要求31所述的多层电子元件，还包括顺序施加在所述至少一层化学镀覆接线端材料上的附加接线端层。
41.如权利要求40所述的多层电子元件，其中所述至少一层化学镀覆接线端材料包括铜，并且其中所述附加接线端层包括镍层或锡层。
CN2004100325480A 2003-04-08 2004-04-08 镀覆接线端 Expired - Lifetime CN1540692B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US10/409,023 US7152291B2 (en) 2002-04-15 2003-04-08 Method for forming plated terminations
US10/409,023 2003-04-08
US10/632,514 2003-08-01
US10/632,514 US6960366B2 (en) 2002-04-15 2003-08-01 Plated terminations

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN 201110046988 Division CN102176375B (zh) 2003-04-08 2004-04-08 镀覆接线端

Publications (2)

Publication Number Publication Date
CN1540692A true CN1540692A (zh) 2004-10-27
CN1540692B CN1540692B (zh) 2011-04-27

Family

ID=46205142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100325480A Expired - Lifetime CN1540692B (zh) 2003-04-08 2004-04-08 镀覆接线端

Country Status (5)

Country Link
JP (2) JP2004312023A (zh)
KR (1) KR20040087934A (zh)
CN (1) CN1540692B (zh)
GB (1) GB2400493B (zh)
TW (1) TWI368923B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832069B (zh) * 2005-03-10 2010-10-27 Tdk株式会社 多端子型层叠电容器及其制造方法
CN101567266B (zh) * 2008-04-25 2013-02-13 索尼株式会社 可变电容器及电子装置
CN106960882A (zh) * 2017-03-20 2017-07-18 河北盛平电子科技有限公司 一种表面金属化陶瓷立方体和制作方法
CN107731524A (zh) * 2016-08-10 2018-02-23 钰邦电子（无锡）有限公司 薄膜电容器及其制作方法
CN107768142A (zh) * 2016-08-19 2018-03-06 钰邦电子（无锡）有限公司 用于提升介电常数的薄膜电容器及其制作方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
JP2006147901A (ja) * 2004-11-22 2006-06-08 Murata Mfg Co Ltd 積層電子部品、その製造方法およびその特性測定方法
JP4539440B2 (ja) * 2005-06-01 2010-09-08 株式会社村田製作所 積層コンデンサの実装構造
US7414857B2 (en) * 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
WO2007116566A1 (ja) * 2006-04-07 2007-10-18 Murata Manufacturing Co., Ltd. コンデンサ
US20090154056A1 (en) * 2007-12-17 2009-06-18 General Electric Company Low inductance capacitor and method of manufacturing same
JP5239731B2 (ja) * 2007-12-21 2013-07-17 株式会社村田製作所 積層セラミック電子部品およびその製造方法
US8194391B2 (en) 2007-12-21 2012-06-05 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP5217677B2 (ja) 2008-06-20 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5282634B2 (ja) 2008-06-25 2013-09-04 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5347350B2 (ja) 2008-07-02 2013-11-20 株式会社村田製作所 積層型電子部品の製造方法
JP5217692B2 (ja) 2008-07-02 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP2010118499A (ja) 2008-11-13 2010-05-27 Murata Mfg Co Ltd 積層セラミック電子部品
KR101069989B1 (ko) 2009-09-10 2011-10-04 삼성전기주식회사 적층형 칩 커패시터 및 회로 기판 장치
JP2012156315A (ja) 2011-01-26 2012-08-16 Murata Mfg Co Ltd 積層セラミック電子部品
JP2012253245A (ja) * 2011-06-03 2012-12-20 Tdk Corp 積層電子部品及び積層電子部品の製造方法
JP2013021300A (ja) 2011-06-16 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
JP2013021299A (ja) 2011-06-16 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
JP2013051392A (ja) 2011-08-02 2013-03-14 Murata Mfg Co Ltd 積層セラミック電子部品
JP5794222B2 (ja) 2012-02-03 2015-10-14 株式会社村田製作所 セラミック電子部品
JP5796568B2 (ja) 2012-02-03 2015-10-21 株式会社村田製作所 セラミック電子部品
JP5799948B2 (ja) 2012-02-03 2015-10-28 株式会社村田製作所 セラミック電子部品及びその製造方法
JP5971236B2 (ja) 2013-03-26 2016-08-17 株式会社村田製作所 セラミック電子部品及びガラスペースト
KR102004781B1 (ko) * 2014-01-27 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101821918B1 (ko) 2014-03-27 2018-01-24 가부시키가이샤 무라타 세이사쿠쇼 전자 부품
CN107615421B (zh) 2015-05-21 2020-06-16 株式会社村田制作所 电子部件
CN112437708A (zh) * 2018-07-26 2021-03-02 株式会社Ihi 金属部件的接合方法及金属部件接合体
RU194681U1 (ru) * 2019-09-02 2019-12-19 Российская Федерация, от имени которой выступает Министерство обороны Российской Федерации Высоковольтный конденсатор
JP2022085502A (ja) 2020-11-27 2022-06-08 株式会社村田製作所 積層セラミックコンデンサ
KR20220081632A (ko) * 2020-12-09 2022-06-16 삼성전기주식회사 적층형 전자 부품
JP7400758B2 (ja) 2021-03-16 2023-12-19 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064606A (en) * 1975-07-14 1977-12-27 Trw Inc. Method for making multi-layer capacitors
US4811162A (en) * 1987-04-27 1989-03-07 Engelhard Corporation Capacitor end termination composition and method of terminating
JP2531019B2 (ja) * 1988-05-20 1996-09-04 株式会社村田製作所 正の抵抗温度特性を有する半導体磁器
US4831494A (en) * 1988-06-27 1989-05-16 International Business Machines Corporation Multilayer capacitor
JPH02294007A (ja) * 1989-05-08 1990-12-05 Tdk Corp セラミック電子部品の電極形成方法
US5576053A (en) * 1993-05-11 1996-11-19 Murata Manufacturing Co., Ltd. Method for forming an electrode on an electronic part
JPH09129476A (ja) * 1995-10-30 1997-05-16 Murata Mfg Co Ltd セラミック電子部品
JP2001155953A (ja) * 1999-11-26 2001-06-08 Tdk Corp 三次元搭載用多端子積層セラミックコンデンサ
JP2001167969A (ja) * 1999-12-06 2001-06-22 Tdk Corp 三次元搭載用多端子積層セラミックコンデンサ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832069B (zh) * 2005-03-10 2010-10-27 Tdk株式会社 多端子型层叠电容器及其制造方法
CN101567266B (zh) * 2008-04-25 2013-02-13 索尼株式会社 可变电容器及电子装置
CN107731524A (zh) * 2016-08-10 2018-02-23 钰邦电子（无锡）有限公司 薄膜电容器及其制作方法
CN107768142A (zh) * 2016-08-19 2018-03-06 钰邦电子（无锡）有限公司 用于提升介电常数的薄膜电容器及其制作方法
CN106960882A (zh) * 2017-03-20 2017-07-18 河北盛平电子科技有限公司 一种表面金属化陶瓷立方体和制作方法

Also Published As

Publication number Publication date
JP2004327983A (ja) 2004-11-18
TW200503010A (en) 2005-01-16
GB2400493A (en) 2004-10-13
JP2004312023A (ja) 2004-11-04
JP4425688B2 (ja) 2010-03-03
TWI368923B (en) 2012-07-21
KR20040087934A (ko) 2004-10-15
GB0405993D0 (en) 2004-04-21
GB2400493B (en) 2005-11-09
CN1540692B (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
CN1540692A (zh) 镀覆接线端
CN100568422C (zh) 镀覆接线端
US6972942B2 (en) Plated terminations
US6960366B2 (en) Plated terminations
US8902564B2 (en) Multilayer ceramic electronic component
US7177137B2 (en) Plated terminations
JP4636180B2 (ja) 積層型セラミック電子部品
JP2004040085A (ja) メッキ技術によるコンポーネント形成
JP2009224802A (ja) 無電解めっきターミネーションを形成する方法
JP2012028593A (ja) 積層セラミック電子部品およびその製造方法
US20090290284A1 (en) Electrical Component and External Contact of an Electrical Component
CN111755249A (zh) 多层电容器
CN1474421A (zh) 通过镀覆技术形成元件
KR20240022618A (ko) 적층 세라믹 커패시터
GB2406714A (en) Multilayer electronic component with tab portions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: south carolina

Patentee after: Kyocera AVX Components Co.,Ltd.

Address before: south carolina

Patentee before: AVX Corp.

CP01 Change in the name or title of a patent holder
CX01 Expiry of patent term

Granted publication date: 20110427

CX01 Expiry of patent term