JP2004040085A - メッキ技術によるコンポーネント形成 - Google Patents

Abstract

【課題】導電フィーチャをメッキ技法により形成する。
【解決手段】メッキ端子は、露出した種々の幅の内部電極タブおよび追加のアンカータブ部分によってガイドされ固定される。このようなアンカータブは、チップ構造の内部または外部に配置して追加のメッキメッキ材料の核とする。電極タブとアンカータブの組み合わせたものをそれぞれの構成で露出させて、略円板状のメッキ材料部分を形成する。このようなメッキ材料は、最終的に、はんだボールをそれにリフローすることのできる略球形のボール制限メタラジ部分を形成する。自己決定的なメッキ端子および導電コンポーネントの形成では、異なる種々のメッキ技法および材料を採用することができる。
【選択図】　　　　図５

Description

【０００１】
【発明の属する技術分野】
本主題は一般に、多層電子コンポーネントのためのコンポーネント形成の改善に関する。より具体的には、本主題は、端子および導電コンポーネントを形成する際にメッキ技術を利用すること、ならびに、多層コンデンサや集積受動コンポーネントなどのデバイスに対する相互接続技法のためにメッキ技術を利用することに関する。本技術は、露出した電極タブの選択的な構成を利用して、メッキ電子接続の形成を容易にする。
【０００２】
【従来の技術】
近年の電子コンポーネントは、多くの場合、モノリシックデバイスとしてパッケージされ、単一のチップパッケージ内に単一コンポーネントまたは複数のコンポーネントを含むことがある。このようなモノリシックデバイスの具体例は、多層コンデンサまたはコンデンサアレイであり、開示する本技術に関して特に重要なのは、インタディジテイティッド（ｉｎｔｅｒｄｉｇｉｔａｔｅｄ）内部電極層と対応する電極タブとを備える多層コンデンサである。インタディジテイティッドコンデンサ（ＩＤＣ、　ｉｎｔｅｒｄｉｇｉｔａｔｅｄ　ｃａｐａｃｉｔｏｒ）技術の特徴を含む多層コンデンサの例を、特許文献１、２、および３に見ることができる。その他のモノリシック電子コンポーネントは、複数の受動コンポーネントを単一のチップ構造に集積したデバイスに対応している。このような集積受動コンポーネントは、抵抗器、コンデンサ、インダクタ、および／またはその他の受動コンポーネントを選択的に組み合わせたものであって、多層に形成され、モノリシック電子デバイスとしてパッケージされたものとすることができる。
【０００３】
選択的に端子を形成することは、種々のモノリシック電子コンポーネントを電気的に接続するために必要なことが多い。集積モノリシックデバイスの各内部電子コンポーネントを電気的に接続するためには、マルチプル端子形成（ｍｕｌｔｉｐｌｅｔｅｒｍｉｎａｔｉｏｎ）が必要である。マルチプル端子形成は、不要のインダクタンスを低減するためＩＤＣその他の多層アレイと共に使用されることも多い。マルチプル端子形成を多層コンポーネントを形成するのに用いた方式の一例においては、チップ構造の選択領域にドリルで複数のビア（ｖｉａ）を形成し、これらビアを導電材で埋めて、デバイスの選択電極部分間が電気的に接続される。
【０００４】
対象デバイスのために外部端子を形成する別の方式は、ガラスマトリクス上の銀または銅の厚膜ストライプを、内部電極層の露出部分に付け、その材料を硬化または焼成し、追加の金属層を端子ストライプの上にメッキして、ある部分を基板にはんだ付け可能にするものである。焼成された端子とその上にメッキされた金属膜とで形成された外部電極を備える電子コンポーネントの一例が、特許文献４に開示されている。端子形成は制御が困難なことが多く、チップサイズが小さくなるに伴って、問題をはらむ可能性がある。特許文献５及び６は、電子デバイスの選択された領域に端子を形成する方法に関するものである。
【０００５】
電子コンポーネントのサイズが絶えず縮小していくため、端子ストライプを所定領域に要求精度でプリントすることは極めて困難である。厚膜端子ストライプは機械により付けられるのが典型的であり、この機械は、チップを掴んで、選択した端子を特別設計のホイールで設けるものである。特許文献７、８、９、１０には、端子ストライプをチップ構造に設けることに関する機械機構およびステップが開示されている。電子チップデバイスのコンポーネントサイズが縮小するか、あるいは端子接点の数が増加すると、これにより典型的な端子形成機械の分解能が限界に達することがある。
【０００６】
端子を選択的に設けようとするときに生じるおそれのある他の問題としては、端子ランド（ｌａｎｄ）がずれたり、端子が誤った位置に配置されたりして、内部電極タブが露出したり完全に欠損し、抱き（ｗｒａｐ−ａｒｏｕｎｄ）端子部分が欠損するという問題がある。さらに、端子の塗装様材料のコーティングが薄過ぎたり、端子のコーティングの一部で別の部分が汚されて端子ランドが短絡したりすると、別の問題が生じる虞がある。厚膜システムのもう１つの問題は、垂直面のようなデバイスの選択面だけに、端子を形成するのが困難なことが多いことである。モノリシックデバイスに電気端子を設けることに関しては、電子チップコンポーネントのための安価で効率的な端子フィーチャを提供する必要がある。
【０００７】
端子形成に関して知られている別のオプションは、複数の個別基板コンポーネントをシャドウマスクに整列させるものである。特許文献１１に開示されているような特別設計された固定具中に各部を搭載し、ついで、マスクを介してスパッタリングすることができる。これは、典型的には、非常に高価な製造プロセスであるから、効率的でコストの高い端子を提供することが望ましい。
【０００８】
特許文献１２、１３、１４、１５は、種々の電子コンポーネントのための端子を形成する態様を扱っている。
【０００９】
多層セラミックデバイスの形成方法を対象とする他の背景参考文献としては、特許文献１６、１７、１８、１９がある。
【００１０】
電子コンポーネントとこれらの端子との分野においては、種々の態様および代替フィーチャが知られているが、本明細書で述べるどの問題にも対処できるような設計は１つとしてない。前述の米国特許の開示は、番号を付して本明細書の一部とする。
【００１１】
【特許文献１】
米国特許第４，８３１，４９４号明細書
【００１２】
【特許文献２】
米国特許第５，８８０，９２５号明細書
【００１３】
【特許文献３】
米国特許第６，２４３，２５３Ｂ１号明細書
【００１４】
【特許文献４】
米国特許第５，０２１，９２１号明細書
【００１５】
【特許文献５】
米国特許第６，２３２，１４４Ｂ１号明細書
【００１６】
【特許文献６】
米国特許第６，２１４，６８５Ｂ１号明細書
【００１７】
【特許文献７】
米国特許第５，９４４，８９７号明細書
【００１８】
【特許文献８】
米国特許第５，８６３，３３１号明細書
【００１９】
【特許文献９】
米国特許第５，７５３，２９９号明細書
【００２０】
【特許文献１０】
米国特許第５，２２６，３８２号明細書
【００２１】
【特許文献１１】
米国特許第４，９１９，０７６号明細書
【００２２】
【特許文献１２】
米国特許第５，８８０，０１１号明細書
【００２３】
【特許文献１３】
米国特許第５，７７０，４７６号明細書
【００２４】
【特許文献１４】
米国特許第６，１４１，８４６号明細書
【００２５】
【特許文献１５】
米国特許第３，２５８，８９８号明細書
【００２６】
【特許文献１６】
米国特許第４，８１１，１６４号明細書
【００２７】
【特許文献１７】
米国特許第４，２６６，２６５号明細書
【００２８】
【特許文献１８】
米国特許第４，２４１，３７８号明細書
【００２９】
【特許文献１９】
米国特許第３，９８８，４９８号明細書
【００３０】
【課題を解決するための手段】
本主題は、前述の種々の問題を認識し解決し、電気端子の形成及び関連する技術の他の関連する態様を認識し対処することにある。そこで、ここに開示した技術の幾つかの実施形態の第１の目的は、概して、電子コンポーネントの端子フィーチャにある。具体的には、開示した端子フィーチャにおいては、メッキするだけであるから、端子形成のために典型的にはモノリシックデバイスの一部にプリントされる厚膜ストライプが、除去されるか、あるいは著しく簡略化にされるように設計されている。
【００３１】
本主題の幾つかの実施形態の第２の目的は、多層電子コンポーネントを統合するために、略螺旋形のインダクタコンポーネントを提供することにある。具体的には、複数の内部導電タブ部分を、種々のデバイス層上に配置して、螺旋状に露出させることができる。そして、この露出したパターンをメッキ溶液を用いてメッキするか、その他の開示された技術を用いて、メッキ導電素子を形成することができる。
【００３２】
ここに開示する技術の第３の目的は、内部電極タブを設け、任意選択でアンカータブを追加することにより、メッキ材の形成をガイドする方法を提供することにある。内部電極タブと追加のアンカータブは、共に、セキュア（ｓｅｃｕｒｅ）で信頼性のあるメッキを外部に容易に施すことができる。アンカータブは、典型的には、内部で電気的に接続するためのものでなく、アンカータブを設けることで、外部端子との接続性を向上させ、機械に統合し、メッキ材料の堆積をよりよくすることができる。
【００３３】
本主題の幾つかの実施形態の第４の目的は、電子コンポーネントの端子フィーチャを提供することにあり、これにより、典型的な厚膜端子ストライプが除去されるか簡略化され、しかも外部電極と接続するのにも、メッキ端子だけでよい。開示した技術によるメッキ材料には、金属導体、抵抗材料、および／または半導電材料が含まれる。
【００３４】
本主題の幾つかの実施形態の第５の目的は、電子コンポーネントの端子フィーチャを提供することにより、これにより、最初に端子ストライプを用意しなくても、直接、ボール制限メタラジ（ＢＬＭ、Ｂａｌｌ　ｌｉｍｉｔｉｎｇ　ｍｅｔａｌｌｕｒｇｙ）が作成される。このようなボール制限メタラジは、本技術により所定の種々の形状およびサイズにメッキすることができる。
【００３５】
開示される主題の幾つかの実施形態によって得られる利点は、端子形成機械で端子形成せずに、電子コンポーネントの端子フィーチャを設けることができるから、通常なら得られない分解能の外部端子が得られることにある。このような端子分解能の向上は、所定のコンポーネント領域内に、より多くの端子を設けることができ、端子をより微細なピッチで設けることができる。
【００３６】
本技術の幾つかの実施形態の第６の目的は、はんだ浸出の影響が低減されたはんだベースを可能にした端子フィーチャを提供することにある。露出した電極部分とアンカータブ部分は、異なる端子位置間が不必要にブリッジされず、選択された隣接する露出タブ部分にメッキ端子材料が付着するように、設計されている。実際には、当技術分野で知られている方法によれば、メッキパラメータを変えることにより、メッキのクリープ（ｃｒｅｅｐ）または拡散の度合が調整され、露出した電極部分間のギャップをブリッジしたり離間したりできる。
【００３７】
本主題の第７の目的は、種々の数および配置の外部端子を含む異なる多くの端子構成に従って、開示する技術を利用できることである。メッキ端子は、本明細書に開示される異なる種々のメッキ技法に従って、電子コンポーネントの外面に露出する導電要素を設けることによって、自己決定される位置に形成することができる。
【００３８】
本主題のメッキコンポーネントの形成技術の他の目的は、より安価で効率的な電子コンポーネントを、適正かつ信頼性のある方式で、製造することを容易にすることである。
【００３９】
本主題の他の目的および利点は、本明細書の詳細な説明に述べてあるから、この詳細な説明から当業者には明らかになる。また、当業者にとって明らかなことであるが、具体例、参照、および考察する特徴、および／またはステップは、開示される技術への言及に基づいて、その趣旨および範囲を逸脱することなく、その種々の実施形態および使用において実施することができる。このような変形としては、手段、ステップ、又はフィーチャの等価のものか、あるいは図示され、参照され、または考察された物と等価なものを置換することを含み、しかも種々の部品、フィーチャ、ステップ等の機能的、動作的、又は位置的に反転することを含めることができるが、これらに限定されるものではない。
【００４０】
さらに、次のことも当然のことである。すなわち、本技術の種々の実施形態と、現時点で好ましい種々の実施形態には、ここに開示するステップ、フィーチャ、又は要素の組み合わせたもの、あるいは均等物（特に図示せず詳細な説明で述べない本発明の特徴または構成の組み合わせたものを含む）を含めることができる。
【００４１】
本主題の広範な態様は、多層電子コンポーネントのメッキ端子に関するものである。このような多層電子コンポーネントは、複数の絶縁基板を含み、複数の電極が複数の基板間に配置されていることが好ましい。複数の電極のうちの選択された電極は、複数の基板のうちの選択された部分から延在され、選択面に露出する複数のタブ部分を有するのが好ましい。露出する電極タブ部分のうち選択された電極タブ部分は、電子コンポーネントの外面に少なくとも１層のメッキ端子材料が形成できるように、所定の距離内にスタックされるのが好ましい。
【００４２】
本技術の追加の一般的な態様は、前述のようなメッキ端子と共に使用するアンカータブに関するものである。アンカータブは、追加で多層電子コンポーネントの複数の基板内にそれぞれ配置して所定位置で露出させることができ、したがって、露出した内部電極タブ部分および露出したアンカータブの位置によって、メッキ端子の形成がガイドされる。十分な数の露出タブを設けることにより、メッキ端子の形成が可能である。さらに、アンカータブにより、最終端子の機械強度が増加することになる。
【００４３】
本技術の第１の実施形態は、内部電極を有する多層電子コンポーネントに関するものであり、選択された内部電極層が、電極層に関連する種々の幅のタブを有する。本技術のこのような第１の実施形態は、種々の電極層を接続するための内部電気ビアを含むことができる。本技術の第１の実施形態は、開示する技術の一般的な態様によりアンカータブを含むこともでき、アンカータブもまた種々の幅を特徴とすることができる。種々のタブ幅にすることにより、略円板状のメッキ層部分を多層電子コンポーネントの外面に形成するのが容易になる。
【００４４】
本技術の第２の実施形態は、第１の実施形態と同様であって、電極層に関連する追加のタブをさらに含む多層電子コンポーネントに関するものである。追加のタブは、第１の実施形態に関して述べた選択された電極タブと逆方向に延在され、多層電子コンポーネントの選択面で露出させることができる。追加のタブは、選択面でメッキされるか、標準的な厚膜技法で接合され、内部電極の接点、多層電子コンポーネントの試験端末、および後で行われる可能性のある電気化学的メッキプロセスの手段として働くのが好ましい。
【００４５】
本技術の第３の実施形態は、第１の実施形態と同様であって、多層電子コンポーネントの選択された電極層から複数の選択面に延在させた追加の電極タブを特徴とする多層電子コンポーネントに関するものである。第２の実施形態と同様、これらの追加のタブは、多層電子コンポーネントの外部でメッキすることができ、内部電極の接点として、多層電子コンポーネントのための試験端子として働くことができる。
【００４６】
前述の本主題の実施形態その他から選択された実施形態と結合することのできる本主題の別の態様は、メッキ材料部分を所望の形状に形成するための代替フィーチャを含む。内部電極構成は、端子の端部を形成する切断面に向かって成形パターンを漸進的にずらして、端子を形作することができる。例えば、タブの端部を半円形に形成する場合は、この形状の断面を露出させ、切断すべき面に向かって層の厚み分だけこの形状を動かし、円の中心で停止することにより、得られるパターンは半円を描くことになる。形状が三角形の場合は、得られる端子は三角形になり、その他同様になる。
【００４７】
選択された実施形態と結合することのできる本主題の別の態様は、内部インダクタコンポーネントの形成を含む。ビア（後でドリルで開ける）の外径と交差する複数のタブをプリントし、その後、ビアの外周に層状に重ねられた各タブの位置をそれぞれ回転させることにより、螺旋パスを形成する一連のタブが露出することになる。その後にメッキすることにより、これらのタブがブリッジされ、実際の螺旋が形成される。形成された螺旋は、有用な受動コンポーネントであるインダクタとなる。
【００４８】
本主題の他の実施形態は、課題を解決するための手段の欄で必ずしも述べなかったものであるが、上述した目的において参照したフィーチャ若しくは部品、および／または、これ以外に本明細書で述べたフィーチャまたは部品、の態様を種々に組み合わせたものを含めることができる。
【００４９】
本主題は、本明細書で参照する多層電子コンポーネントの構成に関するとともに、関係するメッキ端子技術の全てを実施および製造するための対応する種々の方法の例に関するものである。
【００５０】
このような実施形態の特徴、態様その他については、当業者であれば、本明細書の残りの部分を検討すれば理解できるものである。
【００５１】
当業者を対象とした本主題の完全かつ実施可能な説明を、その最良の形態を含めて本明細書に述べる。本明細書では添付の図を参照する。
【００５２】
本明細書および添付の図面において参照符号を繰り返し使用する場合には、本発明の同一または類似の特徴または要素を表すものとする。
【００５３】
【発明の実施の形態】
既に述べたが、本主題は、一般に、多層電子コンポーネントのための改善されたコンポーネントの形成に関するものである。具体的には、本主題は、端子および導電コンポーネントを形成するに際してメッキ技術を利用すること、多層コンデンサや集積受動コンポーネントのようなデバイス間を接続する技術としてメッキ技術を利用すること、に関する。本技術は、電極タブを選択的に露出させて、メッキにより電子的な接続を容易にしている。本主題は、このような多層コンポーネントによって具現化された装置に関し、このようなコンポーネントと、このコンポーネントのメッキされたフィーチャとを形成する方法に関する。
【００５４】
本主題のコンポーネント形成技術においては、構造、例えば、モノリシックコンデンサアレイと、多層コンデンサ（インタディジテイティッド電極構成のコンデンサを含む）と、集積受動コンポーネントと、他の電子チップ構造の露出した電極部分を利用している。このようなモノリシックコンポーネントにアンカータブを埋め込むことができ、これにより、露出されたスタック構造の複数の内部導電部分を設けることができ、これら内部導電部分に、メッキ端子または相互接続を形成して、デバイスの外面に固定させることができる。
【００５５】
本主題のメッキ技術および露出タブフィーチャは、異なる複数のモノリシックコンポーネントに従って利用することができる。図３および図４は、本主題のより広範な態様を示すために、多層コンデンサ設計の既知の態様（図１および２に示すような）を、本主題のメッキ端子技術と組み合わせたものである。図５ないし図８は、それぞれ本技術の第１の実施形態であって、インタディジテイティッド電極層の態様を示しており、種々の幅を有する電極タブが、多層コンポーネントの選択面にまで延在させてあり、この選択面上に露出させてある。本主題によるメッキ端子のこれらおよび他の態様を図９ないし図１１に示すが、これらの図は、導電部分がコンデンサの２つの選択面に露出する例であり、第２の多層コンデンサの例に関するものである。図１２ないし図１４は、それぞれ、開示する技術の第３の実施形態の態様を示し、デバイスの複数の選択面に露出させるための電極タブを有する電極層構成をとる。図１５ないし図１８には、図５ないし図１４に示した種々の幅の露出端子を形成するための代替フィーチャを記述する。図１９ないし図２１には、本主題のメッキ端子技術と共に、特有の幾何学的手段を用いて誘導性の螺旋を形成する例を示す。
【００５６】
本明細書に例示した実施形態は、開示した技術に限定されることを暗示するものでないことに留意されたい。一実施形態の一部として図示および記述した特徴を、別の実施形態と共に用いて、他の実施形態とすることもできる。加えて、あるフィーチャは、言及していない同様のデバイスであって、同一、類似、又は等価の機能を有するデバイスと交換可能である。
【００５７】
図２は、それぞれ電極タブ１４および１６を有する電極層１０および１２の構造の公知例であって、多層インタディジテイティッドコンデンサまたはコンデンサアレイにおいて使用されるものを示す。これら電極層は、一般に、（図１に示すような）誘電材１８の基体内部で多層になっていて、電極層１０および１２に、複数のタブ１４と複数のタブ１６が、列状に整列するように、交互に設けられている。
【００５８】
図２の例は、タブ１４および１６を有する２０層の電極を示すが、本技術を利用した場合には、電極層及びタブの数を増減させることができる。この特徴は、（比較的多数の電極を選択するから）広範囲のキャパシタンスを有する容量性素子を作成することができる。
【００５９】
図２の電極層の構成例は、完成したコンデンサの実施形態を示すものではない。図２はコンデンサおよびコンデンサアレイの構成の中間的な態様を参照するためのものである。図２の電極層構成は、図１に示すような多層インタディジテイティッドコンデンサの例に従って利用することができる。
【００６０】
インタディジテイティッドコンデンサは、図２に示すような複数の電極層からなるのが典型的であり、誘電材１８の基体、例えば図１のＩＤＣ２０にみられるような基体に配置されている。電極層１０および１２は、誘電材１８に配置してあり、タブ１４および１６がＩＤＣ２０の選択面に露出するまで延在させてある。このような電極層の材料の例には、白金、ニッケル、パラジウム銀合金、または他の適した導電物質を含めることができる。誘電材１８には、チタン酸バリウム、酸化亜鉛、低焼成ガラスを有するアルミナ、あるいは他の適正なセラミック材料またはガラス結合材料を含めることができる。あるいはまた、この誘電体は、有機化合物、例えば回路板材料として馴染みのあるエポキシ（セラミック混合とそうでないもの、繊維ガラス入りとそうでないもの）とすることができ、あるいは誘電体としてよくあるプラスティックとすることができる。これらの場合、導体は、通常、パターンを形成するために化学エッチングされる銅箔である。
【００６１】
図１のような多層ＩＤＣコンポーネント２０は、図２の既知の電極層を組み込んだものであり、ＩＤＣコンポーネント２０の選択面に露出させた電極部分１４および１６を特徴とする。内部電極構成の他の例は、多層コンポーネントで採用し、これによりデバイス側面上の異なる位置に、および／または異なる数だけ、内部電極部分を露出させるようにすることができる。
【００６２】
例えば、図２の分解図に示す内部電極層構成の例を考察する。電極層１０および１２は、一定幅の電極タブ部分１４および１６が一方向に延在させてある。電極層１０のセットと電極層１２のセットは、例えば、電極層１０のタブ１４どうしが列状に整列し、電極層１２のタブ１６どうしが列状に整列するように、スタックされるのが好ましく、これら電極層がスタックされたとき、これらタブがＩＤＣ２４の一選択面から露出するように延在されているのが好ましい。
【００６３】
図１を説明する。ＩＤＣ２０およびその他のモノリシック電子コンポーネントの典型的な慣用の端子は、銀、銅、または他の適正な金属のプリント及び焼成厚膜ストライプ２２を、ガラスマトリクス（ｍａｔｒｉｘ）に備え、このストライプ２２の上面が、耐浸出性を高めるため、ニッケルで層状にメッキされる。そして、このニッケルメッキ層の酸化を防止し、はんだを乗りやすくするため、このニッケルメッキ層の上に、錫又ははんだ合金の層が形成される。
【００６４】
この種の端子形成による厚膜ストライプ２２は、典型的には、端子形成機械およびプリントホイールか、または金属粉（ｍｅｔａｌ−ｌｏａｄｅｄ）ペーストを転写するための他の適正なコンポーネントで、プリントして形成する必要がある。このようなプリントハードウェアは、その分解能に限界があるため、特により小さいチップに厚膜ストライプを形成するのが、困難である。ＩＤＣ２０その他の電子コンポーネントの既存の典型的なサイズは、２組の対向面が約１２０ｍｉｌ（１ｉｎｃｈ（２．５４ｃｍ）の１／１０００）×６０ｍｉｌ（３．０４８ｍｍ×１．５２４ｍｍ）であり、最上層から最下層までの厚さが約３０ｍｉｌ（０．７６２ｍｍ）である。この大きさの部分に必要かまたは端子形成に必要な５つ以上の端子が、より小さい部分に望まれるとき、専用の端子形成機械の分解能が、効率的に端子ストライプを形成する上で、制限になることが多い。
【００６５】
以上、端子ストライプ２２のいわゆる厚膜作製技法について述べた。慣例の方法としては「薄膜」処理があるが、これについては次に述べる。１つの既知の作成技術によれば、薄膜作成においては、まず、コンポーネント２０の接触面を磨くことである。その後、このモノリシックコンポーネントを、典型的には、他の多くのコンポーネントと共に特別な固定具に実装し、これらの上に、「シャドウマスク」を正確に位置合せして配置する。クロムその他のはんだ湿潤性のない金属または合金を、このシャドウマスクを介して蒸着するかスパッタリングして、厚膜フィルムの場合と同様にして、端子ストライプまたはアイランド２２を作成する。厚膜技法または薄膜技法のいずれかによって、端子ストライプ２２を形成した後、モノリシックコンポーネントをリマスキングし、別の蒸着固定具に配置し、前に作成したクロムアイランド上に、クロム、銅、および金の合金（Ｃｒ−Ｃｕ−Ａｕ）層を蒸着する。この蒸着ステップの後に、さらに蒸着ステップが続くが、この蒸着ステップにおいては、錫／鉛（Ｓｎ／Ｐｂ）合金が蒸着される。このステップにおいては、代替方法としては、合金を電気メッキすることや、ＢＬＭ接点３０上にはんだボールプリフォームを物理的に配置することが知られている。この最終蒸着が行なわれると、その後、モノリシックコンポーネントを高温の水素その他の還元性雰囲気中に配置し、これにより錫／鉛の層をリフローし、所望のはんだボール４０を形成できるようにする。ついで、このプロセスに従って製造されたモノリシックコンポーネントを検査および試験する。試験プロセスにおいては、残念ながら、柔らかいはんだボール４０が歪められてしまうから、試験結果が「良（ｇｏｏｄ）」であるコンポーネントは、錫／鉛合金をリフローしてはんだボールを再形成するため、さらに処理しなければならない。当然のことであるが、このプロセスは、時間がかかりコストが高い。
【００６６】
本主題は、このような典型的な厚膜端子ストライプを形成しないか、著しく簡略化した端子配置を提供する。制御の面で劣る厚膜ストライプをなくすと、典型的な端子プリント用ハードウェア必要性がなくなる。既知の技術による端子フィーチャにあっては、ニッケル、錫、銅などのメッキ層であって、典型的には、厚膜端子ストライプ上に形成されるメッキ層の方に焦点が合わせられている。
【００６７】
図３のコンデンサアレイ構成２４の例を考察する。コンデンサアレイ２４は、その特徴が、複数の内部電極と、対応する電極タブ１４′および１６′（この露出部分を図３に実線で示す）にあり、これらの電極タブは、図１および図２の電極タブ１４および１６と同様であり、誘電材１８′の基体に埋め込まれている。コンデンサアレイ２４か、または同様に露出させた電極タブを有するその他の電子コンポーネントを、例えばニッケルまたは銅イオン溶液のような無電解メッキ溶液に浸漬することにより、図４に示すような本主題によるメッキ端子２６が形成されるのが好ましい。このような溶液に浸漬すると、露出させた電極タブ１４′および１６′に、ニッケル、銅、錫、または他の金属のメッキを堆積させることができる。堆積させたメッキ材料により、スタック列中の隣接する電極タブ１４′および１６′間が、電気的に接続できるのが好ましい。
【００６８】
開示した技術の幾つかの実施形態においては、適正な途切れのないメッキを保証するため、タブの列中の隣接する電極タブ間の距離を、約１０μｍよりも長くすべきではない。そこで、電極タブの隣接するスタック列間の距離は、別個の端子２６が一緒にラン（ｒｕｎ）しないことを保証するため、この最小距離の少なくとも２倍だけ長くすべきである。本技術の実施形態の中には、露出メッキ部分が構成するスタック列の隣接距離は、スタック列を構成する隣接する露出電極タブ間の距離の約４倍にしたものもある。露出した内部導体部分の間の距離を制御すると、所望の端子構成に従って端子接続を操作して、端子をブリッジさせたりさせなかったりすることができる。
【００６９】
そこで、メッキ端子２６は、露出電極タブ１４′および１６′の位置によってガイドされる。メッキ端子２６は、多層コンポーネントまたはコンデンサアレイ２４の選択面における露出メッキの構成によって形成位置が決定されるから、以下、この現象を「自己決定的（ｓｅｌｆ−ｄｅｔｅｒｍｉｎｉｎｇ）」という。露出した内部電極タブ１４′および１６′は、端子２６をコンデンサアレイ２４の外面に機械に接着するのにも役立つ。抵抗値を低減する添加剤をメッキ溶液に含めると、メッキカバーおよび金属結合をさらに完全なものにすることができる。本主題のメッキ端子を形成する金属堆積の接着性を向上させるため、その後に、ベーク、レーザ露光、ＵＶ照射、マイクロ波放射、アーク溶接などの技術に従って、コンポーネントを加熱することを特徴とする。
【００７０】
図４のメッキ端子２６は、幾つかのコンポーネントの応用例において形成するのに充分であるが、内部電極タブの露出メッキ部分は、本技術の自己決定的端子を形成するには充分でない。このような場合に、多層コンデンサの選択部分に追加のアンカータブを埋め込むことが有用であるが、これが必要なこともある。アンカータブは、短い導電タブであって、これにより、典型的には、コンポーネントに電気的な機能が与えられたり、内部的に接続されることもないが、機械的な核となって、モノリシックデバイスの外面にある追加のメッキ端子を固定する。露出したアンカータブを、露出した内部電極部分と組み合わせると、より効率的で、よりゆがみのない自己決定的端子を作成するために充分な露出メッキ部分が提供される。
【００７１】
メッキ端子、例えば図４の多層コンデンサ２４上にある端子２６を形成するために、使用される可能性のある技術が幾つかある。前に扱ったように、第１の方法は、電気メッキまたは電気化学的堆積に対応するものであり、露出した導電部分を有する電子コンポーネントを、電気的なバイアスを特徴とする電解ニッケルまたは電解錫などのメッキ溶液に浸漬する。ついで、メッキ溶液と逆の極性のバイアスをコンポーネント自体にかける。すると、メッキ溶液中の導電要素が、コンポーネントの露出メッキに引き付けられる。このようなメッキ技法で極性バイアスを伴わないものは、電解メッキと呼ばれ、ニッケルや銅イオン溶液などの無電解メッキ溶液と共に採用することができる。
【００７２】
電気化学的堆積法および無電解メッキ法に従うと、図４のＩＤＣ２４のようなコンポーネントは、特定の時間間隔で適切なメッキ溶液に浸漬されるのが好ましい。本主題の幾つかの実施形態においては、メッキ材料を露出導電部分に対して垂直方向に広げ、しかも選択された隣接露出導電部分間を接続するのに充分な堆積が行なわれるので、コンポーネントの露出導電部分で、メッキ材料を充分に堆積させるためには、１５分しか必要でない。
【００７３】
本主題のメッキ端子の形成において利用できる別の技法としては、メッキ材料を磁気吸引することが含まれる。例えば、処理層溶液中に懸濁したニッケル粒子は、ニッケルに磁気特性があるから、多層コンポーネントの導電性の露出電極タブとアンカータブとに引き付けられる。同様の磁気特性を有する他の材料をメッキ端子を形成するのに採用することができる。
【００７４】
メッキ端子材料を多層コンポーネントの露出電極タブおよびアンカータブに付加することに関する他の技法は、電気泳動または静電気の原理を利用するものである。このような例においては、処理槽の溶液には、静電帯電した粒子が含まれる。この場合、帯電粒子がコンポーネントの選択位置で堆積するように、露出導電部分を有するＩＤＣ、またはその他の多層コンポーネントに、電荷に逆バイアスをかけて、処理槽溶液に浸漬することができる。この技法は、ガラス、あるいはその他の半導電または非導電材料を付加するのに特に有用である。このような材料を堆積した後に、コンポーネントを充分に加熱して、堆積した材料を導電材料に変換することが可能である。
【００７５】
本技術によりメッキ端子を形成するための具体例は、前述のメッキ付加技法の組み合わせたものに関するものである。まず、多層コンポーネントを銅イオン溶液のような無電解メッキ溶液に浸漬して、最初の銅層を露出タブ部分の上に堆積させ、より大きな接触領域を形成することができる。ついで、メッキ技法を電気化学的メッキシステムに切り替えることができ、これにより、このようなコンポーネントの選択された部分に銅をより高速に堆積させることができる。
【００７６】
本技術による多層コンポーネントの露出メッキに、材料をメッキするのに利用可能な種々の技法に従って、種々のタイプの材料を使用してメッキ端子を作成し、電気コンポーネントの内部フィーチャへの電気接続を形成することができる。例えば、ニッケル、銅、錫などの金属導体を利用することができ、また、適正な抵抗導体または半導電材料、および／またはこれらの種々のタイプの材料の選択された組み合わせたものを利用することができる。
【００７７】
他のメッキ代替法は、金属メッキの層を形成し、このような金属メッキ上に抵抗合金を電気メッキするものである。種々の異なるメッキ端子構成を実現するため、メッキ層は単独で設けることもでき、組み合わせて設けることもできる。このようなメッキの原理により、コンポーネントの外面の露出導電部分の設計および配置によって、自己決定的なメッキを構成することができる。
【００７８】
内部電極部分およびアンカータブのこのような特定の配向は、本主題によるメッキ端子の形成を容易にするために、異なる種々の構成で実現することができる。このような構成の例を詳細に示すために、本技術の具体例を以下に示す。
【００７９】
図５ないし図８を参照して、本主題の第１の実施形態を説明する。既知の技術とこのような本技術の第１の実施形態との相違点は、図５ないし図６を図１ないし図２とそれぞれ比較すれば、最も容易にわかる。具体的には、図５に示す本技術の第１の実施形態１００は、図１に示す厚膜端子または薄膜端子２２に相当するものがなく、この点で相違する。本技術によれば、電極タブ１１４および１１６が一部においてモーフィング（ｍｏｒｐｈｉｎｇ）構成を有するから、端子ストライプ２２を省くことができる。
【００８０】
図５、図６、及び図７を説明する。ＩＤＣ１００の電極１１０および１１２が、交互に連続して積みスタックさせてあり、タブ１１４および１１６がコンデンサの選択面の方向に延在させてある。タブ１１４および１１６は、長さと幅の両方が一定していない。図５および図６から明白であるが、層１１０および１１２の上部及び下部にある層から延在させたタブ１１４および１１６は、上部と下部の中間部にある層から延在させたタブよりもいくぶん短いから、この中間部にあるタブのように、絶縁材料１２８の表面で露出することはない。さらに、図６および図７から明白であるが、タブ１１４および１１６の幅は一定ではなく、図７で最も明白にわかるように、中間部にある大部分の電極層のタブの露出端部面は、それぞれの円形パターンを形成する。
【００８１】
図６および図７は追加のタブ１１８および１２０を示す。これらのタブはアンカータブであり、典型的には、活性電極タブ１１４および１１６から電気的に離間されており、ＩＤＣに電気的機能をほとんど提供しない点で、前述のアンカータブと類似する。これらのアンカータブは、活性電極タブと同様の方式で種々の幅を有するものとすることができ、活性電極タブと共に、メッキ層部分１３０（図８の）のためのアンカーポイントとして機能し、実際のメッキプロセス中にメッキ層部分のための追加の核形成ポイントとして機能することができる。露出したアンカータブは、露出した活性電極部分と共に、より効果的な自己決定的メッキ層１３０を作成するのに十分な露出メッキを提供することができる。活性タブおよびアンカータブの幅を変えたことにより、自己決定的な円形のメッキ部分が得られるから、ボール制限メタラジ（ｍｅｔａｌｌｕｒｇｙ）が著しく容易かつ安価に直接得られる。
【００８２】
図５および図７を説明する。前述したが、電極１１０および１１２に設けた電極タブ１１４および１１６は、一部が他の電極タブよりも短い、ことに注意すべきである。短い方のタブは、図７に点線１２２および１２４で示すように、ＩＤＣ１００の表面に到達していない。短い方のタブと関係付けをした電極を、ＩＤＣ１００の他の電極に電気的に接続するために、少なくとも１つの内部ビア１４６が設けてある。ＩＤＣ１００は、はんだボール１４０をＢＬＭ１３０の選択部分に設ければ完成する。図５の例においては、１つの内部ビア１４６と、１つのはんだボール１４０のみを示しているが、当然、このような複数のビア（例えば、電極タブ１１４または１１６の列ごとに１つづつ）と、このような複数のはんだボールを、ＩＤＣ１００と共に利用できることが好ましい。
【００８３】
メッキＢＬＭ部分１３０に設けたはんだボール１４０は、完成したＩＤＣをプリント配線板やその他の基板環境を含めた他のコンポーネントに接続するためのＢＧＡ実装技術に適合する部分を提供することができる。はんだボール１４０は、鉛合金をメッキ層１３０上に蒸着して形成することができ、メッキ層１３０はボール制限メタラジとして働く。この代替方法としては、上述したが、はんだ合金をＢＬＭ接点上に電気メッキするか、あるいははんだプリフォームをＢＬＭ接点上に物理的に配置することが含まれる。鉛合金をメッキ層上に蒸着した後、ＩＤＣを水素雰囲気、還元雰囲気、または中性雰囲気の中で、加熱し、鉛合金が酸化せずにリフローするようにする。鉛合金はんだがリフローすると、溶融した材料の表面張力により、この鉛合金はんだはボール状になる。
【００８４】
図９から１１を参照して本主題の第２の実施形態について述べる。図９および１０においては、本主題のこの代替構成と、図５ないし図８の第１の実施形態との相違点が見られる。具体的には、この第２の実施形態においては、ＩＤＣ２００の対向面の方に延びる電極タブを設ける。図９および図１０に示すように、電極タブ２１４および２１６は、図５ないし図８のＩＤＣ１００の電極タブ１１４および１１６と実質的に同様なものである。さらに、アンカータブ２１８および２２０は、図５ないし図８のＩＤＣ１００のアンカータブ１１８および１２０と実質的に同様である。ただし、本実施形態に特有な点は、図１１に示すように、電極タブ２１８および２２０と反対の方向に延在させた電極タブ２１９および２２１が、ＩＤＣの背面に到達する長さを有する。便宜的に、ＩＤＣにおいて、はんだボール２４０を設けた方の面を「前」面とし、この前面に対向する面を「背」面とする。これは、飽くまで便宜的なものであって、本技術を限定する意味で用いるべきでない。
【００８５】
電極タブ２１９および２２１の列は、少なくとも１つが、所定の極性を有する複数の露出部分となり、少なくとも１つが、反対の極性を有する複数の露出部分となるように、設けてある。タブ２１９および２２１の露出部分は、図９の短絡層２５０で電気的に接続することができる。このような短絡層は、本明細書に述べる無電解メッキプロセスで作成でき、あるいは慣用の厚膜技法を用いてストライプ（ｓｔｒｉｐｅ）をつけることもできる。いずれの場合でも、短絡層２５０は、典型的には、図４のメッキ層２６と同様の列であり、本技術の第１の実施形態の内部ビア１４６と同様の機能を有する。図示しないが、本技術のメッキ層と共に利用するアンカータブを、層２５０を形成する際にも、当然、採用できる。本技術の第２の実施形態は、図５ないし図８にそれぞれ示した第１の実施形態の対応する要素１３０および１４０と同様のボール制限メタラジ２３０およびはんだボール２４０も特徴とする。
【００８６】
図１２ないし図１４は本技術の第３の実施形態を示す。図１２ないし図１４の実施形態は、既に説明した実施形態の選択された多くの要素を特徴とするが、主な相違点は、ＩＤＣ３００の外面上の露出する電極タブおよびアンカータブの位置を含めて、電極タブおよびアンカータブの形状および方向である。第２の具体的な実施形態では、電極タブ２１９および２２１がＩＤＣ２００の背面に延び、この背面においてメッキ層２５０によって相互接続される。この第３の実施形態３００では、図１３で最もよくわかるように、同等の機能を有する電極タブ３１９および３２１が、それぞれ、電極タブ３１４および３１６の方向とほぼ直交するように構成され、ＩＤＣ３００の複数の選択面の方に延びている。電極タブ３１９および３２１は、ＩＤＣ３００の対向面に露出でるだけの長さを有する。図１４の等角図に見られるように、タブ３２１は第１の選択面上で露出し、タブ３１９はＩＤＣ３００の対向面（図示せず）に達している。前の実施形態と同様の方式で、これらの電極タブ３１９および３２１は、ＩＤＣ３００の対向面上にある別々のメッキ層３５０でそれぞれ電気的に接続される。図１２の側面図に、このようなメッキ層３５０の一方を示す。図示していないが、本技術のメッキ層と共に利用するアンカータブを、メッキ層３５０を形成する際にも、当然、採用できる。ＩＤＣ３００の前面は、他のより具体的なＩＤＣの対応する要素と同様のメッキ層３３０およびはんだボール３４０も特徴とする。
【００８７】
図５ないし図１４に関して述べた前述の各実施形態は、種々の幅の電極タブを組み込んで、所望の形状の露出タブパターン（例えば円板状パターン）を形成する。当業者にとって当然のことであるが、このような多層デバイスを形成するとき、各内部層の厳密な位置合せまたは整列を維持するのが望ましい。仮に、形成された内部電極において、幅が違っていたり、位置がずれていたりした場合には、露出タブの所期の位置と、露出タブ上のメッキされる材料部分の所期の位置とに、影響を及ぼす可能性がある。場合によっては、デバイスの種々の機械特性および電気特性のパラメータが変動する可能性もある。極端な場合には、電極がずれていると、隣接端子どうしが短絡する虞がある。
【００８８】
メッキ端子形成の幾つかの実施形態であって、本主題によって用いるための代替の電極層およびタブ構成の態様を、図１５ないし図１８にそれぞれ示す。当然のことであるが、このような代替の形成例と、本主題の前述の実施形態のいずれかとを選択的に採用して、別の実施形態とすることができる。誘電材よりなる基体内で、連続的にスタックした関係に組み合わせるための複数の電極層の例の分解図を、図１５に（Ｘ及びＹ方向に２次元に）示す。所望のキャパシタンスを有するように、電極４１０と電極４１２とを交互に重ねて多層構造にし、電極４１０および４１２の数は、所望の基準を満たすように変更することができる。電極タブ４１４が、各電極４１０の選択部分から延在させてあり、電極タブ４１６が、各電極４１２の選択部分から延在させてあり、典型的には、各電極を電気的に接続するため、容量性構造から突出させてある。各電極タブ４１４および４１６は、最初に同一形状をとるのが好ましく、それぞれ略半円形の端部を有する。アンカータブ４１８および４２０には、選択された電極層であって、電極層の端部と合致する形状を有する電極層も設けられている。図１５の電極層およびタブ構成を設けたので、幾つかの面で、図６、図１０、及び図１３の構成よりも簡単である。というのは、電極タブとアンカータブは、全て同一の形状に形成されるからである。
【００８９】
ついで図１５を説明する。電極層および対応するタブ構成は、「Ｘ」方向および「Ｙ」方向を基準にして整列される。したがって、これら電極層は、「Ｚ」方向に（図面に対して垂直な方向に）連続してスタックさせることができる。しかしながら、仮にタブの端部が半円形で、「Ｘ」方向にわずかにずれている場合には、ダイシング又は切断したとき、この半円形の所期の部分と違った部分が現出するから、異なる幅の露出タブが得られることになる。この具体例を図１６に示す。図１６には、電極タブ４１６と、タブ４１６の切断位置の例とを詳細に示す。電極タブ４１６について説明するが、当然、アンカータブ４１８および４２０の切断位置も電極タブ４１４と同様である。
【００９０】
図１６および図１７を説明する。電極が第１位置Ａにある場合には、タブ４１６は切断されたり、交わることがないから、外部からは、電極タブ４１６はどの部分も見えない。これを図１７にも示す。図１７は、全てのタブを切断したときに得られる断面図である。第１位置Ａでは露出は見られない。図１６において、仮に切断箇所を各電極の基板の厚み分だけずらした場合、位置Ｂにおいては、タブ４１６はほんのわずか切断され、図１７に示すような露出部分が見えることになる。そこで、このように基板の厚み分づつ「Ｘ」方向にずらしながら、電極タブ４１６を切断し、位置Ｆまで来たとき、半円の形状が得られることになる。ついで方向を反転し、位置Ｅ、Ｄ、Ｃ、Ｂでそれぞれ切断すると、円のもう半分が得られる。位置Ａでの切断でも、やはりタブ端部は内部に隠れる。この位置は、複数のこのようなパターンが所望されたとき、円形パターンを分離する場合には、多くの層において、当該ポジションを保持するのが望ましい。
【００９１】
図１８は得られた多層デバイス４００の前部を示す。図１８の多層デバイス４００は、図１５の電極層構成であって、図１６および図１７に示す電極配置を有する電極層構成を利用している。前述した切断により得られたタブは、図１８において、一方の極性を有するものを４１４で、他方の極性を有するものを４１６で示す。図１８においては、円形パターン４１８および４２０から形成されたアンカータブも図示してある。得られた露出タブ部分は、その上に、略円形のメッキ材を堆積させるのが容易になる。当然のことであるが、本主題によれば、他の形状、例えば、三角形のメッキ部分も形成することができる。この場合にも、種々の幅のタブを用意するか、あるいは図１５ないし図１８について述べた技術と同様の技術であるが、三角形のタブの配置を変化させるかのいずれかにより、三角形のメッキ部分を形成することができる。
【００９２】
図１５ないし図１８の実施形態では、内部電極には側面タブ４１９および４２１が設けてあり、これらの側面タブに追加の側面端子をメッキし、これにより対向する内部電極間を接続することができる。これは、図１２ないし図１４の側面タブと同様であるが、電極パターンを「Ｘ」方向にずらしているので、図１８において、部分４２３で示すように、わずかに歪んで並ぶことを特徴とする。図１５ないし図１８の実施形態は、接続性の側面端子付きで示してあるが、当然、この実施形態により、図５の内部ビアや図９の背面端子など他の接続構成を採用することもできる。
【００９３】
図３ないし図１８に示した多層インタディジテイティッドコンデンサは、当然、それぞれ、中間態様を含め、技術を開示するにすぎない。これらの例は、多くの場合、４つ以上の電極列の例であるが、所望のコンポーネント構成に応じて、電極列の数を増減できる。開示した技術によれば、任意のコンポーネントの選択面の選択部分にメッキ端子を形成することができる。このようなメッキ端子は、単層のメッキ導電材料、抵抗材料、または半導電材料、あるいはこのような材料から選択して組み合わせて多層にしたものを含むことができる。
【００９４】
以上述べた実施形態では、本主題のメッキ技術を利用して端子フィーチャを形成した。同一技術を他の有用な目的に用いることもできる。これは次の例に見られる。図１９ないし図２１を参照して、開示するメッキプロセスを用いて形成することのできる螺旋形インダクタの構築について述べる。図１９には、仮想的な円５６２に対して位置を合わせて積みスタックさせて配置することのできる層の分解図を示す。各層は、誘電材料部分５６０からなり、仮想円５６２を横断するようにプリントされたタブ５６４ａ〜５６４ｈ（以下、５６４と総称する）をさらに含むことができる。その後、仮想円の位置にドリルで孔を開けて、多層コンポーネントを通る実際の円柱状の孔を形成する。
【００９５】
図１９は、基準矢印５５５で示す方向に対して、仮想円５６２の周りの異なる位置でのタブを示す。第１の層（図１９に示す最下層）は、基準矢印５５５とほぼ同一方向に配置したタブ部分５６４ａ′を含む。第２の層は、基準方向５５５から時計回りに約４５度に配置されたタブ部分５６４ｂを含む。それ以降の層は、タブフィーチャ５６４を、前の層のタブ方向に対して時計回りにさらに４５度回転させており、最終的には、基準方向５５５に配置された別のタブ５６４ａを有する層で、全ての回転が完了する。このようにして層を積み重ねた後、タブフィーチャを有さないブランクカバー層を、これらに多層する。ついで、仮想円内にドリルで孔を開けて、略円柱状の孔の中で各タブ部分を露出させることができる。
【００９６】
図２０は、図１９の層を仮想円で位置合わせしながら順に積みスタックさせて得られた歪んだ多層構成を示す。ドリルで開けた孔の中を上から覗いたときに、切断済みのタブがどのように見えるかを示すために、図２０の例で説明のために歪ませてある。各タブ５６４は、孔５６２の上部５８０から下部５８２まで、下向きに螺旋状に露出している。円柱状の孔は、多層中でも径が一定であるのが典型的である。この部分を焼成した後、前述のように、孔の内部を無電解銅に暴露することができる。すると、図２１に５８４で示すが、タブは一続きのパスとして結合される。本明細書に開示する他のメッキ溶液および技法を用いて、メッキ螺旋５８４を形成してもよいことは、当然のことである。
【００９７】
図１９ないし図２１の実施形態においては、次のことは当然のことである。すなわち、図面を簡単にするため、タブ５６４は独立したストリップとして図示してあるが、得られたインダクタを回路の別の部分に接続するためには、各端部タブ５６４ａを電気的に接続するための措置が必要であり、また仮に無電解銅がブリッジしないようにこの部分が設計された場合には、メッキのために、他のタブ５６４ｂ〜５６４ｈを一時的に接続するための措置が必要である、ことは典型的なことである。
【００９８】
さらに当然のことであるが、図１９ないし図２１に示した構成例に多くの変形を加えることもできる。例えば、単巻の螺旋を形成するように接合される８つのタブセグメントを図示した。この単巻の螺旋は、ちょうど２つのタブパターンで形成することもできる。さらに、一般的には、最大インダクタンスを有することが望まれるが、これには、複巻の螺旋を必要とする。この複巻の螺旋は、１回転当りのタブセグメントの数を減らすか、層の数を増やすか、またはこの両方により、開示した技術で、容易に得ることができる。実際問題として、無電解メッキ技法には分解能に限界があるから、約１０μｍの厚みの材料の場合には、４つのタブセグメントがほぼ最小の数である。このため、１０μｍの間でブリッジすることはできるが、隣接する単巻の間が４０μｍ離れている場合は、電気的に接続されない。
【００９９】
導電コンポーネントの形成する上で、開示したメッキ技術の利点は、追加の銅（あるいは、銀その他の良導体）を螺旋パス上にメッキして、インダクタの尺度である「Ｑ」ファクタを増加させることができることである。孔５６２中に磁気プラグを配置して、さらにインダクタンスを高めることもできる。
【０１００】
以上、本主題の具体例について詳細に述べたが、上述の例に接し理解した当業者とっては当然のことであるが、このような実施形態を変形しこのような実施形態と均等のものを得るために、本技術を適用することができる。したがって、本開示はその範囲に限定されず例示にすぎず、本開示は、修正、変形、および／または追加を包含することを排除するものではないことは、当業者に顕著である。
【図面の簡単な説明】
【図１】既知の構成による多層インタディジテイティッドコンデンサの例の断面図である。
【図２】図１の多層インタディジテイティッドコンデンサで使用するための複数の電極層の分解図である。
【図３】図１および図２のような既知の電極層構成を有する多層インタディジテイティッドコンデンサであって、開示するメッキ端子を設けるための本主題のより広範な態様に係る露出タブ部分を有する多層インタディジテイティッドコンデンサの前部を示す平面図である。
【図４】本主題に係るメッキ端子を有する図３の多層インタディジテイティッドコンデンサの前部を示す平面図である。
【図５】本主題の第１の実施形態に係る多層インタディジテイティッドコンデンサの断面図である。
【図６】図５の多層インタディジテイティッドコンデンサで使用するための複数の電極層の分解図である。
【図７】図５および図６の実施形態に対応する多層インタディジテイティッドコンデンサの電極層構成の前部を示す平面図である。
【図８】メッキ層を設けた図５、図６、及び図７の実施形態に対応する多層インタディジテイティッドコンデンサの電極層構成の前部を示す平面図である。
【図９】本主題の第２の実施形態による例示的な多層インタディジテイティッドコンデンサの側面横断面図である。
【図１０】図９の多層インタディジテイティッドコンデンサで使用するための複数の電極層の分解図である。
【図１１】図９および図１０等の電極層構成を有する多層インタディジテイティッドコンデンサの背面図である。
【図１２】本主題の第３の実施形態による例示的な多層インタディジテイティッドコンデンサの側面図である。
【図１３】図１２の多層インタディジテイティッドコンデンサで使用するための複数の電極層の分解図である。
【図１４】図１２および図１３等の電極層構成を有する多層インタディジテイティッドコンデンサを示す斜視図である。
【図１５】本主題に係る多層インタディジテイティッドコンデンサで使用するための代替の電極層とタブ構成の分解図である。
【図１６】略円形のメッキ層を形成するためのタブ部分を得るため、図１５の電極タブをスライスする例を説明するための平面図である。
【図１７】図１６のスライス例により得られた多層電極タブ構成を示す平面図である。
【図１８】図１５ないし図１７を参照して説明したスライスにより得られた電極タブを有する多層インタディジテイティッドコンデンサを示す斜視図である。
【図１９】タブを共通のビア位置の周りに同心円状に配置して得るための多層タブ構成の分解図である。
【図２０】図１９のタブを多層タブ構成した場合に共通のビア位置から見た露出タブを示す図である。
【図２１】露出タブを本主題に係るメッキ技術でメッキして形成した一続きの螺旋状の電流パスを示す図である。
【符号の説明】
１０，１２，１４　電極層
１４′，１６，１６′　電極タブ
１８，１８′　誘電材料
２０，２４　ＩＤＣ
２２　厚膜ストライプ
２６　メッキ端子
３０　ホール制限メタラジ
４０　はんだボール
１００　ＩＤＣ
１１０，１１２　電極
１１４，１１６　電極タブ
１１８，１２０　アンカータブ
１２８　絶縁材料
１３０　メッキ層
１３０　ボール制限メタラジ
１４０　はんだボール
１４６　内部ビア
２００　ＩＤＣ
２１４，２１６　電極タブブ
２１８，２２０　アンカータブ
２１９，２２１　電極タブ
２３０　ボール制限メタラジ
２４０　はんだボール
２５０　短絡層
３００　ＩＤＣ
３１４，３１６，３１９，３２１　電極タブ
３３０，３５０　メッキ層
３４０　はんだボール
４００　多層デバイス
４１０，４１２　電極
４１４，４１６　電極タブ
４１８，４２０　円形パターン
５６０　誘電材料部分
５６４ａ〜ｈ　タブ

Claims (49)

1. 上面及び下面を有し縁部によって側方を画定した絶縁基板を複数有する複数の絶縁基板と、
   前記複数の絶縁基板の間にそれぞれ配置した電極であって、前記複数の絶縁基板の少なくとも１つの端部に露出させたそれぞれ異なる幅を有するタブ部分を有する電極と、
   選択された前記タブ部分を接続する少なくとも１つのメッキ端子材料層と
   を備えたことを特徴とする多層電子コンポーネント。
2. 請求項１において、前記少なくとも１つのメッキ端子材料層は、略円板状であることを特徴とする多層電子コンポーネント。
3. 請求項１において、前記複数の絶縁基板の間に設けた電気的に離間された複数のアンカータブであって、前記複数の絶縁基板の少なくとも一端で露出しそれぞれ異なる幅である部分を有するアンカータブを備えたことを特徴とする多層電子コンポーネント。
4. 請求項２において、前記少なくとも１つのメッキ端子材料層は、選択された前記複数の電極の選択された前記露出タブ部分と、前記複数の電気的に離間されたアンカータブの選択された露出部分とを接続することを特徴とする多層電子コンポーネント。
5. 請求項３において、前記選択された電極の選択された前記露出タブ部分と、選択された前記複数の電気的絶縁されたアンカータブとは、前記複数の絶縁基板の選択された端部が列を形成することを特徴とする多層電子コンポーネント。
6. 請求項３において、前記少なくとも１つのメッキ端子材料層は、金属導電材料を含み、
   前記電極タブの露出部分は、ボール制限メタラジを直接提供するよう、前記少なくとも１層のメッキ端子材料の形成をガイドするように構成した
   ことを特徴とする多層電子コンポーネント。
7. 請求項１において、前記電極の露出タブ部分と前記アンカータブの露出部分とは、間隔をあけてあり、前記少なくとも１つのメッキ端子材料層のための核形成およびガイドポイントとして働くことを特徴とする多層電子コンポーネント。
8. 請求項１において、前記少なくとも１つのメッキ端子材料層は、金属導電材料、抵抗材料、または半導電材料を含むことを特徴とする多層電子コンポーネント。
9. 請求項１において、前記少なくとも１つのメッキ端子材料層は、複数の電気的に異なる材料層を含むことを特徴とする多層電子コンポーネント。
10. 請求項９において、前記電気的に異なる材料層は、導電材料層の間に挟んだ抵抗材料層を少なくとも含むことを特徴とする多層電子コンポーネント。
11. 端部によって側方を画定した複数の誘電層と、
    前記複数の誘電層の間にそれぞれ配置した電極層であって、前記複数の誘電層の選択された端部で露出するそれぞれ異なる幅のタブ部分を有する電極層と、
    前記複数の誘電層の選択された端部の間に点在して露出し電気的絶縁され異なる幅を有するアンカータブと、
    前記複数の電気的に離間されたアンカータブのうちの選択されたアンカータブの露出部分と、選択された電極層の露出タブ部分とを接続する少なくとも１つの端子層と
    を備えたことを特徴とする多層電子コンポーネント。
12. 請求項１１において、複数の端子層をさらに備え、
    前記複数の端子層のうちの選択された端子層は、選択された電極層の異なる幅を有する選択された露出タブ部分と、前記アンカータブのうちの選択されたアンカータブとを接続する
    ことを特徴とする多層電子コンポーネント。
13. 請求項１２において、前記選択された電極層の前記選択された異なる幅の露出タブ部分と、前記電気的に離間された複数の異なる幅のアンカータブとは、前記複数の誘電層の選択された端部で列を形成することを特徴とする多層電子コンポーネント。
14. 請求項１１において、前記少なくとも１つの端子層は、略円板状であることを特徴とする多層電子コンポーネント。
15. 請求項１１において、前記異なる幅の露出タブ部分と、前記異なる幅の露出アンカータブとは、間隔をあけてあり、前記少なくとも１つの端子層のための核形成およびガイドポイントとして働くことを特徴とする多層電子コンポーネント。
16. 請求項１５において、前記少なくとも１つの端子層は、金属導電材料、抵抗材料、または半導電材料を含むことを特徴とする多層電子コンポーネント。
17. 請求項１５において、前記少なくとも１つの端子層は、金属導電材料を含み、
    前記電極タブの露出部分は、ボール制限メタラジを直接提供するよう、前記少なくとも１つの端子層の形成をガイドするように構成した
    ことを特徴とする多層電子コンポーネント。
18. 請求項１５において、前記少なくとも１つの端子層は、電気的に異なる材料の複数の層を含むことを特徴とする多層電子コンポーネント。
19. 請求項１８において、前記電気的に異なる材料の複数の層は、導電材料層の間に挟まれた抵抗材料層を少なくとも含むことを特徴とする多層電子コンポーネント。
20. 複数の誘電層と、
    螺旋形に並び、前記複数の誘電層の間に点在する導電性の複数のタブと、
    前記複数のタブを接続する端子材料層と
    を備えたことを特徴とする多層電子コンポーネント。
21. 請求項２０において、前記端子材料層は、金属導電材料を備えたことを特徴とする多層電子コンポーネント。
22. 多層電子コンポーネントを製造する方法であって、
    複数の誘電層を提供するステップと、
    螺旋形に並び、前記複数の誘電層の間に点在する複数の導電タブを提供するステップと、
    前記導電タブ上に端子材料層をメッキして前記複数のタブを接続するステップと
    を備えたことを特徴とする方法。
23. 請求項２２において、前記複数の導電タブを提供するステップは、選択された誘電層の選択された面上の選択位置に個別の導電材料層をプリントするステップを備えたことを特徴とする方法。
24. 請求項２２において、前記メッキするステップの前に、前記複数の誘電層を通るビアを開けて前記複数の導電タブの一部を露出させるステップをさらに備えたことを特徴とする方法。
25. 請求項２２において、前記メッキするステップは、前記導電タブを無電解銅溶液に浸漬するステップを含むことを特徴とする方法。
26. 多層電子コンポーネントにメッキ材料を形成する方法において、
    複数の誘電材料層中の選択位置に複数の導電タブを埋め込むステップと、
    前記複数の導電タブをメッキ溶液に浸漬し、これにより前記埋め込まれた導電タブが、はんだ溶液内のメッキ材料のための核形成ポイントを形成し、露出する前記複数の導電タブに沿って前記メッキ材料の堆積方向をガイドするステップとを備えたことを特徴とする方法。
27. 請求項２６において、前記露出する導電タブの表面領域および位置を変えて、前記メッキ材料の表面領域および幾何形状が制御されることを特徴とする方法。
28. 請求項２７において、前記露出する導電タブの表面領域および位置を変えて、前記メッキ材料の表面領域を略円板形状に形成されることを特徴とする方法。
29. 請求項２８において、前記略円板形状のメッキ材料は、ボール制限メタラジとして構成されることを特徴とする方法。
30. 請求項２７において、前記露出する導電タブの表面領域および位置を変えることにより、前記メッキ材料の表面領域を略線形螺旋形に形成することを特徴とする方法。
31. 請求項３０において、前記略線形螺旋形は、誘導素子として構成されることを特徴とする方法。
32. 多層電子コンポーネントを製造する方法において、
    上面及び下面を有し縁部によって側方を画定した絶縁基板を複数有する複数の絶縁基板を提供するステップと、
    前記複数の絶縁基板の間にそれぞれ電極を配置するステップと、
    前記複数の絶縁基板の少なくとも１つの端部にそれぞれ異なる幅を有するタブ部分を露出させるステップと、
    前記電極の露出部分に少なくとも１層の端子材料をメッキするステップと
    を備えたことを特徴とする方法。
33. 請求項３２において、メッキプロセスを前記電極の前記露出部分が接続されるまで続行するステップを備えたことを特徴とする方法。
34. 請求項３２において、前記メッキするステップは、無電解プロセスに続いて電気化学的プロセスを用いて実施されることを特徴とする方法。
35. 請求項３２において、前記メッキするステップは、無電解プロセスを用いて実施されることを特徴とする方法。
36. 請求項３５において、前記無電解プロセスは、前記多層電子コンポーネントを無電解銅メッキ溶液に浸漬して銅端子層を形成することを備えたことを特徴とする方法。
37. 請求項３６において、前記銅端子層を抵抗層でカバーするステップをさらに備えたことを特徴とする方法。
38. 請求項３７において、前記抵抗層を導電層でメッキするステップをさらに備えたことを特徴とする方法。
39. 請求項３２において、前記露出させるステップは、
    前記電極に断面が一様でないタブ部分を設けるステップと、
    前記電極を前記誘電層間において横方向にずらした位置に位置させるステップと、
    前記電極および誘電層の端部を切削して、前記電極の前記タブ部分の種々の幅を有する部分を露出させるステップと
    を備えたことを特徴とする方法。
40. 請求項３９において、前記設けるステップは、前記電極に丸みのあるタブ部分を設けることを備えたことを特徴とする方法。
41. スタックしてなる複数の誘電層と、
    前記複数の誘電層上の選択位置に位置させた複数の導電タブと、
    前記複数の導電タブのうちの選択した導電タブを接続する少なくとも１層の端子材料と
    を備えたことを特徴とする多層電子コンポーネント。
42. 請求項４１において、前記複数の導電タブは、前記複数の誘電層の選択された端部に配置されることを特徴とする多層電子コンポーネント。
43. 請求項４２において、前記複数の導電タブは、列状に整列することを特徴とする多層電子コンポーネント。
44. 請求項４２において、前記複数の導電タブは、所定の幾何形状パターンを形成するため種々の幅を有することを特徴とする多層電子コンポーネント。
45. 請求項４４において、前記所定の幾何形状パターンは、略円板形の構成、略三角形の構成、および略矩形のパターンからなるパターン群から選択されるパターンであることを特徴とする多層電子コンポーネント。
46. 請求項４４において、前記幾何形状パターンは、略円形であり、
    前記端子材料は、前記多層コンポーネントのためのボール制限メタラジを形成する
    ことを特徴とする多層電子コンポーネント。
47. 請求項４２において、前記複数の導電タブは、前記複数の誘電層の中央部を貫通する円柱状ビアの周りの選択された角度位置に配置されることを特徴とする多層電子コンポーネント。
48. 請求項４７において、前記端子材料は、金属材料であり、前記円柱状ビア内に螺旋形のインダクタを形成することを特徴とする多層電子コンポーネント。
49. 請求項４１において、前記複数の導電タブは、前記複数の誘電層の選択された中央部に配置されることを特徴とする多層電子コンポーネント。

Images