JP2011228334A - セラミック電子部品 - Google Patents
セラミック電子部品 Download PDFInfo
- Publication number
- JP2011228334A JP2011228334A JP2010093918A JP2010093918A JP2011228334A JP 2011228334 A JP2011228334 A JP 2011228334A JP 2010093918 A JP2010093918 A JP 2010093918A JP 2010093918 A JP2010093918 A JP 2010093918A JP 2011228334 A JP2011228334 A JP 2011228334A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- ceramic
- electronic component
- conductive
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 119
- 238000007747 plating Methods 0.000 claims abstract description 46
- 229920005989 resin Polymers 0.000 claims abstract description 17
- 239000011347 resin Substances 0.000 claims abstract description 17
- 230000007423 decrease Effects 0.000 abstract description 4
- 239000003985 ceramic capacitor Substances 0.000 description 26
- 238000000034 method Methods 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229910001252 Pd alloy Inorganic materials 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000462 isostatic pressing Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】外部端子電極が厚くなって、実効体積率が低下することを抑制しつつ、特性の良好なセラミック電子部品を提供する。
【解決手段】対向する側面１０ａ，１０ｂを有するセラミック素体１０と、内部電極２１ａ，２１ｂと、外部端子電極１ａ，１ｂとを備えたセラミック電子部品において、外部端子電極を、上記側面への内部電極の露出部３１ａ，３１ｂと導通する、めっきにより形成された第１の導電層１１ａ，１１ｂと、第１の導電層を被覆するように形成された導電性樹脂を含む第２の導電層１２ａ，１２ｂを備えた構成とし、かつＴ２（第２の導電層の厚み）／Ｔ１（第１の導電層の厚み）＝３．４〜１１．３を満足させる。
また、Ｔ１を３．６〜１０．２μｍ、Ｔ２を３４．３〜４０．８μｍとする。
セラミック電子部品を、側面の長手方向の寸法Ｘが１．２ｍｍ以下、対向する側面の間の寸法Ｙが１．０ｍｍ以下のものとする。
【選択図】図２
【解決手段】対向する側面１０ａ，１０ｂを有するセラミック素体１０と、内部電極２１ａ，２１ｂと、外部端子電極１ａ，１ｂとを備えたセラミック電子部品において、外部端子電極を、上記側面への内部電極の露出部３１ａ，３１ｂと導通する、めっきにより形成された第１の導電層１１ａ，１１ｂと、第１の導電層を被覆するように形成された導電性樹脂を含む第２の導電層１２ａ，１２ｂを備えた構成とし、かつＴ２（第２の導電層の厚み）／Ｔ１（第１の導電層の厚み）＝３．４〜１１．３を満足させる。
また、Ｔ１を３．６〜１０．２μｍ、Ｔ２を３４．３〜４０．８μｍとする。
セラミック電子部品を、側面の長手方向の寸法Ｘが１．２ｍｍ以下、対向する側面の間の寸法Ｙが１．０ｍｍ以下のものとする。
【選択図】図２
Description
本発明は、内部導体と接続する外部端子電極を備えたセラミック電子部品に関し、詳しくは、外部端子電極がセラミック素体の表面に直接にめっきにより形成された導電層を含むセラミック電子部品に関する。
代表的なセラミック電子部品の一つである積層セラミックコンデンサは、誘電体セラミックからなる素体と、その内部に配設された複数の内部電極と、その複数の内部電極を接続する外部端子電極とを備えた構造を有している。
そして、このようなセラミック電子部品においては、当該セラミック電子部品が実装される基板のたわみによる応力の緩和作用に優れ、従来のセラミック電子部品に比べてさらに電気特性の劣化やクラックの発生などが少なく、かつ、実効体積率に優れたものが求められている。
そして、そのような要求に応えるセラミック電子部品として、端子電極が、めっきにより形成された第１の電極層と、第１の電極層上に形成された導電性樹脂からなる第２の電極層とを備える積層型電子部品（セラミック電子部品）が提案されている（特許文献１参照）。
そして、そのような要求に応えるセラミック電子部品として、端子電極が、めっきにより形成された第１の電極層と、第１の電極層上に形成された導電性樹脂からなる第２の電極層とを備える積層型電子部品（セラミック電子部品）が提案されている（特許文献１参照）。
そして、この特許文献１のセラミック電子部品の発明によれば、めっきにより形成された第１の電極層上に、導電性樹脂からなる第２の電極層を備えているため、基板たわみにより発生した応力が緩和され、電気特性劣化やクラック発生などの不良を抑制することが可能になる。また、第１の電極層がめっきにより形成されるため、外部端子電極の厚みを薄くして、積層型電子部品の実効体積率を向上させることが可能になる。
しかしながら、上記従来のセラミック電子部品のように、外部端子電極を単に２層構造にしただけでは、必ずしも十分な特性（例えば、容量特性、耐湿性、機械強度特性（耐衝撃性）など）を得ることができない場合があり、さらに特性の良好なセラミック電子部品が求められるに至っている。
本発明は、上記課題を解決するものであり、外部端子電極厚みが厚くなって実効体積率が低下することを防止しつつ、容量特性、耐候性、機械強度特性などの特性に優れたセラミック電子部品を提供することを目的とする。
上記課題を解決するために、本発明のセラミック電子部品は、
互いに対向する側面を有するセラミック素体と、
前記セラミック素体内部に配設され、前記側面に露出した露出部を有する内部電極と、
前記内部電極の露出部と電気的に接続されるように、前記セラミック素体の側面上に配設された外部端子電極と
を備え、
前記外部端子電極は、
前記内部電極の前記露出部と電気的に接続されるように、前記側面上に直接めっきにより形成された第１の導電層と、
前記第１の導電層を被覆するように、前記側面上に形成された、導電性樹脂を含む第２の導電層と
を有し、
前記第１の導電層の厚みをＴ１、前記第２の導電層の厚みをＴ２としたときに、下記の式(１)：
Ｔ２／Ｔ１＝３．４〜１１．３ ……(１) の関係を満足することを特徴としている。
互いに対向する側面を有するセラミック素体と、
前記セラミック素体内部に配設され、前記側面に露出した露出部を有する内部電極と、
前記内部電極の露出部と電気的に接続されるように、前記セラミック素体の側面上に配設された外部端子電極と
を備え、
前記外部端子電極は、
前記内部電極の前記露出部と電気的に接続されるように、前記側面上に直接めっきにより形成された第１の導電層と、
前記第１の導電層を被覆するように、前記側面上に形成された、導電性樹脂を含む第２の導電層と
を有し、
前記第１の導電層の厚みをＴ１、前記第２の導電層の厚みをＴ２としたときに、下記の式(１)：
Ｔ２／Ｔ１＝３．４〜１１．３ ……(１) の関係を満足することを特徴としている。
また、本発明のセラミック電子部品においては、前記第１の導電層の厚みＴ１が、３．６〜１０．２μｍであることが望ましい。
また、本発明のセラミック電子部品においては、前記第２の導電層の厚みＴ２が、３４．３〜４０．８μｍであることが望ましい。
また、本発明は、互いに対向する前記側面のそれぞれに２つ以上の外部端子電極を備えたセラミック電子部品であって、前記側面の長手方向の寸法が１．２ｍｍ以下であり、互いに対向する前記側面の間の寸法が１．０ｍｍ以下であるようなセラミック電子部品に適用することが望ましい。
本発明のセラミック電子部品は、外部端子電極が、内部電極の露出部と電気的に接続されるように、側面上に直接めっきにより形成された第１の導電層と、第１の導電層を被覆するように、側面上に形成された、導電性樹脂を含む第２の導電層とを有しており、かつ、第１の導電層の厚みをＴ１、第２の導電層の厚みをＴ２とした場合に、Ｔ２／Ｔ１＝３．４〜１１．３の関係を満足するようにしているので、外部端子電極の厚みが厚くなることを抑制しつつ、セラミック素体に対する固着力に優れ、基板たわみにより発生した応力を緩和する作用の大きい外部端子電極を備えたセラミック電子部品を確実に提供することが可能になる。
また、本発明のセラミック電子部品は、セラミック素体に対する固着力に優れ、応力を吸収する能力の大きい外部端子電極を備えていることから、例えば、セラミック電子部品が積層セラミックコンデンサである場合、容量特性、耐湿性に優れ、落下などの衝撃に対する耐性に優れた製品を確実に提供することが可能になる。
また、本発明のセラミック電子部品は、セラミック素体に対する固着力に優れ、応力を吸収する能力の大きい外部端子電極を備えていることから、例えば、セラミック電子部品が積層セラミックコンデンサである場合、容量特性、耐湿性に優れ、落下などの衝撃に対する耐性に優れた製品を確実に提供することが可能になる。
また、本発明のセラミック電子部品においては、第１の導電層の厚みＴ１を、３．６〜１０．２μｍとすることにより、内部電極との電気的な接続信頼性を確保して、良好な電気的特性を備えたセラミック電子部品をより確実に得ることが可能になる。
また、第２の導電層の厚みＴ２を、３４．３〜４０．８μｍとすることにより、外部端子電極の厚みが厚くなることを抑制しつつ、セラミック素体に対する固着力に優れ、応力を吸収する能力の大きい外部端子電極を備えたセラミック電子部品をより確実に得ることが可能になる。
また、互いに対向する側面のそれぞれに２つ以上の外部端子電極を備えたセラミック電子部品であって、側面の長手方向の寸法が１．２ｍｍ以下、互いに対向する側面の間の寸法が１．０ｍｍ以下であるような小型のセラミック電子部品の場合、１つの側面に複数の外部端子電極を形成しようとした場合、各外部端子電極が互いにショートしたりすることがないように、所定の位置に配設されていることが必要になる。
しかしながら、下地電極を形成するのに導電性ペーストを塗布して焼き付ける方法を用いた場合、所定の位置に導電性ペーストを塗布して下地電極を形成するためには、高い精度で導電性ペーストを塗布することが必要になり、製造工程が複雑化し、生産性が低下する。
これに対して、一つの側面に２つ以上の外部端子電極を備えた上述のような小型のセラミック電子部品に本発明を適用した場合、下地電極である第１の導電層を効率よく、内部電極の露出部およびその周囲に形成することが可能になり、効率よく信頼性の高いセラミック電子部品を得ることが可能になる。
なお、本発明における第２の導電層を形成する場合、導電性樹脂（ペースト）を塗布する工程が必要となり、その塗布には精度を必要とするが、上述のように、下地電極（第１の導電層）の形成にも導電性ペーストの塗布、焼き付けの方法を適用する場合に比べて、製造工程を簡略化することが可能になるとともに、ショート不良などの不良率を減らして、生産性を向上させることが可能になる。
したがって、本発明は、例えば、携帯電話やポータブルオーディオ機器などのような小型電子機器に用いられる、落下などの衝撃に対する耐性に優れていることが特に要求されるようなセラミック電子部品（例えば、１つのセラミック素体に複数のコンデンサ部が形成されたコンデンサアレイなど）に適用した場合に、特に有意義である。
以下に本発明の実施の形態を示して、本発明の特徴とするところをさらに詳しく説明する。
この実施例では、本発明にかかるセラミック電子部品として、積層セラミックコンデンサを例にとって説明する。
この積層セラミックコンデンサは、図１〜３に示すように、セラミック素体１０と、セラミック素体１０の内部にセラミック層２を介して積層、配設され，セラミック素体１０の対向する側面１０ａ，１０ｂに交互に引き出された内部電極２１ａ，２１ｂと、内部電極２１ａ，２１ｂと導通する一対の外部端子電極１ａ，１ｂを備えている。
内部電極体２１ａ，２１ｂは、セラミック層２を介して互いに対向する有効電極部１２０ａ，１２０ｂと、有効電極部１２０ａ，１２０ｂから各側面１０ａ，１０ｂに引き出された引出部１２１ａ，１２１ｂとを備えており、この引出部１２１ａ，１２１ｂがセラミック素体１０の互いに対向する側面１０ａおよび１０ｂに露出して内部電極２１ａ，２１ｂの露出部３１ａ，３１ｂとなっている。
なお、この実施例の積層セラミックコンデンサにおいては、１つのセラミック素体１０に２つのコンデンサ部が形成されるように、同一平面に、一方の側面１０ａに引き出される露出部３１ａを有する内部電極２１ａと、他方の側面１０ｂに引き出される露出部３１ｂを有する内部電極２１ｂの、２つの内部電極２１ａ，２１ｂが形成されている。
また、上述の外部端子電極１ａ，１ｂのうち、一方の外部端子電極１ａは、セラミック素体１０の一方の側面１０ａに引き出された内部電極２１ａの露出部３１ａと導通するように配設されており、他方の外部端子電極１ｂは、セラミック素体１０の他方の側面１０ｂに引き出された内部電極２１ｂの露出部３１ｂと導通するように配設されている。
すなわち、この実施例の積層セラミックコンデンサは、セラミック素体１０内の同一平面に複数の内部電極２１ａ，２１ｂが配設され、かつ、該同一平面に配設された複数の内部電極２１ａ，２１ｂのそれぞれが、セラミック素体１０内の他の同一平面に配設された複数の内部電極２１ａ，２１ｂのうちの所定の内部電極と、セラミック層２を介して互いに対向することにより、複数（この実施例では２つ）のコンデンサ部Ｃ１，Ｃ２（図３）が一つのセラミック素体１０中に配設された構造を有するアレイタイプの積層セラミックコンデンサである。
なお、この積層セラミックコンデンサの、側面１０ａ，１０ｂのそれぞれの長手方向の寸法Ｘ（図１）は０．９ｍｍ、互いに対向する側面１０ａ，１０ｂの間の寸法Ｙ（図１）は０．６ｍｍである。
なお、この積層セラミックコンデンサの、側面１０ａ，１０ｂのそれぞれの長手方向の寸法Ｘ（図１）は０．９ｍｍ、互いに対向する側面１０ａ，１０ｂの間の寸法Ｙ（図１）は０．６ｍｍである。
そして、この実施例の積層セラミックコンデンサにおいて、外部端子電極１ａ，１ｂは、図２(ａ)，(ｂ)に示すように、内部電極２１ａ，２１ｂの露出部３１ａ，３１ｂと電気的に接続されるように側面１０ａ，１０ｂ上に直接めっきにより形成された第１の導電層１１ａ，１１ｂと、第１の導電層１１ａ，１１ｂを被覆するように側面１０ａ，１０ｂ上に形成された、導電性樹脂を含む第２の導電層１２ａ，１２ｂとを備えている。
また、この実施例の積層セラミックコンデンサにおいて、外部端子電極１ａ，１ｂは、さらに第２の導電層１２ａ，１２ｂを被覆するように形成された第３の導電層１３ａ，１３ｂを備えている。
また、この実施例の積層セラミックコンデンサにおいて、外部端子電極１ａ，１ｂは、さらに第２の導電層１２ａ，１２ｂを被覆するように形成された第３の導電層１３ａ，１３ｂを備えている。
外部端子電極１ａ，１ｂを構成する、第１の導電層１１ａ，１１ｂおよび第２の導電層１２ａ，１２ｂの厚みは、第１の導電層１１ａ，１１ｂの厚みをＴ１、第２の導電層１２ａ，１２ｂの厚みをＴ２としたときに、下記の式(１)：
Ｔ２／Ｔ１＝３．４〜１１．３ ……(１)
の関係を満足するように設定されている。
Ｔ２／Ｔ１＝３．４〜１１．３ ……(１)
の関係を満足するように設定されている。
また、この実施例の積層セラミックコンデンサにおいては、図３に示すように、各内部電極２１ａ，２１ｂが配設されている面と同一平面の、引出部１２１ａ，１２１ｂが引き出されている側と逆の側面（１０ａまたは１０ｂ）側のギャップ部（電極が配設されていない領域）には、各内部電極２１ａ，２１ｂとは電気的に導通せず電気特性には寄与しない、ダミー内部電極２３ａ，２３ｂが配設されており、同一平面で内部電極２１ａ，２１ｂが引き出されている方の側面とは逆側の側面１０ａ，１０ｂには、ダミー内部電極２３ａ，２３ｂが露出している。
このダミー内部電極２３ａ，２３ｂの側面１０ａ，１０ｂへの露出部（ダミー内部電極露出部）３２ａ，３２ｂは、セラミック素体１０の側面１０ａ，１０ｂに第１の導電層１１ａ，１１ｂをめっきにより形成する際に、該側面へのめっき析出を促進させる機能を果たす。
以下に、各部の構成や条件についてさらに詳しく説明する。
[１]セラミック素体
セラミック素体１０は、図１〜３に示すように、複数の積層されたセラミック層２から形成されており、互いに対向する側面１０ａ，１０ｂと、互いに対向する主面１０ｃ，１０ｄと、互いに対向する端面１０ｅ，１０ｆとを備えている。
セラミック素体１０は、欠けや外部端子電極１ａ，１ｂの断線を防止する見地から、コーナー部および稜部に丸みがつけられていることが好ましい。
[１]セラミック素体
セラミック素体１０は、図１〜３に示すように、複数の積層されたセラミック層２から形成されており、互いに対向する側面１０ａ，１０ｂと、互いに対向する主面１０ｃ，１０ｄと、互いに対向する端面１０ｅ，１０ｆとを備えている。
セラミック素体１０は、欠けや外部端子電極１ａ，１ｂの断線を防止する見地から、コーナー部および稜部に丸みがつけられていることが好ましい。
セラミック層２を構成するセラミック材料としては、例えば、ＢａＴｉＯ3，ＣａＴｉＯ3，ＳｒＴｉＯ3，ＣａＺｒＯ3などを主成分とする誘電体セラミックを用いることができる。また、特性を制御するために、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
また、セラミック電子部品の種類によっては、ＰＺＴ系セラミックなどの圧電体セラミック、スピネル系セラミックなどの半導体セラミック、フェライトなどの磁性体セラミックを用いることも可能である。
なお、この実施例におけるセラミック電子部品は、積層セラミックコンデンサであり、内部電極２１ａ，２１ｂがセラミック層（誘電体セラミック層）２を介して対向する各有効素子部において容量が形成されるように構成されている。
なお、この実施例の積層セラミックコンデンサにおいては、セラミック層２の厚みは０．５〜１０μｍであることが好ましい。
なお、この実施例におけるセラミック電子部品は、積層セラミックコンデンサであり、内部電極２１ａ，２１ｂがセラミック層（誘電体セラミック層）２を介して対向する各有効素子部において容量が形成されるように構成されている。
なお、この実施例の積層セラミックコンデンサにおいては、セラミック層２の厚みは０．５〜１０μｍであることが好ましい。
[２]内部電極
内部電極２１ａ，２１ｂの構成材料（電極材料）としては、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどの種々の電極材料を用いることができる。
内部電極２１ａ，２１ｂの構成材料（電極材料）としては、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどの種々の電極材料を用いることができる。
内部電極２１ａ，２１ｂの厚みは０．３〜２．０μｍであることが好ましい。
また、内部電極２１ａ，２１ｂは、有効電極部１２０ａ，１２０ｂおよび引出部１２１ａ，１２１ｂ，露出部３１ａ，３１ｂを備えているが、その具体的なパターンに特別の制約はない。
また、内部電極２１ａ，２１ｂは、有効電極部１２０ａ，１２０ｂおよび引出部１２１ａ，１２１ｂ，露出部３１ａ，３１ｂを備えているが、その具体的なパターンに特別の制約はない。
また、電気特性には寄与しないダミー内部電極２３ａ，２３ｂは、セラミック素体１０の側面１０ａ，１０ｂに第１の導電層１１ａ，１１ｂをめっきにより形成する際におけるめっき析出を促進させる機能を果たすものであり、設ける方が望ましいが、場合によっては設けなくてもよい。
このダミー内部電極２３ａ，２３ｂの構成材料としては，内部電極２１ａ，２１ｂの構成材料と同じ材料を用いることが可能である。ただし、異なる種類の材料を用いることも可能である。
このダミー内部電極２３ａ，２３ｂの構成材料としては，内部電極２１ａ，２１ｂの構成材料と同じ材料を用いることが可能である。ただし、異なる種類の材料を用いることも可能である。
[３]外部端子電極
(１)第１の導電層
第１の導電層１１ａ，１１ｂは、図２(ａ)，(ｂ)に示すように、内部電極２１ａ，２１ｂの一部を構成する露出部３１ａ，３１ｂ、および、ダミー内部電極露出部３２ａ，３２ｂと直接に接続されるような態様で、めっきにより形成されている。
この第１の導電層１１ａ，１１ｂの構成材料（めっき金属）としては、例えば、Ｃｕ，Ｎｉ，Ｓｎ，Ｐｂ，Ａｕ，Ａｇ，Ｐｄ，ＢｉおよびＺｎからなる群より選ばれる１種の金属または当該金属を含む合金が挙げられる。そして、これらの金属または合金をめっきすることにより、露出部３１ａ，３１ｂ、および、ダミー内部電極露出部３２ａ，３２ｂと直接に接続された第１の導電層１１ａ，１１ｂを形成することができる。
(１)第１の導電層
第１の導電層１１ａ，１１ｂは、図２(ａ)，(ｂ)に示すように、内部電極２１ａ，２１ｂの一部を構成する露出部３１ａ，３１ｂ、および、ダミー内部電極露出部３２ａ，３２ｂと直接に接続されるような態様で、めっきにより形成されている。
この第１の導電層１１ａ，１１ｂの構成材料（めっき金属）としては、例えば、Ｃｕ，Ｎｉ，Ｓｎ，Ｐｂ，Ａｕ，Ａｇ，Ｐｄ，ＢｉおよびＺｎからなる群より選ばれる１種の金属または当該金属を含む合金が挙げられる。そして、これらの金属または合金をめっきすることにより、露出部３１ａ，３１ｂ、および、ダミー内部電極露出部３２ａ，３２ｂと直接に接続された第１の導電層１１ａ，１１ｂを形成することができる。
例えば、内部電極２１ａ，２１ｂとしてＮｉを用いた場合、第１の導電層１１ａ，１１ｂとしては、Ｎｉと接合性のよいＣｕを用いることが好ましい。
なお、内部電極との電気的な接続信頼性を確保して、良好な電気的特性を備えたセラミック電子部品を得るためには、第１の導電層１１ａ，１１ｂの厚みＴ１は、３．６〜１０．２μｍの範囲とすることが好ましい。
なお、内部電極との電気的な接続信頼性を確保して、良好な電気的特性を備えたセラミック電子部品を得るためには、第１の導電層１１ａ，１１ｂの厚みＴ１は、３．６〜１０．２μｍの範囲とすることが好ましい。
第１の導電層１１ａ，１１ｂをめっきにより形成するにあたって、めっき方法としては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきを行う場合には、めっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化する場合がある。したがって通常は、電解めっきを採用することが好ましい。
また、めっき工法としては、バレルめっきを用いることが好ましい。
また、めっき工法としては、バレルめっきを用いることが好ましい。
(２)第２の導電層
第２の導電層１２ａ，１２ｂは、第１の導電層１１ａ，１１ｂを被覆するようにして、セラミック素体１０の側面１０ａ，１０ｂ上に形成される。
第２の導電層１２ａ，１２ｂは、図２(ａ)に示すように、セラミック素体１０の側面１０ａ，１０ｂから主面１０ｃ，１０ｄに回り込むようにして形成されることが好ましい。
第２の導電層１２ａ，１２ｂは、第１の導電層１１ａ，１１ｂを被覆するようにして、セラミック素体１０の側面１０ａ，１０ｂ上に形成される。
第２の導電層１２ａ，１２ｂは、図２(ａ)に示すように、セラミック素体１０の側面１０ａ，１０ｂから主面１０ｃ，１０ｄに回り込むようにして形成されることが好ましい。
この第２の導電層１２ａ，１２ｂは、導電性樹脂を含んでいる。導電性樹脂の種類は特に限定されないが、例えば、エポキシ樹脂、フェノール樹脂等の熱硬化性樹脂に導電成分として、Ａｇ，Ｃｕなどの金属フィラーを分散させたものが好ましく用いられる。
なお、外部端子電極の厚みが大きくなることを抑制しつつ、セラミック素体に対する固着力に優れ、応力を吸収する能力の大きい外部端子電極を形成する見地からは、第２の導電層１２ａ，１２ｂの厚みＴ２は、３４．３〜４０．８μｍの範囲とすることが好ましい。
なお、外部端子電極の厚みが大きくなることを抑制しつつ、セラミック素体に対する固着力に優れ、応力を吸収する能力の大きい外部端子電極を形成する見地からは、第２の導電層１２ａ，１２ｂの厚みＴ２は、３４．３〜４０．８μｍの範囲とすることが好ましい。
第２の導電層１２ａ，１２ｂを形成するにあたっては、通常、導電性樹脂（ペースト）を第１の導電層１１ａ，１１ｂを覆うように塗布し、例えば、所定の温度に加熱して硬化させる方法が用いられる。
ただし、第２の導電層の形成方法に特別の制約はなく、例えば、導電性樹脂として、光硬化性導電性樹脂を用い、これを第１の導電層１１ａ，１１ｂを覆うように塗布した後、光を照射して硬化させる方法などを適用することも可能である。
ただし、第２の導電層の形成方法に特別の制約はなく、例えば、導電性樹脂として、光硬化性導電性樹脂を用い、これを第１の導電層１１ａ，１１ｂを覆うように塗布した後、光を照射して硬化させる方法などを適用することも可能である。
(３)第３の導電層
この実施例では、外部端子電極１ａ，１ｂは、第２の導電層１２ａ，１２ｂを被覆するようにして形成された第３の導電層１３ａ，１３ｂを備えている。ただし、本発明のセラミック電子部品においては、第３の導電層１３ａ，１３ｂを備えていない構成とすることも可能である。
この実施例では、外部端子電極１ａ，１ｂは、第２の導電層１２ａ，１２ｂを被覆するようにして形成された第３の導電層１３ａ，１３ｂを備えている。ただし、本発明のセラミック電子部品においては、第３の導電層１３ａ，１３ｂを備えていない構成とすることも可能である。
なお、第３の導電層１３ａ，１３ｂは、通常、めっきにより形成されることが好ましく、この実施例の積層セラミックコンデンサにおいても第３の導電層１３ａ，１３ｂめっきにより形成されている。
さらに、第３の導電層１３ａ，１３ｂは、複数のめっき層により形成されることが好ましい。
例えば、第３の導電層１３ａ，１３ｂを構成する第１のめっき層用の金属材料として、はんだバリア性能を有するＮｉ、第２のめっき層用の金属材料としてはんだ濡れ性のよいＳｎやＡｕを用いることができる。なお、この実施例の積層セラミックコンデンサにおいては、第３の導電層１３ａ，１３ｂを構成する第１のめっき層としてＮｉめっき層、第２のめっき層としてＳｎめっき層を形成した。
さらに、第３の導電層１３ａ，１３ｂは、複数のめっき層により形成されることが好ましい。
例えば、第３の導電層１３ａ，１３ｂを構成する第１のめっき層用の金属材料として、はんだバリア性能を有するＮｉ、第２のめっき層用の金属材料としてはんだ濡れ性のよいＳｎやＡｕを用いることができる。なお、この実施例の積層セラミックコンデンサにおいては、第３の導電層１３ａ，１３ｂを構成する第１のめっき層としてＮｉめっき層、第２のめっき層としてＳｎめっき層を形成した。
なお、第３の導電層１３ａ，１３ｂの厚みＴ３は、通常３〜３０μｍの範囲とすることが好ましい。また、第３の導電層を複数のめっき層により形成する場合には、めっき層１層あたりの厚みは、１〜１５μｍとすることが好ましい。
[４]セラミック電子部品（積層セラミックコンデンサ）の製造
図１〜３に示す積層セラミックコンデンサは、例えば以下に説明するようなプロセスで製造される。
図１〜３に示す積層セラミックコンデンサは、例えば以下に説明するようなプロセスで製造される。
(１)例えば、ＢａＴｉＯ3，ＣａＴｉＯ3，ＳｒＴｉＯ3，ＣａＺｒＯ3などを主成分とする誘電体セラミックを用いて形成したセラミックグリーンシート、および、例えば、Ｎｉ，Ｃｕ，Ａｇ，Ｐｄ，Ａｇ−Ｐｄ合金、Ａｕなどの金属粉末を電極材料として含む内部電極用導電性ペーストを準備する。
セラミックグリーンシートや導電性ペーストには、バインダおよび溶剤が含まれるが、バインダおよび溶剤としては、公知の種々の有機バインダや有機溶剤を用いることができる。
セラミックグリーンシートや導電性ペーストには、バインダおよび溶剤が含まれるが、バインダおよび溶剤としては、公知の種々の有機バインダや有機溶剤を用いることができる。
(２)それから、セラミックグリーンシート上に、スクリーン印刷などの方法により、所定のパターンで導電性ペーストを印刷し、内部電極パターンを形成する。これにより内部電極パターンを備えたセラミックグリーンシートが得られる。
また、外層用セラミックグリーンシートとして、内部電極パターンが印刷されていないセラミックグリーンシートを所定枚数用意する。
また、外層用セラミックグリーンシートとして、内部電極パターンが印刷されていないセラミックグリーンシートを所定枚数用意する。
(３)次に、内部電極パターンが印刷されていない外層用セラミックグリーンシートを所定枚数積層し、その上に内部電極パターンが形成されたセラミックグリーンシートを順次積層し、さらにその上に外層用セラミックグリーンシートを所定枚数積層することにより、マザー積層体を作製する。
(４)それから、得られたマザー積層体を静水圧プレスなどの方法で積層方向にプレスして圧着する。
(５)圧着されたマザー積層体を所定のサイズにカットし、生のセラミック積層体を切り出す。それから、バレル研磨などの方法によりセラミック積層体のコーナー部と稜部に丸みをつける。ただし、場合によっては、コーナー部や稜部に丸みをつける工程を省略してもよい。
(６)それから、生のセラミック積層体を焼成する。焼成温度は、セラミック材料や内部電極材料にもよるが、通常は、９００〜１３００℃で焼成することが好ましい。
(７)焼成済みのセラミック積層体（セラミック素体）にめっき処理を施し、図２(ａ)，(ｂ)に示すように、内部電極２１ａ，２１ｂの露出部３１ａ，３１ｂ上およびダミー内部電極露出部３２ａ，３２ｂ上に第１の導電層１１ａ，１１ｂを形成する。
析出しためっきは成長して，図２(ａ)，(ｂ)に模式的に示すように、セラミック素体１０の端面１０ａ，１０ｂに第１の導電層１ａ，１ｂが形成される。
なお、めっき処理を行うにあたっては、電解めっきを採用し、めっき工法として、バレルめっき法を用いた。
析出しためっきは成長して，図２(ａ)，(ｂ)に模式的に示すように、セラミック素体１０の端面１０ａ，１０ｂに第１の導電層１ａ，１ｂが形成される。
なお、めっき処理を行うにあたっては、電解めっきを採用し、めっき工法として、バレルめっき法を用いた。
(８)第１の導電層１１ａ，１１ｂ上に第２の導電層１２ａ，１２ｂを形成する。この実施例では、導電性樹脂（ペースト）を第１の導電層１１ａ，１１ｂを覆うように塗布した後、２００℃程度に加熱して導電性樹脂（ペースト）を熱硬化させることにより、第２の導電層１２ａ，１２ｂを形成した。
(９)それから、第２の導電層１２ａ，１２ｂ上に、めっきにより第３の導電層１３ａ，１３ｂを形成する。
なお、この実施例では、第３の導電層１３ａ，１３ｂを、複数のめっき層により形成した。すなわち、第１のめっき層として、はんだバリア性能を有するＮｉめっき層を電解めっきにより形成し、第２のめっき層としてはんだ濡れ性のよいＳｎめっき層を電解めっきにより形成した。
このようにして、図１〜３に示すような構造を有する積層セラミックコンデンサを得た。なお、この実施例では、特性を評価するため、外部端子電極を構成する第１の導電層の厚みＴ１、第２の導電層の厚みＴ２を、表１に示すような範囲で異ならせた積層セラミックコンデンサを作製した。
このようにして、図１〜３に示すような構造を有する積層セラミックコンデンサを得た。なお、この実施例では、特性を評価するため、外部端子電極を構成する第１の導電層の厚みＴ１、第２の導電層の厚みＴ２を、表１に示すような範囲で異ならせた積層セラミックコンデンサを作製した。
なお、上でも述べたように、この実施例で製造した積層セラミックコンデンサにおいて、セラミック素体１０の側面１０ａ，１０ｂの、長手方向の寸法Ｘ（図１）は０．９ｍｍであり、互いに対向する側面１０ａ，１０ｂの間の寸法Ｙ（図１）は０．６ｍｍである。
[５]特性の評価
上述のようにして作製した、外部端子電極を構成する第１の導電層の厚みＴ１、第２の導電層の厚みＴ２を、表１に示すような範囲で異ならせたセラミック電子部品について、基本特性（容量特性）、耐候性（耐湿負荷試験での不良発生率）、機械強度特性（落下試験での不良発生率）を調べた。特性の測定は、それぞれ６０個の試料について行った。
上述のようにして作製した、外部端子電極を構成する第１の導電層の厚みＴ１、第２の導電層の厚みＴ２を、表１に示すような範囲で異ならせたセラミック電子部品について、基本特性（容量特性）、耐候性（耐湿負荷試験での不良発生率）、機械強度特性（落下試験での不良発生率）を調べた。特性の測定は、それぞれ６０個の試料について行った。
なお、第１の導電層の厚みＴ１、第２の導電層の厚みＴ２は、以下の方法で測定した。
まず、研磨機（ユニオン光学株式会社製ＧＰ−１０１）を用いて、セラミック素体の側面から、外部端子電極の幅方向（図１のＷ方向）１／２まで研磨し、セラミック素体の高さ方向（図１のＴ方向）１／２の位置で、一方側の各導電層の厚みを光学顕微鏡（株式会社ニコン製MEASURESCOPE MM-40）を用いて測定する。
なお、第１のめっき層であるＮｉめっき層と第２のめっき層であるＳｎめっき層の厚み、すなわち第３の導電層の厚みＴ３は、合計で６μｍとなるようにした。
まず、研磨機（ユニオン光学株式会社製ＧＰ−１０１）を用いて、セラミック素体の側面から、外部端子電極の幅方向（図１のＷ方向）１／２まで研磨し、セラミック素体の高さ方向（図１のＴ方向）１／２の位置で、一方側の各導電層の厚みを光学顕微鏡（株式会社ニコン製MEASURESCOPE MM-40）を用いて測定する。
なお、第１のめっき層であるＮｉめっき層と第２のめっき層であるＳｎめっき層の厚み、すなわち第３の導電層の厚みＴ３は、合計で６μｍとなるようにした。
また、基本特性（容量特性）は、アジレント・テクノロジー株式会社製Ｃメーター４２７８Ａを使用し、１ｋＨｚ、０．５Ｖの条件で得られる静電容量を測定し、６０個の試料のすべてにおいて目標とする静電容量値が得られたものを良（○）、６０個の試料のうち１つでも目標とする静電容量値が得られなかったものを不良（×）として評価した。
また、耐候性は、１２５℃、９５ＲＨ％の条件で耐湿負荷試験を行い、６０個の試料のうち絶縁抵抗が１×１０８Ω以下に低下したものが１個以下のものを良（○）、１個を超えるものを不良（×）として評価した。
また、機械強度特性（耐衝撃性）は、１枚のガラスエポキシ基板上に６０個の試料をはんだ付けし、当該基板を高さ１ｍから１万回落下させる条件で落下試験を行い、６０個の試料のうちすべてにおいて割れや欠けが発生しなかったものを良（○）、６０個の試料のうち１つでも割れや欠けが発生したものを不良（×）と評価した。
各特性の測定結果を表１に示す。
各特性の測定結果を表１に示す。
表１に示すように、試料番号１および２の、第１の導電層の厚みＴ１と第２の導電層の厚みＴ２の比（Ｔ２／Ｔ１）が、Ｔ２／Ｔ１＝６２．４（試料番号１）、Ｔ２／Ｔ１＝４３．４（試料番号２）と、本発明の範囲を超えた試料の場合、容量特性が不良で、目標とする容量を取得することができない場合が生じることが確認された。
これは、試料番号１および２の試料の場合、第１の導電層の厚みが、平均で０．７μｍ（試料番号１）、１．０μｍ（試料番号２）と薄く、内部電極との接続信頼性が低下し、目標とする容量を取得できない場合が生じたものと考えられる。ただし、第２の導電層の厚みが厚く、応力を緩和する作用が大きいため、機械強度特性（耐衝撃性）は優れていることが確認された。
なお、試料番号１および２の試料については、容量特性を満足しなかったため、耐候性の評価は行わなかった。
これは、試料番号１および２の試料の場合、第１の導電層の厚みが、平均で０．７μｍ（試料番号１）、１．０μｍ（試料番号２）と薄く、内部電極との接続信頼性が低下し、目標とする容量を取得できない場合が生じたものと考えられる。ただし、第２の導電層の厚みが厚く、応力を緩和する作用が大きいため、機械強度特性（耐衝撃性）は優れていることが確認された。
なお、試料番号１および２の試料については、容量特性を満足しなかったため、耐候性の評価は行わなかった。
また、Ｔ２／Ｔ１＝２６．８と、第１の導電層の厚みと第２の導電層の厚みの比が本発明の範囲を超えた試料番号３の試料の場合、目標とする容量を取得することはできたが、耐候性が不十分であることが確認された。
これは、第２の導電層の硬化時に発生する収縮応力が、第１の導電層とセラミック素体との密着力を超え、第１の導電層が部分的にセラミック素体から剥離したことに起因するものと推測される。
なお、この試料番号３の試料の場合も、第２の導電層の厚みが厚く、応力を緩和する作用が大きいため、機械強度特性（耐衝撃性）は優れていることが確認された。
これは、第２の導電層の硬化時に発生する収縮応力が、第１の導電層とセラミック素体との密着力を超え、第１の導電層が部分的にセラミック素体から剥離したことに起因するものと推測される。
なお、この試料番号３の試料の場合も、第２の導電層の厚みが厚く、応力を緩和する作用が大きいため、機械強度特性（耐衝撃性）は優れていることが確認された。
また、Ｔ２／Ｔ１＝２．７と、第１の導電層の厚みと第２の導電層の厚みの比が本発明の範囲を下回る試料番号９の試料の場合、目標とする容量を取得することはできたが、第２の導電層の厚みＴ２が小さいため、機械強度特性（耐衝撃性）が不十分になることが確認された。
これに対し、本発明の要件を備えた試料番号４〜８の試料、すなわち、第１の導電層の厚みと第２の導電層の厚みの比（Ｔ２／Ｔ１）が、Ｔ２／Ｔ１＝３．４〜１１．３の関係を満足する試料の場合、基本特性（容量特性）、耐候性、および機械強度特性（耐衝撃性）の各特性について、良好な結果が得られた。なお、Ｔ２／Ｔ１＝４．１の試料番号７の試料、およびＴ２／Ｔ１＝３．４の試料番号８の試料の場合、わずかではあるが耐候性不良が発生した（６０個の試料のうち１個について発生）。ただし、試料番号７および８の試料も、本発明の要件を満たさない上記の試料番号１〜３および９の試料に比べると、全体としての特性は良好であることが確認された。
なお、この実施例ではセラミック電子部品として、セラミック素体中に２つのコンデンサ部を有するアレイタイプの積層セラミックコンデンサを例にとって説明したが、本発明はコンデンサ部の数が３つ以上のものにも適用することが可能である。
また、本発明はアレイタイプのものに限らず、セラミック素体中に1つコンデンサ部のみを有する積層セラミックコンデンサにも適用することが可能である。
また、本発明は、積層セラミックコンデンサに限らず、積層ＬＣ複合部品、積層コイル部品などの他のセラミック電子部品にも適用することが可能である。
本発明は、さらにその他の点においても、上記実施例に限定されるものではなく、外部端子電極を構成する第１の導電層および第２の導電層に用いられる材料の種類、セラミック素体を構成するセラミック材料の種類、セラミック素体の寸法、内部電極の具体的なパターン、外部端子電極の形成方法などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
１ａ，１ｂ 外部端子電極
２ セラミック層
１０ セラミック素体
１０ａ，１０ｂ セラミック素体の側面
１０ｃ，１０ｄ 互いに対向する主面
１０ｅ，１０ｆ 互いに対向する端面
１１ａ，１１ｂ 第１の導電層
１２ａ，１２ｂ 第２の導電層
１３ａ，１３ｂ 第３の導電層
２１ａ，２１ｂ 内部電極
２３ａ，２３ｂ ダミー内部電極
３１ａ，３１ｂ 内部電極の露出部
３２ａ，３２ｂ ダミー内部電極露出部
１２０ａ，１２０ｂ 内部電極の有効電極部
１２１ａ，１２１ｂ 内部電極の引出部
Ｃ１，Ｃ２ コンデンサ部
Ｔ１ 第１の導電層の厚み
Ｔ２ 第２の導電層の厚み
Ｔ３ 第３の導電層の厚み
Ｘ 側面の長手方向の寸法
Ｙ 対向する側面の間の寸法
２ セラミック層
１０ セラミック素体
１０ａ，１０ｂ セラミック素体の側面
１０ｃ，１０ｄ 互いに対向する主面
１０ｅ，１０ｆ 互いに対向する端面
１１ａ，１１ｂ 第１の導電層
１２ａ，１２ｂ 第２の導電層
１３ａ，１３ｂ 第３の導電層
２１ａ，２１ｂ 内部電極
２３ａ，２３ｂ ダミー内部電極
３１ａ，３１ｂ 内部電極の露出部
３２ａ，３２ｂ ダミー内部電極露出部
１２０ａ，１２０ｂ 内部電極の有効電極部
１２１ａ，１２１ｂ 内部電極の引出部
Ｃ１，Ｃ２ コンデンサ部
Ｔ１ 第１の導電層の厚み
Ｔ２ 第２の導電層の厚み
Ｔ３ 第３の導電層の厚み
Ｘ 側面の長手方向の寸法
Ｙ 対向する側面の間の寸法
Claims (4)
- 互いに対向する側面を有するセラミック素体と、
前記セラミック素体内部に配設され、前記側面に露出した露出部を有する内部電極と、
前記内部電極の露出部と電気的に接続されるように、前記セラミック素体の側面上に配設された外部端子電極と
を備え、
前記外部端子電極は、
前記内部電極の前記露出部と電気的に接続されるように、前記側面上に直接めっきにより形成された第１の導電層と、
前記第１の導電層を被覆するように、前記側面上に形成された、導電性樹脂を含む第２の導電層と
を有し、
前記第１の導電層の厚みをＴ１、前記第２の導電層の厚みをＴ２としたときに、下記の式(１)：
Ｔ２／Ｔ１＝３．４〜１１．３ ……(１) の関係を満足することを特徴とするセラミック電子部品。 - 前記第１の導電層の厚みＴ１が、３．６〜１０．２μｍであることを特徴とする、請求項１記載のセラミック電子部品。
- 前記第２の導電層Ｔ２の厚みが、３４．３〜４０．８μｍであることを特徴とする、請求項１または２記載のセラミック電子部品。
- 互いに対向する前記側面のそれぞれに２つ以上の外部端子電極を備えたセラミック電子部品であって、
前記側面の長手方向の寸法が１．２ｍｍ以下であり、
互いに対向する前記側面の間の寸法が１．０ｍｍ以下であること
を特徴とする、請求項１〜３のいずれかに記載のセラミック電子部品。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010093918A JP2011228334A (ja) | 2010-04-15 | 2010-04-15 | セラミック電子部品 |
| US13/079,049 US8477476B2 (en) | 2010-04-15 | 2011-04-04 | Ceramic electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010093918A JP2011228334A (ja) | 2010-04-15 | 2010-04-15 | セラミック電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011228334A true JP2011228334A (ja) | 2011-11-10 |
Family
ID=44788032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010093918A Withdrawn JP2011228334A (ja) | 2010-04-15 | 2010-04-15 | セラミック電子部品 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8477476B2 (ja) |
| JP (1) | JP2011228334A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015506103A (ja) * | 2011-12-16 | 2015-02-26 | エプコス アーゲーＥｐｃｏｓ Ａｇ | 電気的構成素子及びその製造方法 |
| US9384896B2 (en) | 2013-09-24 | 2016-07-05 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component embedded therein |
| US9514884B2 (en) | 2013-11-15 | 2016-12-06 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and board having the same mounted thereon |
| US11201011B2 (en) | 2019-08-08 | 2021-12-14 | Samsung Electro-Mechanics Co., Ltd. | Multi-layered ceramic capacitor |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015019045A (ja) * | 2013-07-15 | 2015-01-29 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | アレイ型積層セラミック電子部品及びその実装基板 |
| KR101477426B1 (ko) * | 2013-11-04 | 2014-12-29 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
| KR101548859B1 (ko) * | 2014-02-26 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
| US10187994B2 (en) * | 2015-10-29 | 2019-01-22 | Samsung Electro-Mechanics Co., Ltd. | Capacitor and method of manufacturing the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0837127A (ja) | 1994-07-26 | 1996-02-06 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサおよびその製造方法 |
| US7463474B2 (en) | 2002-04-15 | 2008-12-09 | Avx Corporation | System and method of plating ball grid array and isolation features for electronic components |
| US7576968B2 (en) | 2002-04-15 | 2009-08-18 | Avx Corporation | Plated terminations and method of forming using electrolytic plating |
| US7177137B2 (en) | 2002-04-15 | 2007-02-13 | Avx Corporation | Plated terminations |
| US6982863B2 (en) | 2002-04-15 | 2006-01-03 | Avx Corporation | Component formation via plating technology |
| TWI260657B (en) | 2002-04-15 | 2006-08-21 | Avx Corp | Plated terminations |
| US7152291B2 (en) * | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
| US6960366B2 (en) | 2002-04-15 | 2005-11-01 | Avx Corporation | Plated terminations |
| US7345868B2 (en) | 2002-10-07 | 2008-03-18 | Presidio Components, Inc. | Multilayer ceramic capacitor with terminal formed by electroless plating |
| CN101248499B (zh) | 2005-10-28 | 2011-02-02 | 株式会社村田制作所 | 层叠型电子部件及其制造方法 |
| JP4900382B2 (ja) | 2006-02-27 | 2012-03-21 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| JP2009295602A (ja) | 2006-08-22 | 2009-12-17 | Murata Mfg Co Ltd | 積層型電子部品、および積層型電子部品の製造方法。 |
-
2010
- 2010-04-15 JP JP2010093918A patent/JP2011228334A/ja not_active Withdrawn
-
2011
- 2011-04-04 US US13/079,049 patent/US8477476B2/en active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015506103A (ja) * | 2011-12-16 | 2015-02-26 | エプコス アーゲーＥｐｃｏｓ Ａｇ | 電気的構成素子及びその製造方法 |
| JP2016122855A (ja) * | 2011-12-16 | 2016-07-07 | エプコス アーゲーＥｐｃｏｓ Ａｇ | 電気的構成素子及びその製造方法 |
| US9805846B2 (en) | 2011-12-16 | 2017-10-31 | Epcos Ag | Electrical component and method for producing an electrical component |
| US9384896B2 (en) | 2013-09-24 | 2016-07-05 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component embedded therein |
| USRE49747E1 (en) | 2013-09-24 | 2023-12-05 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component embedded therein |
| US9514884B2 (en) | 2013-11-15 | 2016-12-06 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and board having the same mounted thereon |
| US11201011B2 (en) | 2019-08-08 | 2021-12-14 | Samsung Electro-Mechanics Co., Ltd. | Multi-layered ceramic capacitor |
| US11640874B2 (en) | 2019-08-08 | 2023-05-02 | Samsung Electro-Mechanics Co., Ltd. | Multi-layered ceramic capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| US8477476B2 (en) | 2013-07-02 |
| US20110255209A1 (en) | 2011-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102242091B1 (ko) | 적층 세라믹 콘덴서 | |
| KR101079546B1 (ko) | 적층 세라믹 커패시터 | |
| JP2011228334A (ja) | セラミック電子部品 | |
| JP5870895B2 (ja) | セラミック電子部品及びその製造方法 | |
| JP2018101724A (ja) | 積層セラミックコンデンサ | |
| JP2018088451A (ja) | 積層セラミックコンデンサ | |
| JP2017191837A (ja) | 積層セラミックコンデンサ | |
| KR20130123848A (ko) | 도전성 수지 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법 | |
| US20200168400A1 (en) | Multilayer ceramic electronic component | |
| JP2013118356A (ja) | セラミック電子部品及びその製造方法 | |
| JP2015050452A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| JP2015109411A (ja) | セラミック電子部品 | |
| US20130200749A1 (en) | Ceramic electronic component | |
| KR20110067509A (ko) | 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법 | |
| JP2021034440A (ja) | 積層セラミック電子部品 | |
| JP2017108057A (ja) | 積層セラミックコンデンサ | |
| KR102166129B1 (ko) | 적층 세라믹 커패시터 | |
| JP2019212727A (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造 | |
| JP2017191869A (ja) | 積層セラミックコンデンサの実装構造 | |
| KR101973441B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| JP2021034458A (ja) | 積層セラミック電子部品 | |
| CN103177875B (zh) | 层叠陶瓷电子元器件 | |
| KR101952845B1 (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
| JP5724262B2 (ja) | 電子部品 | |
| JP2019040943A (ja) | 積層セラミックコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130702 |