JP5217658B2 - 積層セラミック電子部品、および積層セラミック電子部品の製造方法 - Google Patents
積層セラミック電子部品、および積層セラミック電子部品の製造方法 Download PDFInfo
- Publication number
- JP5217658B2 JP5217658B2 JP2008151784A JP2008151784A JP5217658B2 JP 5217658 B2 JP5217658 B2 JP 5217658B2 JP 2008151784 A JP2008151784 A JP 2008151784A JP 2008151784 A JP2008151784 A JP 2008151784A JP 5217658 B2 JP5217658 B2 JP 5217658B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- plating layer
- glass particles
- multilayer ceramic
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000007747 plating Methods 0.000 claims description 208
- 239000011521 glass Substances 0.000 claims description 93
- 239000002245 particle Substances 0.000 claims description 87
- 238000000034 method Methods 0.000 claims description 20
- 238000009713 electroplating Methods 0.000 claims description 18
- 239000006087 Silane Coupling Agent Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 3
- 239000003985 ceramic capacitor Substances 0.000 description 22
- 229910000679 solder Inorganic materials 0.000 description 17
- 238000010438 heat treatment Methods 0.000 description 8
- 238000007772 electroless plating Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005488 sandblasting Methods 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 239000003513 alkali Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- XPPKVPWEQAFLFU-UHFFFAOYSA-N diphosphoric acid Chemical compound OP(O)(=O)OP(O)(O)=O XPPKVPWEQAFLFU-UHFFFAOYSA-N 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229940005657 pyrophosphoric acid Drugs 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 229910052783 alkali metal Inorganic materials 0.000 description 2
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 2
- 239000002585 base Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 229910008434 Si—Bi Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Description
本発明は積層セラミック電子部品、およびその製造方法に関するものであり、特に、積層セラミック電子部品の外部電極、およびその外部電極をめっき方法により形成する方法に関する。
従来より、積層セラミック電子部品として代表的な積層セラミックコンデンサは、複数の積層された誘電体セラミック層と、その界面に沿って形成された複数の層状の内部電極とを含む積層体に対し、前記積層体の表面に露出した内部電極を電気的に接続するよう複数の外部電極が形成されている。この従来の積層セラミックコンデンサの例を図４に示す。
図４によると、積層体１０２における、複数の内部電極１０４が露出する面、および複数の内部電極１０５が露出する面に、これらの複数の内部電極を電気的に接続するよう、外部電極が形成されている。一般的な外部電極の形成方法は、まず金属成分とガラス成分とを含む金属ペーストを前記露出する面に塗布し、熱処理して焼き付けることにより、ペースト電極層１０６および１０７が形成される。
そして、ペースト電極層１０６および１０７の表面に、Ｎｉを主成分とする第１のめっき層１０８および１０９が形成され、さらにその表面に、Ｓｎを主成分とする第２のめっき層１１０および１１１が形成される。すなわち外部電極は、ペースト電極層、第１のめっき層、および第２のめっき層の３層構造より形成される。
外部電極は、積層セラミックコンデンサがはんだを用いて基板に実装される際に、はんだとの濡れ性の高さが求められる。同時に、電気的に絶縁された状態の複数の内部電極を電気的に接続する役割が求められる。はんだ濡れ性の確保の役割はＳｎを主成分とする第２のめっき層１１０および１１１が果たしており、内部電極の電気的接続の役割は、ペースト電極層１０６および１０７が果たしている。第１のめっき層１０８および１０９は、はんだ実装時にはんだ喰われを防ぐため、第２のめっき層１１０および１１１の下地として役割をなしている。
しかし、ペースト電極層１０６および１０７は、その厚みが数十μｍ〜数百μｍと大きい。したがって、この積層セラミックコンデンサの寸法を一定の規格値に収めるためには、このペースト電極層の体積を確保する必要が生じる分、静電容量確保のための実効体積を減少させる必要が生ずる。一方、めっき層はその厚みが数μｍ程度であるため、仮に第１のめっき層および第２のめっき層のみで外部電極を構成できれば、実効体積をより多く確保することができる。
たとえば、特許文献１には、積層体の内部電極層の露出した側壁面に対し、側壁面に露出した内部電極層が短絡されるようにその全面に無電解めっきによって導電性金属層を析出させる方法が開示されている。
特開昭６３−１６９０１４号公報
しかしながら、特許文献１に記載されている外部電極の形成方法では、外部電極がめっき層のみで形成されているため、めっき層の端縁部を介して、水分が積層体の内部に浸入することがあった。その結果、高温負荷試験や耐湿負荷試験における寿命特性が劣化することがあった。
本発明はこのような問題点に鑑みなされたものであって、積層セラミック電子部品の外部電極をめっき層を用いて形成する際、高い実効体積率と優れた信頼性とを両立した積層セラミック電子部品、およびその製造方法を提供するものである。
すなわち本発明は、まず、複数の積層されたセラミック層と、前記セラミック層の界面に沿って形成された複数の内部電極層とを含む積層体に対し、前記積層体の表面に露出した内部電極層を電気的に接続するよう外部電極が形成された積層セラミック電子部品を対象としている。
そして、本発明の積層セラミック電子部品の特徴部分は、前記外部電極は複数のめっき層を含み、前記積層体の表面に露出した内部電極と直接接続されるめっき層と、前記内部電極と直接接続されるめっき層の外側に、当該めっき層の端縁部をも覆うように形成され、かつ、前記積層体表面の一部に接する、ガラス粒子が分散しためっき層と、を備えることである。
また、本発明は、前記ガラス粒子が分散しためっき層が電解めっき層であることが好ましい。
また、本発明は、前記ガラス粒子が分散しためっき層の主成分が、Ｃｕであることが好ましい。
本発明は、積層された複数のセラミック層および前記セラミック層間の界面に沿って形成された複数の内部電極を含み、前記内部電極の各端部が所定の面に露出している積層体を用意する工程と、前記積層体の前記所定の面に露出した複数の前記内部電極の各端部を互いに電気的に接続するように、前記積層体の前記所定の面上に外部電極を形成する工程と、を含む積層セラミック電子部品の製造方法にも向けられる。
本発明の積層セラミック電子部品の製造方法の特徴部分は、前記外部電極を形成する工程が、前記積層体の前記所定の面に露出した複数の前記内部電極の各端部にめっき析出物を析出させ、かつ前記めっき析出物が相互に接続されるように前記めっき析出物をめっき成長させ、それによって、連続しためっき層を形成するようにめっきする第１の工程と、前記めっき層の外側に、ガラス粒子を含むめっき浴を用いて、当該めっき層の端縁部をも覆い、かつ、前記積層体表面の一部に接する、ガラス粒子が分散しためっき層を形成する第２の工程と、を含むことである。
さらに、前記ガラス粒子が分散しためっき層を形成する工程の後に、前記ガラス粒子の軟化点以上の温度において熱処理する工程を備えることが好ましい。
また、前記めっき浴におけるガラス粒子が、シランカップリング剤により被覆されていることも好ましい。
本発明の積層セラミック電子部品は、外部電極が実質的にめっき層のみで形成されるため、実効体積率に優れる。
また、内部電極を相互に直接接続するめっき層の外側に、ガラス粒子の分散しためっき層が形成されるため、めっき層の端縁部における、めっき層とセラミックとの固着力が強くなる。結果として、めっき層の端縁部を介した積層体内部への水分の浸入が防がれ、積層セラミック電子部品の高温負荷試験や耐湿負荷試験における寿命特性が向上する。
また、ガラス粒子が分散しためっき層が電解めっき層であるとき、熱処理が施されてもブリスタが発生しない、外観特性に優れた積層セラミック電子部品を得ることができる。
本発明の積層セラミック電子部品の製造方法によれば、ガラス粒子の分散しためっき層を形成する方法が、ガラス粒子の分散しためっき浴を用いてめっきすることであるので、非常に簡便である。
さらに、ガラス粒子の分散しためっき層を形成する方法が電解めっきであるとき、電解めっき液が無電解めっき液と比較してガラス粒子を溶解しにくいので、安定してめっき層中にガラス粒子を分散させることができる。
また、めっき工程の後にガラス軟化点以上の温度で熱処理することにより、めっき層の端縁部を介した水分の浸入をより確実に防ぐことができるため、信頼性により優れた積層セラミック電子部品を得ることができる。
また、めっき浴中のガラス粒子をシランカップリング剤でコートすることにより、ガラス粒子が帯電し、電解めっき時にガラス粒子を効率的に共析させることができる。したがって、めっき層中のガラス粒子の含有比率や分散度を容易に制御することができる。
＜本発明の実施形態の例＞
本発明の積層セラミック電子部品は、その外部電極の形成において、ペースト電極、スパッタ電極、蒸着電極などを伴わず、積層体に対し、直接めっき層を形成することが前提となる。そして、積層体に直接形成された前記めっき層の外側に、ガラス粒子が分散しためっき層が形成されていることを特徴とする。本発明の積層セラミック電子部品について、積層セラミックコンデンサの例を図１に示す。
本発明の積層セラミック電子部品は、その外部電極の形成において、ペースト電極、スパッタ電極、蒸着電極などを伴わず、積層体に対し、直接めっき層を形成することが前提となる。そして、積層体に直接形成された前記めっき層の外側に、ガラス粒子が分散しためっき層が形成されていることを特徴とする。本発明の積層セラミック電子部品について、積層セラミックコンデンサの例を図１に示す。
図１によれば、積層セラミックコンデンサ１において、複数の積層された誘電体セラミック層３と、前記誘電体セラミック層の界面に沿って形成された複数の内部電極４、５とを含む積層体２に対し、前記積層体２の表面に露出した複数の内部電極４、５をそれぞれ電気的に接続するよう、外部電極が形成される。
外部電極は、まず内部電極４、５の露出する面に対し、第１のめっき層６、７が直接形成されている。第１のめっき層６、７は、できればガラス粒子を含まないほうがよい。ガラス粒子を相当量含む場合、めっき析出物の成長が若干抑えられるからである。第１のめっき層６、７の主成分は、つきまわり性に優れたＣｕなどが好ましい。
第１のめっき層６、７の上に、ガラス粒子の分散した第２のめっき層８、９が形成されている（図１ではガラス粒子の図示は省略されている）。第２のめっき層８、９は、第１のめっき層６、７の端縁部をも完全に覆うよう形成される場合、より確実に、めっき層端縁部を介した水分浸入が防がれる。このガラス粒子の分散しためっき層は、図１では２層目に形成されているが、２層目より外側に形成されていても差し支えない。
第２のめっき層８、９の上には、第３のめっき層１０、１１が形成されている。この第３のめっき層１０、１１は、はんだ実装時におけるはんだ食われを防止するための下地の役割をなすものであり、必要に応じて形成される。第３のめっき層１０、１１の主成分は、Ｎｉなどが好ましい。
さらに、第３のめっき層１０、１１の上には、第４のめっき層１２、１３が形成されている。この第４のめっき層１２、１３は、はんだ実装時のはんだ濡れ性を確保するためのものであり、必要に応じて形成される。第４のめっき層１２、１３の主成分としては、ＳｎやＡｕが好ましい。
次に、第１のめっき層６および第２のめっき層８が、積層体２の内部電極４の露出面に形成されている部分の拡大図を図２に示す。図２では、第３のめっき層１０および第４のめっき層１２の図示は省略されている。
図２に示すように、第２のめっき層８の中には、ガラス粒子２０が分散して存在している。このガラス粒子の種類は特に限られるわけではないが、たとえば、Ｂ-Ｓｉ系ガラスがあげられる。詳しくは、Ｂ-Ｓｉ-Ｂｉ系、Ｂ-Ｓｉ-アルカリ金属系、Ｂ-Ｓｉ-アルカリ金属-（Ｔｉ，Ｚｒ）系、Ｂ-Ｓｉ-アルカリ土類金属系、Ｂ-Ｓｉ-アルカリ金属-アルカリ土類金属系、Ｂ-Ｓｉ-Ｚｎ-アルカリ金属系、Ｂ-Ｓｉ-Ｚｎ-アルカリ土類金属系、などが挙げられる。また、ガラス粒子の大きさは、０.０１〜７μｍ程度が好ましい。また、第２のめっき層８中のガラス粒子の含有割合は、０.１〜２０体積％程度が好ましい。
第１のめっき層６の中には、既述の理由により基本的にはガラス粒子が含まれていないが、第２ののめっき層８を形成した後、熱処理を行った際に、第２めっき層８におけるガラス粒子２０の一部が第１のめっき層６側に拡散流入することは差し支えない。
また、第１〜第４のめっき層は、電解めっきによるめっき層でもよいし、無電解めっきによるめっき層でも構わない。ただ、ガラス粒子の分散した第２のめっき層８、９は、熱処理によるブリスタ発生を抑制するうえで、電解めっきによることが好ましい。
さらに、ガラス粒子の分散した第２のめっき層８、９の主成分は、特に限定されるものではないが、Ｃｕが好ましい。このとき、熱処理を行った際、第２のめっき層８、９の中のガラス粒子２０が流動しやすくなり、より均一に分散しやすくなる。
ここで、本発明の積層セラミック電子部品における外部電極のめっき層構造について例を列挙する。記載形式は、「第１のめっき層／第２のめっき層／第３のめっき層…」のとおりとする。たとえば、Ｃｕ／Ｃｕ（ガラス粒子含む）、Ｃｕ／Ｃｕ（ガラス粒子含む）／Ｎｉ、Ｃｕ／Ｃｕ（ガラス粒子含む）／Ｎｉ／Ｓｎ、Ｃｕ／Ｃｕ（ガラス粒子含む）／Ｎｉ／Ａｕ、Ｃｕ／Ｎｉ（ガラス粒子含む）、Ｃｕ／Ｎｉ（ガラス粒子含む）／Ｓｎ、Ｃｕ／Ｎｉ（ガラス粒子含む）／Ａｕ、Ｎｉ／Ｎｉ（ガラス粒子含む）、Ｎｉ／Ｎｉ（ガラス粒子含む）／Ｓｎ、Ｎｉ／Ｎｉ（ガラス粒子含む）／Ａｕ、などである。
次に、本発明の積層セラミック電子部品の製造方法について、図１の積層セラミックコンデンサを例にとり説明する。
めっき前の積層体２は、露出している複数の内部電極４、５が、それぞれ電気的に絶縁された状態になっている。まず、めっきを行い、この内部電極４、５の露出部分に対し、めっき液中の金属イオンを析出させる。そして析出しためっき析出物をさらに成長させ、隣り合う内部電極４、５の露出部におけるめっき析出物を互いに接続させる。これを内部電極４、５の露出する全面にて進めることにより、内部電極４、５の露出する面に対し、直接、均質で緻密な第１のめっき層６、７を形成する。
第１のめっき層６、７の上に、ガラス粒子の分散した第２のめっき層８、９を形成する。このとき、すでに均一な導電層が下地に存在するので、通常の電解めっきまたは無電解めっきにより第２のめっき層８、９を形成することができる。ここでは、より好ましい電解めっき方法の詳細について説明する。
電解めっきの場合は、例えば、給電端子を備える容器中に、前記外部電極を形成する前の積層体および導電性メディアを投入し、金属イオンまたは金属錯体を含むめっき浴に浸漬し、前記容器を回転、揺動、または振動させながら通電する方法である。
このとき、めっき浴にガラス粒子を分散させておくと、通電により金属が析出する際、同時にガラス粒子が析出する。めっき浴中にガラス粒子を分散させるには、めっき浴を適度に攪拌する等の方法がある。めっき浴中のガラス粒子の濃度は、０.５〜５０ｇ／Ｌ程度が好ましい。
さらに、めっき浴中にガラス粒子を分散させる前に、あらかじめガラス粒子をシランカップリング剤で被覆しておくことが好ましい。この場合、ガラス粒子の析出効率が高まり、より多くのガラス粒子がめっき層中に共析する。よって、めっき層中のガラス粒子の含有割合を制御しやすくなるとともに、分散度も高くすることが可能となる。これは、シランカップリング剤での被覆により、ガラス粒子が正に帯電するためではないかと推測される。
また、シランカップリング剤での被覆により、ガラス粒子がめっき浴中で溶解消失しにくくなり、ガラス粒子の析出挙動の安定化につながる。
ガラス粒子の分散した第２のめっき層８、９が形成された後、ガラス粒子の軟化点以上の温度にて熱処理を行うと、第２のめっき層８、９中のガラス粒子が第１のめっき層６、７側に流動し、第１のめっき層６、７の端縁部における封止性が強化される。
このような熱処理を行うと、特にガラス粒子の分散した第２のめっき層８、９が無電解めっきによるものである場合、ブリスタが発生しやすい。しかしながら、ガラス粒子の分散した第２のめっき層８、９が電解めっきによるものである場合は、熱処理が加わってもブリスタは殆ど発生しない。
そして、ガラス粒子の分散した第２のめっき層８、９が形成された後は、必要に応じて、第３のめっき層１０、１１、および第４のめっき層１２、１３が通常のめっき方法によって形成される。
＜本発明の比較例に相当する例＞
次に、本発明の範囲外となる本発明の比較例に相当する例について、図３の積層セラミックコンデンサを用いて説明する。
＜本発明の比較例に相当する例＞
次に、本発明の範囲外となる本発明の比較例に相当する例について、図３の積層セラミックコンデンサを用いて説明する。
図３によれば、積層セラミックコンデンサ５１において、複数の積層された誘電体セラミック層５３と、前記誘電体セラミック層の界面に沿って形成された複数の内部電極５４、５５とを含む積層体５２に対し、前記積層体５２の表面に露出した複数の内部電極５４、５５をそれぞれ電気的に接続するよう、外部電極が形成される。
外部電極は、まず内部電極５４、５５の露出する面に対し、第１のめっき層５６、５７が直接形成されている。この第１のめっき層６、７は、内部電極４、５の露出端に析出しためっき析出物が成長し、互いに接続し、均一なめっき層となったものである。
第１のめっき層５６、５７の上には、第２のめっき層６０、６１が形成されている。この第２のめっき層６０、６１は、はんだ実装時におけるはんだ食われを防止するための下地の役割をなすものであり、必要に応じて形成される。第２のめっき層６０、６１の主成分は、Ｎｉなどが好ましい。
さらに、第２のめっき層６０、６１の上には、第３のめっき層６２、６３が形成されている。この第３のめっき層６２、６３は、はんだ実装時のはんだ濡れ性を確保するためのものであり、必要に応じて形成される。第３のめっき層６２、６３の主成分としては、ＳｎやＡｕが好ましい。
第１〜第３のめっき層の内部には、特にガラス粒子は含まれていない。第２のめっき層６０、６１は、第１のめっき層５６、５７を覆うように形成されているが、めっき層の端縁部を介して積層体５２の内部に水分が浸入しやすい。
＜その他、本発明の実施形態に関する事項＞
本発明における第１のめっき層６、７を形成するためのめっき方法は、めっき析出物の成長力および展性の高さを利用したものである。隣り合う内部電極間の厚みが、電解めっきの場合は１０μm以下、無電解めっきの場合は２０μm以下である場合、上述のめっき析出物が互いに成長して接続しやすくなるので好ましい。
＜その他、本発明の実施形態に関する事項＞
本発明における第１のめっき層６、７を形成するためのめっき方法は、めっき析出物の成長力および展性の高さを利用したものである。隣り合う内部電極間の厚みが、電解めっきの場合は１０μm以下、無電解めっきの場合は２０μm以下である場合、上述のめっき析出物が互いに成長して接続しやすくなるので好ましい。
また、第１のめっき層６、７の形成前における、内部電極４、５の露出する面に対する内部電極の引っ込み量が、１μｍ以下であることが好ましい。これが１μmより大きいと、内部電極４、５の露出部分に電子が供給されにくく、めっき析出が生じにくくなるためである。この引っ込み量を小さくするには、サンドブラストやバレル研磨などの研磨を行えばよい。
さらに、めっき前における、内部電極４、５の露出する面に対して内部電極の端部が突出していることが好ましい。これは、サンドブラストなどの研磨条件を適宜調整することにより達成されるが、この研磨の際に内部電極４、５の突出した部分が被めっき面に平行な方向に伸びるため、隣り合う内部電極端部に析出しためっき析出物が互いに接続するのに要するめっき成長が低減される。この場合、隣り合う内部電極間の厚みが、電解めっきの場合は２０μｍ以下、無電解めっきの場合は５０μｍ以下であれば、前記成長しためっき析出物が互いに接続しやすくなるので好ましい。
なお、本発明の積層セラミック電子部品における外部電極は実質的にめっき層のみからなるが、複数の内部電極の接続に直接関わらない部分においてであれば、ペースト電極が形成されていても差し支えない。たとえば、内部電極が露出する端面に隣接する面へも外部電極を延長させたい場合には、厚膜ペースト電極を形成させてもよい。この場合、はんだ実装が行いやすくなるとともに、めっき層の端端縁部からの水分浸入がさらに効果的に防止される。この焼付け処理は、本発明における熱処理工程と兼ねられると効率的である。
以上、この発明を、図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。
たとえば、この発明が適用される積層セラミック電子部品としては、積層チップコンデンサが代表的であるが、その他、積層チップインダクタ、積層チップサーミスタなどにも適用可能である。
したがって、積層セラミック電子部品に備えるセラミック層は、電気的に絶縁する機能を有していればよく、その材質は特に問われるものではない。すなわち、セラミック層は、誘電体セラミックからなるものに限らず、その他、圧電体セラミック、半導体セラミック、磁性体セラミックなどからなるものであってもよい。
また、図１においては２端子型の外部電極の例をあげたが、さらに多くの外部電極を有していても構わない。たとえば、外部電極を複数対備えるアレイタイプのものがあげられる。
以下、本発明の積層セラミック電子部品、およびその製造方法の実施例について説明する。
［実施例１］
被めっき物として、長さ１.０ｍｍ、幅０.５ｍｍ、厚み０.５ｍｍの積層セラミックコンデンサ用の積層体を用意した。誘電体セラミック層はチタン酸バリウム系誘電体材料からなり、内部電極はＮｉを主成分とするものであった。また、隣り合う内部電極間の誘電体層の厚みは２μｍであり、内部電極層の厚みは１μｍであった。
被めっき物として、長さ１.０ｍｍ、幅０.５ｍｍ、厚み０.５ｍｍの積層セラミックコンデンサ用の積層体を用意した。誘電体セラミック層はチタン酸バリウム系誘電体材料からなり、内部電極はＮｉを主成分とするものであった。また、隣り合う内部電極間の誘電体層の厚みは２μｍであり、内部電極層の厚みは１μｍであった。
この積層体を乾燥後、研磨剤を用いてサンドブラスト処理を行い、内部電極の露出する積層体の面に対する内部電極の平均突出量を１μｍとした。
上記積層体３０ｍＬを、容積３００ｍＬの回転バレル中に投入し、それに加えて、０.７mmφのはんだボールを７０ｍＬ投入した。
前記回転バレルを、浴温５８℃、ｐＨ８.７に調整されたメルテックス社製ピロゾールからなるピロりん酸系電解めっき浴に浸漬し、回転数２０rpm.にて回転させながら、電流１０Ａにて通電を開始した。このようにして、内部電極の露出する積層体の表面に、厚み５μｍのＣｕめっき層が形成された。
次に、軟化点が６００℃で、平均粒径が１.１μｍのＢ-Ｓｉガラス粉末を用意した。このガラス粉末に対し、アミン系シランカップリング剤でコーティングを行った。
このコーティングが施されたガラス粒子を、メルテックス社製ピロゾールからなるピロりん酸系電解めっき浴に、濃度が１０ｇ／Ｌとなるよう添加し、浴温５８℃、ｐＨ８.７の状態にて攪拌し、分散させた。このようにして、ガラス粒子の分散した電解Ｃｕめっき浴を得た。
上述の厚み５μｍのＣｕめっき層が形成された積層体の入ったバレルを、上記のガラス粒子の分散した電解Ｃｕめっき浴に浸漬し、回転数２０rpm.にて回転させながら、電流１０Ａにて通電を開始した。このようにして、Ｃｕめっき層の表面に、ガラス粒子が分散した厚み４μｍのＣｕめっき層が形成された。
次に、回転バレルより積層体を取り出し、窒素雰囲気中にて昇温速度５０℃／分にて８００℃に昇温し、１０分間キープした。
再度、上述のガラス粒子の分散したＣｕめっき層を形成した積層体を回転バレルに投入し、ｐＨを４.２に調整した浴温６０℃のＮｉめっき用ワット浴に浸漬し、回転数２０rpm.にて回転させながら、電流１０Ａにて通電を開始した。このようにして、ガラス粒子の分散したＣｕめっき層の上に、厚み３.０μｍのＮｉめっき層が形成された。
さらに、上記Ｎｉめっき層を形成した積層体の入った回転バレルを、ｐＨを５.０に調整した浴温３３℃のＳｎめっき浴（ディップソール社製Ｓｎ−２３５）に浸漬させ、回転数２０rpm.にて回転させながら、電流６Ａにて通電を開始した。このようにして、Ｎｉめっき層の上に、厚み３.０μｍのＮｉめっき層が形成された。
以上のようにして、積層体に対して、ペースト電極層などを形成せずに、めっき層からなる外部電極を備える積層セラミックコンデンサを得た。
積層セラミックコンデンサを１００個サンプリングし、外部電極の表面を光学顕微鏡で観察したところ、いずれの試料においてもブリスタの発生は認められなかった。
また、積層セラミックコンデンサ１００個において、温度１０５℃、ＤＣ負荷電圧１０Ｖの条件において１００時間保持する加速信頼性試験を行ったところ、絶縁抵抗が１ＭΩ以下となる不良試料は１つもみられなかった。
［実施例２］
被めっき物として、実施例１と同じ積層体を用意した。
被めっき物として、実施例１と同じ積層体を用意した。
この積層体を乾燥後、研磨剤を用いてサンドブラスト処理を行い、内部電極の露出する積層体の面に対する内部電極の平均突出量を１μｍとした。
上記積層体３０ｍＬを、容積３００ｍＬの回転バレル中に投入し、それに加えて、０.７mmφのＣｕ膜で被覆されたはんだボールを７０ｍＬ投入した。
前記回転バレルを、浴温４０℃、ｐＨ１２．５ に調整されたメルテックス社製スルカップＰＥＡからなる無電解Ｃｕめっき浴に浸漬し、回転数６rpm.にて回転させた。このようにして、内部電極の露出する積層体の表面に、厚み５μｍのＣｕめっき層が形成された。
次に、実施例１と同じガラス粉末を用意した。このガラス粉末に対し、アミン系シランカップリング剤でコーティングを行った。
このコーティングが施されたガラス粒子を、実施例１と同じ無電解Ｃｕめっき浴に、濃度が１０ｇ／Ｌとなるよう添加し、分散させた。このようにして、ガラス粒子の分散した無電解Ｃｕめっき浴を得た。
上述の厚み５μｍのＣｕめっき層が形成された積層体の入ったバレルを、上記のガラス粒子の分散した無電解Ｃｕめっき浴に浸漬し、回転数２０rpm.にて回転させながら、電流１０Ａにて通電を開始した。このようにして、Ｃｕめっき層の表面に、ガラス粒子が分散した厚み４μｍのＣｕめっき層が形成された。
次に、回転バレルより積層体を取り出し、窒素雰囲気中にて昇温速度５０℃／分にて８００℃に昇温し、１０分間キープした。
再度、上述のガラス粒子の分散したＣｕめっき層を形成した積層体を回転バレルに投入し、ｐＨを４.２に調整した浴温６０℃のＮｉめっき用ワット浴に浸漬し、回転数２０rpm.にて回転させながら、電流１０Ａにて通電を開始した。このようにして、ガラス粒子の分散したＣｕめっき層の上に、厚み３.０μｍのＮｉめっき層が形成された。
さらに、上記Ｎｉめっき層を形成した積層体の入った回転バレルを、ｐＨを５.０に調整した浴温３３℃のＳｎめっき浴（ディップソール社製Ｓｎ−２３５）に浸漬させ、回転数２０rpm.にて回転させながら、電流６Ａにて通電を開始した。このようにして、Ｎｉめっき層の上に、厚み３.０μｍのＮｉめっき層が形成された。
以上のようにして、積層体に対して、ペースト電極層などを形成せずに、めっき層からなる外部電極を備える積層セラミックコンデンサを得た。
積層セラミックコンデンサを１００個サンプリングし、外部電極の表面を光学顕微鏡で観察したところ、全ての試料においてブリスタの発生が認められた。
また、積層セラミックコンデンサ１００個において、温度１０５℃、ＤＣ負荷電圧１０Ｖの条件において１００時間保持する加速信頼性試験を行ったところ、絶縁抵抗が１ＭΩ以下となる不良試料は１つもみられなかった。
［比較例］
被めっき物として、実施例１と同じ積層体を用意した。
被めっき物として、実施例１と同じ積層体を用意した。
この積層体を乾燥後、研磨剤を用いてサンドブラスト処理を行い、内部電極の露出する積層体の面に対する内部電極の平均突出量を１μｍとした。
上記積層体３０ｍＬを、容積３００ｍＬの回転バレル中に投入し、それに加えて、０.７mmφのはんだボールを７０ｍＬ投入した。
前記回転バレルを、浴温５８℃、ｐＨ８.７に調整されたメルテックス社製ピロゾールからなるピロりん酸系電解めっき浴に浸漬し、回転数２０rpm.にて回転させながら、電流１０Ａにて通電を開始した。このようにして、内部電極の露出する積層体の表面に、厚み５μｍのＣｕめっき層が形成された。
次に、回転バレルより積層体を取り出し、窒素雰囲気中にて昇温速度５０℃／分にて８００℃に昇温し、１０分間キープした。
再度、上述のＣｕめっき層を形成した積層体を回転バレルに投入し、ｐＨを４.２に調整した浴温６０℃のＮｉめっき用ワット浴に浸漬し、回転数２０rpm.にて回転させながら、電流１０Ａにて通電を開始した。このようにして、Ｃｕめっき層の上に、厚み３.０μｍのＮｉめっき層が形成された。
さらに、上記Ｎｉめっき層を形成した積層体の入った回転バレルを、ｐＨを５.０に調整した浴温３３℃のＳｎめっき浴（ディップソール社製Ｓｎ−２３５）に浸漬させ、回転数２０rpm.にて回転させながら、電流６Ａにて通電を開始した。このようにして、Ｎｉめっき層の上に、厚み３.０μｍのＮｉめっき層が形成された。
積層セラミックコンデンサを１００個サンプリングし、外部電極の表面を光学顕微鏡で観察したところ、いずれの試料においてもブリスタの発生は認められなかった。
また、積層セラミックコンデンサ１００個において、温度１０５℃、ＤＣ負荷電圧１０Ｖの条件において１００時間保持する加速信頼性試験を行ったところ、絶縁抵抗が１ＭΩ以下となる不良がすべての試料においてみられた。
１ 積層セラミックコンデンサ
２ 積層体
３ 誘電体セラミック層
４、５ 内部電極層
６、７ 第１のめっき層
８、９ 第２のめっき層
１０、１１ 第３のめっき層
１２、ｌ３ 第４のめっき層
２０ ガラス粒子
１０６、１０７ ペースト電極層
２ 積層体
３ 誘電体セラミック層
４、５ 内部電極層
６、７ 第１のめっき層
８、９ 第２のめっき層
１０、１１ 第３のめっき層
１２、ｌ３ 第４のめっき層
２０ ガラス粒子
１０６、１０７ ペースト電極層
Claims (7)
- 複数の積層されたセラミック層と、前記セラミック層の界面に沿って形成された複数の内部電極層とを含む積層体に対し、前記積層体の表面に露出した内部電極層を電気的に接続するよう外部電極が形成された積層セラミック電子部品において、
前記外部電極は複数のめっき層を含み、
前記積層体の表面に露出した内部電極と直接接続されるめっき層と、
前記内部電極と直接接続されるめっき層の外側に、当該めっき層の端縁部をも覆うように形成され、かつ、前記積層体表面の一部に接する、ガラス粒子が分散しためっき層と、を備えることを特徴とする、積層セラミック電子部品。 - 前記ガラス粒子が分散しためっき層が、電解めっき層であることを特徴とする、請求項１に記載の積層セラミック電子部品。
- 前記ガラス粒子が分散しためっき層の主成分が、Ｃｕであることを特徴とする、請求項１または２に記載の積層セラミック電子部品。
- 積層された複数のセラミック層および前記セラミック層間の界面に沿って形成された複数の内部電極を含み、前記内部電極の各端部が所定の面に露出している積層体を用意する工程と、
前記積層体の前記所定の面に露出した複数の前記内部電極の各端部を互いに電気的に接続するように、前記積層体の前記所定の面上に外部電極を形成する工程と、を含む積層セラミック電子部品の製造方法であって、
前記外部電極を形成する工程が、
前記積層体の前記所定の面に露出した複数の前記内部電極の各端部にめっき析出物を析出させ、かつ前記めっき析出物が相互に接続されるように前記めっき析出物をめっき成長させ、それによって、連続しためっき層を形成するようにめっきする第１の工程と、
前記めっき層の外側に、ガラス粒子を含むめっき浴を用いて、当該めっき層の端縁部をも覆い、かつ、前記積層体表面の一部に接する、ガラス粒子が分散しためっき層を形成する第２の工程と、を含むことを特徴とする、積層セラミック電子部品の製造方法。 - 前記ガラス粒子が分散しためっき層を形成する工程が、電解めっきによるものであることを特徴とする、請求項４に記載の積層セラミック電子部品の製造方法。
- 前記ガラス粒子が分散しためっき層を形成する工程の後に、前記ガラス粒子の軟化点以上の温度において熱処理する工程を備える、請求項４または５に記載の積層セラミック電子部品の製造方法。
- 前記めっき浴におけるガラス粒子が、シランカップリング剤により被覆されていることを特徴とする、請求項４〜６に記載の積層セラミック電子部品の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008151784A JP5217658B2 (ja) | 2008-06-10 | 2008-06-10 | 積層セラミック電子部品、および積層セラミック電子部品の製造方法 |
| CN200910004653.6A CN101604574B (zh) | 2008-06-10 | 2009-03-02 | 层叠陶瓷电子部件及层叠陶瓷电子部件的制造方法 |
| US12/405,405 US8102640B2 (en) | 2008-06-10 | 2009-03-17 | Monolithic ceramic electronic component and method of manufacturing monolithic ceramic electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008151784A JP5217658B2 (ja) | 2008-06-10 | 2008-06-10 | 積層セラミック電子部品、および積層セラミック電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009302128A JP2009302128A (ja) | 2009-12-24 |
| JP5217658B2 true JP5217658B2 (ja) | 2013-06-19 |
Family
ID=41400095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008151784A Active JP5217658B2 (ja) | 2008-06-10 | 2008-06-10 | 積層セラミック電子部品、および積層セラミック電子部品の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8102640B2 (ja) |
| JP (1) | JP5217658B2 (ja) |
| CN (1) | CN101604574B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5459487B2 (ja) * | 2010-02-05 | 2014-04-02 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| JP5429067B2 (ja) * | 2010-06-17 | 2014-02-26 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
| JP2012164966A (ja) * | 2011-01-21 | 2012-08-30 | Murata Mfg Co Ltd | セラミック電子部品 |
| KR101891988B1 (ko) * | 2014-08-29 | 2018-08-27 | 쿄세라 코포레이션 | 전자부품, 인덕터 코어 부재 및 인덕터 |
| KR102037264B1 (ko) * | 2014-12-15 | 2019-10-29 | 삼성전기주식회사 | 기판 내장용 소자, 그 제조 방법 및 소자 내장 인쇄회로기판 |
| US10332684B2 (en) * | 2015-07-19 | 2019-06-25 | Vq Research, Inc. | Methods and systems for material cladding of multilayer ceramic capacitors |
| US10431508B2 (en) | 2015-07-19 | 2019-10-01 | Vq Research, Inc. | Methods and systems to improve printed electrical components and for integration in circuits |
| JP2018032788A (ja) * | 2016-08-25 | 2018-03-01 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
| KR102463330B1 (ko) * | 2017-10-17 | 2022-11-04 | 삼성전기주식회사 | 코일 전자 부품 |
| KR102586070B1 (ko) * | 2018-10-10 | 2023-10-05 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| JP2020202220A (ja) * | 2019-06-07 | 2020-12-17 | 株式会社村田製作所 | 積層セラミック電子部品 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4637862A (en) * | 1985-12-16 | 1987-01-20 | General Motors Corporation | Wire-glass composite and method of making same |
| JPS63169014A (ja) * | 1987-01-06 | 1988-07-13 | 松下電器産業株式会社 | チツプコンデンサ−の外部電極端子の形成方法 |
| JPH05343259A (ja) * | 1992-06-11 | 1993-12-24 | Tdk Corp | セラミック電子部品及びその製造方法 |
| US5750264A (en) * | 1994-10-19 | 1998-05-12 | Matsushita Electric Industrial Co., Inc. | Electronic component and method for fabricating the same |
| US7152291B2 (en) * | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
| US7576968B2 (en) * | 2002-04-15 | 2009-08-18 | Avx Corporation | Plated terminations and method of forming using electrolytic plating |
| US6960366B2 (en) * | 2002-04-15 | 2005-11-01 | Avx Corporation | Plated terminations |
| TWI260657B (en) * | 2002-04-15 | 2006-08-21 | Avx Corp | Plated terminations |
| US7463474B2 (en) * | 2002-04-15 | 2008-12-09 | Avx Corporation | System and method of plating ball grid array and isolation features for electronic components |
| US6982863B2 (en) * | 2002-04-15 | 2006-01-03 | Avx Corporation | Component formation via plating technology |
| US7177137B2 (en) * | 2002-04-15 | 2007-02-13 | Avx Corporation | Plated terminations |
| US7345868B2 (en) * | 2002-10-07 | 2008-03-18 | Presidio Components, Inc. | Multilayer ceramic capacitor with terminal formed by electroless plating |
| JP2006186316A (ja) * | 2004-11-30 | 2006-07-13 | Kyocera Corp | セラミック電子部品及び積層セラミックコンデンサ |
| JP3918851B2 (ja) | 2005-06-03 | 2007-05-23 | 株式会社村田製作所 | 積層型電子部品および積層型電子部品の製造方法 |
| CN101248499B (zh) * | 2005-10-28 | 2011-02-02 | 株式会社村田制作所 | 层叠型电子部件及其制造方法 |
| CN101346785B (zh) * | 2006-02-27 | 2012-06-27 | 株式会社村田制作所 | 层叠型电子部件及其制造方法 |
| CN101356605B (zh) * | 2006-11-22 | 2012-05-23 | 株式会社村田制作所 | 叠层型电子部件及其制造方法 |
| JP5181807B2 (ja) * | 2008-04-28 | 2013-04-10 | 株式会社村田製作所 | セラミック電子部品、およびセラミック電子部品の製造方法 |
-
2008
- 2008-06-10 JP JP2008151784A patent/JP5217658B2/ja active Active
-
2009
- 2009-03-02 CN CN200910004653.6A patent/CN101604574B/zh active Active
- 2009-03-17 US US12/405,405 patent/US8102640B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20090303656A1 (en) | 2009-12-10 |
| JP2009302128A (ja) | 2009-12-24 |
| CN101604574A (zh) | 2009-12-16 |
| CN101604574B (zh) | 2012-04-04 |
| US8102640B2 (en) | 2012-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5217658B2 (ja) | 積層セラミック電子部品、および積層セラミック電子部品の製造方法 | |
| JP5181807B2 (ja) | セラミック電子部品、およびセラミック電子部品の製造方法 | |
| JP5217659B2 (ja) | セラミック電子部品、およびセラミック電子部品の製造方法 | |
| JP5439944B2 (ja) | 積層型電子部品およびその製造方法 | |
| JP5289794B2 (ja) | 積層型電子部品およびその製造方法 | |
| JP5188390B2 (ja) | 積層型電子部品およびその製造方法 | |
| JP5459487B2 (ja) | 積層型電子部品およびその製造方法 | |
| JP5439954B2 (ja) | 積層型電子部品およびその製造方法 | |
| JP5056485B2 (ja) | 積層型電子部品およびその製造方法 | |
| US8547683B2 (en) | Laminated ceramic electronic component with directly plated external terminal electrodes and manufacturing method therefor | |
| JP2009295602A (ja) | 積層型電子部品、および積層型電子部品の製造方法。 | |
| JP2012165028A (ja) | 積層型電子部品およびその製造方法 | |
| JP2012160586A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP2012043841A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP2009267146A (ja) | 積層セラミック電子部品 | |
| JP5245611B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| CN102376450B (zh) | 层叠型陶瓷电子部件及其制造方法 | |
| US8077445B2 (en) | Monolithic ceramic electronic component and method for manufacturing the same | |
| JP2014078751A (ja) | 積層型電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5217658 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |