DE10316983A1 - Komponentenanordnung mittels Plattiertechnolgoie - Google Patents
Komponentenanordnung mittels PlattiertechnolgoieInfo
- Publication number
- DE10316983A1 DE10316983A1 DE10316983A DE10316983A DE10316983A1 DE 10316983 A1 DE10316983 A1 DE 10316983A1 DE 10316983 A DE10316983 A DE 10316983A DE 10316983 A DE10316983 A DE 10316983A DE 10316983 A1 DE10316983 A1 DE 10316983A1
- Authority
- DE
- Germany
- Prior art keywords
- exposed
- multilayer
- layer
- plating
- tabs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000007747 plating Methods 0.000 title claims abstract description 74
- 238000005516 engineering process Methods 0.000 title description 27
- 238000000034 method Methods 0.000 claims abstract description 100
- 239000000463 material Substances 0.000 claims abstract description 62
- 238000005272 metallurgy Methods 0.000 claims abstract description 10
- 230000001939 inductive effect Effects 0.000 claims abstract description 8
- 210000001331 nose Anatomy 0.000 claims description 58
- 238000013461 design Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 239000010949 copper Substances 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 14
- 239000003989 dielectric material Substances 0.000 claims description 9
- 238000012549 training Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000006911 nucleation Effects 0.000 claims description 4
- 238000010899 nucleation Methods 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000007654 immersion Methods 0.000 claims 1
- 239000007769 metal material Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 49
- 229910000679 solder Inorganic materials 0.000 abstract description 21
- 238000003491 array Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 112
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 22
- 239000010408 film Substances 0.000 description 16
- 229910052759 nickel Inorganic materials 0.000 description 9
- 239000011135 tin Substances 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 229910000978 Pb alloy Inorganic materials 0.000 description 7
- 238000001465 metallisation Methods 0.000 description 7
- 238000007772 electroless plating Methods 0.000 description 6
- 238000001704 evaporation Methods 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005253 cladding Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 229910001431 copper ion Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000000750 progressive effect Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910001453 nickel ion Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002386 leaching Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012768 molten material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Chemically Coating (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
Description
- Die vorliegende Anmeldung beansprucht den Nutzen der vorläufigen US- Anmeldung Nr. 60/372,673 mit dem Titel "Plated Terminations", eingereicht am 15. April 2002, und der vorläufigen US-Anmeldung Nr. 60/435,218 mit dem Titel "Component Formation via Plating Technology", eingereicht am 19. Dezember 2002, welche beide hierin durch Verweis für sämtliche Zwecke enthalten sind.
- Die vorliegende Erfindung betrifft generell eine verbesserte Komponentenanordnung für elektronische Mehrschichtkomponenten.
- Genauer betrifft die vorliegende Erfindung die Verwendung einer Plattiertechnik bei einer Anschlussbildung und einer Bildung einer induktiven Komponente sowie für Verbindungstechniken für Vorrichtungen, wie etwa Mehrschichtkondensatoren oder integrierte passive Komponenten. Die erfindungsgemäße Technik verwendet ausgewählte Anordnungen von freiliegenden Elektrodennasen zum Ermöglichen der Bildung von plattierten elektrischen Verbindungen.
- Viele moderne elektronische Komponenten sind gepackt als monolithische Vorrichtungen und können umfassen eine einzelne Komponente oder mehrere Komponenten innerhalb eines einzigen Chipbausteins. Ein spezifisches Beispiel einer derartigen monolithischen Vorrichtung ist ein Mehrschichtkondensator bzw. eine Mehrschichtkondensatoranordnung, und von besonderem Interesse bezüglich der offenbarten Technik sind Mehrschichtkondensatoren mit internen Interdigitalelektrodenschichten und entsprechenden Elektrodennasen. Beispiele von Mehrschichtkondensatoren, welche Merkmale einer lnterdigitalkondensatortechnik (1 DC-Technik) umfassen, können gefunden werden in den US Patenten Nrn. 4 831 494 (Arnold et al.), 5 880 925 (DuPré et al.) und 6 243 253 B1 (DuPré et al.). Andere monolithische elektronische Komponenten entsprechen Vorrichtungen, welche mehrere passive Komponenten in einer einzigen Chipstruktur integrieren. Eine derartige integrierte passive Komponente kann eine ausgewählte Kombination von Widerständen, Kondensatoren, Induktoren und/oder anderen passiven Komponenten liefern, welche gebildet sind in einer mehrschichtigen Anordnung und gepackt sind als eine monolithische elektronische Vorrichtung.
- Selektive Abschlüsse werden häufig benötigt zum Bilden von elektrischen Verbindungen für verschiedene monolithische elektronische Komponenten. Mehrfachabschlüsse werden benötigt zum Vorsehen von elektrischen Verbindungen zu den verschiedenen internen elektronischen Komponenten einer integrierten monolithischen Vorrichtung. Mehrfachabschlüsse werden ferner häufig verwendet in Verbindung mit IDCs und anderen Mehrschichtanordnungen, um unerwünschte lnduktanzwerte zu verringern. Eine beispielhafte Weise, durch welche Mehrfachabschlüsse gebildet wurden in Mehrschichtkomponenten, ist das Bohren von Kontaktlöchern durch ausgewählte Bereiche einer Chipstruktur und Füllen der Kontaktlöcher mit leitfähigem Material, so dass eine elektrische Verbindung gebildet wird unter ausgewählten Elektrodenabschnitten der Vorrichtung.
- Eine weitere Weise zur Bildung externer Abschlüsse für die erfindungsgemäßen Vorrichtungen besteht in einem Aufbringen eines Dickfilmstreifens aus Silber oder Kupfer in einer Glasmatrix auf freiliegende Abschnitte von internen Elektrodenschichten, Aushärten oder Feuern dieses Materials und anschließendem Plattieren zusätzlicher Schichten aus Metall über die Abschlussstreifen, so dass ein Teil an ein Substrat gelötet werden kann. Ein Beispiel einer elektronischen Komponente mit externen Elektroden, gebildet durch Feuern von Abschlüssen und darauf plattierten Metallfilmen, ist offenbart im US Patent Nr. 5 021 921 (Sano et al.). Die Aufbringung von Abschlüssen ist häufig schwierig zu steuern und kann problematisch werden bei einer Verringerung von Chipgrößen. Die US Patente Nrn. 6 232 144 B1 (McLoughlin) und 6 214 685 B1 (Clinton et al.) betreffen Verfahren zum Bilden von Abschlüssen auf ausgewählten Bereichen einer elektronischen Vorrichtung.
- Die immer weiter schrumpfende Größe von elektronischen Komponenten macht es sehr schwierig, Abschlussstreifen in einem vorbestimmten Bereich mit der geforderten Genauigkeit zu drucken. Dickfilmabschlussstreifen werden typischerweise aufgebracht mit einer Maschine, welche einen Chip greift und selektive Abschlüsse mit speziell gestalteten Rädern aufbringt. Die US Patente Nrn. 5 944 897 (Braden), 5 863 331 (Braden et al.), 5 753 299 (Garcia et al.) und 5 226 382 (Braden) offenbaren mechanische Merkmale und Schritte betreffend die Aufbringung von Abschlussstreifen auf eine Chipstruktur. Reduzierte Komponentengrößen oder eine erhöhte Anzahl von Abschlusskontakten für eine elektronische Chipvorrichtung kann eine Ausreizung der Auflösungsgrenzen von typischen Abschlussmaschinen bewirken.
- Weitere Probleme, welche entstehen können, wenn versucht wird, selektive Abschlüsse aufzubringen, umfassen ein Verschieben der Abschlussstege, eine Fehlpositionierung von Abschlüssen, so dass interne Elektrodennasen freigelegt werden oder vollständig verfehlt bzw. vermisst werden, und ein Fehlen von Rundum-Abschlussabschnitten. Weitere Probleme können hervorgerufen werden, wenn eine zu dünne Beschichtung des lackartigen Abschlussmaterials aufgebracht wird, oder wenn ein Abschnitt einer Abschlussbeschichtung in einen anderen verschmiert, so dass kurzgeschlossene Abschlussstege bewirkt werden. Ein weiteres Problem der Dickfilmsysteme ist, dass es häufig schwierig ist, Abschlussabschnitte lediglich auf ausgewählten Seiten einer Vorrichtung zu bilden, wie etwa auf einer Vertikalfläche. Diese und weitere Belange um die Vorsehung von elektrischen Abschlüssen für monolithische Vorrichtungen erzeugen eine Notwendigkeit, kostengünstige und effektive Abschlussmerkmale für elektronische Chipkomponenten zu schaffen.
- Eine weitere bekannte Option betreffend die Aufbringung von Abschlüssen beinhaltet ein Ausrichten einer Vielzahl von einzelnen Substratkomponenten zu einer Schattenmaske. Teile können geladen werden in eine besonders gestaltete Haltevorrichtung, wie etwa offenbart im US Patent Nr. 4 919 076 (Lutz et al.), und dann einem Sputtern durch ein Maskenelement unterzogen werden. Dies ist typischerweise ein sehr teurer Herstellprozess, so dass andere wirksame und kosteneffizientere Abschlussvorsehungen erwünscht sein können.
- Die US Patente Nrn. 5 880 011 (Zablotny et al.), 5 770 476 (Stone), 6 141 846 (Miki) und 3 258 898 (Garibotti) behandeln jeweils Aspekte der Bildung von Abschlüssen für verschiedene elektronische Komponenten.
- Zusätzliche Hintergrundreferenzen, welche ein Verfahren zum Bilden von Mehrschichtkeramikvorrichtungen betreffen, umfassen die US Patente Nrn. 4 811 164 (Ling et al.), 4 266 265 (Maher), 4 241 378 (Dorrian) und 3 988 498 (Maher).
- Während verschiedene Aspekte und alternative Merkmale im Gebiet der elektronischen Komponenten und der Abschlüsse davon bekannt sind, ist keine Gestaltung bekannt, welche generell auf all die Probleme, welche hier erörtert werden, gerichtet ist. Die Offenbarungen von allen der vorhergehenden US Patente sind hierdurch vollständig enthalten in dieser Anmeldung durch Verweis darauf.
- Kurze Zusammenfassung der Erfindung
- Die vorliegende Erfindung erkennt verschiedene der vorhergehenden Probleme und zielt auf diese ab, sowie auf weitere betreffend bestimmte Aspekte von elektrischen Abschlüssen und der entsprechenden Technik. Daher besteht, allgemein gesagt, eine Hauptaufgabe von manchen Ausführungsbeispielen der vorliegend offenbarten Technik in verbesserten Abschlussmerkmalen für elektronische Komponenten. Genauer sind die offenbarten Abschlussmerkmale lediglich plattiert und gestaltet zum Beseitigen bzw. starken Vereinfachen von Dickfilmstreifen, welche typischerweise längs Abschnitten einer monolithischen Vorrichtung für Abschlusszwecke gedruckt sind.
- Eine weitere Hauptaufgabe von manchen Ausführungsbeispielen der vorliegenden Erfindung besteht in einem Schaffen einer generell spiralförmigen Induktorkomponente zur Integration mit einer elektronischen Mehrschichtkomponente. Genauer kann eine Vielzahl von internen leitfähigen Nasenabschnitten angeordnet werden auf verschiedenen Vorrichtungsschichten und in einer Spiralstruktur freigelegt werden. Die freigelegte Struktur kann dann einer Plattierlösung ausgesetzt werden, oder es können andere offenbarte Techniken verwendet werden zum Bilden eines plattierten induktiven Elements.
- Eine weitere Hauptaufgabe der vorliegend offenbarten Technik besteht in einem Anbieten einer Weise zum Führen der Bildung eines plattierten Materials durch die Vorsehung von internen Elektrodennasen und der optionalen Anordnung von zusätzlichen Ankernasen. Sowohl interne Elektrodennasen als auch zusätzliche Ankernasen können die Bildung einer sicheren und zuverlässigen externen Plattierung erleichtern. Ankernasen, welche typischerweise keine internen elektrischen Verbindungen vorsehen, können vorgesehen werden für eine verbesserte externe Abschlusskonnektivität, eine verbesserte mechanische Integrität und Abscheidung von Plattierungsmaterialien.
- Eine weitere Hauptaufgabe von manchen Ausführungsbeispielen der vorliegenden Erfindung besteht in einem Vorsehen von Abschlussmerkmalen für elektronische Komponenten, wodurch typische Dickfilmabschlussstreifen beseitigt bzw. vereinfacht werden und lediglich plattierte Abschlüsse benötigt werden zum Ausführen einer externen Elektrodenverbindung. Plattierte Materialien in Übereinstimmung mit der offenbarten Technik können metallische Leiter, Widerstandsmaterialien und/oder haltleitende Materialien umfassen. Eine weitere Hauptaufgabe von manchen Ausführungsbeispielen der vorliegenden Erfindung besteht in einem Schaffen von Abschlussmerkmalen für elektronische Komponenten, wodurch eine BLM (BLM: ball fimiting metallurgy = Kugelbegrenzungsmetallurgie) direkt erzeugt wird ohne die Notwendigkeit, zuerst Abschlussstreifen vorzusehen. Eine derartige BLM kann plattiert werden in Übereinstimmung mit der vorliegenden Technik in einer Vielzahl von vorbestimmten Formen und Größen.
- Ein sich ergebender Vorteil von manchen Ausführungsbeispielen des offenbarten Gegenstands ist, dass Abschlussmerkmale für elektronische Komponenten ausgeführt werden können ohne die Notwendigkeit einer Aufbringung durch eine Abschlussmaschinenvorrichtung, wodurch eine Fähigkeit zum Ausbringen von externen Abschlüssen mit Auflösungswerten ermöglicht wird, welche andernfalls unerreichbar sind. Eine derartige verbesserte Abschlussauflösung ermöglicht ferner die Vorsehung von mehr Abschlüssen innerhalb eines gegebenen Komponentenbereichs und Abschlüsse mit einem viel feinerem Abstand.
- Es ist eine weitere Aufgaben von manchen Ausführungsbeispielen der vorliegenden Technik, Abschlussmerkmale zu schaffen, welche eine wirksame Lötmittelbasis mit einer geringeren Suszeptibilität für eine Lötmittelauslaugung ermöglicht. Eine Gestaltung von freiliegenden Elektrodenabschnitten und Ankernasenabschnitten ist derart vorgesehen, dass ausgewählte benachbarte freiliegende Nasenabschnitte versehen sind mit einem plattierten Abschlussmaterial ohne ein unerwünschtes Überbrücken unter verschiedenen Abschlussstellen. Tatsächlich kann durch Ändern der Plattierparameter durch in der Technik bekannte Verfahren der Grad eines Kriechens bzw. einer Verbreiterung des Plattierens zum Überbrücken von Spalten zwischen freiliegenden Elektrodenabschnitten, oder um diese getrennt zu lassen, passend festgelegt werden.
- Es ist eine weitere Aufgabe der vorliegenden Erfindung, dass die offenbarte Technik verwendet werden kann in Übereinstimmung mit einer großen Anzahl von verschiedenen Abschlussgestaltungen, einschließlich veränderlicher Pfahle und einer veränderlichen Anordnung von externen Abschlüssen. Plattierte Abschlüsse können ausgebildet werden in Übereinstimmung mit einer Vielheit von verschiedenen Plattiertechniken, wie hier offenbart, an Stellen, welche selbstbestimmt sind durch die Vorsehung von freiliegenden leitfähigen Elementen auf dem Umfang einer elektronischen Komponente.
- Es ist eine weitere Aufgabe der erfindungsgemäßen Technik zur Ausbildung einer plattierten Komponente, die Herstellung von kostengünstigeren und wirksameren elektronischen Komponenten in einer vorteilhaften und zuverlässigen Weise zu ermöglichen.
- Zusätzliche Aufgaben und Vorteile der vorliegenden Erfindung sind dargelegt in der nachfolgenden genauen Beschreibung und werden Fachleuten auf diesem Gebiet daraus deutlich werden. Ferner werden Fachleute auf diesem Gebiet erkennen, dass Modifikationen und Änderungen an den spezifisch dargestellten, bezeichneten und erörterten Merkmalen und/oder Schritten davon realisiert werden können in verschiedenen Ausführungsbeispielen und Verwendungen der offenbarten Technik ohne Abweichung von Wesen und Umfang davon, mittels eines vorhandenen Verweises darauf. Derartige Änderungen können einen Austausch von äquivalenten Einrichtungen, Schritten, Merkmalen oder Materialien gegen diese dargestellten, bezeichneten bzw. erörterten sowie eine Umkehrung von verschiedenen Teilen, Merkmalen, Schritten oder Ähnlichem im Hinblick auf Funktion, Betrieb oder Position umfassen, wenngleich sie nicht darauf beschränkt sind.
- Ferner ist es selbstverständlich, dass verschiedene Ausführungsbeispiele, ebenso wie verschiedene derzeit bevorzugte Ausführungsbeispiele, von dieser Technik verschiedene Kombinationen bzw. Gestaltungen von derzeit offenbarten Schritten, Merkmalen oder Elementen, oder von deren Äquivalenten umfassen können (einschließlich Kombinationen von Merkmalen oder Gestaltungen davon, welche nicht ausdrücklich dargestellt sind in den Figuren oder in der genauen Beschreibung erwähnt sind).
- Weitere Aspekte der vorliegenden Erfindung betreffen plattierte Abschlüsse für eine elektronische Mehrschichtkomponente. Eine derartige elektronische Mehrschichtkomponente kann vorzugsweise umfassen eine Vielzahl von isolierenden Substraten mit einer Vielzahl von unter der Vielzahl von Substraten dazwischenliegenden Elektroden. Ausgewählte der Vielzahl von Elektroden haben vorzugsweise eine Vielzahl von Nasenabschnitten, welche sich ausgehend von ausgewählten Abschnitten erstrecken und freiliegend sind längs ausgewählter Seiten der Vielzahl von Substraten. Ausgewählte der freiliegenden Elektrodennasenabschnitte sind vorzugsweise gestapelt innerhalb vorbestimmter Abstände zueinander, so dass mindestens eine Schicht eines plattierten Abschlussmaterials ausgebildet sein kann längs des Umfangs der elektronischen Komponente.
- Zusätzliche generelle Aspekte der vorliegenden Technik betreffen Ankernasen zur Verwendung mit derartigen oben erwähnten plattierten Abschlüssen. Ankernasen können zusätzlich dazwischenliegend innerhalb der Vielzahl von Substraten einer elektronischen Mehrschichtkomponente und freiliegend an vorbestimmten Stellen sein, so dass die Ausbildung von plattierten Abschlüssen geführt wird durch die Stelle der freiliegenden internen Elektrodennasenabschnitte und den freiliegenden Ankernasen. Mit der Vorsehung einer ausreichenden Zahl von freiliegenden Nasen wird die Ausbildung eines plattierten Abschlusses möglich. Ferner liefern die Ankernasen eine größere mechanische Festigkeit für den Endabschluss.
- Ein erstes Ausführungsbeispiel der vorliegenden Technik betrifft eine elektronische Mehrschichtkomponente mit internen Elektroden, wobei ausgewählte der internen Elektrodenschichten Nasen von veränderlicher Breite zugehörig zu den Elektrodenschichten aufweisen. Ein derartiges erstes Ausführungsbeispiel der vorliegenden Technik kann umfassen interne elektrische Kontaktlöcher zum Verbinden der verschiedenen Elektrodenschichten. Das erste Ausführungsbeispiel der vorliegenden Technik kann ferner umfassen Ankernasen in Übereinstimmung mit generellen Aspekten der offenbarten Technik, wobei die Ankernasen ebenfalls gekennzeichnet sein können durch eine variierte Breite. Die variierten Nasenbreiten können die Ausbildung von generell scheibenförmigen plattierten Schichtabschnitten längs des Umfangs der elektronischen Mehrschichtkomponente ermöglichen.
- Ein zweites Ausführungsbeispiel der vorliegenden Technik betrifft eine elektronische Mehrschichtkomponente ähnlich dem ersten Ausführungsbeispiel und ferner umfassen zusätzliche Nasen, zugehörig zu den Elektrodenschichten. Die zusätzlichen Nasen erstrecken sich in einer Richtung entgegengesetzt zu ausgewählten der Elektrodennasen, erwähnt bezüglich des ersten Ausführungsbeispiels, und können freiliegend sein an einer ausgewählten Fläche der elektronischen Mehrschichtkomponente. Die zusätzlichen Nasen sind vorzugsweise plattiert oder andernfalls verbunden durch Standarddickfilmtechniken an der ausgewählten äußeren Fläche und dienen als Verbindungspunkte für die internen Elektroden, Testanschlüsse für die elektronische Mehrschichtkomponente und als Hilfsmittel für den möglichen späteren elektrochemischen Plattierprozess.
- Ein drittes Ausführungsbeispiel der vorliegenden Technik betrifft eine elektronische Mehrschichtkomponente ähnlich dem ersten Ausführungsbeispiel und aufweisend zusätzliche Elektrodennasen, welche sich erstrecken von ausgewählten Elektrodenschichten zu mehreren ausgewählten Seiten der elektronischen Mehrschichtkomponente. Wie beim zweiten Ausführungsbeispiel, können diese zusätzlichen Nasen außen plattiert sein auf die elektronische Mehrschichtkomponente und dienen als Verbindungspunkte für die internen Elektroden sowie Testanschlüsse für die elektronische Mehrschichtkomponente.
- Ein weiterer Aspekt der vorliegenden Erfindung, welcher integriert werden kann in ausgewählte der oben erwähnten beispielhaften Ausführungsbeispiele der vorliegenden Erfindung und andere, beinhaltet alternative Merkmale zum Bilden eines Abschnitts aus einem plattierten Material in einer gewünschten Form. Eine interne Elektrodenanordnung ermöglicht ein Formen des resultierenden Abschlusses durch Verschieben einer geformten Struktur progressiv hin zur Schnittfläche, welche die Abschlusskante bildet. Beispielsweise, wenn das Ende einer Nase geformt ist als ein Halbkreis, anschließend durch Freilegen von Querschnitten dieser Form und Bewegen dieser Form jedes Mal um die Dicke der Schicht hin zu der zu schneidenden Fläche, Stoppen an der Mitte des Kreises, wird die resultierende Struktur einen Halbkreis beschreiben. Wenn die Form ein Dreieck ist, wird der resultierende Abschluss ein Dreieck sein, usw..
- Ein weiterer Aspekt der vorliegenden Erfindung, welcher integriert werden kann in ausgewählte Ausführungsbeispiele, beinhaltet die Bildung einer internen Induktorkomponente. Durch Drucken einer Vielzahl von Nasen, welche den Außendurchmesser eines Kontaktlochs (welches zu einem späteren Zeitpunkt zu bohren ist) schneiden und jeweiliges Drehen der Position jeder nacheinander geschichteten Nase um den Umfang des Kontaktlochs wird eine Reihe von Nasen freigelegt, welche den Pfad einer Spirale bilden. Ein anschließendes Plattieren wird diese Nasen überbrücken und eine tatsächliche Spirale bilden, welche einen Induktor, einen nützlichen passiven Komponentenzusatz, liefert.
- Zusätzliche Ausführungsbeispiele der vorliegenden Erfindung, welche nicht notwendigerweise in diesem zusammengefassten Abschnitt dargelegt sind, können verschiedene Kombinationen von Aspekten von Merkmalen oder Abschnitten, welche bezeichnet sind in den oben zusammengefassten Aufgaben, und/oder von Merkmalen oder Abschnitten, welche in dieser Anmeldung nicht erörtert sind, umfassen und integrieren.
- Die vorliegende Erfindung betrifft ebenso verschiedene beispielhafte entsprechende Verfahren zur Ausführung und Herstellung von sämtlichen der hier bezeichneten elektronischen Mehrschichtkomponentenanordnungen sowie eine entsprechende Technik zum Plattieren des Abschlusses.
- Fachleute auf diesem Gebiet werden die Merkmale und Aspekte dieser Ausführungsbeispiele und anderer bei Durchsicht des Restes der übrigen Beschreibung besser verstehen.
- Eine vollständige und befähigende Beschreibung der vorliegenden Erfindung, einschließlich der besten Ausführungsform davon, welch sich an Fachleute auf diesem Gebiet richtet, ist dargelegt in der Patentbeschreibung, welche Bezug nimmt auf die beiliegenden Figuren; es zeigt:
- Fig. 1 eine Seitenquerschnittsansicht eines beispielhaften Mehrschichtinterdigitalkondensators gemäß einer bekannten Anordnung;
- Fig. 2 eine Explosionsdraufsicht einer Vielzahl von beispielhaften Elektrodenschichten zur Verwendung in dem Mehrschichtinterdigitalkondensator entsprechend der Anordnung von Fig. 1;
- Fig. 3 eine Vorderdraufsicht eines beispielhaften Mehrschichtinterdigitalkondensators mit einer bekannten Elektrodenschichtanordnung, wie etwa dargestellt in Fig. 1 und 2, ferner mit Nasenabschnitten, welche frei liegen in Übereinstimmung mit breiteren Aspekten der vorliegenden Erfindung zur Anwendung der vorliegend offenbarten plattierten Abschlüsse;
- Fig. 4 eine Vorderdraufsicht eines beispielhaften Mehrschichtinterdigitalkondensators, wie etwa dargestellt in Fig. 3, mit plattierten Abschlüssen in Übereinstimmung mit der vorliegenden Erfindung;
- Fig. 5 eine Seitenquerschnittsansicht eines beispielhaften Mehrschichtinterdigitalkondensators gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
- Fig. 6 eine Explosionsdraufsicht einer Vielzahl von beispielhaften Elektrodenschichten zur Verwendung in dem Ausführungsbeispiel des Mehrschichtinterdigitalkondensators von Fig. 5 in Übereinstimmung mit der vorliegenden Erfindung;
- Fig. 7 eine Vorderdraufsicht einer beispielhaften Elektrodenschichtanordnung für einen Mehrschichtinterdigitalkondensator entsprechend dem Ausführungsbeispiel von Fig. 5 und 6 in Übereinstimmung mit der vorliegenden Erfindung;
- Fig. 8 eine Vorderdraufsicht einer beispielhaften Elektrodenschichtanordnung für einen Mehrschichtinterdigitalkondensator entsprechend dem Ausführungsbeispiel von Fig. 5, 6 und 7 mit der Anwendung von Plattierschichten in Übereinstimmung mit der vorliegenden Erfindung;
- Fig. 9 eine Seitenquerschnittsansicht eines beispielhaften Mehrschichtinterdigitalkondensators gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
- Fig. 10 eine Explosionsdraufsicht einer Vielzahl von beispielhaften Elektrodenschichten zur Verwendung in dem Ausführungsbeispiel des Mehrschichtinterdigitalkondensators von Fig. 9 in Übereinstimmung mit der vorliegenden Erfindung;
- Fig. 11 eine perspektivische Hinteransicht eines beispielhaften Mehrschichtinterdigitalkondensators mit einer Elektrodenschichtanordnung, wie etwa dargestellt in Fig. 9 und 10, in Übereinstimmung mit der vorliegenden Erfindung;
- Fig. 12 eine Seitenansicht eines beispielhaften Mehrschichtinterdigitalkondensators gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung;
- Fig. 13 eine Explosionsdraufsicht einer Vielzahl von beispielhaften Elektrodenschichten zur Verwendung mit dem Mehrschichtinterdigitalkondensator von Fig. 12 in Übereinstimmung mit der vorliegenden Erfindung;
- Fig. 14 eine generelle perspektivische Vorderansicht eines Mehrschichtinterdigitalkondensators mit einer Elektrodenschichtanordnung, wie etwa dargestellt in Fig. 12 und 13, in Übereinstimmung mit der vorliegenden Erfindung;
- Fig. 15 eine Explosionsdraufsicht einer alternativen Elektrodenschicht und einer Nasenanordnung zur Verwendung mit Ausführungsbeispielen eines Mehrschichtinterdigitalkondensators in Übereinstimmung mit der vorliegenden Erfindung, wobei eine gewünschte freiliegende Abschlussform ausgeführt wird durch die progressive Querschnittsbildung der gewünschten Form, wie beschrieben durch die existierenden Nasen;
- Fig. 16 eine detaillierte Draufsicht einer beispielhaften Scheibchenprogression für Elektrodennasen, wie etwa dargestellt in den Elektrodenschichten von Fig. 15, welche existierende Nasenabschnitte zum Bilden einer generell kreisförmigen plattierten Schicht ausbringt;
- Fig. 17 eine detaillierte Vorderdraufsicht der resultierenden Mehrschichtelektrodennasenanordnung in Übereinstimmung mit der in Fig. 16 dargestellten beispielhaften Scheibchenprogression, wobei geschichtete Elektrodenschichten angeordnet sind zum Bilden einer generell kreisartigen freigelegten Struktur;
- Fig. 18 eine generell perspektivische Vorderansicht eines Mehrschichtinterdigitalkondensators mit einer Elektrodenschichtanordnung und progressiv in Scheibchen ausgebildeten Elektrodennasen, wie jeweils dargestellt im Hinblick auf Fig. 15 bis 17, in Übereinstimmung mit der vorliegenden Erfindung;
- Fig. 19 eine Explosionsdraufsicht einer Mehrschichtnasenanordnung zur Verwendung in Ausführungsbeispielen der vorliegenden Erfindung, wobei aufeinanderfolgende Schichten ausgelegt sind, um in der dargestellten Reihenfolge einander überlagert zu werden, wobei jeweilige konzentrisch angeordnete Nasen um eine gemeinsame Kontaktlochstelle entstehen;
- Fig. 20 eine modifizierte Draufsicht der beispielhaften Schichten von Fig. 20, nacheinander gestapelt um dieselbe gemeinsame Kontaktlochstelle, wobei die Perspektive verdreht ist, um zu zeigen, wie die freigelegten geschnittenen Nasen aussehen können, wenn jemand nach unten durch die gemeinsame Kontaktlochstelle blickt; und
- Fig. 21 eine modifizierte Draufsicht, ähnlich in Perspektive zu Fig. 20, wobei ein kontinuierlicher Spiralpfad ausgebildet ist unter den freigelegten geschnittenen Nasen in Übereinstimmung mit der erfindungsgemäßen Plattiertechnik, um einen induktiven Strompfad zu erzeugen.
- Eine wiederholte Verwendung von Bezugszeichen durch die vorliegende Beschreibung und die beiliegende Zeichnung hindurch ist beabsichtigt, um gleiche oder analoge Merkmale bzw. Elemente der Erfindung zu bezeichnen.
- Wie oben erwähnt, betrifft die vorliegende Erfindung generell eine verbesserte Komponentenausbildung für elektronische Mehrschichtkomponenten. Genauer betrifft die vorliegende Erfindung die Verwendung einer Plattiertechnik bei der Ausbildung von Abschlüssen und induktiven Komponenten sowie für Verbindungstechniken für Vorrichtungen, wie etwa Mehrschichtkondensatoren und integrierte passive Komponenten. Die erfindungsgemäße Technik nutzt selektive Anordnungen von freigelegten Elektrodennasen zum Ermöglichen der Ausbildung von plattierten elektrischen Verbindungen. Die vorliegende Erfindung betrifft sowohl die Vorrichtungen, welche ausgeführt sind durch derartige Mehrschichtkomponenten, als auch ein entsprechendes Verfahren zum Ausbilden derartiger Komponenten und der plattierten Merkmale hierfür.
- Die erfindungsgemäße Komponentenausbildungstechnik verwendet freigelegte Elektrodenabschnitte von Strukturen, wie etwa monolithische Kondensatoranordnungen, Mehrschichtkondensatoren einschließlich jener mit Interdigitalelektrodengestaltungen, integrierten passiven Komponenten und anderen elektronischen Chipstrukturen. Zusätzliche Ankernasen körnen eingebettet sein innerhalb derartiger monolithischer Komponenten, um gestapelte Vielzahlen von freigelegten internen leitfähigen Abschnitten zu schaffen, zu welchen plattierte Abschlüsse oder Zwischenverbindungen ausgebildet und sicher positioniert längs externer Flächen einer Vorrichtung werden können.
- Die erfindungsgemäße Plattiertechnik und freigelegte Nasenmerkmale können verwendet werden in Übereinstimmung mit einer Vielzahl von verschiedenen monolithischen Komponenten. Fig. 3 und 4 kombinieren bekannte Aspekte von Mehrschichtkondensatorgestaltungen (wie etwa dargestellt in . Fig. 1 und 2) mit der erfindungsgemäßen Technik zum Plattieren von Abschlüssen, um breitere Aspekte der vorliegenden Erfindung darzustellen. Fig. 5 bis 8 zeigen jeweils ein erstes Ausführungsbeispiel der vorliegenden Technik mit Aspekten einer Interdigitalelektrodenschichtanordnung, wobei Elektrodennasen von variierter Breite generell zu einer ausgewählten Seite einer Mehrschichtkomponente verlaufen und darauf freiliegend sind. Diese und weitere Aspekte von plattierten Abschlüssen in Übereinstimmung mit der vorliegenden Erfindung werden anschließend dargestellt unter Bezugnahme auf Fig. 9 bis 11, welche ein zweites beispielhaftes Ausführungsbeispiel eines Mehrschichtkondensators mit freigelegten leitfähigen Abschnitten auf zwei ausgewählten Seiten des Kondensators betreffen. Fig. 12 bis 14 zeigen jeweils Aspekte eines dritten beispielhaften Ausführungsbeispiels der offenbarten Technik mit einer Elektrodenschichtgestaltung mit Elektrodennasen zur Freilegung auf mehreren ausgewählten Seiten einer Vorrichtung. Fig. 15 bis 18 beschreiben alternative Merkmale zur Ausbildung der freigelegten Abschlüsse mit variierten Breiten, wie jeweils verschieden dargestellt in Fig. 5 bis 14. Fig. 19 bis 21 zeigen die Ausbildung einer induktiven Spirale durch eine einzigartige geometrische Einrichtung in Kombination mit der erfindungsgemäßen Technik zum Plattieren von Abschlüssen.
- Es sei darauf hingewiesen, dass aus keinem der beispielhaften Ausführungsbeispiele, welche hier beschrieben sind, irgendwelche Einschränkungen der offenbarten Technik abgeleitet werden können. Merkmale, welche als Teil eines Ausführungsbeispiels dargestellt bzw. beschrieben sind, können verwendet werden in Kombination mit einem anderen Ausführungsbeispiel, um weitere Ausführungsbeispiele zu schaffen. Außerdem können bestimmte Merkmale ausgetauscht werden mit ähnlichen Vorrichtungen oder Merkmalen, welche noch nicht erwähnt sind und dieselbe, eine ähnliche oder äquivalente Funktion ausführen.
- Bezugnehmend auf die Zeichnung, zeigt Fig. 2 eine bekannte beispielhafte Gestaltung von Elektrodenschichten 10 und 12 mit jeweiligen Elektrodennasen 14 und 16 zur Verwendung in einem Mehrschichtinterdigitalkondensator oder einer Mehrschichtinterdigitalkondensatoranordnung. Elektrodenschichten werden generell angeordnet in einer gestapelten Mehrschichtanordnung innerhalb eines Körpers eines dielektrischen Materials 18 (wie etwa in Fig. 1) mit Nasen 14 und 16, welche sich ausgehend von den Schichten erstrecken, so dass Elektrodennasen, welche sich ausgehend von abwechselnden Elektrodenschichten 10 und 12 erstrecken, in jeweiligen Säulen ausgerichtet sind. Die beispielhafte Darstellung von Fig. 2 zeigt zwanzig derartige Elektrodenschichten mit entsprechenden Nasen 14 und 16, jedoch können Anordnungen, wie sie verwendet werden bei der vorliegenden Technik, in manchen Fällen mehr oder weniger Elektrodenschichten und Anzahlen von jeweiligen Nasen enthalten. Dieses Merkmal liefert die Option eines Erzeugens von kapazitiven Elementen mit einem großen Bereich von Kapazitätswerten (durch Wählen einer verhältnismäßig großen Anzahl von Elektroden).
- Die beispielhafte Elektrodenschichtgestaltung von Fig. 2 ist nicht repräsentativ für ein endbearbeitetes Kondensatorausführungsbeispiel. Statt dessen liefert Fig. 2 einen Bezug für einen Zwischenaspekt von beispielhaften Kondensator und Kondensatoranordnungsgestaltungen. Die Elektrodenschichtgestaltung von Fig. 2 kann verwendet werden in Übereinstimmung mit einem beispielhaften Mehrschichtinterdigitalkondensator, wie etwa dargestellt in Fig. 1.
- Ein Interdigitalkondensator besteht typischerweise aus einer Vielzahl von Elektrodenschichten, wie etwa dargestellt in Fig. 2, angeordnet in einem Körper aus dielektrischem Material 18, wie etwa zu erkennen in der beispielhaften Gestaltung 20 eines Interdigitalkondensators (IDC) von Fig. 1. Elektrodenschichten 10 und 12 sind angeordnet in dem dielektrischen Material 18, so dass Elektrodennasen 14 und 16 zu einer ausgewählten Seite eines IDC- Ausführungsbeispiels 20 verlaufen und an dieser freiliegend sind. Beispielhafte Materialien für derartige Elektrodenschichten können Platin, Nickel, eine Palladium-Silber-Legierung und andere geeignete leitfähige Substanzen umfassen. Das dielektrische Material 18 kann Bariumtitanat, Zinkoxid, Aluminiumoxid mit Niedrigfeuerungsglas oder andere geeignete Keramik- bzw. Glasverbundmaterialien umfassen. Alternativ kann das Dielektrikum eine organische Verbindung sein, wie etwa ein Epoxid (mit oder ohne eingemischtem Keramik, mit oder ohne Fiberglas), beliebt als Leiterplattenmaterialien, oder andere Kunststoffe, welche üblicherweise als Dielektrika verwendet werden. In diesen Fällen kann der Leiter gewöhnlich eine Kupferfolie sein, welche chemisch geätzt wird, um die Strukturen zu liefern.
- Eine Mehrschicht-IDC-Komponente 20, wie etwa die von Fig. 1, welche die bekannte beispielhafte Elektrodenschichtgestaltung von Fig. 2 beinhaltet, ist gekennzeichnet durch Elektrodenabschnitte 14 und 16, welche freiliegend sind auf einer ausgewählten Seite der IDC-Komponente 20. Andere beispielhafte interne Elektrodengestaltungen können verwendet werden in einer Mehrschichtkomponente, so dass interne Elektrodenabschnitte freiliegend sind an verschiedenen Stellen und/oder an verschiedenen Anzahlen von Seiten der Vorrichtung.
- Beispielsweise sei die beispielhafte interne Elektrodenschichtgestaltung, dargestellt in der Explosionsansicht von Fig. 2, betrachtet. Abwechselnde Elektrodenschichten 10 und 12 sind versehen mit Elektrodennasenabschnitten 14 und 16 gleichmäßiger Breite, welche sich hin zu einer einzigen ausgewählten Richtung erstrecken. Elektrodennasen 14 und 16 für jeden Satz von abwechselnden Elektrodenschichten sind vorzugsweise angeordnet in einer gestapelten Gestaltung, so dass beispielsweise Nasen 14 von Elektrodenschichten 10 ausgerichtet sind bezüglich Säulen und Nasen 16 von Elektrodenschichten 12 ausgerichtet sind bezüglich Säulen, wobei derartige Nasen vorzugsweise zu einer einzigen ausgewählten Seite von IDC 24 verlaufen und darauf freiliegend sind.
- Erneut Bezug nehmend auf Fig. 1 umfasst ein typischer herkömmlicher Abschluss für ein IDC-Ausführungsbeispiel 20 und für andere monolithische elektronische Komponenten einen gedruckten und gefeuerten Dickfilmstreifen 22 aus Silber, Kupfer oder einem anderen geeigneten Metall in einer Glasmatrix, worauf eine Schicht aus Nickel plattiert ist, um eine Auslaugbeständigkeit zu verbessern, und gefolgt ist von einer Schicht aus Zinn oder einer Lötmittellegierung, welche das Nickel gegen Oxidation schützt und einen leichter lötbaren Abschluss begünstigt.
- Ein Dickfilmstreifen 22 in Übereinstimmung mit einem solchen Typ eines Abschlusses erfordert ferner typischerweise eine gedruckte Anwendung durch eine Abschlussmaschine und ein Druckrad oder eine andere geeignete Komponente zum Transportieren einer mit Metall versetzten Paste. Eine derartige Druckvorrichtung kann Auflösungsgrenzen aufweisen, welche es schwierig machen, Dickfilmstreifen anzuwenden, insbesondere auf kleinere Chips. Eine typische existierende Größe für ein IDC 20 oder eine andere elektronische Komponente beträgt etwa einhundert- oder zwanzigtausendstel Zoll mal sechzigtausendstel Zoll längs der beiden entgegengesetzten Sätze von Seiten mit einer Dicke von der oberen zur oberen Schicht von etwa dreißigtausendstel Zoll. Wenn mehr als vier Abschlüsse angewandt werden müssen auf einen Abschnitt dieser Größe oder Abschlüsse gewünscht werden für einen Abschnitt mit kleineren Abmessungen, werden die Auflösungswerte einer spezialisierten Abschlussvorrichtung häufig zu einer Begrenzung bei der Anwendung wirksamer Abschlussstreifen.
- Oben beschrieben ist die sogenannte Dickfilmvorbereitungstechnik für den Abschlussstreifen 22. Ein üblicheres Verfahren beinhaltet eine Dünnfilm- Verarbeitung, welche unten beschrieben wird. Gemäß einer bekannten Technik wird ein erster Schritt bei dieser Vorbereitung erreicht, indem zuerst die Kontaktfläche der Komponente 20 poliert wird. Anschließend wird die monolithische Komponente montiert in einer Spezialhalterung, gewöhnlich zusammen mit vielen anderen, und eine "Schattenmaske" wird angeordnet in einer genauen Registrierung (bzw. "registry") über diesen. Chrom oder ein ähnliches Nicht-Lötmittel-benetzbares Metall bzw. Legierung wird verdampft bzw. gesputtert durch die Maske, um einen Abschlussstreifen bzw. eine Insel 22 auszuführen, analog zur Dickfilmversion. Folgend auf die Anwendung des Abschlussstreifens 22 entweder durch Dick- oder Dünnfilmtechniken, wird die monolithische Komponente remaskiert und angeordnet in einer anderen Verdampfungsbefestigung, wo eine Schicht aus Chrom, Kupfer und Goldlegierung (Cr-Cu-Au) aufgedampft wird auf die vorher erzeugten Chrominseln. Dieser Verdampfungsschritt ist gefolgt von einem weiteren Verdampfungsschritt, dieses Mal aus einer Zinn/Bleilegierung (Sn/Pb-Legierung). Alternative Verfahren sind bekannt für diesen Schritt, wie etwa Elektroplattieren der Legierung oder ein physisches Anordnen einer Lötkugelvorform auf dem BLM-Kontakt 30. Folgend auf diese abschließende Verdampfung wird die monolithische Komponente angeordnet in einer Wasserstoffatmosphäre oder einer anderen reduzierenden Atmosphäre bei Verdampfungstemperaturen, um die Zinn/Blei-Schicht aufzuschmelzen und somit eine Ausbildung der gewünschten Lötkugeln 40 zu ermöglichen. Monolithische Komponenten, welche gemäß diesem Prozess hergestellt sind, werden dann geprüft und getestet. Nachteiligerweise verformt der Testprozess die weichen Lötkugeln 40, so dass die Komponenten, welche als "gut" bewertet werden, weiter bearbeitet werden müssen, um die Zinn/Blei-Legierung aufzuschmelzen und somit die Lötkugeln neu zu gestalten. Wie zu erkennen ist, ist dieser Prozess nicht nur zeitaufwendig, sondern seine Durchführung ist sehr teuer.
- Die vorliegende Erfindung bietet eine Abschlussanordnung, welche die Vorsehung derartiger typischer Dickfilmabschlussstreifen beseitigt oder stark vereinfacht. Durch Beseitigen der weniger gesteuerten Dickfilmstreifen wird die Notwendigkeit nach einer Vorrichtung zum Drucken von Abschlüssen vermieden. Abschlussmerkmale in Übereinstimmung mit der bekannten Technik sind stärker ausgerichtet auf die plattierte Schicht aus Nickel, Zinn, Kupfer etc., welche typischerweise ausgebildet ist über einem Dickfilmabschlussstreifen.
- Betrachtet sei die beispielhafte Kondensatoranordnungsgestaltung 24, dargestellt in Fig. 3. Die Kondensatoranordnung 24 ist gekennzeichnet durch eine Vielzahl von internen Elektroden und entsprechenden Elektrodennasen 14' und 16' (freiliegende Abschnitte, welche dargestellt sind durch die Volllinien in Fig. 3), welche ähnlich den Elektrodennasen 14 und 16 von Fig. 1 und 2 sind und welche eingebettet sind in einem Körper aus dielektrischem Material 18'. Durch Unterziehen einer Kondensatoranordnung 24 oder einer anderen elektronischen Komponente mit ähnlich freiliegenden Elektrodennasen einer stromlosen Plattierlösung, beispielsweise eine Nickel- oder Kupferionenlösung, wird die Ausbildung von plattierten Abschlüssen 26 in Übereinstimmung mit der vorliegenden Erfindung, wie etwa dargestellt in Fig. 4, vorzugsweise durchgeführt. Ein Aussetzen dieser Lösung ermöglicht, dass die freigelegten Elektrodennasen 14' und 16' beschichtet werden mit Nickel, Kupfer, Zinn oder einer anderen metallischen Plattierung. Die resultierende Abscheidung von plattiertem Material reicht vorzugsweise aus, um eine elektrische Verbindung herzustellen zwischen benachbarten Elektrodennasen 14' und 16' in einer gestapelten Säule.
- Bei manchen beispielhaften Ausführungsbeispielen der offenbarten Technik sollte der Abstand zwischen benachbarten Elektrodennasen in einer Säule von Nasen nicht größer sein als etwa zehn Mikrometer, um eine richtige und kontinuierliche Plattierung zu gewährleisten. Der Abstand zwischen benachbarten säulenartigen Stapeln von Elektrodennasen sollte daher größer sein um mindestens einen Faktor zwei als diese minimale Distanz, um zu gewährleisten, dass verschiedene Abschlüsse 26 nicht zusammenlaufen. Bei manchen Ausführungsbeispielen der vorliegenden Technik ist der Abstand zwischen benachbarten säulenartigen Stapeln von freiliegender Metallisierung etwa viermal so groß wie der Abstand zwischen benachbarten freiliegenden Elektrodennasen in einem bestimmten Stapel. Durch Steuern des Abstands zwischen freiliegenden internen Leiterabschnitten kann eine Abschlusskonnektivität manipuliert werden, um überbrückte oder nicht überbrückte Abschlüsse in Abhängigkeit von der gewünschten Abschlussgestaltung zu bilden.
- Plattierte Abschlüsse 26 werden daher geführt durch das Positionieren der freiliegenden Elektrodennasen 14' und 16'. Dieses Phänomen wird daher bezeichnet als "Selbstbestimmen", da die Bildung von plattierten Abschlüssen 26 bestimmt wird durch die Gestaltung einer freiliegenden Metallisierung an ausgewählten Umfangsstellen auf einer Mehrschichtkomponente oder einer Kondensatoranordnung 24. Die freiliegenden internen Elektrodennasen 14' und 16' unterstützen ferner ein mechanisches Anhaften der Abschlüsse 26 am Umfang der Kondensatoranordnung 24. Ferner kann eine weitere Sicherstellung einer vollständigen Plattierabdeckung und einer Verbindung der Metalle erreicht werden durch Einschließung von widerstandsreduzierenden Zusätzen in die Plattierlösung. Eine weitere Möglichkeit zum Verbessern der Haftung der metallischen Ablagerung, welche die erfindungsgemäßen plattierten Abschlüsse bildet, besteht in einem anschließenden Erwärmen der Komponente in Übereinstimmung mit Techniken wie Backen, Laserbearbeitung, UV-Aussetzung, Mikrowellenaussetzung, Lichtbogenschweißen etc..
- Die plattierten Abschlüsse 26 von Fig. 4 können ausreichend geformt werden für manche Komponentenanwendungen, jedoch ist manchmal die freiliegende Metallisierung von internen Elektrodennasen ungenügend zum Bilden der selbstbestimmenden Abschlüsse der vorliegenden Technik. In einem solchen Fall kann es vorteilhaft sein, und in manchen Fällen nötig, zusätzliche Ankernasen vorzusehen, welche eingebettet sind innerhalb ausgewählter Abschnitte eines Mehrschichtkondensators. Ankernasen sind kurze leitfähige Nasen, welche typischerweise keine elektrische Funktionalität oder interne Konnektivität zu einer Komponente bieten, jedoch zusätzliche plattierte Abschlüsse längs des Umfangs einer monolithischen Vorrichtung mechanisch einer Keim- bzw. Kernbildung ("nucleate") unterziehen und befestigen. Freiliegende Ankernasen in Kombination mit freiliegenden internen Elektrodenabschlüssen können eine ausreichende freiliegende Metallisierung liefern, um wirksamere und gleichmäßiger geformte selbstbestimmende Abschlüsse zu bilden.
- Es gibt mehrere verschiedene Techniken, welche potentiell verwendet werden können zum Bilden von plattierten Abschlüssen, wie etwa Abschlüsse 26 auf einem Mehrschichtkondensatorausführungsbeispiel 24 von Fig. 4. Wie oben erwähnt, entspricht ein erstes Verfahren einem Elektroplattieren bzw. einer elektrochemischen Abscheidung, wobei eine elektronische Komponente mit freiliegenden leitfähigen Abschnitten ausgesetzt wird zu einer Plattierlösung, wie etwa elektrolytischem Nickel oder elektrolytischem Zinn, gekennzeichnet durch eine elektrische Vorspannung. Die Komponente selbst wird dann vorgespannt zu einer Polarität entgegengesetzt derjenigen der Plattierlösung, und leitfähige Elemente in der Plattierlösung werden angezogen zur freiliegenden Metallisierung der Komponente. Eine derartige Plattiertechnik ohne eine polare Vorspannung wird bezeichnet als elektrolytisches Plattieren und kann verwendet werden in Verbindung mit stromlosen Plattierlösungen, wie etwa einer Nickel- oder Kupferionenlösung.
- In Übereinstimmung mit elektrochemischen Abscheidung und stromlosen Plattiertechniken wird eine Komponente, wie etwa IDC 24 von Fig. 4, vorzugsweise getaucht in eine geeignete Plattierlösung für eine bestimmte Zeitdauer. Bei bestimmten Ausführungsbeispielen der vorliegenden Erfindung ist nicht mehr als fünfzehn Minuten erforderlich, damit sich genügend Plattiermaterial abscheidet an freiliegenden leitfähigen Stellen längs einer Komponente, so dass ein Aufbau ausreicht, um das Plattiermaterial in eine senkrechte Richtung zu den freiliegenden leitfähigen Stellen zu verteilen und eine Verbindung unter ausgewählten benachbarten freiliegenden leitfähigen Abschnitten zu erzeugen.
- Eine weitere Technik, welche verwendet werden kann in Übereinstimmung mit der Ausbildung der erfindungsgemäßen plattierten Abschnitte, beinhaltet eine magnetische Anziehung von Plattiermaterial. Beispielsweise können Nickelpartikel, welche in einer Badlösung schweben, angezogen werden zu ähnlich leitfähigen freiliegenden Elektrodennasen und Ankernasen einer Mehrschichtkomponente durch Ausnutzen der magnetischen Eigenschaften von Nickel. Andere Materialien mit ähnlichen magnetischen Eigenschaften können verwendet werden bei der Ausbildung von plattierten Abschlüssen.
- Eine weitere Technik im Hinblick auf die Anwendung des plattierten Abschlussmaterials auf freiliegende Elektrodennasen und Ankernasen einer Mehrschichtkomponente beinhaltet die elektrophoretischen bzw. elektrostatischen Prinzipien. In Übereinstimmung mit einer derartigen beispielhaften Technik enthält eine Badlösung elektrostatisch geladene Partikel. Ein IDC oder eine andere Mehrschichtkomponente mit freiliegenden leitfähigen Abschnitten kann dann vorgespannt werden mit einer entgegengesetzten Ladung und der Badlösung ausgesetzt werden, so dass die geladenen Partikel sich an ausgewählten Stellen auf der Komponente abscheiden. Diese Technik ist besonders nützlich bei der Anwendung von Glas und anderen halbleitenden oder nichtleitenden Materialien. Sobald diese Materialien abgeschieden sind, ist es möglich, anschließend die abgeschiedenen Materialien in leitfähige Materialien umzuwandeln durch eine Zwischenanwendung von ausreichender Wärme auf die Komponente.
- Ein besonderes Verfahren zum Bilden von plattierten Abschlüssen in Übereinstimmung mit der vorliegenden Technik betrifft eine Kombination aus den oben erwähnten Plattieranwendungstechniken. Eine Mehrschichtkomponente kann zuerst getaucht werden in eine stromlose Plattierlösung, wie etwa eine Kupferionenlösung, um eine Anfangsschicht aus Kupfer über freiliegenden Nasenabschnitten abzuscheiden und einen größeren Kontaktbereich zu liefern. Die Plattiertechnik kann dann umgeschaltet werden auf ein elektrochemisches Plattiersystem, welches einen schnelleren Aufbau von Kupfer auf den ausgewählten Abschnitten dieser Komponente ermöglicht.
- In Übereinstimmung mit den verschiedenen verfügbaren Techniken zum Plattieren von Material auf eine freiliegende Metallisierung einer Mehrschichtkomponente gemäß der vorliegenden Technik können verschiedene Typen von Materialien verwendet werden zum Erzeugen der plattierten Abschlüsse und Bilden elektrischer Verbindungen zu internen Merkmalen einer elektrischen Komponente. Beispielsweise können metallische Leiter, wie etwa Nickel, Kupfer, Zinn etc. verwendet werden ebenso wie geeignete widerstandsbehaftete Leiter oder halbleitende Materialien, und/oder Kombinationen aus ausgewählten dieser verschiedenen Typen von Materialien.
- Eine weitere Plattieralternative entspricht einem Bilden einer Schicht aus einer metallischen Plattierung und anschließend einem Elektroplattieren einer Widerstandslegierung über einer solchen metallischen Plattierung. Plattierschichten können allein oder in Kombination vorgesehen sein, um eine Vielheit von verschiedenen plattierten Abschlussgestaltungen zu schaffen. Ein Fundament von derartigen plattierten Abschlüssen ist, dass die selbstbestimmende Plattierung gestaltet ist durch die Auslegung und Positionierung von freiliegenden leitfähigen Abschnitten längs des Umfangs einer Komponente.
- Eine solche besondere Ausrichtung von internen Elektrodenabschnitten und Ankernasen kann vorgesehen sein in einer Vielheit von verschiedenen Gestaltungen zum Ermöglichen der Bildung von plattierten Abschlüssen in Übereinstimmung mit der vorliegenden Erfindung. Besonderere beispielhafte Ausführungsbeispiele der vorliegenden Technik werden anschließend dargestellt, um eine genauere beispielhafte Darstellung derartiger Gestaltungen zu liefern.
- Spezifisch Bezug nehmend jeweils auf Fig. 5 bis 8, ist ein erstes Ausführungsbeispiel der vorliegenden Erfindung dargestellt. Unterschiede zwischen der bekannten Technik und diesem ersten Ausführungsbeispiel der vorliegenden Technik können am leichtesten erkannt werden durch jeweiliges Vergleichen von Fig. 5 bis 6 mit Fig. 1 bis 2. Genauer unterscheidet sich das erste beispielhafte Ausführungsbeispiel der vorliegenden Technik 100, wie dargestellt in Fig. 5, durch das Fehlen eines Äquivalents zu den Dick- oder Dünnfilmabschlüssen 22, dargestellt in Fig. 1. Die vorliegende Technik ermöglicht die Auslassung der Abschlussstreifen 22, teils infolge der Morphing-Gestaltungen der Elektrodennasen 114 und 116.
- Bezug nehmend auf Fig. 5, 6 und 7, sind Elektroden 110 und 112 eines monolithischen Interdigitalkondensators (IDC) 100 gestapelt in einer abwechselnden Folge und sind gestaltet mit Nasen 114 und 116, welche sich hin zu einer ausgewählten Seite des Kondensators erstrecken. Nasen 114 und 116 variieren sowohl in Länge als auch in Breite. Wie besser aus Fig. 5 und 6 ersichtlich, sind die Nasen 114 und 116 von ausgewählten obersten und untersten Schichten 110 und 112 etwas kürzer als die Nasen von mehr mittigen Schichten und sind somit nicht freiliegend an einer Fläche des Isoliermaterials 128, wie es die mehr mittigen Nasen sind. Außerdem sind, wie deutlicher ersichtlich aus Fig. 6 und 7, die Nasen 114 und 116 derart ausgeführt, dass die Breite variiert ist, so dass die freiliegenden Endflächen der Nasen auf den mittigsten Elektrodenschichten jeweilige kreisartige Strukturen bilden, wie am besten ersichtlich aus Fig. 7.
- Weiterhin Bezug nehmend auf Fig. 6 und 7, sind zusätzliche Nasen 118 und 120 dargestellt. Diese Nasen sind Ankernasen ähnlich den oben erwähnten, darin, dass sie typischerweise elektrisch isoliert sind von den aktiven Elektrodennasen 114 und 116 und im wesentlichen nicht zu einer elektrischen Funktion der IDC beitragen. Diese Ankernasen können variieren in der Breite in einer Weise ähnlich den aktiven Elektrodennasen und Funktion mit den aktiven Elektrodennasen als Ankerpunkte für die Plattierschichtabschnitte 130 (von Fig. 8) und als zusätzliche Keimbildungspunkte für die Plattierschichtabschnitte während des tatsächlichen Plattierprozesses. Freiliegende Ankernasen in Kombination mit freiliegenden aktiven Elektrodenabschnitten können eine ausreichende freiliegende Metallisierung liefern, um wirksamere selbstbestimmende Plattierschichten 130 zu erzeugen. Als Ergebnis des Vorgangs der selbstbestimmenden Kreisplattierung, resultierend aus den variierenden Breiten der aktiven und Ankernasen, wird eine BLM (ball limiting metallurgy) direkt vorgesehen in einer bedeutend einfacheren und kostengünstigeren Weise.
- Erneut Bezug nehmend auf Fig. 5 und 7, wie oben erwähnt, ist ein Abschnitt der Elektrodennasen 114 und 116, befestigt an Elektroden 110 und 112, kürzer als andere der Elektrodennasen. Diese kürzeren Nasen erreichen die Fläche des IDC 100, wie dargestellt durch die Strichlinien 122 und 124 von Fig. 7, nicht. Zum elektrischen Verbinden der Elektroden, welche zu diesen kürzeren Nasen gehören, mit anderen Elektroden des IDC 100 ist mindestens ein internes Kontaktloch 146 vorgesehen. Der IDC 100 kann vervollständigt werden durch Vorsehen einer Lötkugel 140 auf ausgewählten Abschnitten der BLM 130. Es sei darauf hingewiesen, dass während lediglich ein internes Kontaktloch 146 und eine Lötkugel 140 dargestellt sind in der Darstellung von Fig. 5, eine Vielzahl von derartigen Kontaktlöchern (beispielsweise eines pro angeordneter Säule von Elektrodennasen 114 bzw. 116) und Lötkugeln vorzugsweise verwendet werden können bei der erfindungsgemäßen IDC 100.
- Die Lötkugeln 140, angewandt auf die plattierten BLM-Abschnitte 130, können einen Abschnitt ergeben, welcher kompatibel ist mit einer BGA- Befestigungstechnik zum Verbinden des vervollständigten IDC mit anderen Komponenten einschließlich Leiterplatten oder anderer Substratumgebungen. Lötkugeln 140 können gebildet sein durch ein erstes Verdampfen einer Bleilegierung auf die Plattierschicht 130, welche als BLM (ball limiting metallurgy) dient. Alternative Verfahren, um dies durchzuführen, wurden oben beschrieben und umfassen ein Elektroplattieren der Lötlegierung auf den BLM- Kontakt oder ein physisches Anordnen einer Lötmittelvorform darauf. Nach Verdampfen der Bleilegierung auf die Plattierschicht wird die IDC erwärmt in Wasserstoff, einer reduzierenden oder neutralen Atmosphäre zum Ermöglichen eines Aufschmelzens der Bleilegierung ohne Oxidation. Das Aufschmelzen des Bleilegierungslötmittels bildet aufgrund der Oberflächenspannung des geschmolzenen Materials das Lötmittel zu einer Kugelgestaltung aus.
- Bezug nehmend auf Fig. 9 bis 11, wird ein zweites Ausführungsbeispiel der vorliegenden Erfindung beschrieben. Bezug nehmend auf Fig. 9 bis 10, können prinzipielle Unterschiede zwischen dieser alternativen Anordnung der vorliegenden Erfindung und dem ersten Ausführungsbeispiel von Fig. 5 bis 8 beobachtet werden. Genauer liefert dieses zweite Ausführungsbeispiel Elektrodennasen, welche sich hin zu entgegengesetzten Seiten des IDC 200 erstrecken. Wie dargestellt in Fig. 9 und 10, sind Elektrodennasen 214 und 216 im wesentlichen ähnlich Elektrodennasen 114 und 116 des IDC- Ausführungsbeispiels 100, dargestellt in Fig. 5 bis 8. Ferner sind Ankernasen 218 und 220 im wesentlichen ähnlich Ankernasen 118 und 120 des (DC- Ausführungsbeispiels 100, dargestellt in Fig. 5 bis 8. Besonders zu diesem Ausführungsbeispiel jedoch, sind Elektrodennasen 219 und 221, welche verlaufen in einer Richtung entgegengesetzt zu Elektrodennasen 218 und 220 und sind von ausreichender Länge zum Erreichen der Rückfläche des IDC, wie dargestellt in Fig. 11. Der Einfachheit halber wird die Fläche des IDC, auf welcher die Lötkugeln 240 angebracht sind, bezeichnet als die "vordere" Fläche, während die Seite entgegengesetzt zur vorderen Seitenfläche bezeichnet wird als "hintere" Fläche. Dieser besondere Verweis auf die Ausrichtung wird lediglich der Einfachheit halber verwendet und sollte in keinem Fall eine Einschränkung der vorliegenden Technik bedeuten.
- Jeweilige Säulen von Elektrodennasen 219 und 221 sind vorgesehen zum Ausbringen mindestens einer Vielzahl von freiliegenden Abschnitten einer gegebenen Polarität und mindestens einer Vielzahl von freiliegenden Abschnitten der entgegengesetzten Polarität. Jede jeweilige Säule von freiliegenden Abschnitten von Nasen 219 und 221 kann elektrisch zusammengeschaltet sein mit Kurzschließen von Schichten 250, wie dargestellt in Fig. 9. Derartige kurzschließende Schichten können hergestellt sein durch den stromlosen Plattierprozess, wie hier beschrieben, oder sie können streifenartig ausgebildet sein unter Verwendung herkömmlicher Dickfilmtechnik. In jedem Fall sind diese Schichten 250 typischerweise Säulen ähnlich den Plattierschichten 26, dargestellt in Fig. 4, und führen eine Funktion ähnlich derjenigen der internen Kontaktlöcher 146 des ersten Ausführungsbeispiels der vorliegenden Technik aus. Obwohl nicht dargestellt, sei darauf hingewiesen, dass Ankernasen, wie verwendet bei plattierten Schichten der vorliegenden Technik, ebenfalls verwendet werden können bei der Ausbildung von Schichten 250. Das zweite Ausführungsbeispiel der vorliegenden Technik ist ferner gekennzeichnet durch BLM (ball limiting metallurgy) 230 und Lötkugeln 240, ähnlich entsprechenden Elementen 130 und 140 des ersten Ausführungsbeispiels, jeweils dargestellt in Fig. 5 bis 8.
- Bezug nehmend auf Fig. 12 bis 14 ist ein drittes Ausführungsbeispiel der vorliegenden Technik dargestellt. Das Ausführungsbeispiel von Fig. 12 bis 14 weist viele ausgewählte Elemente der vorhergehenden Ausführungsbeispiele auf, jedoch unterscheidet es sich prinzipiell in der Ausbildung und Richtung von Elektrodennasen und Ankernasen, einschließlich der Stelle von freiliegenden Abschnitten davon auf dem Umfang des IDC 300. Bei dem zweiten und besondereren Ausführungsbeispiel verlaufen Elektrodennasen 219 und 221 zur Hinterfläche des IDC 200 und sind dort verbunden mittels Plattierschichtabschnitten 250. Bei dem dritten vorliegenden Ausführungsbeispiel 300 sind die äquivalent arbeitenden Elektrodennasen 319 und 321, wie am besten aus Fig. 13 ersichtlich, generell jeweils gestaltet in rechten Winkeln zur Richtung der Elektrodennasen 314 und 316 und verlaufen hin zu mehreren ausgewählten Seiten des IDC 300. Die Elektrodennasen 319 und 321 sind von einer derartigen Länge, dass sie freiliegend sind an entgegengesetzten Seitenflächen des IDC 300. Wie ersichtlich in der isometrischen Ansicht von Fig. 14, sind Nasen 321 freiliegend auf einer ersten ausgewählten Seite, während Nasen 319 die Fläche der entgegengesetzten Seite des IDC 300 (nicht dargestellt) erreichen. In einer Weise ähnlich derjenigen des vorhergehenden Ausführungsbeispiels, sind diese Elektrodennasen 319 und 321 jeweils elektrisch zusammen verbunden mittels separater Plattierschichten 350, welche sich auf entgegengesetzten Seiten des IDC 300 befinden. Eine solche Plattierschicht 350 ist dargestellt in der Seitenansicht von Fig. 12. Obwohl nicht dargestellt, sei darauf hingewiesen, dass Ankernasen, wie verwendet bei plattierten Schichten der vorliegenden Technik, ebenfalls verwendet werden können bei der Ausbildung von Schichten 350. Die vordere Fläche des IDC-Ausführungsbeispiels 300 weist ferner Plattierschichten 330 und Lötkugeln 340, ähnlich den entsprechenden Elementen der anderen besondereren IDC-Ausführungsbeispiele, auf.
- Jedes der oben erwähnten Ausführungsbeispiele, beschrieben unter Bezugnahme auf Fig. 5 bis 14, beinhaltet Elektrodennasen mit variierter Breite zum Bilden einer freiliegenden Nasenstruktur einer gewünschten Form (beispielsweise einer scheibenartigen Struktur). Beim Bilden derartiger Mehrschichtvorrichtungen sollte durch einen Fachmann auf diesem Gebiet erkannt werden, dass es erwünscht ist, eine engen Registrierung bzw. dichten Überdeckung oder Ausrichtung jeder der internen Schichten beizubehalten.
- Wenn die internen Elektroden ausgebildet sind mit der falschen Breite oder fehlausgerichtet sind bei einem zu großen Abstand in jeder Richtung, können die beabsichtigten Stellen von freiliegenden Nasen und entsprechenden Abschnitten von darauf plattiertem Material nachteilig betroffen sein. In manchen Fällen kann eine parametrische Änderung der verschiedenen mechanischen und elektrischen Eigenschaften der Vorrichtung nachteilig betroffen sein. In Extremfällen können fehlausgerichtete Elektroden resultieren in einen ungewünschten Kurzschluss zwischen benachbarten Abschlüssen.
- In Übereinstimmung mit potentiellen Belangen von manchen Ausführungsbeispielen zur Ausbildung von plattierten Abschlüssen sind Aspekte einer alternativen beispielhaften Elektrodenschicht und einer entsprechenden Nasengestaltung zur Verwendung in Übereinstimmung mit der vorliegenden Erfindung, jeweils dargestellt in Fig. 15 bis 18. Es sei darauf hingewiesen, dass eine alternative Ausbildung selektiv verwendet werden kann in Kombination mit irgendeinem der oben erwähnten Ausführungsbeispiele der vorliegenden Erfindung zum Ausbringen eines weiteren Ausführungsbeispiels. Eine Explosionsdraufsicht von mehreren beispielhaften Elektrodenschichten zum Kombinieren in einer nacheinander gestapelten Beziehung innerhalb eines Körpers eines dielektrischen Materials ist dargestellt in Fig. 15 (mit zweidimensionalem Bezug in der X- und der Y-Richtung). Elektroden 410 wechseln sich ab mit Elektroden 412 zum Liefern einer Mehrschichtstruktur mit einem gewünschten Kapazitätswert, und die Anzahl von derartigen Elektroden 410 und 412 kann entsprechend variieren, um derartigen gewünschten Kriterien zu genügen. Elektrodennasen 414 erstrecken sich ausgehend von ausgewählten Abschnitten jeweiliger Elektroden 410, und Elektrodennasen 416 erstrecken sich ausgehend von ausgewählten Abschnitten jeweiliger Elektroden 412 und verlassen typischerweise eine kapazitive Struktur, um eine elektrische Verbindung mit den jeweiligen Elektroden zu liefern. Jede Elektrodennase 414 und 416 ist vorzugsweise anfänglich versehen mit derselben Form, wobei jede einen generell halbkreisartigen Endabschnitt aufweist. Jeweilige Ankernasen 418 und 420 sind ebenfalls versehen mit ausgewählten Elektrodenschichten mit einer Form, welche übereinstimmt mit den Enden der Elektrodennasen. Ein Vorsehen der Elektrodenschicht und Nasengestaltung von Fig. 15 ist in manchen Aspekten einfacher als die Gestaltungen von 6, 10 und 13, da sämtliche Elektrodennasen und Ankernasen mit derselben generellen Form ausgebildet sind.
- Bezug nehmend auf Fig. 15, sind die Elektrodenschicht- und entsprechende Nasengestaltungen angeordnet mit Bezug zu einer Ausrichtung sowohl in der "X-" als auch in der "Y"-Richtung. Die Schichten können dann nacheinander in der "Z"-Richtung (senkrecht zur Zeichnung) gestapelt werden. Jedoch wird, wenn die Enden der Nasen geformt sind in einem Halbkreis und eine leichte Verschiebung in der "X"-Richtung ermöglicht wird, dann das anschließende Trennen bzw. Schneiden verschiedener Abschnitte dieses Halbkreises ergeben, und das Ergebnis werden freiliegende Nasen mit verschiedenen jeweiligen Breiten sein. Dies ist genauer dargestellt in Fig. 16, welche eine genaue Ansicht einer beispielhaften Nase 416 und verschiedener beispielhafter Schnittpositionen hierfür ist. Obwohl unter Bezugnahme auf Nasen 416 erörtert, sei darauf hingewiesen, dass ähnliche Schnittpositionen ebenfalls angewandt werden auf ausgewählte Elektrodennasen 414 und Ankernasen 418 und 420.
- Bezug nehmend auf Fig. 16 und 17, ergibt eine erste Elektrodenposition A keinen Schnitt bzw. keinen Kreuzungspunkt einer Nase 416, so dass es keinen Abschnitt der Nase gibt, welcher sichtbar ist auf der Außenseite der Vorrichtung. Dies ist ebenso dargestellt in Fig. 17, welche das resultierende Profil sämtlicher der Nasenschnitte zeigt. Bei Position A existiert keine Freilegung. In Fig. 16 wird, wenn die Struktur bewegt wird in einem Inkrementschritt gleich der Dicke des Substrats, auf welchem jede Elektrode angeordnet ist, dann der geringste Betrag der Nase geschnitten an einer Position B, und eine kurze Freilegung ist zu sehen wie dargestellt in Fig. 17. Daher wird mit fortschreitender Bewegung der Struktur in der "X"-Richtung bei jedem Inkrementieren um die Substratdicke die Form des Halbkreises durch eine Position F beschrieben. Dann wird, wenn eine Richtungsumkehr erfolgt, die andere Hälfte des Kreises mit jeweiligen Schnitten an Positionen E, D, C und B erzeugt. Ein Schnitt A wird wieder die Nasenenden im Innern verstecken. Es ist erwünscht, diese Position für viele Schichten beizubehalten, um die kreisartigen Strukturen zu trennen, wenn mehrere solcher Strukturen erwünscht sind.
- Fig. 18 zeigt eine generelle perspektivische Vorderansicht der resultierenden Mehrschichtvorrichtung 400, wobei die beispielhafte Elektrodenschichtgestaltung von Fig. 15 mit der variierten Elektrodenpositionierung, dargestellt in Fig. 16 und 17, verwendet wird. Die gekreuzten Nasen von den progressiven Schnitten sind zu erkennen als 414 für eine Polarität, und als 416 für die andere. Ebenso sichtbar in Fig. 18 sind die Ankernasen, welche ausgebildet wurden von den kreisartigen Strukturen 418 und 420. Die resultierende Positionierung der freiliegenden Nasenabschnitte ermöglicht die Abscheidung eines generell kreisartigen Abschnitts aus plattiertem Material darauf. Es sei darauf hingewiesen, dass andere Ausbildungen, wie etwa dreieckförmige plattierte Abschnitte, ebenso ausgebildet werden können in Übereinstimmung mit der vorliegenden Erfindung, entweder durch Vorsehen von Nasen mit variierten Breiten oder durch Variieren der Position einer dreieckförmigen Nase, ähnlich der im Hinblick auf Fig. 15 bis 18 dargestellten Technik.
- Bei den beispielhaften Ausführungsbeispielen von Fig. 15 bis 18 sind interne Elektroden versehen mit Seitennasen 419 und 421, auf welche zusätzliche Seitenabschlüsse plattiert werden können, um jeweilige Verbindungen unter den entgegengesetzten internen Elektroden vorzusehen. Dies ist ähnlich den Seitennasen von Fig. 12 bis 14, jedoch sind sie gekennzeichnet durch eine leicht abgeschrägte Ausrichtung, wie dargestellt durch einen Abschnitt 423 in Fig. 18, da die Elektrodenstrukturen in der "X"-Richtung verschoben wurden. Obwohl das beispielhafte Ausführungsbeispiel von Fig. 15 bis 18 dargestellt ist mit verbindungsfähigen Seitenabschlüssen, sei darauf hingewiesen, dass andere Verbindungsgestaltungen, wie etwa die internen Kontaktlöcher von Fig. 5 oder die hinteren Abschlüsse von Fig. 9, ebenfalls verwendet werden können in Übereinstimmung mit diesem beispielhaften Ausführungsbeispiel.
- Es sei darauf hingewiesen, dass Ausführungsbeispiele des Mehrschichtinterdigitalkondensators, jeweils dargestellt in Fig. 3 bis 18, lediglich dargestellt sind als Beispiele der offenbarten Technik, einschließlich Zwischenaspekten davon. Bei den meisten Beispielen sind vier oder mehr generelle Säulen von Elektroden dargestellt, jedoch ist eine kleinere oder größere Anzahl von Elektrodensäulen möglich, in Abhängigkeit von der gewünschten Komponentengestaltung. Es ist möglich, plattierte Abschlüsse längs eines beliebigen ausgewählten Abschnitts einer beliebigen ausgewählten Komponentenseite in Übereinstimmung mit der offenbarten Technik auszubilden. Derartige plattierte Abschlüsse können eine einzige Schicht aus plattiertem leitfähigem Material, Widerstandsmaterial oder halbleitendem Material, oder eine Mehrschichtkombination von ausgewählten dieser Materialien umfassen.
- Die oben erörterten beispielhaften Ausführungsbeispiele verwenden die erfindungsgemäße Plattiertechnik zum Ausbilden von Abschlussmerkmalen. Dieselbe Technik kann verwendet werden für andere nützliche elektronische Zwecke, wie aus dem nachfolgenden Beispiel ersichtlich. Fig. 19 bis 21 beschreiben den Ausbau eines spiralförmigen Induktors, welcher gebildet werden kann unter Verwendung des offenbarten Plattierprozesses. Fig. 19 zeigt eine Explosionsdraufsicht von beispielhaften Schichten, welche gestapelt und in Registrierung bzw. Überdeckung ("in registry") positioniert werden können bezüglich eines virtuellen Kreises 562. Jede Schicht besteht aus einem Abschnitt aus dielektrischem Material 560 und kann ferner eine Nase 564a bis 564h (nachfolgend gemeinsam bezeichnet als 564) umfassen, welche derart gedruckt ist, dass sie den virtuellen Kreis 562 kreuzt. Zu einem späteren Zeitpunkt wird die virtuelle Kreisstelle gebohrt, um ein tatsächliches zylindrisches Loch durch die Mehrschichtkomponente zu bilden.
- Die Vielzahl von Nasen in Fig. 19 ist verschieden dargestellt an verschiedenen Abschnitten um den virtuellen Kreis 562 relativ zu der durch einen Bezugspfeil 555 angezeigten Richtung. Eine erste Schicht (die unterste Schicht, dargestellt in Fig. 19) umfasst einen Nasenabschnitt 564a', welcher generell in derselben Richtung wie ein Bezugspfeil 555 positioniert ist. Eine zweite Schicht umfasst einen Nasenabschnitt 564b, welcher um 45 Grad im Uhrzeigersinn von der Bezugsrichtung 555 positioniert ist. Jede anschließend strukturierte Schicht dreht das Nasenmerkmal 564 um zusätzliche 45 Grad im Uhrzeigersinn von der Nasenrichtung der vorhergehenden Schicht, wobei schließlich eine volle Umdrehung vollendet wird, wobei eine Schicht eine weitere Nase 56a, positioniert an der Bezugsrichtung 555, aufweist. Nach einem Stapeln dieser Schichten werden diese überzogen mit einer unbearbeiteten Deckschicht (bzw. "blank cover layer") ohne Nasenmerkmal. Ein Loch kann dann innerhalb des virtuellen Kreises gebohrt werden, um jeden Nasenabschnitt innerhalb des generell zylindrischen Lochs freizulegen.
- Fig. 20 liefert eine Schrägperspektive einer derartigen Mehrschichtgestaltung nach einem Hintereinanderstapeln der Schichten von Fig. 19 in Reihenfolge auf derselben Ausrichtung des virtuellen Kreises. Die Perspektive ist zum Zwecke einer besseren Darstellung verdreht, um zu zeigen, wie die geschnittenen Nasen aussehen können, wenn eine Betrachtung nach unten durch das gebohrte Loch erfolgt. Jede Nase 564 wird freigelegt, um eine Spirale abwärts von der Oberseite 580 des Lochs 562 zur Unterseite 582 des Lochs 562 zu beschreiben. Das säulenartige Loch hat gewöhnlich denselben Durchmesser durch das gesamte Laminat hindurch. Nach Feuern des Abschnitts kann das Innere des Lochs ausgesetzt werden dem stromlosen Kupfer, wie oben beschrieben, und die Nasen werden verbunden in einem kontinuierlichen Weg, wie dargestellt bei 584 in Fig. 21. Es sei darauf hingewiesen, dass andere Plattierlösungen und -techniken als hier beschrieben ebenso verwendet werden können zum Ausbilden der plattierten Spirale 584.
- Im Hinblick auf das beispielhafte Ausführungsbeispiel von Fig. 19 bis 21 ist zu erkennen, dass, obwohl die Nasen 564 als isolierte Streifen dargestellt sind, um die Zeichnung zu vereinfachen, Vorsehungen typischerweise benötigt werden können zum elektrischen Kontaktieren der jeweiligen Endnasen 564a zum Zwecke des Verbindens des resultierenden lnduktors mit anderen Abschnitten der Schaltung, und zum vorübergehenden Verbinden der anderen Nasen 564b bis 564 h zum Plattieren sollte der Abschnitt derart ausgelegt sein, dass ein stromloses Kupfer nicht überbrückt.
- Es sei ferner darauf hingewiesen, dass eine Anzahl von Änderungen durchgeführt werden könnte an der in Fig. 19 bis 21 dargestellten beispielhaften Gestaltung. Beispielsweise wurden acht Nasensegmente dargestellt, weiche verbunden sind, um eine Spirale mit einer einzigen Windung zu bilden. Eine einzige Windung könnte auch hergestellt werden mit nur zwei Nasenstrukturen. Ferner ist es generell erwünscht, eine maximale Induktivität zu haben, was mehrere Windungen erfordert. Dies kann leicht ausgeführt werden mit der offenbarten Technik durch Verringern der Anzahl von Nasenabschnitten pro Drehung oder Erhöhen der Anzahl von Schichten, oder beides. Im Hinblick auf die praktische Durchführbarkeit sind aufgrund der Tatsache, dass die stromlose Plattiertechnik eine Auflösungsgrenze hat, vier Nasensegmente etwa die minimale Anzahl bei einem Arbeiten mit einem Material, welches etwa eine Dicke von zehn Mikrometer aufweist. Dies ermöglicht, dass ein Überbrücken über die zehn Mikrometer auftritt, jedoch erfolgt eine Isolierung davon selbst für die vierzig-Mikrometer-Trennungen zwischen allen benachbarten Spiralwindungen.
- Ein damit einhergehender Vorteil der offenbarten Plattiertechnik bezüglich der Ausbildung von induktiven Komponenten ist, dass zusätzlich Kupfer (oder Silber oder ein anderer guter Leiter) über dem spiralförmigen Pfad plattiert werden kann, um den "Q"-Faktor, ein Maß der Induktorleistung, zu erhöhen. Man könnte sogar einen magnetischen Stopfen in das Loch 562 setzen, um die Induktivität noch weiter zu erhöhen.
- Während die vorliegende Erfindung genau beschrieben wurde bezüglich spezifischer Ausführungsbeispiele davon, ist es für Fachleute auf diesem Gebiet nach Erlangen eines Verständnisses obiger Ausführungen leicht möglich, die vorliegende Technik für Änderungen bezüglich derartiger Ausführungsbeispiele, Abwandlungen und Äquivalente dieser Ausführungsbeispiele anzupassen. Dementsprechend ist der Umfang der vorliegenden Offenbarung lediglich von beispielhaftem Charakter und dient nicht zur Einschränkung, und die erfindungsgemäße Offenbarung schließt eine Einschließung derartiger Modifikationen, Abwandlungen und/oder Zusätze zu der vorliegenden Erfindung, wie sie für Fachleute auf diesem Gebiet leicht erschließbar sind, nicht aus.
Claims (49)
eine Vielzahl von isolierenden Substraten, jeweils mit einer unteren und einer oberen Fläche, wobei die Vielzahl von isolierenden Substraten seitlich begrenzt ist durch Kanten;
eine Vielzahl von Elektroden, zwischenliegend angeordnet zwischen der Vielzahl von isolierenden Substraten, wobei die Vielzahl von Elektroden gekennzeichnet ist durch ein Aufweisen von Nasenabschnitten davon mit jeweils variierten Breiten, freiliegend längs mindestens einer Kante der Vielzahl von isolierenden Substraten; und
mindestens eine Schicht aus plattiertem Abschlussmaterial, welche ausgewählte der Nasenabschnitte verbindet.
eine Vielzahl von dielektrischen Schichten, wobei jede der Vielzahl von dielektrischen Schichten seitlich begrenzt ist durch Kanten;
eine Vielzahl von Elektrodenschichten, angeordnet zwischen der Vielzahl von dielektrischen Schichten, wobei ausgewählte der Vielzahl von Elektrodenschichten jeweils variierende Breitennasenabschnitte, freiliegend an ausgewählten Kanten der Vielzahl von dielektrischen Schichten, aufweisen;
eine Vielzahl von elektrisch isolierenden Ankernasen mit jeweils variierenden Breiten, eingefügt unter ausgewählten Kanten von ausgewählten der Vielzahl von dielektrischen Schichten und dort freiliegend; und
mindestens eine Abschlussschicht, welche freiliegende Abschnitte von ausgewählten der Vielzahl von elektrisch isolierenden Ankernasen und freiliegende Nasenabschnitte von ausgewählten der Vielzahl von Elektrodenschichten verbindet.
eine Vielzahl von dielektrischen Schichten;
eine Vielzahl von elektrisch leitfähigen Nasen, spiralförmig ausgerichtet und eingefügt unter die Vielzahl von dielektrischen Schichten; und
eine Schicht aus Abschlussmaterial, welche die Vielzahl von Nasen verbindet.
Liefern einer Vielzahl von dielektrischen Schichten;
Liefern einer Vielzahl von leitfähigen Nasen, spiralförmig ausgerichtet und eingefügt unter die Vielzahl von dielektrischen Schichten; und
Plattieren einer Schicht aus Abschlussmaterial auf den leitfähigen Nasen, wodurch die Vielzahl von Nasen miteinander verbunden werden.
Einbetten einer Vielzahl von leitfähigen Nasen an ausgewählten Stellen in einer Vielzahl von Schichten aus dielektrischem Material; und
Freilegen der Vielzahl von leitfähigen Nasen zu einer Plattierlösung, wobei die eingebetteten leitfähigen Nasen einen Keimbildungspunkt für ein Plattiermaterial innerhalb der Plattierlösung bilden und die Richtung der Abscheidung des Plattiermaterials längs der freiliegenden Vielzahl von leitfähigen Nasen führen.
Vorsehen einer Vielzahl von isolierenden Substraten, jeweils mit einer oberen und einer unteren Fläche, wobei die Substrate jeweils seitlich begrenzt sind durch Kanten;
Anordnen einer Vielzahl von Elektroden zwischen ausgewählten der Vielzahl von isolierenden Substraten;
Freilegen von Abschnitten variierter Breite der Elektroden längs mindestens einer Kante der Vielzahl von Substraten; und
Plattieren mindestens einer Schicht aus Abschlussmaterial auf freiliegenden Abschnitten der Elektroden.
Vorsehen der Elektroden mit Nasenabschnitten ohne gleichmäßigem Querschnitt
Positionieren der Elektroden an seitlich verschobenen Stellen unter den dielektrischen Schichten; und
Spalten von Kanten der zwischengeschalteten Elektroden und dielektrischen Schichten, wobei Abschnitte variierter Breite der Nasenabschnitte der Elektroden freigelegt werden.
eine Vielzahl von gestapelten dielektrischen Schichten;
eine Vielzahl von leitfähigen Nasen, angeordnet an ausgewählten Stellen auf der Vielzahl von gestapelten dielektrischen Schichten; und
mindestens eine Schicht aus Abschlussmaterial, welche die Vielzahl von leitfähigen Nasen verbindet.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US37267302P | 2002-04-15 | 2002-04-15 | |
US43521802P | 2002-12-19 | 2002-12-19 | |
US10/409,036 US6982863B2 (en) | 2002-04-15 | 2003-04-08 | Component formation via plating technology |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10316983A1 true DE10316983A1 (de) | 2003-12-24 |
Family
ID=29587669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10316983A Withdrawn DE10316983A1 (de) | 2002-04-15 | 2003-04-11 | Komponentenanordnung mittels Plattiertechnolgoie |
Country Status (4)
Country | Link |
---|---|
US (3) | US6982863B2 (de) |
JP (1) | JP2004040085A (de) |
DE (1) | DE10316983A1 (de) |
GB (1) | GB2389708B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9666366B2 (en) | 2002-04-15 | 2017-05-30 | Avx Corporation | Method of making multi-layer electronic components with plated terminations |
Families Citing this family (104)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6958522B2 (en) * | 2001-07-05 | 2005-10-25 | International Business Machines Corporation | Method to fabricate passive components using conductive polymer |
TWI260657B (en) | 2002-04-15 | 2006-08-21 | Avx Corp | Plated terminations |
US7463474B2 (en) | 2002-04-15 | 2008-12-09 | Avx Corporation | System and method of plating ball grid array and isolation features for electronic components |
US6982863B2 (en) | 2002-04-15 | 2006-01-03 | Avx Corporation | Component formation via plating technology |
US7576968B2 (en) | 2002-04-15 | 2009-08-18 | Avx Corporation | Plated terminations and method of forming using electrolytic plating |
US6960366B2 (en) | 2002-04-15 | 2005-11-01 | Avx Corporation | Plated terminations |
US7177137B2 (en) | 2002-04-15 | 2007-02-13 | Avx Corporation | Plated terminations |
GB2406715B (en) * | 2003-04-08 | 2005-11-09 | Avx Corp | Plated terminations |
US7363195B2 (en) * | 2004-07-07 | 2008-04-22 | Sensarray Corporation | Methods of configuring a sensor network |
US20060157684A1 (en) * | 2004-12-15 | 2006-07-20 | The Regents Of The University Of California | Thin film multilayer with nanolayers addressable from the macroscale |
JP4844045B2 (ja) * | 2005-08-18 | 2011-12-21 | Tdk株式会社 | 電子部品及びその製造方法 |
CN101248499B (zh) * | 2005-10-28 | 2011-02-02 | 株式会社村田制作所 | 层叠型电子部件及其制造方法 |
CN101346785B (zh) * | 2006-02-27 | 2012-06-27 | 株式会社村田制作所 | 层叠型电子部件及其制造方法 |
WO2007105395A1 (ja) * | 2006-03-14 | 2007-09-20 | Murata Manufacturing Co., Ltd. | 積層型電子部品の製造方法 |
JP4407836B2 (ja) * | 2006-03-17 | 2010-02-03 | Tdk株式会社 | 積層セラミックコンデンサ |
US20080171418A1 (en) * | 2006-08-04 | 2008-07-17 | International Business Machines Corporation | Method to Fabricate Passive Components Using Conductive Polymer |
JP2009295602A (ja) * | 2006-08-22 | 2009-12-17 | Murata Mfg Co Ltd | 積層型電子部品、および積層型電子部品の製造方法。 |
JP4396682B2 (ja) * | 2006-09-29 | 2010-01-13 | Tdk株式会社 | 積層コンデンサ、および積層コンデンサの製造方法 |
WO2008059666A1 (en) * | 2006-11-15 | 2008-05-22 | Murata Manufacturing Co., Ltd. | Laminated electronic component and method for manufacturing the same |
JP4807410B2 (ja) * | 2006-11-22 | 2011-11-02 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
JP5289794B2 (ja) * | 2007-03-28 | 2013-09-11 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
JP4548471B2 (ja) * | 2007-10-18 | 2010-09-22 | 株式会社村田製作所 | コンデンサアレイおよびその製造方法 |
US8194391B2 (en) * | 2007-12-21 | 2012-06-05 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
JP5056485B2 (ja) * | 2008-03-04 | 2012-10-24 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
JP2009267146A (ja) * | 2008-04-25 | 2009-11-12 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP5181807B2 (ja) * | 2008-04-28 | 2013-04-10 | 株式会社村田製作所 | セラミック電子部品、およびセラミック電子部品の製造方法 |
JP5217609B2 (ja) * | 2008-05-12 | 2013-06-19 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
JP2009277715A (ja) * | 2008-05-12 | 2009-11-26 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
JP2009283597A (ja) * | 2008-05-21 | 2009-12-03 | Murata Mfg Co Ltd | 積層電子部品およびその製造方法 |
JP2009283598A (ja) * | 2008-05-21 | 2009-12-03 | Murata Mfg Co Ltd | 積層電子部品およびその製造方法 |
JP5217658B2 (ja) * | 2008-06-10 | 2013-06-19 | 株式会社村田製作所 | 積層セラミック電子部品、および積層セラミック電子部品の製造方法 |
JP5217659B2 (ja) * | 2008-06-10 | 2013-06-19 | 株式会社村田製作所 | セラミック電子部品、およびセラミック電子部品の製造方法 |
JP2010021524A (ja) * | 2008-06-11 | 2010-01-28 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
JP5600247B2 (ja) * | 2008-06-11 | 2014-10-01 | 株式会社村田製作所 | 積層電子部品およびその製造方法 |
JP5115349B2 (ja) * | 2008-06-13 | 2013-01-09 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
JP5217677B2 (ja) * | 2008-06-20 | 2013-06-19 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
JP5282634B2 (ja) * | 2008-06-25 | 2013-09-04 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
JP5217692B2 (ja) * | 2008-07-02 | 2013-06-19 | 株式会社村田製作所 | 積層セラミック電子部品 |
JP5347350B2 (ja) * | 2008-07-02 | 2013-11-20 | 株式会社村田製作所 | 積層型電子部品の製造方法 |
JP5310238B2 (ja) * | 2008-07-10 | 2013-10-09 | 株式会社村田製作所 | 積層セラミック電子部品 |
JP5245611B2 (ja) * | 2008-07-28 | 2013-07-24 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
JP2010093113A (ja) * | 2008-10-09 | 2010-04-22 | Murata Mfg Co Ltd | 積層型電子部品およびその製造方法 |
JP5493328B2 (ja) * | 2008-10-09 | 2014-05-14 | 株式会社村田製作所 | 積層型電子部品の製造方法 |
JP2010118499A (ja) * | 2008-11-13 | 2010-05-27 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP2010129621A (ja) * | 2008-11-26 | 2010-06-10 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
JP5287211B2 (ja) * | 2008-12-17 | 2013-09-11 | 株式会社村田製作所 | セラミック電子部品の製造方法および製造装置 |
JP5228890B2 (ja) * | 2008-12-24 | 2013-07-03 | 株式会社村田製作所 | 電子部品およびその製造方法 |
JP5293379B2 (ja) * | 2009-04-24 | 2013-09-18 | 株式会社村田製作所 | 積層セラミック電子部品 |
JP5439944B2 (ja) * | 2009-05-18 | 2014-03-12 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
JP5439954B2 (ja) * | 2009-06-01 | 2014-03-12 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
JP5282678B2 (ja) * | 2009-06-26 | 2013-09-04 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
JP2011014564A (ja) * | 2009-06-30 | 2011-01-20 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法 |
JP2011108966A (ja) * | 2009-11-20 | 2011-06-02 | Murata Mfg Co Ltd | 積層電子部品 |
JP5459487B2 (ja) * | 2010-02-05 | 2014-04-02 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
JP2011192968A (ja) * | 2010-02-19 | 2011-09-29 | Murata Mfg Co Ltd | コンデンサ及びその製造方法 |
JP5526908B2 (ja) * | 2010-03-24 | 2014-06-18 | 株式会社村田製作所 | 積層型電子部品 |
JP5471686B2 (ja) * | 2010-03-24 | 2014-04-16 | 株式会社村田製作所 | 積層型セラミック電子部品の製造方法 |
JP2011228644A (ja) * | 2010-03-29 | 2011-11-10 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
JP5521695B2 (ja) | 2010-03-29 | 2014-06-18 | 株式会社村田製作所 | 電子部品 |
JP2011228334A (ja) | 2010-04-15 | 2011-11-10 | Murata Mfg Co Ltd | セラミック電子部品 |
JP2011233840A (ja) | 2010-04-30 | 2011-11-17 | Murata Mfg Co Ltd | 電子部品 |
JP2011238724A (ja) | 2010-05-10 | 2011-11-24 | Murata Mfg Co Ltd | 電子部品 |
JP5768471B2 (ja) | 2010-05-19 | 2015-08-26 | 株式会社村田製作所 | セラミック電子部品の製造方法 |
JP5589891B2 (ja) | 2010-05-27 | 2014-09-17 | 株式会社村田製作所 | セラミック電子部品及びその製造方法 |
JP5429067B2 (ja) | 2010-06-17 | 2014-02-26 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
JP5672162B2 (ja) | 2010-07-21 | 2015-02-18 | 株式会社村田製作所 | 電子部品 |
JP5605053B2 (ja) | 2010-07-26 | 2014-10-15 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
JP5764882B2 (ja) | 2010-08-13 | 2015-08-19 | 株式会社村田製作所 | 積層型セラミック電子部品およびその製造方法 |
JP2012043841A (ja) | 2010-08-13 | 2012-03-01 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法 |
JP5724262B2 (ja) | 2010-09-16 | 2015-05-27 | 株式会社村田製作所 | 電子部品 |
JP2012134413A (ja) | 2010-12-24 | 2012-07-12 | Murata Mfg Co Ltd | 積層型電子部品およびその製造方法 |
JP2012142478A (ja) | 2011-01-05 | 2012-07-26 | Murata Mfg Co Ltd | 積層型電子部品およびその製造方法 |
JP2012169594A (ja) | 2011-01-26 | 2012-09-06 | Murata Mfg Co Ltd | セラミック電子部品の製造方法及びセラミック電子部品 |
JP2012156315A (ja) | 2011-01-26 | 2012-08-16 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP2012160586A (ja) | 2011-02-01 | 2012-08-23 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
US8493708B2 (en) | 2011-02-21 | 2013-07-23 | International Business Machines Corporation | Capacitor structure |
JP2012209540A (ja) | 2011-03-15 | 2012-10-25 | Murata Mfg Co Ltd | セラミック電子部品 |
JP2012199353A (ja) | 2011-03-22 | 2012-10-18 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
JP2012204441A (ja) | 2011-03-24 | 2012-10-22 | Murata Mfg Co Ltd | 電子部品 |
JP2013021298A (ja) | 2011-06-15 | 2013-01-31 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP2013021299A (ja) | 2011-06-16 | 2013-01-31 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP2013021300A (ja) | 2011-06-16 | 2013-01-31 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP2013051392A (ja) | 2011-08-02 | 2013-03-14 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
USD680119S1 (en) * | 2011-11-15 | 2013-04-16 | Connectblue Ab | Module |
USD692896S1 (en) * | 2011-11-15 | 2013-11-05 | Connectblue Ab | Module |
USD689053S1 (en) * | 2011-11-15 | 2013-09-03 | Connectblue Ab | Module |
USD680545S1 (en) * | 2011-11-15 | 2013-04-23 | Connectblue Ab | Module |
USD668659S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
USD668658S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
JP5796568B2 (ja) | 2012-02-03 | 2015-10-21 | 株式会社村田製作所 | セラミック電子部品 |
JP5799948B2 (ja) | 2012-02-03 | 2015-10-28 | 株式会社村田製作所 | セラミック電子部品及びその製造方法 |
JP5794222B2 (ja) | 2012-02-03 | 2015-10-14 | 株式会社村田製作所 | セラミック電子部品 |
KR101971912B1 (ko) * | 2012-03-05 | 2019-04-25 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
JP5678919B2 (ja) | 2012-05-02 | 2015-03-04 | 株式会社村田製作所 | 電子部品 |
JP2014027255A (ja) | 2012-06-22 | 2014-02-06 | Murata Mfg Co Ltd | セラミック電子部品及びセラミック電子装置 |
KR101376843B1 (ko) * | 2012-11-29 | 2014-03-20 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 회로 기판 실장 구조 |
JP6024483B2 (ja) | 2013-01-29 | 2016-11-16 | 株式会社村田製作所 | 積層型セラミック電子部品 |
KR102067173B1 (ko) * | 2013-02-25 | 2020-01-15 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
DE102013102278A1 (de) * | 2013-03-07 | 2014-09-11 | Epcos Ag | Kondensatoranordnung |
JP6323017B2 (ja) | 2013-04-01 | 2018-05-16 | 株式会社村田製作所 | 積層型セラミック電子部品 |
JP2014241452A (ja) * | 2014-08-13 | 2014-12-25 | 株式会社村田製作所 | 積層セラミック電子部品 |
JP2015035630A (ja) * | 2014-11-13 | 2015-02-19 | 株式会社村田製作所 | 3端子型コンデンサ |
KR20220092249A (ko) * | 2020-12-24 | 2022-07-01 | 삼성전기주식회사 | 적층형 전자 부품 |
CN115384178B (zh) * | 2022-09-30 | 2024-02-06 | 潮州三环(集团)股份有限公司 | 一种电容器的丝网印刷设备及电容器的制备方法 |
Family Cites Families (92)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US57887A (en) | 1866-09-11 | Improvement in bow-pins for ox-yokes | ||
US369545A (en) * | 1887-09-06 | Fountain auger-power and tile-injector | ||
US90733A (en) | 1869-06-01 | cushman | ||
US437011A (en) | 1890-09-23 | Edward m | ||
US11963A (en) | 1854-11-21 | Valve-gear foe | ||
GB1047390A (de) | 1963-05-20 | 1900-01-01 | ||
US3448355A (en) * | 1967-03-01 | 1969-06-03 | Amp Inc | Laminated electrical capacitor and methods for making |
US3988498A (en) | 1968-09-26 | 1976-10-26 | Sprague Electric Company | Low temperature fired electrical components and method of making same |
US3612963A (en) | 1970-03-11 | 1971-10-12 | Union Carbide Corp | Multilayer ceramic capacitor and process |
US3665267A (en) | 1970-09-16 | 1972-05-23 | Sprague Electric Co | Ceramic capacitor terminals |
US3809973A (en) * | 1973-07-06 | 1974-05-07 | Sprague Electric Co | Multilayer ceramic capacitor and method of terminating |
US3898541A (en) * | 1973-12-17 | 1975-08-05 | Vitramon Inc | Capacitors and method of adjustment |
US3992761A (en) * | 1974-11-22 | 1976-11-23 | Trw Inc. | Method of making multi-layer capacitors |
US4064606A (en) | 1975-07-14 | 1977-12-27 | Trw Inc. | Method for making multi-layer capacitors |
US4074340A (en) * | 1976-10-18 | 1978-02-14 | Vitramon, Incorporated | Trimmable monolithic capacitors |
US4241378A (en) | 1978-06-12 | 1980-12-23 | Erie Technological Products, Inc. | Base metal electrode capacitor and method of making the same |
US4266265A (en) | 1979-09-28 | 1981-05-05 | Sprague Electric Company | Ceramic capacitor and method for making the same |
US4574329A (en) * | 1983-10-07 | 1986-03-04 | U.S. Philips Corporation | Multilayer ceramic capacitor |
US4661884A (en) * | 1986-03-10 | 1987-04-28 | American Technical Ceramics Corp. | Miniature, multiple layer, side mounting high frequency blocking capacitor |
US4729058A (en) * | 1986-12-11 | 1988-03-01 | Aluminum Company Of America | Self-limiting capacitor formed using a plurality of thin film semiconductor ceramic layers |
US4811162A (en) * | 1987-04-27 | 1989-03-07 | Engelhard Corporation | Capacitor end termination composition and method of terminating |
DE3725454A1 (de) * | 1987-07-31 | 1989-02-09 | Siemens Ag | Elektrisches vielschichtbauelement mit einem gesinterten, monolithischen keramikkoerper und verfahren zur herstellung des elektrischen vielschichtbauelementes |
JPH01201902A (ja) | 1988-02-05 | 1989-08-14 | Murata Mfg Co Ltd | バリスタ |
US4811164A (en) | 1988-03-28 | 1989-03-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | Monolithic capacitor-varistor |
JP2531019B2 (ja) * | 1988-05-20 | 1996-09-04 | 株式会社村田製作所 | 正の抵抗温度特性を有する半導体磁器 |
JPH01313804A (ja) | 1988-06-13 | 1989-12-19 | Taiyo Yuden Co Ltd | 導電性ペースト |
US4831494A (en) | 1988-06-27 | 1989-05-16 | International Business Machines Corporation | Multilayer capacitor |
US4919076A (en) | 1988-10-03 | 1990-04-24 | International Business Machines Corporation | Reusable evaporation fixture |
US4852227A (en) * | 1988-11-25 | 1989-08-01 | Sprague Electric Company | Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge |
US4931899A (en) | 1989-01-17 | 1990-06-05 | Sierra Aerospace Technology, Inc. | Ceramic cased capacitor |
JPH02294007A (ja) * | 1989-05-08 | 1990-12-05 | Tdk Corp | セラミック電子部品の電極形成方法 |
JP2663300B2 (ja) * | 1989-07-07 | 1997-10-15 | 株式会社村田製作所 | ノイズフイルタ |
JP2852372B2 (ja) | 1989-07-07 | 1999-02-03 | 株式会社村田製作所 | 積層セラミックコンデンサ |
US5226382A (en) | 1991-05-20 | 1993-07-13 | Denver Braden | Apparatus for automatically metalizing the terminal ends of monolithic capacitor chips |
JPH04352309A (ja) * | 1991-05-29 | 1992-12-07 | Rohm Co Ltd | 積層セラミックコンデンサにおける端子電極の構造及び端子電極の形成方法 |
KR940010559B1 (ko) * | 1991-09-11 | 1994-10-24 | 한국과학기술연구원 | 적층 세라믹 캐패시터의 제조방법 |
US5196822A (en) | 1991-12-12 | 1993-03-23 | Amphenol Corporation | Stacked termination resistance |
JPH05275958A (ja) * | 1992-03-25 | 1993-10-22 | Murata Mfg Co Ltd | ノイズフィルタ |
JPH06168845A (ja) | 1992-11-30 | 1994-06-14 | Marcon Electron Co Ltd | チップ形積層フィルムコンデンサ |
JPH06302404A (ja) * | 1993-04-16 | 1994-10-28 | Murata Mfg Co Ltd | 積層型正特性サ−ミスタ |
US5576053A (en) * | 1993-05-11 | 1996-11-19 | Murata Manufacturing Co., Ltd. | Method for forming an electrode on an electronic part |
US5369545A (en) * | 1993-06-30 | 1994-11-29 | Intel Corporation | De-coupling capacitor on the top of the silicon die by eutectic flip bonding |
US5635894A (en) | 1993-12-23 | 1997-06-03 | The Boeing Company | Hi reliability fault tolerant terminating resistor |
JPH07211132A (ja) | 1994-01-10 | 1995-08-11 | Murata Mfg Co Ltd | 導電性ペーストおよびこれを用いた積層セラミックコンデンサの製造方法 |
US5530288A (en) | 1994-10-12 | 1996-06-25 | International Business Machines Corporation | Passive interposer including at least one passive electronic component |
US5550705A (en) * | 1995-05-15 | 1996-08-27 | Moncrieff; J. Peter | Electrical terminal connection employing plural materials |
JPH09129477A (ja) * | 1995-10-27 | 1997-05-16 | Taiyo Yuden Co Ltd | 積層コンデンサ |
JPH09129476A (ja) * | 1995-10-30 | 1997-05-16 | Murata Mfg Co Ltd | セラミック電子部品 |
US5880011A (en) | 1996-06-19 | 1999-03-09 | Pacific Trinetics Corporation | Method and apparatus for manufacturing pre-terminated chips |
US5863331A (en) | 1996-07-11 | 1999-01-26 | Braden; Denver | IPC (Chip) termination machine |
US5753299A (en) | 1996-08-26 | 1998-05-19 | Electro Scientific Industries, Inc. | Method and apparatus for forming termination stripes |
JP3077056B2 (ja) | 1996-09-12 | 2000-08-14 | 株式会社村田製作所 | 積層型電子部品 |
JP3631341B2 (ja) * | 1996-10-18 | 2005-03-23 | Tdk株式会社 | 積層型複合機能素子およびその製造方法 |
JP3330836B2 (ja) * | 1997-01-22 | 2002-09-30 | 太陽誘電株式会社 | 積層電子部品の製造方法 |
US5880923A (en) * | 1997-06-09 | 1999-03-09 | Applied Materials Inc. | Method and apparatus for improved retention of a semiconductor wafer within a semiconductor wafer processing system |
DE19727009B4 (de) | 1997-06-25 | 2009-02-12 | Abb Research Ltd. | Strombegrenzender Widerstand mit PTC-Verhalten |
US5880925A (en) * | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
GB2326976A (en) * | 1997-06-30 | 1999-01-06 | Harris Corp | Varistor nickel barrier electrode |
US6232144B1 (en) | 1997-06-30 | 2001-05-15 | Littelfuse, Inc. | Nickel barrier end termination and method |
US5944897A (en) | 1997-10-06 | 1999-08-31 | Chip Star, Inc. | Paste application and recovery system for IPC termination unit |
US6266229B1 (en) * | 1997-11-10 | 2001-07-24 | Murata Manufacturing Co., Ltd | Multilayer capacitor |
JP2991175B2 (ja) * | 1997-11-10 | 1999-12-20 | 株式会社村田製作所 | 積層コンデンサ |
JPH11176642A (ja) * | 1997-12-08 | 1999-07-02 | Taiyo Yuden Co Ltd | 電子部品とその製造方法 |
JP3275818B2 (ja) | 1998-02-12 | 2002-04-22 | 株式会社村田製作所 | 積層コンデンサ |
US6380619B2 (en) | 1998-03-31 | 2002-04-30 | Tdk Corporation | Chip-type electronic component having external electrodes that are spaced at predetermined distances from side surfaces of a ceramic substrate |
JPH11297566A (ja) * | 1998-04-07 | 1999-10-29 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP3336954B2 (ja) * | 1998-05-21 | 2002-10-21 | 株式会社村田製作所 | 積層コンデンサ |
US6214685B1 (en) | 1998-07-02 | 2001-04-10 | Littelfuse, Inc. | Phosphate coating for varistor and method |
JP2000082603A (ja) * | 1998-07-08 | 2000-03-21 | Murata Mfg Co Ltd | チップ型サ―ミスタおよびその製造方法 |
JP2000124057A (ja) * | 1998-10-12 | 2000-04-28 | Tdk Corp | 積層型セラミックコンデンサ |
KR100274210B1 (ko) * | 1998-11-02 | 2000-12-15 | 오세종 | 어레이형 다중 칩 부품 |
JP3402226B2 (ja) * | 1998-11-19 | 2003-05-06 | 株式会社村田製作所 | チップサーミスタの製造方法 |
JP2001023862A (ja) | 1999-07-05 | 2001-01-26 | Rohm Co Ltd | 積層セラミックコンデンサの製造方法 |
JP4423707B2 (ja) * | 1999-07-22 | 2010-03-03 | Tdk株式会社 | 積層セラミック電子部品の製造方法 |
JP2001035740A (ja) * | 1999-07-23 | 2001-02-09 | Taiyo Kagaku Kogyo Kk | 外部端子電極具備電子部品及びその製造方法 |
JP3489728B2 (ja) * | 1999-10-18 | 2004-01-26 | 株式会社村田製作所 | 積層コンデンサ、配線基板および高周波回路 |
JP2001118731A (ja) * | 1999-10-19 | 2001-04-27 | Murata Mfg Co Ltd | チップ型複合電子部品およびその製造方法 |
US6362723B1 (en) * | 1999-11-18 | 2002-03-26 | Murata Manufacturing Co., Ltd. | Chip thermistors |
US6292351B1 (en) * | 1999-11-17 | 2001-09-18 | Tdk Corporation | Multilayer ceramic capacitor for three-dimensional mounting |
JP2001167969A (ja) * | 1999-12-06 | 2001-06-22 | Tdk Corp | 三次元搭載用多端子積層セラミックコンデンサ |
DE60114200T2 (de) * | 2000-07-06 | 2006-07-13 | Phycomp Holding B.V. | Keramischer vielschichtkondensatornetzwerk |
JP2002164257A (ja) | 2000-11-24 | 2002-06-07 | Tdk Corp | 積層セラミック電子部品 |
JP2003013247A (ja) * | 2001-04-24 | 2003-01-15 | Murata Mfg Co Ltd | 無電解銅めっき浴及び高周波用電子部品 |
JP3502988B2 (ja) * | 2001-07-16 | 2004-03-02 | Tdk株式会社 | 多端子型の積層セラミック電子部品 |
US6496355B1 (en) * | 2001-10-04 | 2002-12-17 | Avx Corporation | Interdigitated capacitor with ball grid array (BGA) terminations |
US7258819B2 (en) * | 2001-10-11 | 2007-08-21 | Littelfuse, Inc. | Voltage variable substrate material |
TWI266342B (en) * | 2001-12-03 | 2006-11-11 | Tdk Corp | Multilayer capacitor |
US6661638B2 (en) * | 2001-12-07 | 2003-12-09 | Avaya Technology Corp. | Capacitor employing both fringe and plate capacitance and method of manufacture thereof |
US6982863B2 (en) | 2002-04-15 | 2006-01-03 | Avx Corporation | Component formation via plating technology |
US6661639B1 (en) * | 2002-07-02 | 2003-12-09 | Presidio Components, Inc. | Single layer capacitor |
US6819543B2 (en) * | 2002-12-31 | 2004-11-16 | Intel Corporation | Multilayer capacitor with multiple plates per layer |
JP3850398B2 (ja) * | 2003-08-21 | 2006-11-29 | Tdk株式会社 | 積層コンデンサ |
-
2003
- 2003-04-08 US US10/409,036 patent/US6982863B2/en not_active Expired - Lifetime
- 2003-04-11 DE DE10316983A patent/DE10316983A1/de not_active Withdrawn
- 2003-04-14 JP JP2003109641A patent/JP2004040085A/ja active Pending
- 2003-04-15 GB GB0308656A patent/GB2389708B/en not_active Expired - Fee Related
-
2004
- 2004-04-22 US US10/829,639 patent/US7067172B2/en not_active Expired - Lifetime
- 2004-07-28 US US10/900,787 patent/US7161794B2/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9666366B2 (en) | 2002-04-15 | 2017-05-30 | Avx Corporation | Method of making multi-layer electronic components with plated terminations |
US10020116B2 (en) | 2002-04-15 | 2018-07-10 | Avx Corporation | Plated terminations |
US10366835B2 (en) | 2002-04-15 | 2019-07-30 | Avx Corporation | Plated terminations |
US11195659B2 (en) | 2002-04-15 | 2021-12-07 | Avx Corporation | Plated terminations |
Also Published As
Publication number | Publication date |
---|---|
US20040197973A1 (en) | 2004-10-07 |
GB2389708B (en) | 2006-04-12 |
US6982863B2 (en) | 2006-01-03 |
US7067172B2 (en) | 2006-06-27 |
US7161794B2 (en) | 2007-01-09 |
US20040022009A1 (en) | 2004-02-05 |
GB2389708A (en) | 2003-12-17 |
GB0308656D0 (en) | 2003-05-21 |
JP2004040085A (ja) | 2004-02-05 |
US20040264105A1 (en) | 2004-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10316983A1 (de) | Komponentenanordnung mittels Plattiertechnolgoie | |
DE102009002490B4 (de) | Vielschicht-keramikkondensator mit interner stromaufhebung und anschlüssen am boden sowie verfahren zur herstellung eines elektronischen vielschichtbauelements | |
DE4317125C2 (de) | Monolithische Mehrschicht-Chip-Induktivität | |
DE102009028629A9 (de) | Ultra-Breitband-Kondensator | |
DE102006003070B3 (de) | Verfahren zum elektrischen Kontakieren eines elektronischen Bauelements | |
WO2005081315A2 (de) | Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben | |
DE19615395A1 (de) | Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung | |
EP0016925B1 (de) | Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten | |
DE102019208188A1 (de) | Spulenkomponente | |
EP1869684A1 (de) | Elektrisches mehrschicht-bauelement und verfahren zur herstellung eines mehrschicht-bauelements | |
DE3906018A1 (de) | Verfahren zum einkapseln von leitern | |
DE10147898A1 (de) | Elektrochemisches Bauelement mit mehreren Kontaktflächen | |
DE3930623A1 (de) | Verfahren zur herstellung eines monolitischen keramik-kondensators | |
DE2628327A1 (de) | Verfahren und vorrichtung zum herstellen von mehrschichtkondensatoren | |
WO2013167643A2 (de) | Verfahren zum elektrischen kontaktieren eines elektronischen bauelements als stapel und elektronisches bauelement mit einer kontaktierungsstruktur | |
DE68915885T2 (de) | Verbindungsvorrichtung zwischen einer integrierten Schaltung und einer elektrischen Schaltung und Herstellungsverfahren derselben. | |
DE60033353T2 (de) | Elektronisches gerät und herstellung | |
DE69226780T2 (de) | Monolitischer kondensator mit veränderlicher kapazität | |
DE60024293T2 (de) | Vielschicht-Keramikkondensator für dreidimensionale Montage | |
DE3102183C2 (de) | Elektronenstrahlsystem für Fernsehbildröhren | |
DE19961675A1 (de) | Bauteil mit Dünnschichtschaltkreis mit trimmbarem Kondensator | |
DE3522852C2 (de) | Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper | |
DE102019108870A1 (de) | Träger mit verkleinerter Durchkontaktierung | |
EP3347926B1 (de) | Verfahren zum herstellen eines als stapel ausgebildeten vielschichtaktors | |
DE1285581C2 (de) | Traeger mit einer Mikroschaltung und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8141 | Disposal/no request for examination | ||
8110 | Request for examination paragraph 44 | ||
8170 | Reinstatement of the former position | ||
R082 | Change of representative |
Representative=s name: CANZLER & BERGMEIER PATENTANWAELTE, DE |
|
R081 | Change of applicant/patentee |
Owner name: AVX CORPORATION, US Free format text: FORMER OWNER: AVX CORPORATION, MYRTLE BEACH, US Effective date: 20120711 Owner name: AVX CORPORATION, FOUNTAIN INN, US Free format text: FORMER OWNER: AVX CORPORATION, MYRTLE BEACH, S.C., US Effective date: 20120711 |
|
R082 | Change of representative |
Representative=s name: CANZLER & BERGMEIER PATENTANWAELTE, DE Effective date: 20120711 Representative=s name: PATENTANWAELTE CANZLER & BERGMEIER PARTNERSCHA, DE Effective date: 20120711 |
|
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01G0004010000 Ipc: H01G0004228000 |
|
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01G0004010000 Ipc: H01G0004228000 Effective date: 20131206 |
|
R002 | Refusal decision in examination/registration proceedings | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20141101 |