CN1474421A - 通过镀覆技术形成元件 - Google Patents
通过镀覆技术形成元件 Download PDFInfo
- Publication number
- CN1474421A CN1474421A CNA031407625A CN03140762A CN1474421A CN 1474421 A CN1474421 A CN 1474421A CN A031407625 A CNA031407625 A CN A031407625A CN 03140762 A CN03140762 A CN 03140762A CN 1474421 A CN1474421 A CN 1474421A
- Authority
- CN
- China
- Prior art keywords
- electronic component
- terminals
- multilayer electronic
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明公开了一种镀覆技术,用于形成多层电子元件的改进的接线端、互连技术和电感元件部件。单片元件设置有镀覆的接线端,消除或简化了对厚膜接线端带的需要。此技术消除了许多接线端问题,并且能够形成数量大间距小的接线端。通过暴露的变化宽度的内部电极接头和附加的锚定接头部分引导和锚定本镀覆接线端。这种锚定接头可以相对于芯片结构在内部或在外部定位,成为金属化镀覆材料的形成核。最后这种镀覆材料可以形成普通的球限冶金(BLM)的圆形部分,在其上可以回流焊料球。本技术可用于多种单片多层元件,包括叉指电容器、多层电容器阵列和集成无源元件。在本元件的形成中可以采用各种不同的镀覆技术和材料。
Description
技术领域
本发明主题一般涉及对于多层电子元件的改进的元件形成。更具体地说,本发明主题涉及在如多层电容器或集成的无源元件的接线端和电感元件的形成以及器件互连技术中使用的镀覆技术。本技术利用暴露的电极接头的选择设置以便于镀覆电连接的形成。
背景技术
许多现代的电子元件封装为单片器件,并且在单个芯片封装中可以包括单个元件或者多个元件。这种单片器件的一个具体例子是多层电容器或电容器阵列,并且对所公开的技术,尤其感兴趣的是具有叉指内部电极层和相应的电极接头的多层电容器。在美国专利Nos.4,831,494(Arnold等人)、5,880,925(DuPré等人)和6,243,253 B1(DuPré等人)中可以找到包含叉指电容器(IDC)技术特征的多层电容器的例子。其它的单片电子元件对应于将多个无源元件集成为单个芯片结构的器件。这种集成的无源元件可以提供电阻器、电容器、电感器和/或其它无源元件的选择组合,这些元件形成为多层的结构,并且封装为单片电子器件。
经常需要选择性的接线端(selective termination)以便为各个单片电子元件形成电连接。需要多重接线端(multiple termination)以提供与集成单片器件的不同内部电子元件的电连接。还经常将多重接线端与IDC和其它多层阵列结合使用,以便减小不希望的电感量。在多层元件中形成多重接线端的一个典型方式是通过穿过芯片结构的选定区域钻孔,并且用导电材料填充通孔,使得在器件的选定的电极部分之中形成电连接。
为主题器件形成外部接线端的另一个方式是将玻璃基体中的银或铜的厚膜带施用于内部电极层的暴露部分,固化或者烧结该材料,接着在接线端带(termination stripe)上镀覆附加的金属层,使得器件可焊接到基板上。在美国专利No.5,021,921(Sano等人)中公开了具有通过烧结的接线端和在其上镀覆金属膜形成的外部电极的电子元件的例子。接线端的施用经常难以控制,并且会成为减小芯片尺寸的障碍。美国专利Nos.6,232,144B1(McLoughlin)和6,214,685 B1(Clinton等人)涉及在电子器件的选定区域上形成接线端的方法。
电子元件尺寸的不断收缩使其在预定区域以所需的精度印刷接线端带非常困难。厚膜接线端带一般用抓牢芯片的机器涂覆,并且用专门设计的轮子涂覆选择的接线端。美国专利No.5,944,897(Braden)、5,863,331(Braden等人.)、5,753,299(Garcia et al)和5,226,382(Braden)公开了机械部件和关于向芯片结构涂覆接线端带的步骤。对于电子芯片器件来说,元件尺寸的减小或接线端接点的数量的增加会使传统接线端加工中的分辨率限制变的尤为突出。
当试图施用选择性接线端时会出现的其它问题,包括:接线端焊盘的偏移、接线端的误定位使得内部电极接头完全暴露或是失去,以及遗失在重叠部分周围(wrap-around)的接线端部分。当涂覆太薄的涂料状接线端材料涂层时或者当接线端涂层的一部分涂覆到另一个中引起接线端焊盘短路时,还会出现其它的问题。厚膜体系的另一个问题是经常难以仅在器件的选择侧面上例如垂直表面上形成接线端部分。围绕单片器件的电子接线端设置的这些和其它问题提出需要为电子芯片元件提供便宜和有效的接线端部件。
涉及接线端施用的再一个可选方案包括相对于掩膜对准多个单个衬底元件。可以将部件装到专门设计的夹具中,例如美国专利No.4,919,076(Lutz等人)所公开的,然后通过掩膜部件溅射。一般这是一个非常昂贵的制造工艺,因此希望其它有效而便宜的接线端设置方案。
美国专利No.5,880,011(Zablotn等人)、5,770,476(Stone)、6,141,846(Miki)和3,258,898(Garibotti)分别涉及各种电子元件的接线端形成的方案。
关于多层陶瓷器件形成方法的其它背景参考包括美国专利No.4,811,164(Ling等人)、4,266,265(Maher)、4,241,378(Dorrian)和3,988,498(Maher)。
虽然各种技术方案和可选择的特征在电子元件及其接线端领域是公知的,但还没有出现一种设计,总体上解决这里讨论的所有问题。这里,将前面的所有美国专利公开文献都引入本申请作为参考。
发明内容
本主题认知和解决了前面的各种问题,以及涉及电子接线端及其相关技术的某些方面的其它问题。这样,广义上说,现在所公开的技术的一些实施例的主要目的是用于电子元件的改进的接线端部件。更具体地说,所公开的接线端部件仅靠镀覆形成,并设计为消除或者大大简化厚膜带,通常所述厚膜带为了达到接线端的目的,沿着单片器件的某些部分印刷形成。
本主题的一些实施例的另一个主要目的是提供普通的螺旋形电感元件,用于与多层电子元件集成。更具体地说,可以在各个器件层上设置多个内导电接头部分,并且暴露在螺旋图案中。然后可以对暴露的图案进行镀覆,或者可以采用其它公开的技术以便形成镀覆的电感元件。
当前所公开的技术的另一个主要目的是提供一种方式,通过设置内部电极接头和选择性地设置附加的锚定接头,引导镀覆材料的形成。内部电极接头和附加的锚定接头都可以有利于形成安全可靠的外部镀层。为了增强的外部接线端导电性、更好的机械一体性和镀覆材料的沉积,可以设置一般不提供内部电连接的锚定接头。
本主题的一些实施例的再一个主要目的是为电子元件提供接线端部件,从而消除或简化了一般的厚膜接线端带,并且仅需要镀覆的接线端来实现外部电极连接。根据所公开的技术,镀覆材料可以包括金属导体、电阻性材料和/或半导电材料。
本主题的一些实施例的另一个主要目的是为电子元件提供接线端部件,从而直接建立球限冶金(BLM),不需要首先提供接线端带。根据本技术,能够以各种预定的形状和尺寸镀覆这种球限冶金。
通过所公开主题的一些实施例得到的优点在于,可以形成电子元件的接线端部件而不需要通过接线端机器涂覆,这样能够得到具有利用其它方法不可能达到的分辨率水平的外部接线端。这种改进的接线端分辨率还能够在给定的元件区域内提供更多的接线端,并且能够提供具有非常精细的间距的接线端。
本技术的一些实施例的另外的目的是提供接线端部件,该接线端部件能够提供有效的焊料基层,该焊料基层对焊料浸渗具有减小的敏感性。设计暴露的电极部分和锚定接头部分的结构,使得用镀覆的接线端材料覆盖选定的相邻的暴露接头部分,在其它的接线端位置之间不会出现不需要的桥接。实际上,利用本领域现有方法,通过改变镀覆参数,可以控制镀层的生长或分布程度,以便桥接暴露的电极部分之间的间隙或者令它们分离。
本主题的再一个目的是可以将所公开的技术应用于各种不同的接线端结构,包括改变的外部接线端的数量和设置。可以根据这里公开的各种不同的镀覆技术,在通过在电子元件的周围提供暴露的导电元件而自确定的位置形成镀覆的接线端。
本镀覆的元件形成技术的进一步的目的是便于以有利的和可靠的方式制造更便宜和更高效的电子元件。
通过这里的详细描述阐明了本主题的其它目的和优点,这对本领域技术人员来说将是显而易见的。而且,本领域技术人员应进一步理解,借助于对本文献的参考,在不离开其精神和范围的情况下,在各种实施例中可以对这里具体说明的、参考的、讨论的部件和/或步骤作出修改和变化。这种变化可以包括对那些示出的、参考的或讨论的手段、步骤、部件或材料以及各种部分、部件、步骤的功能、操作或位置转换等的等效代替。
此外,应理解本技术的不同的实施例以及所阐述的不同优选实施例可以包含此处所公开的步骤、部件或元件及其等效物的各种组合或构造(包括详细描述中没有提到或者附图中没有表示出的部件的组合或结造)。
本主题的主要方面涉及多层电子元件的镀覆接线端。这种多层电子元件优选可以包括在其中具有插入的多个电极的多个绝缘衬底。选定的多个电极优选具有从选定的部分延伸并且沿着多个衬底的选定的侧面暴露的多个接头部分。选定的暴露的电极接头部分优选彼此在一定的距离内层叠,使得可以沿着电子元件的周边形成至少一个镀覆接线端材料层。
本技术的另外的一般方面涉及用于上述镀覆接线端的锚定接头。可以将锚定接头额外地插入多层电子元件的多个衬底内,并且暴露在预定位置,使得通过暴露的内部电极接头部分和暴露的锚定接头的位置引导镀覆接线端的形成。通过提供充足的暴露接头的数量,能够形成镀覆的接线端。此外,锚定接头为最后的接线端提供了更大的机械强度。
本技术的第一实施例涉及具有内部电极的多层电子元件,其中选定的内部电极层具有与电极层相关的宽度变化的接头。本技术的该第一实施例可以包含内部导电通孔,以便连接各个电极层。根据所公开的技术的总的方面,本技术的第一实施例还可以包括锚定接头,其中锚定接头的特征也可以在于变化的宽度。变化的接头宽度可以便于沿着多层电子元件的周边形成基本上为圆饼状的镀覆层部分。
本技术的第二实施例涉及与第一实施例类似的多层电子元件,并且也包括与电极层相关的附加接头。该附加接头沿着与第一实施例所示的选定的电极接头相反的方向上延伸,并且可以暴露在多层电子元件的选定的表面处。附加接头优选在选定的外部表面处被镀覆,或者由标准的厚膜技术所结合,作为多层电子元件的内部电极、测试接线端的连接点,并且作为后面可能的电化学镀覆工艺的有利措施。
本技术的第三实施例涉及与第一实施例类似的多层电子元件,并且其特征在于从选定的电极层延伸到多层电子元件的多个选定的侧面的附加电极接头。像第二实施例那样,这些附加接头可以从外部镀覆在多层电子元件上,并且作为内部电极以及多层电子元件的测试接线端的连接点。
本主题的再一个方面可以结合本主题的上述典型实施例中选定的实施例和其它的实施例,该方面包括用于按需要形状形成镀覆材料部分的可选择部件。内部电极结构允许通过向切面逐渐移动成形的图案而形成要得到的接线端,所述切面形成了接线端的边缘。例如,如果将接头的端部成形为半圆形,那么通过暴露该形状的截面并且每次以层的厚度将该形状向将切割的表面移动,直至停止在圆的中心,得到的图案将绘出半圆。如果该形状是三角形,那么得到的接线端将是三角形等等。
可以结合选定的实施例的本主题的另一个方面包括内部电感元件的形成。通过印刷与通孔(后面将钻的孔)的外直径相交的多个接头,并且分别旋转每个后来层叠在通孔周边附近的接头位置,一系列的接头将被暴露,形成螺旋通路。后来的镀覆将桥接这些接头,形成提供电感器的实际的螺旋,添加一个有用的无源元件。
不必在此综述部分描述的本主题的其它实施例可以包含且结合了上面总结的目的中参考的部件或部分的方案和/或本申请中讨论的其它部件或部分。
本主题平等地涉及用于实施和制造这里参考的所有多层电子元件结构的相应的各种典型方法,以及相关的镀覆接线端技术。
当浏览本说明的剩余部分时,本领域普通技术人员将更好地理解这些实施例的部件和方案。
附图说明
参考附图,本说明书给出了对本领域普通技术人员来说,是对本主题的全面和能够实现的描述,包含其优选实施方式,其中:
图1示出了根据传统设置的典型多层叉指电容器的侧截面图;
图2示出了用于对应于图1的设置的多层叉指电容器的多个典型电极层的分解平面图;
图3示出了具有如图1和2所示的传统电极层结构,进一步具有根据本主题更主要的具有用于施用此处公开的镀覆接线端的暴露的接头部分的典型多层叉指电容器的前平面图;
图4示出了具有根据本主题的镀覆接线端的如图3所示的典型多层叉指电容器的前平面图;
图5示出了根据本主题第一实施例的典型多层叉指电容器的侧截面图;
图6示出了根据本主题的用于图5的多层叉指电容器实施例的多个典型电极层的分解平面图;
图7示出了根据本主题的用于对应于图5和6的实施例的多层叉指电容器的典型电极层结构的前平面图;
图8示出了根据本主题的用于对应于图5、6和7的实施例的多层叉指电容器的、具有施加的镀层的典型电极层结构的前平面图;
图9示出了根据本主题第二实施例的典型多层叉指电容器的侧截面图;
图10示出了根据本主题的用于图9的多层叉指电容器实施例的多个典型电极层的分解平面图;
图11示出了根据本主题的具有如图9和10所示电极层结构的典型多层叉指电容器的后透视图;
图12示出了根据本主题第三实施例的典型多层叉指电容器的侧视图;
图13示出了根据本主题的用于图12的多层叉指电容器的多个典型电极层的分解平面图;
图14示出了根据本主题的具有如图12和13所示的电极层结构的多层叉指电容器的总前透视图;
图15示出了根据本主题用于多层叉指电容器实施例的交替电极层和接头结构的分解平面图,其中通过如引出接头所描述的所需形状的渐进截面实现所需的露出接线端形状;
图16示出了用于如图15的电极层中所示的电极接头的典型划片进程的详细平面图,其产生了用于形成通常的圆形镀覆层的引出接头部分;
图17示出了根据图16所示的典型划片进程得到的多层电极接头结构的详细前平面图,其具有被定位以形成通常的圆形暴露图形的层叠的电极层;
图18说明了根据本主题具有分别示于图15至17的电极层结构和渐进划片的电极接头的多层叉指电容器的总前透视图;
图19说明了用于本主题实施例的多层接头结构的分解平面图,其中这些顺序的层被设计按所示的顺序彼此层叠,得到在公共通孔位置周围的各个同心定位接头;
图20说明了在相同的公共通孔位置周围依次叠置的图20的典型层的修改平面图,其中使透视图卷曲以便示出如果通过公共通孔位置向下看如何可以看到暴露的剖切接头;以及
图21示出了与图20的透视图类似的修改平面图,其中根据本镀覆技术在暴露的剖切接头中形成了连续的螺旋通路,以便产生电感电流通路。
在整个说明书和附图中附图标记的重复使用是要表示本发明的相同或者类似的部件或元件。
具体实施方式
如前面所参考的,本发明主题总的来说涉及用于多层电子元件的改进的元件形成。更具体地说,本发明主题涉及对于如多层电容器或集成的无源元件的接线端和电感元件的形成以及互连技术中利用镀覆技术。本主题技术利用暴露电极接头的选择性设置以便于镀覆的电连接的形成。本主题涉及利用这种多层元件实施的装置以及形成这种元件和其镀覆的部件的对应方法。
本主题元件形成技术利用了如单片电容器阵列、包括那些具有叉指电极结构的那些多层电容器、集成无源元件和其它电子芯片结构的结构的暴露的电极部分。在这种单片元件中可以埋置其它的锚定接头,以便提供层叠的多个暴露的内导电部分,可以为该暴露的内导电部分形成镀覆的接线端或互连,并且将其沿器件的外表面牢固定位。
可以依照多个不同的单片元件利用本主题的镀覆技术和暴露的接头部件。图3和4组合了利用本主题的镀覆接线端技术的多层电容器设计(例如图1和2所示)的已知方面,以便描绘本主题的更主要的方面。图5至8分别表示了本技术的第一典型实施例,其以叉指电极层结构为特征,其中改变宽度的电极接头通常延伸到并暴露在多层元件的选定侧面上。其后利用图9至11示出了根据本主题的镀覆接线端的这些和其它方面,其涉及在电容器的两个选定的侧面上具有暴露的导电部分的第二典型多层电容器实施例。图12至14分别展示了所公开技术的第三例实施例的各个技术方案,其中,电极层结构具有暴露于器件的多个选定侧面上的电极接头。图15至18分别描述了用于形成暴露接线端的交替部件,该暴露接线端具有分别在图5至14中描述的变化的宽度。图19至21描述了通过独特的几何手段结合本主题的镀覆接线端技术形成电感螺旋(inductive spiral)。
应注意这里列举的每个典型实施例都不应暗含对所公开的技术的限制。作为一个实施例的一部分而说明或描述的部件可以与其它实施例组合以便得到更多的实施例。此外,一些部件可以与没有提到的、执行相同、类似或等效功能的类似器件或部件互换。
现在参考附图,图2示出了具有各自的电极接头14和16的电极层10和12的已知典型结构,该结构是用于多层叉指电容器或电容器阵列。电极层通常以层叠多层的形式设置在介电材料体18(例如图1中的)中,接头14和16由该多个层延伸,使得由交替电极层10和12延伸的电极接头在各自的列中对准。图2的举例说明中描绘了具有对应接头14和16的二十个这样的电极层,但利用本技术的设置在某些情况下会包括更多或更少的电极层和各自的接头数。该特征为建立具有大范围电容值的电容元件提供了可能性(通过选择相对大的电极数量)。
图2所列举的电极层结构没有表示完成的电容器实施例。实际上,图2提供了典型的电容器和电容器阵列结构的中间状态的参考。可以依照如图1所示的典型的多层叉指电容器那样地,采用图2的电极层结构。
叉指电容器一般由如图2所示的设置在介电材料体18中的多个电极层构成,这可以从图1的典型叉指电容器(IDC)结构20中看出。电极层10和12设置在介电材料18中,使得电极接头14和16延伸到并暴露于IDC实施例20的选定侧面上。用于这种电极层的典型材料可以包括铂、镍、钯-银合金或其它适当的导电物质。介电材料18可以包括钛酸钡、氧化锌、具有微火玻璃(low-fire glass)的氧化铝或其它适当的陶瓷或结合玻璃(glass-bonded)材料。介电材料还可以是有机化合物,例如通常作为电路板材料的环氧树脂(其中混有或未混有陶瓷,具有或不具有纤维玻璃)或其它作为介电材料而通用的塑料。在这些情况下,导体通常是铜箔,其通过化学蚀刻铜箔来提供图案。
结合图2的已知典型电极层结构的多层IDC元件20(如图1所示)的特征在于电极部分14和16暴露于IDC元件20的选定的侧面上。在多层元件中可以采用其它典型的内电极结构,使得内电极部分暴露于器件侧面的不同位置和/或暴露出不同的数量。
例如,考虑图2的分解图中所展示的典型内电极层结构。交替电极层10和12配置有均匀宽度的、向单一选定的方向延伸的电极接头部分14和16。每组交替电极层的电极接头14和16优选设置为层叠结构,以便例如来自电极层10的接头14在各自的列中对准,而来自电极层12的接头16在各自的列中对准,其中这种接头优选延伸到并暴露在IDC 24的所单一选定的侧面上。
再次参考图1,IDC实施例20和其它单片电子元件的典型传统接线端包括:印刷和烧结的玻璃基体中的银、铜或其它适当的金属的厚膜带22,在其上镀覆镍层以便改进浸出电阻,接着镀覆锡或焊料合金层,该层防止镍氧化并提供了容易焊接的接线端。
根据这种接线端类型的厚膜带22一般还需要通过接线端机械和印刷轮或其它适当的部件印刷涂覆,以便输送载有金属的膏体。这种印刷硬件会具有分辨率限制,使其难以应用厚膜带,尤其是应用于较小的芯片上。对于IDC 20或其它电子元件来说,沿着两个相对的侧面组的现有典型尺寸是大约一百二十密耳(千分之一英寸)乘以六十密耳,从顶层到底层的厚度大约是三十密耳。当需要将多于四个的接线端应用于具有该尺寸的部件上,或者希望将接线端设置到具有更小尺寸的部件上时,专门的接线端机械的分辨率水平经常制约涂覆有效的接线端带。
前面描述了用于接线端带22的所谓厚膜制备技术。更普通的方法包含我们下面描述的“薄膜”工艺。根据一个现有技术,该制备中的第一步骤是通过第一次抛光元件20的接触表面实现的。此后,单片元件通常与许多其它部件一起安装在专用夹具中,在它们的上面的精确位置放置“掩模”。通过掩膜蒸发或溅射铬或类似的非焊料浸润金属或合金,以便实现接线端带或岛22,与厚膜形式类似。涂覆了接线端带22之后,通过厚膜或者薄膜技术,单片元件被重新掩膜并放置在另外的蒸发夹具中,将铬、铜和金合金(Cr-Cu-Au)层蒸发到前面建立的铬岛上。该蒸发步骤之后进行另外的蒸发步骤,这次蒸发锡/铅(Sn/Pb)合金。对于这一步来说可选择的方法是已知的,例如预先电镀合金或者物理放置焊料球到BLM接点30上。该最后的蒸发步骤之后,在升高的温度下将单片元件放置到氢或其它还原气氛中,以便回流锡/铅层,以利于形成希望的焊料球40。然后检测和测试根据该工艺制备的单片元件。遗憾的是测试工艺使软焊料球40变形,使得必须进一步处理测试结果是“好”的元件,以便回流锡/铅合金,再形成焊料球。应理解,该工序不仅浪费时间,而且进行起来非常昂贵。
本发明主题提供了一种接线端设置,消除或大大简化了提供这种典型的厚膜接线端带的设置。通过消除较少控制的厚膜带,避免了对典型的接线端印刷硬件的需要。根据现有技术的接线端部件更集中在镍、锡、铜等的镀覆层上,该镀覆层一般形成在厚膜接线端带上。
考虑图3所示的电容器阵列结构24。电容器阵列24以多个内电极和对应的电极接头14’和16’(其暴露部分在图3中由实线表示)为特征,它们与图1和2的电极接头14和16类似,并且埋置在陶瓷材料体18’中。通过使电容器阵列24或其它具有类似的暴露的电极接头的电子元件浸入化学镀溶液,例如镍或铜离子溶液,优选形成了根据本主题的镀覆接线端26,如图4所示。暴露于这种溶液能够使镍、铜、锡或其它金属镀层沉积在暴露的电极接头14’和16’上。优选所沉积的镀覆材料足以实现层叠的列中相邻的电极接头14’和16’之间的电连接。
在所公开技术的一些典型实施例中,接头的列中相邻的电极接头之间的距离应不大于大约10微米,以便确保适当的和连续的镀覆。因此,电极接头相邻的叠层列之间的距离应比此最小距离至少大到2倍,以便确保不同的接线端26不会跑到一起。在本技术的一些实施例中,暴露金属的相邻层叠列之间的距离大约是特定层叠中相邻的暴露的电极接头之间距离的四倍。通过控制暴露的内导体部分之间的距离,可以控制接线端的连通性,以便根据希望的接线端结构形成桥接或非桥接接线端。
这样通过定位暴露的电极接头14’和16’引导镀覆的接线端26。因为由在多层元件或电容器阵列24上的选定周边位置处的暴露的金属化结构确定镀覆接线端26的形成,因此以后称这种现象为“自确定”。暴露的内电极接头14’和16’还有助于将接线端26机械附着到电容器阵列24的周边。对完全的镀层覆盖和金属结合的进一步的保证通过在镀覆溶液中包含抗还原添加剂(resistance-reducing additive)来实现。用于增强形成本主题镀覆接线端的金属沉积物的附着力的其它机理是在此后利用如烘焙、激光照射、UV曝光、微波曝光、弧焊等技术加热该元件。
对于一些元件镀覆来说,可以充分形成图4的镀覆接线端26,但有时来自内电极接头的暴露金属化部分不足以形成本技术的自确定接线端。在这种情况下,提供在多层电容器的选定的部分内埋置的附加锚定接头是有利的,有时是必要的。锚定接头是短的导电接头,一般不对元件提供电功能或内部导电性,但在机械上起成核(nucleate)的作用并确保了沿着单片器件周边的附加镀覆接线端。暴露的锚定接头结合暴露的内电极部分可以提供充分暴露的金属化部分,以便建立更有效和更均匀成型的自确定接线端。
有几个不同的技术,潜在地可以用来形成镀覆接线端,例如图4的多层电容器实施例24上的接线端26。如前面所强调的,第一种方法对应于电镀或电化学沉积,其中将具有暴露的导电部分的电子元件暴露于镀覆液,例如以电偏置为特征的电解镍或电解锡。然后将元件自身偏置为与镀覆溶液的极性相反的极性,镀覆溶液中的导电元素被吸引到元件的暴露金属化部分上。这种没有极性偏置的镀覆技术称为电解镀覆,并且可以与化学镀溶液例如镍或铜离子溶液结合使用。
根据电化学沉积和化学镀覆技术,例如图4的IDC 24的元件优选浸没在适当的镀覆溶液中一定的时间。在本主题的一些实施例中,需要不长于15分钟的时间,就可以使足够的镀覆材料沿着元件沉积在暴露的导电位置,使得累积物足以在垂直方向上将镀覆材料散布到暴露的导电位置,并且在选定的相邻暴露导电部分之中建立连接。
根据本主题的镀覆接线端的形成可以采用的另一种包含镀覆材料的磁性吸引技术。例如,通过利用镍的磁性,可以将悬浮在电解溶液中的镍粒子吸引到多层元件的同样的导电暴露电极接头和锚定接头上。具有同样磁性能的其它材料也可以在镀覆接线端的形成中采用。
关于将镀覆接线端材料施用到多层元件的暴露的电极接头和锚定接头的又一种技术包括电泳和静电学的原理。根据此典型技术,电解溶液包含带静电的粒子。然后可以用相反的电荷使具有暴露的导电部分的IDC或其它多层元件偏置,施用电解溶液,使得带电的粒子沉积在元件上的选定的位置上。该技术在镀覆玻璃和其它半导电或非导电材料时尤其有用。一旦沉积了这种材料,此后就可以通过对元件充分加热的中间过程将沉积的材料转换为导电材料。
根据本技术用于形成镀覆接线端的一种特殊的方法涉及上面所参考的各种镀覆技术的组合。可以首先将多层元件浸入化学镀溶液中,例如铜离子溶液,以便在暴露的接头部分上沉积铜的初始层,并且提供较大的接触面积。然后可以将镀覆技术转到电化学镀覆体系,其有利于在该元件的选择部分上快速累积铜。
根据可利用的将镀覆材料镀覆到根据本工艺的多层元件的暴露的金属化上的不同技术,可以使用不同类型的材料来建立镀覆接线端并形成与电子元件的内部部件的电连接。例如,可以利用金属导体例如镍、铜、锡等,以及适当的电阻性导体或半导电材料,和/或从这些不同类型的材料中选择的材料的组合。
再一种可选择的镀覆方案对应于形成金属镀层,然后在这种金属镀层上电镀电阻性合金。可以单独或组合提供镀层,以便提供各种不同的镀覆接线端结构。这种镀覆接线端的基本原理是通过设计和暴露的导电部分沿着元件周边的定位来设置自确定镀覆。
可以在各种不同的结构中提供内电极部分和锚定接头的这种特别取向,以便于根据本主题的镀覆接线端的形成。下面介绍本技术的更具体的典型实施例,以便为这种结构的例示提供更详细的说明。
具体参考图5至8,图5至8分别示出了本主题的第一实施例。通过分别比较图5至6和图1至2可以很容易看出现有技术和本技术的第一实施例之间的区别。更具体地说,通过其缺少图1所示的厚或薄膜接线端22来辨别图5所示的本技术的第一典型实施例100。本技术允许省略接线端带22部分因为电极接头114和116的变形结构。
参考图5、6和7,单片叉指电容器(IDC)100的电极110和112以交替序列的方式层叠,并且构成有向电容器的选定的侧面延伸的接头114和116。接头114和116长度和宽度都变化。从图5和6能够更清楚地看出,来自选定的最上和最下层110和112的接头114和116比更中间的层的接头稍短,因此不像更中间的接头那样暴露在绝缘材料128的表面处。此外,从图6和7可以更清楚地看出,制作宽度改变的接头114和116,使得最中间电极层上的接头的暴露端面形成各自的圆形图形,从图7可以最清楚地看出。
继续参考图6和7,图6和7示出了附加的接头118和120。这些接头类似于前面提到的锚定接头,它们一般与有源电极接头114和116电绝缘,基本上对IDC没有贡献电功能。这些锚定接头可以按与有源电极接头类似的方式改变宽度,并且与有源电极接头一起起作为镀覆层部分130(图8的)的锚定点的作用,以及在实际的镀覆过程中起用于镀覆层部分的附加成核点的作用。暴露的锚定接头结合暴露的有源电极部分可以提供充分暴露的金属化部分,以便建立更有效的自确定镀覆层130。通过改变有源和锚定接头宽度而进行自确定圆形镀层的结果是,以十分容易和便宜的方式直接提供了球限冶金(ball limiting metallurgy)。
再参考图5和7,如前面提到的,附着于电极110和112的电极接头114和116部分比其它电极接头短。这些较短的接头没有达到IDC 100的表面,如图7的虚线122和124所示。为了将与这些较短的接头相关的电极电连接到IDC 100的其它电极上,提供至少一个内部通孔146。通过在BLM130的选定的部分上提供焊料球140就可以完成IDC 100了。应理解,虽然在图5中只画出了一个内部通孔146和一个焊料球140,但在IDC 100上可以优选利用多个这样的通孔(例如电极接头114或116的每一列设置一个)和焊料球。
加到镀覆的BLM部分130上的焊料球140会呈现出与用于将完成的IDC连接到其它部件上的BGA安装技术相容的部分,所述其它部件包括印刷线路板或其它基板环境。焊料球140可以通过首先将铅合金蒸发到镀覆层130上形成,其起到球限冶金的作用。上面已经描述了用于实现该项的可供选择的方法,包含将焊料合金电镀到BLM接触上,或者在其上物理放置焊料。将铅合金蒸发到镀层上之后,在氢、还原或中性气氛中加热IDC,以便在不氧化的情况下使铅合金回流。由于熔融材料的表面张力,铅合金焊料的回流使焊料形成球形。
现在将参考图9至11描述本主题的第二实施例。参考图9和10,可以看出本主题的该可选的设置和图5至8的第一实施例之间的主要差别。具体地说,该第二实施例提供了向IDC 200的两个相对侧面延伸的电极接头。如图9和10所示,电极接头214和216基本上类似于图5至8所示的IDC实施例100的电极接头114和116。此外,锚定接头218和220基本上类似于图5至8所示的IDC实施例100的锚定接头118和120。然而,该实施例的特别之处在于电极接头219和221,它们沿与电极接头218和220相反的方向上延伸,并且长到可以达到图11所示的IDC的后面。为了方便,其上附着焊料球240的IDC表面用“前”表面表示,而与前侧表面相对的表面用“背”表面表示。采用这种对方向的具体参考仅为了方便,不应构成对本技术的限制。
提供电极接头219和221的各列以产生多个给定极性的暴露部分中的至少一个和多个相反极性的暴露部分中的至少一个。接头219和221的暴露部分的每个列可以与图9所示短接层250电连接在一起。可以通过这里所述的化学镀工艺制备这种短接层,或者可以利用常规的厚膜技术将它们形成为带状。在任何情况下,这些层250一般是类似于图4所示的镀层26的柱,并且执行与本技术的第一实施例的内部通孔146类似的功能。尽管未示出,应理解在层250的形成中也可以采用在本技术镀层上的锚定接头。本技术的第二实施例也以球限冶金230和焊料球240为特征,其分别类似于图5至8所示的第一实施例的相应部件130和140。
现在参考图12至14说明本技术的第三实施例。图12至14的实施例具有前面实施例的许多选定的部件的特征,而主要区别在于电极接头和锚定接头的形成和方向,包括其暴露部分在IDC 300周边上的位置。在第二具体实施例中,电极接头219和221延伸到IDC 200的背面,并通过镀层部分250在那里互连。在第三实施例300中,从图13可以看出,起等效作用的电极接头319和321通常分别按与电极接头314和316的方向成直角构成,并且向IDC 300的多个选择的侧面延伸而设置。电极接头319和321具有暴露到IDC 300的相对侧表面的长度。如投影图14所示,接头321暴露在第一选定侧面上,而接头319到达IDC 300的相对侧的表面(未示出)。在类似于前面实施例的方式下,这些电极接头319和321分别通过位于IDC300相对侧面上的分离镀层350电连接在一起。图12的侧视图中示出了一个这样的镀层350。尽管未示出,应理解用在本技术的镀层上的锚定接头也可以在层350的形成中采用。IDC实施例300的前表面也以镀层330和焊料球340为特征,类似于其它具体的IDC实施例的相应部件。
根据图5至14所讨论的每个前述实施例采用了具有变化宽度的电极接头,以便形成希望形状(例如圆饼状图形)的暴露的接头图案。在形成这种多层器件时,本领域技术人员应理解希望保持每个内层的紧密重合或对准。在任何方向如果形成的内部电极具有错误的宽度或者误对准太大的距离,会影响暴露接头和镀到其上的材料的相应部分的需要位置。在某些情况下,会影响器件的各种机械和电特性的参数变化。在极端的情况下,误对准电极会导致相邻接线端之间不希望的短路。
根据镀覆接线端形成的一些实施例的潜在关系,图15至18分别示出了根据本主题使用的可选典型电极层和相应接头结构的技术方案。应理解可以选择性地采用这种可选择的形成方式,与本主题的前面描述的任何一个实施例相结合,以便得到进一步的实施例。图15示出了以依次层叠关系结合在介电材料体内的多个典型电极层的分解平面图(具有X和Y方向的二维参考系)。电极410与电极412相交替,以提供具有希望电容值的多层结构,这种电极410和412的数量可以变化,以此满足这种希望的标准。电极接头414从各个电极410的选定部分延伸,而电极接头416从各个电极412的选定部分延伸,并且一般引出一种电容结构以便提供与各个电极的电连接。最初优选为每个电极接头414和416提供相同的形状,通常每个都具有半圆端部。还为选定的电极层提供各自的锚定接头418和420,所述选定的电极层具有与电极接头的端部相匹配。在某些方面,图15的电极层和接头结构设置比图6、10和13的结构更简单,因为所有的电极接头和锚定接头形成有相同的通用形状。
仍然参考图15,根据坐标定位电极层和相应的接头结构,以便在“X”和“Y”方向都对准。然后可以在“Z”方向(垂直于图)依次层叠这些层。然而,如果接头的端部成型为半圆形,并且允许其在“X”方向稍微偏移,那么接着的划片或切割将出现半圆形的不同部分,结果是暴露的接头具有各自不同的宽度。图16更具体地示出了上述情况,图16示出了典型接头416及其不同的典型切割位置的详图。尽管参考接头416讨论,但应理解类似的切割位置也适用于选定的电极接头414和锚定接头418和420。
参考图16和17,第一电极位置A没有切割到接头416或者没有与接头416相交,因此在器件的外侧上将看不到接头的任何部分。图17也示出了这种情况,图17示出了所有的接头切割而得到的轮廓。在位置A,没有暴露部分。在图16中,如果以等于其上放置每个电极的衬底厚度的增量移动图形,那么在位置B将以最微的量切割接头,将看到短的暴露部分,如图17所示。这样,当我们在“X”方向逐渐移动图案时,每次增加衬底的厚度,我们将绘出通过位置F的半圆形形状。那么如果我们掉转方向,我们将得到圆的另一半,其切口分别在位置E、D、C和B。切口A将再次使接头的端部隐藏在内部。当希望多个这样的图案时,可希望为许多层保持该位置,以便分离圆形图案。
图18示出了得到的多层器件400的总前透视图,其利用了图15的典型电极层结构,具有图16和17所示的变化的电极定位。将来自渐进切口的横切接头414看作一个极性,416为另一个极性。从图18还看出已经由圆形图案418和420形成的锚定接头。暴露接头部分的最后定位有利于其上的镀覆的材料的圆形部分的沉积。应理解,与参考图15至18所描述的技术类似,通过提供具有变化宽度的接头或者通过改变三角形接头的位置,还可以根据本主题形成其它的形式,例如三角形镀覆部分。
在图15至18的典型实施例中,内部电极设置有侧面接头419和421,可以将附加的侧面接线端镀覆其上以在相对的内部电极中提供各自的连接。这类似于图12至14的侧面接头,但是以稍微斜对准为特征,如图18中的部分423所示,电极图案在“X”方向已经偏移。尽管图15至18的典型实施例示出了连接的侧接线端,应理解根据该典型实施例也可以采用其它的连接结构,例如图5的内部通孔或图9的背面接线端。
应理解,图3至18分别示出的多层叉指电容器实施例仅作为所公开技术的例子,包含其中间方案。在大多数例子中,示出了四个或更多个通用电极列,但根据需要的元件结构,也可以具有更少的或更多的电极列数。根据所公开的技术,沿着任何选定元件侧的任何选定部分都可以形成镀覆接线端。这种镀覆接线端可以包含镀覆的导电材料、电阻性材料或半导电材料的单层,或者包含从这些材料中选定的材料的多层组合。
上面讨论的例示实施例已经利用本镀覆技术形成了接线端部件。对于其它可用的电子器件目标来说,可以使用相同的技术,这可以在下面的例子中看到。图19至21描述了可以利用所公开的镀覆工艺形成的螺旋形电感器的结构。图19展示了可以层叠并相对于假想圆562对准定位的例示层的分解平面图。每个层的一部分都由介质材料560构成,并且可以进一步包含印刷的接头564a至564h(此后统一称为564),使其与假想圆562相交。此后,在假想圆位置钻孔,以便形成穿过多层元件的实际的圆柱形孔。
以参考箭头555表示的方向为基准,在假想圆562周围的不同位置示出图19中的多个接头。第一层(图19所示的最底层)包含通常在与参考箭头555相同的方向上定位的接头部分564a’。第二层包含由参考方向555顺时针转大约45度定位的接头部分564b。后面的每个图案层都由前面的层的接头方向顺时针将接头部件564旋转额外的45度,最后完成全部的旋转,产生在参考方向555定位的另一接头564a的层。层叠这些层之后,用没有接头部件的空白覆盖层层叠。然后可以在假想的圆内钻孔以便在通用的圆柱形孔内暴露每个接头部分。
图20提供了在图19的层以相同的假想圆对准并且按顺序依次层叠之后,这种多层结构的斜透视图。为了说明的方便变形了透视图,以便示出当通过钻孔向下看时如何能够看到剖切的接头。暴露每个接头564以便示出从孔562的顶部580到孔562的底部582向下的螺旋轨迹。柱状孔通常在叠层体的整个通路上都具有相同的直径。烧结该部件之后,可以将孔的内部暴露于化学镀铜,如前面所述,接头将连接到连续的通路中,如图21中的584所示。应理解,也可以使用这里公开的其它镀覆溶液和技术,以形成镀覆的螺旋584。
关于图19至21的例示实施例,应认识到,尽管为了简化附图我们示出了作为隔离开的带的接头564,一般还需要提供用于将得到的电感器与电路的其它部分连接的各个端部接头564a的电接触,以及该部分被设计为使得化学镀铜不桥接的用于镀覆的其它接头564b至564h的临时连接的电接触。
应进一步理解,可以使图19至21所示的例示结构进行许多变化。例如,我们已经示出了结合的八个接头部分以便形成单圈螺旋。也可以仅用两个接头图案制作单圈螺旋。此外,通常希望产生最大的电感,这样需要多圈螺旋。这种情况可以利用所公开的技术通过减少每次旋转的接头部分的数量或者增加层数或者两者兼具而很容易地实现。实际上,由于化学镀技术具有分辨率的限制,因此当用大约10微米厚的材料制作时,四个接头部分大约是最小的数目。这样允许在10微米上发生桥接,但在每个相邻的螺旋圈之间以40微米间隔隔离自身。
与电感元件形成相关的所公开的镀覆技术的相关优点是,在螺旋通路上可以镀覆附加的铜(或银或其它良导体),以便增加“Q”因子,它是电感性能的一个测量参数。甚至可以将磁性栓塞放到孔562中,以便进一步增加电感。
虽然已经根据具体实施例详细描述了本主题,但应理解在得到前面的理解后,本领域技术人员很容易将本技术应用到与这些实施例等效的变形中。因此,本说明书的范围仅作为例子而不是限制,对于本领域技术人员来说显而易见的是,本公开不排除包含对本主题的这些修改例、变形和/或添加。
Claims (49)
1.一种多层电子元件,包括:
多个绝缘衬底,每个都具有上和下表面,所述多个绝缘衬底由边缘横向定界;
插在所述多个绝缘衬底之间的多个电极,所述多个电极的特征在于,其具有各自变化宽度,并且沿着所述多个绝缘衬底的至少一个边缘暴露的接头部分;以及
至少一层镀覆的接线端材料,连接选定的所述接头部分。
2.如权利要求1所述的多层电子元件,其中所述至少一层镀覆的接线端材料形成为普通的圆饼状结构。
3.如权利要求1所述的多层电子元件,还包括:
散布于所述多个绝缘衬底中的多个电绝缘的锚定接头,所述锚定接头的特征在于,其具有各自变化的宽度的部分暴露在所述多个绝缘衬底的至少一个边缘处。
4.如权利要求3所述的多层电子元件,其中所述至少一层镀覆的接线端材料连接选定的所述多个电极的选定的所述暴露接头部分与所述多个电绝缘的锚定接头的选定的暴露部分。
5.如权利要求3所述的多层电子元件,其中在所述多个绝缘衬底的选定的边缘处,所述选定的电极的选定的所述暴露接头部分和选定的所述多个电绝缘的锚定接头沿着列对准。
6.如权利要求3所述的多层电子元件,其中所述至少一层镀覆的接线端材料包括金属导电材料,而电极接头的暴露部分构造为引导所述至少一层镀覆的接线端材料的形成,从而直接提供球限冶金。
7.如权利要求1所述的多层电子元件,其中所述电极的暴露接头部分和所述锚定接头的暴露部分彼此隔开,使得所述接头作为至少一层镀覆接线端材料的形成核和引导点。
8.如权利要求1所述的多层电子元件,其中所述至少一层镀覆的接线端材料包括金属导电材料、电阻材料或半导电材料。
9.如权利要求1所述的多层电子元件,其中所述至少一层镀覆的接线端材料包括多个电学性质不同的材料层。
10.如权利要求9所述的多层电子元件,其中所述多个电学性质不同的材料层至少包括夹在导电材料层之间的电阻材料层。
11.一种多层电子元件,包括:
多个介电层,所述多个介电层的每一个都由边缘横向定界;
插在所述多个介电层之间的多个电极层,所述多个电极层的选定的一些具有暴露在所述多个介电层的选定的边缘处的各自变化宽度的接头部分;
多个电绝缘的锚定接头,具有各自变化的宽度,散布于且暴露在选定的所述多个介电层的选定的边缘处;以及
至少一个接线端层,连接选定的所述多个电绝缘锚定接头的暴露部分和选定的所述多个电极层的暴露接头部分。
12.如权利要求11所述的多层电子元件,进一步包括多个接线端层,其中选定的所述多个接线端层连接选定的所述多个电极的选定的所述暴露的变化宽度的接头部分和选定的所述多个电绝缘的变化宽度的锚定接头。
13.如权利要求12所述的多层电子元件,其中在所述多个介电层的选定的边缘处,所述选定的所述电极层的选定的所述暴露的变化宽度的接头部分与选定的所述多个电绝缘的变化宽度的锚定接头按列对准。
14.如权利要求11所述的多层电子元件,其中所述至少一个接线端层形成为普通的圆饼状结构。
15.如权利要求11所示的多层电子元件,其中暴露的变化宽度的接头部分和暴露的变化宽度的锚定接头彼此隔开,使得这种接头作为至少一个接线端层的形成核和引导点。
16.如权利要求15所示的多层电子元件,其中所述至少一个接线端层包括金属导电材料、电阻材料或半导电材料。
17.如权利要求15所述的多层电子元件,其中所述至少一个接线端层包括金属导电材料,而电极接头的暴露部分构造为引导至少一个接线端层的形成,从而直接提供球限冶金。
18.如权利要求15所述的多层电子元件,其中所述至少一个接线端层包括多个电学性质不同的材料层。
19.如权利要求18所述的多层电子元件,其中所述多个电学性质不同的材料层至少包括夹在导电材料层之间的电阻材料层。
20.一种多层电子元件,包括:
多个介电层;
螺旋地对准并散布于所述多个介电层中的多个导电接头;以及
连接所述多个接头的接线端材料层。
21.如权利要求20所述的多层电子元件,其中所述接线端材料层包括金属导电材料。
22.一种制造多层电子元件的方法,包括步骤:
提供多个介电层;
提供螺旋地对准并散布于所述多个介电层中的多个导电接头;以及
在所述导电接头上镀敷接线端材料层,从而将所述多个接头连接在一起。
23.如权利要求22所述的方法,其中提供多个导电接头的步骤包括在选定的介电层的选定的表面上的选定的位置处印刷单个导电材料层。
24.如权利要求22所述的方法,还包括步骤:
在镀覆步骤之前,通过打开穿过多个介电层的通孔露出多个导电接头的部分。
25.如权利要求22所述的方法,其中所述镀覆步骤包括将所述导电接头暴露到化学镀铜溶液中。
26.一种在多层电子元件中引导镀覆材料形成的方法,包括步骤:
在多个介电材料层中的选定的位置处埋入多个导电接头;以及
将多个导电接头暴露于镀覆溶液中,从而埋入的导电接头形成为镀覆溶液内镀覆材料的成核点,并且沿着暴露的多个导电接头引导镀覆材料的沉积方向。
27.如权利要求26的方法,其中改变暴露的导电接头的表面积和位置,从而控制镀覆材料的表面积和几何形状。
28.如权利要求27的方法,其中改变暴露的导电接头的表面积和位置,以便将镀覆材料的表面区域形成为普通的平面圆饼形状。
29.如权利要求28所述的方法,其中将镀覆材料的普通圆饼形式构造为球限冶金。
30.如权利要求27的方法,其中改变暴露的导电接头的表面积和位置,以便将镀覆材料的表面区域形成为普通的线性螺旋形状。
31.如权利要求30的方法,其中普通的线性螺旋形式构造为电感元件。
32.一种多层电子元件的制造方法,包括步骤:
提供多个绝缘衬底,每个都具有上和下表面,所述衬底每个都由边缘横向定界;
在选定的所述多个绝缘衬底之间插入多个电极;
沿着所述多个衬底的至少一个边缘暴露所述电极的变化宽度部分;以及
在所述电极的暴露部分上镀覆至少一个接线端材料层。
33.如权利要求32所述的方法,还包括步骤:继续该镀覆工序直到所述电极的暴露部分连接起来。
34.如权利要求32所述的方法,其中利用化学镀覆工艺继以电化学工艺来进行镀覆步骤。
35.如权利要求32所述的方法,其中利用化学镀覆工艺进行镀覆步骤。
36.如权利要求35所述的方法,其中化学镀覆工艺包括将多层电子元件浸没在化学镀铜溶液中,以便形成铜接线端层。
37.如权利要求36所述的方法,还包括用电阻层覆盖铜接线端层的步骤。
38.如权利要求37所述的方法,还包括用导电层镀覆电阻层的步骤。
39.如权利要求32所述的方法,其中暴露的步骤包括:
提供具有不均匀截面的接头部分的电极;
在所述介电层之中的横向移位的位置处设置电极;以及
劈开插入电极和介电层的边缘,从而暴露电极的接头部分的变化宽度部分。
40.如权利要求39所述的方法,其中所述提供的步骤包括提供具有圆形接头部分的电极。
41.一种多层电子元件,包括:
多个层叠的介电层;
定位在所述多个层叠介电层上的选定位置处的多个导电接头;以及
连接选定的所述多个导电接头的至少一个接线端材料层。
42.如权利要求41所述的多层电子元件,其中所述多个导电接头定位在所述多个介电层的选定的边缘处。
43.如权利要求42所述的多层电子元件,其中所述多个导电接头按列对准。
44.如权利要求42所述的多层电子元件,其中改变多个导电接头的宽度以形成预定的几何图案。
45.如权利要求44所述的多层电子元件,其中所述预定的几何图案是从由普通的圆饼状结构、普通的三角形结构和普通的矩形图案构成的组中选出的图案。
46.如权利要求44所述的多层电子元件,其中几何图案是普通的圆形,并且连接选定的导电接头的接线端材料形成用于多层元件的球限冶金。
47.如权利要求42所述的多层电子元件,其中所述多个导电接头定位在穿过所述多个介电层的中心位置的圆柱形通孔周围的选定角度的位置处。
48.如权利要求47所述的多层电子元件,其中连接选定的导电接头的接线端材料是金属材料,并且在所述圆柱形通孔内形成螺旋电感器。
49.如权利要求41所述的多层电子元件,其中所述多个导电接头定位在所述多个介电层的选定的中心位置处。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US37267302P | 2002-04-15 | 2002-04-15 | |
US60/372,673 | 2002-04-15 | ||
US43521802P | 2002-12-19 | 2002-12-19 | |
US60/435,218 | 2002-12-19 | ||
US14903603A | 2003-04-08 | 2003-04-08 | |
US10/409,036 | 2003-04-08 | ||
US10/149,036 | 2003-04-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1474421A true CN1474421A (zh) | 2004-02-11 |
CN100474465C CN100474465C (zh) | 2009-04-01 |
Family
ID=34198834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031407625A Expired - Fee Related CN100474465C (zh) | 2002-04-15 | 2003-04-15 | 通过镀覆技术形成的元件以及制造该元件的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100474465C (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101248499B (zh) * | 2005-10-28 | 2011-02-02 | 株式会社村田制作所 | 层叠型电子部件及其制造方法 |
CN101154502B (zh) * | 2006-09-28 | 2011-02-09 | Tdk株式会社 | 叠层电容器 |
CN101425374B (zh) * | 2007-10-31 | 2011-03-16 | Tdk株式会社 | 层叠电容器 |
CN109148156A (zh) * | 2017-06-27 | 2019-01-04 | 三星电机株式会社 | 电子组件及其制造方法 |
CN112180128A (zh) * | 2020-09-29 | 2021-01-05 | 西安微电子技术研究所 | 一种带弹性导电微凸点的互连基板和基于其的kgd插座 |
-
2003
- 2003-04-15 CN CNB031407625A patent/CN100474465C/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101248499B (zh) * | 2005-10-28 | 2011-02-02 | 株式会社村田制作所 | 层叠型电子部件及其制造方法 |
US8154849B2 (en) | 2005-10-28 | 2012-04-10 | Murata Manufacturing Co. Ltd. | Laminated electronic component |
CN101154502B (zh) * | 2006-09-28 | 2011-02-09 | Tdk株式会社 | 叠层电容器 |
CN101425374B (zh) * | 2007-10-31 | 2011-03-16 | Tdk株式会社 | 层叠电容器 |
CN109148156A (zh) * | 2017-06-27 | 2019-01-04 | 三星电机株式会社 | 电子组件及其制造方法 |
CN109148156B (zh) * | 2017-06-27 | 2020-09-01 | 三星电机株式会社 | 电子组件及其制造方法 |
CN112180128A (zh) * | 2020-09-29 | 2021-01-05 | 西安微电子技术研究所 | 一种带弹性导电微凸点的互连基板和基于其的kgd插座 |
CN112180128B (zh) * | 2020-09-29 | 2023-08-01 | 珠海天成先进半导体科技有限公司 | 一种带弹性导电微凸点的互连基板和基于其的kgd插座 |
Also Published As
Publication number | Publication date |
---|---|
CN100474465C (zh) | 2009-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7067172B2 (en) | Component formation via plating technology | |
US10020116B2 (en) | Plated terminations | |
CN1540692A (zh) | 镀覆接线端 | |
US7589952B2 (en) | Multilayer electronic device and method for manufacturing the same | |
US6972942B2 (en) | Plated terminations | |
KR101707796B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
US6960366B2 (en) | Plated terminations | |
US7463474B2 (en) | System and method of plating ball grid array and isolation features for electronic components | |
CN1649043A (zh) | 电子元件 | |
WO2007049456A1 (ja) | 積層型電子部品およびその製造方法 | |
JP2023093670A (ja) | 積層コンデンサ、および積層コンデンサを含む回路板 | |
JP2009224802A (ja) | 無電解めっきターミネーションを形成する方法 | |
CN100474465C (zh) | 通过镀覆技术形成的元件以及制造该元件的方法 | |
CN113764170A (zh) | 层叠电感器部件 | |
GB2406714A (en) | Multilayer electronic component with tab portions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090401 Termination date: 20140415 |