JP2023093670A - 積層コンデンサ、および積層コンデンサを含む回路板 - Google Patents
積層コンデンサ、および積層コンデンサを含む回路板 Download PDFInfo
- Publication number
- JP2023093670A JP2023093670A JP2023070907A JP2023070907A JP2023093670A JP 2023093670 A JP2023093670 A JP 2023093670A JP 2023070907 A JP2023070907 A JP 2023070907A JP 2023070907 A JP2023070907 A JP 2023070907A JP 2023093670 A JP2023093670 A JP 2023093670A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- capacitor
- edge
- electrode layers
- lead tab
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 185
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 36
- 229910052759 nickel Inorganic materials 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000000919 ceramic Substances 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 12
- 239000011133 lead Substances 0.000 description 157
- 238000007747 plating Methods 0.000 description 48
- 239000000463 material Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 22
- 239000000243 solution Substances 0.000 description 18
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 16
- 229910045601 alloy Inorganic materials 0.000 description 9
- 239000000956 alloy Substances 0.000 description 9
- 229910052763 palladium Inorganic materials 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 230000008901 benefit Effects 0.000 description 8
- 230000004913 activation Effects 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 239000011135 tin Substances 0.000 description 6
- 230000003213 activating effect Effects 0.000 description 5
- 239000003985 ceramic capacitor Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000000654 additive Substances 0.000 description 4
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- VWDWKYIASSYTQR-UHFFFAOYSA-N sodium nitrate Chemical compound [Na+].[O-][N+]([O-])=O VWDWKYIASSYTQR-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- -1 etc.) Chemical compound 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 239000010953 base metal Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 235000010344 sodium nitrate Nutrition 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 1
- 229910003334 KNbO3 Inorganic materials 0.000 description 1
- 229910003327 LiNbO3 Inorganic materials 0.000 description 1
- 229910012463 LiTaO3 Inorganic materials 0.000 description 1
- 229910018104 Ni-P Inorganic materials 0.000 description 1
- 229910018536 Ni—P Inorganic materials 0.000 description 1
- 229910003781 PbTiO3 Inorganic materials 0.000 description 1
- FQNGWRSKYZLJDK-UHFFFAOYSA-N [Ca].[Ba] Chemical compound [Ca].[Ba] FQNGWRSKYZLJDK-UHFFFAOYSA-N 0.000 description 1
- AZJLMWQBMKNUKB-UHFFFAOYSA-N [Zr].[La] Chemical compound [Zr].[La] AZJLMWQBMKNUKB-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910021523 barium zirconate Inorganic materials 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- FSAJRXGMUISOIW-UHFFFAOYSA-N bismuth sodium Chemical compound [Na].[Bi] FSAJRXGMUISOIW-UHFFFAOYSA-N 0.000 description 1
- 229910002115 bismuth titanate Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- JXDXDSKXFRTAPA-UHFFFAOYSA-N calcium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[Ca+2].[Ti+4].[Ba+2] JXDXDSKXFRTAPA-UHFFFAOYSA-N 0.000 description 1
- 238000010549 co-Evaporation Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000009689 gas atomisation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000001976 improved effect Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- KERTUBUCQCSNJU-UHFFFAOYSA-L nickel(2+);disulfamate Chemical compound [Ni+2].NS([O-])(=O)=O.NS([O-])(=O)=O KERTUBUCQCSNJU-UHFFFAOYSA-L 0.000 description 1
- 239000006259 organic additive Substances 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 150000002940 palladium Chemical class 0.000 description 1
- 150000002941 palladium compounds Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000004317 sodium nitrate Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/252—Terminals the terminals being coated on the capacitive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/08265—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】高速かつ高密度の集積回路に適用可能な積層コンデンサおよび積層コンデンサを含む回路板を提供する。
【解決手段】2列2行の構成のコンデンサ10は、外部端子12、14並びに交互の誘電層及び内部電極層の2つのセットを含む。交互の誘電層および内部電極層の各セットは、内部電極層および誘電層を交互配置で含む。内部電極層は、内部電極層の本体の上縁及び下縁から延在する少なくとも1つのリードタブを含む。内部電極層のリードタブは、コンデンサの上面および下面へと延在し、外部端子を形成することを助ける。リードタブは、コンデンサの上面および下面において露出されてもよく、内部電極層の本体と外部端子との間の接続を可能にする。例えば、リードタブは、誘電層の縁まで延在し、外部端子の形成を可能にする前縁を含む。
【選択図】図1A
【解決手段】2列2行の構成のコンデンサ10は、外部端子12、14並びに交互の誘電層及び内部電極層の2つのセットを含む。交互の誘電層および内部電極層の各セットは、内部電極層および誘電層を交互配置で含む。内部電極層は、内部電極層の本体の上縁及び下縁から延在する少なくとも1つのリードタブを含む。内部電極層のリードタブは、コンデンサの上面および下面へと延在し、外部端子を形成することを助ける。リードタブは、コンデンサの上面および下面において露出されてもよく、内部電極層の本体と外部端子との間の接続を可能にする。例えば、リードタブは、誘電層の縁まで延在し、外部端子の形成を可能にする前縁を含む。
【選択図】図1A
Description
関連出願の相互参照
[001]本出願は、2017年5月15日の出願日を有する米国仮特許出願第62/50
6,130号の出願利益を主張するものであり、その全体が参照により本明細書に組み込まれる。
[001]本出願は、2017年5月15日の出願日を有する米国仮特許出願第62/50
6,130号の出願利益を主張するものであり、その全体が参照により本明細書に組み込まれる。
[002]積層コンデンサ(multilayer capacitor)は、一般的に、
複数の誘電層および内部電極層が積み重ねて配置されて構築される。製造中、積み重ねられた誘電層および内部電極層は、押圧および焼結されて、実質的に一体型のコンデンサ本体を達成する。これらのコンデンサの性能に改良を加える試みにおいて、様々な構成および設計が、誘電層および内部電極層のために用いられてきた。
複数の誘電層および内部電極層が積み重ねて配置されて構築される。製造中、積み重ねられた誘電層および内部電極層は、押圧および焼結されて、実質的に一体型のコンデンサ本体を達成する。これらのコンデンサの性能に改良を加える試みにおいて、様々な構成および設計が、誘電層および内部電極層のために用いられてきた。
[003]しかしながら、電子工業において、新しい性能基準を要する素早い変化が起こる
と、これらの構成は、共通して操作される。特に、様々な応用設計検討事項は、コンデンサパラメータ、および高速環境におけるコンデンサの性能を、特に、より高速かつ高密度の集積回路の観点から、再規定する必要性を作り出してきた。例えば、より大きい電流、より高密度の回路板、および費用の高騰はすべて、より優れた、およびより効率的なコンデンサの必要性を重要視することにつながっている。加えて、様々な電子コンポーネントの設計は、小型化ならびに機能性の増大に向かう一般的な業界動向によって動かされてきた。
と、これらの構成は、共通して操作される。特に、様々な応用設計検討事項は、コンデンサパラメータ、および高速環境におけるコンデンサの性能を、特に、より高速かつ高密度の集積回路の観点から、再規定する必要性を作り出してきた。例えば、より大きい電流、より高密度の回路板、および費用の高騰はすべて、より優れた、およびより効率的なコンデンサの必要性を重要視することにつながっている。加えて、様々な電子コンポーネントの設計は、小型化ならびに機能性の増大に向かう一般的な業界動向によって動かされてきた。
[004]そのため、改善された動作特徴をコンデンサに提供する必要性が存在する。加え
て、いくつかの応用はまた、回路板上により小さい占有面積を有することができるコンデンサを提供することにより恩恵を受ける。
て、いくつかの応用はまた、回路板上により小さい占有面積を有することができるコンデンサを提供することにより恩恵を受ける。
[005]本発明の1つの実施形態に従って、積層コンデンサが開示される。本コンデンサ
は、交互の誘電層および内部電極層の第1のセット、ならびに交互の誘電層および内部電極層の第2のセットを含む本体を備える。交互の誘電層および内部電極層の各セットは、第1の内部電極層および第2の内部電極層を含む。各内部電極層は、上縁と、上縁の反対側の下縁と、内部電極層の本体を画定する、上縁と下縁との間に延在する2つの側縁とを含む。各内部電極層は、内部電極層の本体の上縁から延在する少なくとも1つのリードタブと、内部電極層の本体の下縁から延在する少なくとも1つのリードタブとを含む。内部電極層の本体の上縁から延在するリードタブは、内部電極層の本体の側縁からオフセットされる。内部電極層の本体の下縁から延在するリードタブは、内部電極層の本体の側縁からオフセットされる。本コンデンサは、内部電極層に電気的に接続された外部端子であって、コンデンサの上面、およびコンデンサの上面の反対側のコンデンサの下面に形成される、外部端子を含む。
は、交互の誘電層および内部電極層の第1のセット、ならびに交互の誘電層および内部電極層の第2のセットを含む本体を備える。交互の誘電層および内部電極層の各セットは、第1の内部電極層および第2の内部電極層を含む。各内部電極層は、上縁と、上縁の反対側の下縁と、内部電極層の本体を画定する、上縁と下縁との間に延在する2つの側縁とを含む。各内部電極層は、内部電極層の本体の上縁から延在する少なくとも1つのリードタブと、内部電極層の本体の下縁から延在する少なくとも1つのリードタブとを含む。内部電極層の本体の上縁から延在するリードタブは、内部電極層の本体の側縁からオフセットされる。内部電極層の本体の下縁から延在するリードタブは、内部電極層の本体の側縁からオフセットされる。本コンデンサは、内部電極層に電気的に接続された外部端子であって、コンデンサの上面、およびコンデンサの上面の反対側のコンデンサの下面に形成される、外部端子を含む。
[006]本発明の他の特徴および態様は、以下により詳細に記載される。
[007]当業者にとっての本発明の最良の形態を含む、本発明の完全かつ実施可能な開示
は、添付の図面を参照して、本明細書の残りの部分においてより具体的に記載される。
[007]当業者にとっての本発明の最良の形態を含む、本発明の完全かつ実施可能な開示
は、添付の図面を参照して、本明細書の残りの部分においてより具体的に記載される。
[0020]本議論は、単に例示的な実施形態の説明にすぎず、本発明の幅広い態様を制限することを目的としないことは、当業者によって理解されるものとする。
[0021]一般的に言うと、本発明は、積層コンデンサを対象とする。本積層コンデンサは、本体内に複数の容量性素子を含む。すなわち、本積層コンデンサは、単一の一体型のパッケージ内に複数の容量性素子を含む。この点に関して、本積層コンデンサは、交互の誘電層および内部電極層の第1のセット、ならびに交互の誘電層および内部電極層の第2のセットを含む。交互の誘電層および内部電極層の各セットが、容量性素子を画定する。
[0021]一般的に言うと、本発明は、積層コンデンサを対象とする。本積層コンデンサは、本体内に複数の容量性素子を含む。すなわち、本積層コンデンサは、単一の一体型のパッケージ内に複数の容量性素子を含む。この点に関して、本積層コンデンサは、交互の誘電層および内部電極層の第1のセット、ならびに交互の誘電層および内部電極層の第2のセットを含む。交互の誘電層および内部電極層の各セットが、容量性素子を画定する。
[0022]単一の一体型のパッケージ(すなわち、単一の本体)内の容量性素子の特定の配置は、いくつかの利点を提供し得る。例えば、図4に例証され、また以下にさらに論じられるように、本発明のコンデンサは、表面実装コンデンサとして回路板上に搭載されてもよく、回路板上により小さい接地面積を提供し得る。ひいては、これにより回路板のサイズの低減も可能にすることができる。
[0023]加えて、特定の応用においては、インダクタンス(すなわち、寄生インダクタンス)をできる限り低く維持することが望ましい。本発明のコンデンサを用いることにより、インダクタンスの実質的な低減が可能になる。特に、接地接続の距離または経路を最小限にすることにより、インダクタンスを低減するのを助けることができる。一般に、本発明のコンデンサを用いる(図4に例証されるように)ことにより、複数の個別の積層セラミックコンデンサを用いる(図5に例証されるように)ことと比較して、インダクタンスの少なくとも1桁の低減を可能にすることができる。例えば、本発明のコンデンサを用いることにより、より大きいインダクタンスを呈する先行技術のコンデンサと比較して、ピコヘンリー、またはさらにフェムトヘンリーほどのインダクタンスを結果としてもたらし得る。一般に、インダクタンスは、1ナノヘンリー未満であってもよい。特に、インダクタンスは、900ピコヘンリー以下、例えば750ピコヘンリー以下、例えば500ピコヘンリー以下、例えば400ピコヘンリー以下、例えば250ピコヘンリー以下、例えば100ピコヘンリー以下、例えば50ピコヘンリー以下、例えば25ピコヘンリー以下、
例えば15ピコヘンリー以下、例えば10ピコヘンリー以下、であってもよい。インダクタンスは、1フェムトヘンリー以上、例えば25フェムトヘンリー以上、例えば50フェムトヘンリー以上、例えば100フェムトヘンリー以上、例えば250フェムトヘンリー以上、例えば500フェムトヘンリー以上、例えば750フェムトヘンリー以上、であってもよい。そのようなインダクタンスを最小限にすることにより、特に高速過渡条件下で、良好な性能、特に、良好な減結合性能に貢献することができる。
例えば15ピコヘンリー以下、例えば10ピコヘンリー以下、であってもよい。インダクタンスは、1フェムトヘンリー以上、例えば25フェムトヘンリー以上、例えば50フェムトヘンリー以上、例えば100フェムトヘンリー以上、例えば250フェムトヘンリー以上、例えば500フェムトヘンリー以上、例えば750フェムトヘンリー以上、であってもよい。そのようなインダクタンスを最小限にすることにより、特に高速過渡条件下で、良好な性能、特に、良好な減結合性能に貢献することができる。
[0024]加えて、本コンデンサは、所望の静電容量を提供し得る。特に、静電容量は、1,000μF以下、例えば750μF以下、例えば500μF以下、例えば250μF以下、例えば100μF以下、例えば50μF以下、例えば25μF以下、例えば10μF以下、例えば5μF以下、例えば2.5μF以下、例えば1μF以下、例えば0.75μF以下、例えば0.5μF以下、であってもよい。静電容量は、1pF以上、例えば10pF以上、例えば25pF以上、例えば50pF以上、例えば100pF以上、例えば250pF以上、例えば500pF以上、例えば750pF以上、であってもよい。静電容量は、当該技術分野において知られているような一般的な技法を使用して測定され得る。
[0025]さらには、本コンデンサは、所望の抵抗を提供し得る。特に、抵抗は、100mOhm以下、例えば75mOhm以下、例えば50mOhm以下、例えば40mOhm以下、例えば30mOhm以下、例えば25mOhm以下、例えば20mOhm以下、例えば15mOhm以下、例えば10mOhm以下、例えば5mOhm以下、であってもよい。抵抗は、0.01mOhm以上、例えば0.1mOhm以上、例えば0.25mOhm以上、例えば0.5mOhm以上、例えば1mOhm以上、例えば1.5mOhm以上、例えば2mOhm以上、例えば5mOhm以上、例えば10mOhm以上、であってもよい。抵抗は、当該技術分野において知られているような一般的な技法を使用して測定され得る。
[0026]図4に移ると、コンデンサ408は、上部表面および下部表面を有する基板(例えば、絶縁層)を含む回路板406上に搭載(例えば、表面実装)されてもよい。回路板406は、その中に画定される複数の電流経路(図示せず)を有する。コンデンサ408の外部端子は、回路板406の既定の電流経路とそれぞれ電気通信状態にある。加えて、コンデンサ408の外部端子は、一般的なはんだ技法など、当該技術分野において一般的に知られている任意の方法を使用して、回路板406に物理的に接続されてもよい。
[0027]図4に例証されるように、集積回路パッケージ402もまた、回路板406上に設けられてもよい。集積回路パッケージ402は、ボールグリッドアレイ404を使用して回路板406に接続されてもよい。回路板は、プロセッサ400をさらに備えてもよい。プロセッサ400は、同様にボールグリッドアレイ412を使用して、集積回路パッケージ402に接続されてもよい。
[0028]一般に、ボールグリッドアレイ404は、ピッチが、1.5mm以下、例えば1.25mm以下、例えば1mm以下、例えば0.8mm以下、例えば0.6mm以下、および0.4mm以上、例えば0.5mm以上、例えば0.6mm以上であるように構成されてもよい。
[0029]加えて、集積回路パッケージ402もまた、本明細書内で規定されるようなコンデンサ408を使用して回路板406に接続されてもよい。この点に関して、コンデンサの内部電極層は、それらが回路板406および集積回路パッケージ402の水平平面に直交するように位置付けられ得る。言い換えると、コンデンサ408の内部電極層は、それらが回路板406と実質的に非平行であるように位置付けられ得る。例えば、コンデンサ408は、コンデンサ408が集積回路パッケージ402と回路板406との間に「挟ま
れる」ように、この2つの構成要素の間に位置付けられ得る。この点に関して、コンデンサ408は、集積回路パッケージ402および回路板406に直接接続される。例えば、コンデンサ408は、一般的なはんだ技法などの一般的に知られている任意の方法を使用して、回路板406および/または回路パッケージ402に(例えば、物理的におよび/または電気的に)接続され得る。
れる」ように、この2つの構成要素の間に位置付けられ得る。この点に関して、コンデンサ408は、集積回路パッケージ402および回路板406に直接接続される。例えば、コンデンサ408は、一般的なはんだ技法などの一般的に知られている任意の方法を使用して、回路板406および/または回路パッケージ402に(例えば、物理的におよび/または電気的に)接続され得る。
[0030]前述の配置でコンデンサを用いることにより、コンデンサ408は、元々のボールグリッドアレイ404の一部の除去を可能にし得る。しかしながら、コンデンサ408は、図4に例証されるように、依然としてボールグリッドアレイ404に囲まれ得る。
[0031]一方、先行技術の回路板506は、図5に例証される。回路板506は、プロセッサ500、集積回路パッケージ502、ならびにボールグリッドアレイ504および512を含む。しかしながら、図4のコンデンサ408のような単一の一体型のコンデンサパッケージを用いるのではなく、図5の回路板506は、複数の個別の積層セラミックコンデンサ508を用いる。しかしながら、上で述べた理由のために、単一の一体型のコンデンサを用いる本構成は、複数の個別の積層セラミックコンデンサを用いる回路板と比較して、様々な利点および利益を可能にし得る。
[0032]複数の個別の積層セラミックコンデンサを用いることと比較して、本発明のコンデンサおよび構成の1つの注目すべき利点は、直接電力接地接続に関する。図4に例証されるように、本発明のコンデンサ408は、集積回路パッケージ402、および印刷回路板などの回路板406に直接接続されてもよい。この直接接続は、電流410がコンデンサを通って流れることを可能にし、それにより直接電力接地接続を提供する。一方、図5に例証されるような先行技術において、特定の積層コンデンサ508は、高さのわずかな相違を含む様々な理由により、回路板506および集積回路パッケージ502との直接接続を行うことができない。不均一性のそのような問題が理由で、複数の個別の積層コンデンサを用いて接続を行うことは困難な場合がある。その結果、図5に例証されるように、(1)プロセッサ500と個別のコンデンサ508との間の電流514、および(2)プロセッサ500と回路板516との間の電流516という2つの電流経路が存在する。そのような構成では、直接電力接地接続を得ることはできない。
[0033]上記に加えて、本明細書には例証されないが、1つの実施形態において、集積回路パッケージ自体が、積層コンデンサを含んでもよい。この点に関して、コンデンサは、パッケージ内に直接埋め込まれてもよい。コンデンサのそのような組み込みが、サイズの低減を可能にし得、これは、様々な電子的応用に有益であり得る。
[0034]上に示されるように、本発明は、単一の一体型のパッケージ内に複数の容量性素子を含む積層コンデンサを含む。本コンデンサは、上面、および上面の反対側の下面を含む。本コンデンサはまた、上面と下面との間に延在する少なくとも1つの側面を含む。本コンデンサは、少なくとも3つの側面、例えば少なくとも4つの側面、を含んでもよい。1つの実施形態において、本コンデンサは、合計で少なくとも6つの表面(例えば、1つの上面、1つの下面、4つの側面)を含む。例えば、本コンデンサは、平行6面体形状、例えば直方体、を有し得る。
[0035]加えて、本コンデンサは、所望の高さを有し得る。例えば、高さは、10ミクロン以上、例えば25ミクロン以上、例えば50ミクロン以上、例えば100ミクロン以上、例えば200ミクロン以上、例えば250ミクロン以上、例えば300ミクロン以上、例えば350ミクロン以上、例えば500ミクロン以上、例えば1,000ミクロン以上、例えば2,000ミクロン以上、であってもよい。高さは、5,000ミクロン以下、例えば4,000ミクロン以下、例えば2,500ミクロン以下、例えば2,000ミク
ロン以下、例えば1,000ミクロン以下、例えば750ミクロン以下、例えば500ミクロン以下、例えば450ミクロン以下、であってもよい。ボールグリッドアレイによって囲まれるとき、コンデンサの高さは、ボールグリッドアレイのボールの高さ(または直径)の、10%以内、例えば7%以内、例えば5%以内、例えば3%以内、例えば2%以内、例えば1%以内、であってもよい。例えば、そのような高さは、任意のリフローの前の元の高さであってもよい。
ロン以下、例えば1,000ミクロン以下、例えば750ミクロン以下、例えば500ミクロン以下、例えば450ミクロン以下、であってもよい。ボールグリッドアレイによって囲まれるとき、コンデンサの高さは、ボールグリッドアレイのボールの高さ(または直径)の、10%以内、例えば7%以内、例えば5%以内、例えば3%以内、例えば2%以内、例えば1%以内、であってもよい。例えば、そのような高さは、任意のリフローの前の元の高さであってもよい。
[0036]一般に、本積層コンデンサは、交互の誘電層および内部電極層の第1のセット、ならびに交互の誘電層および内部電極層の第2のセットを含む。本コンデンサはまた、内部電極層に電気的に接続された外部端子であって、コンデンサの上面、およびコンデンサの上面の反対側のコンデンサの下面に形成される、外部端子を含む。
[0037]一般に、本コンデンサは、交互の誘電層および内部電極層の少なくとも2つのセットを含む。本コンデンサは、交互の誘電層および内部電極層の少なくとも3つのセット、例えば少なくとも4つのセットを含んでもよい。しかしながら、本発明は、交互の誘電層および内部電極層の任意の数のセットを含んでもよく、必ずしも制限されないということが理解されるべきである。加えて、交互の誘電層および内部電極層のセットは、隣接するセットから特定の距離だけ分離され得る。例えば、その距離は、セット内の個別の誘電層の厚さよりも大きい。特に、この距離は、セット内の誘電層の厚さの、少なくとも2倍、例えば少なくとも3倍、例えば少なくとも5倍、例えば少なくとも10倍、であってもよい。
[0038]交互の誘電層および内部電極層の第1のセットならびに交互の誘電層および内部電極層の第2のセットは、コンデンサの本体の少なくとも部分を形成し得る。誘電層および内部電極層を積み重ねた構成または層状の構成に配置することにより、本コンデンサは、積層コンデンサ、特に、例えば、誘電層がセラミックを含むときには、積層セラミックコンデンサと称され得る。
[0039]交互の誘電層および内部電極層の各セットは、内部電極層と交互に配置される誘電層を備える。特に、内部電極層は、各内部電極層間に位置する誘電層と対向しかつ離間した関係でインターリーブされる第1の内部電極層および第2の内部電極層を含む。
[0040]一般に、誘電層および内部電極層の厚さは、制限されず、性能特徴に応じて所望されるような任意の厚さであってもよい。例えば、内部電極層の厚さは、限定されるものではないが、約500nm以上、例えば約1μm以上、例えば約2μm以上~約10μm以下、例えば約5μm以下、例えば約4μm以下、例えば約3μm以下、例えば約2μm以下、であってもよい。例えば、内部電極層は、約1μm~約2μmの厚さを有し得る。
[0041]加えて、本発明は、交互の誘電層および内部電極層のセットあたりの、またはコンデンサ全体における、内部電極層の数によって必ずしも制限されない。例えば、各セットは、10以上、例えば25以上、例えば50以上、例えば100以上、例えば200以上、例えば300以上、例えば500以上、例えば600以上、例えば750以上、例えば1,000以上の内部電極層を含んでもよい。各セットは、5,000以下、例えば4,000以下、例えば3,000以下、例えば2,000以下、例えば1,500以下、例えば1,000以下、例えば750以下、例えば500以下、例えば400以下、例えば300以下、例えば250以下、例えば200以下、例えば175以下、例えば150以下の内部電極層を有してもよい。また、コンデンサ全体が、前述の数の電極層を含んでもよい。
[0042]内部電極層は、上縁、および上縁の反対側の下縁を有する。内部電極層はまた、
上縁と下縁との間に延在する2つの側縁を有する。1つの実施形態において、側縁、上縁、および下縁が、内部電極層の本体を画定する。一般に、本体は、矩形構成または形状を有し得る。
上縁と下縁との間に延在する2つの側縁を有する。1つの実施形態において、側縁、上縁、および下縁が、内部電極層の本体を画定する。一般に、本体は、矩形構成または形状を有し得る。
[0043]一般に、上縁および下縁は、同じ寸法(例えば、長さ)を有し得る。側縁は、同じ寸法(例えば、高さ)を有し得る。一般に、側縁は、上縁および/または下縁の寸法(例えば、長さ)よりも短い寸法(例えば、高さ)を有し得る。この点に関して、内部電極層の側縁の高さはコンデンサの上面と下面との間に延在するため、内部電極層の側縁の高さは、内部電極層の上縁および/または下縁の長さがコンデンサの側面間に延在することから、これよりも短くてもよい。言い換えると、内部電極層は、より小さい寸法の側縁よりも大きい寸法の上縁および/または下縁を有し得る。この点に関して、層の「短い」側が、コンデンサの高さ方向に整合し得る。
[0044]内部電極層は、上記層の本体から延在するリードタブを有する。リードタブは、上縁および下縁から延在する。言い換えると、内部電極層は、層の「長い」側または縁から延在するリードタブを有し得る。リードタブは、誘電層の縁および/またはコンデンサの表面へと延在してもよい。例えば、積み重ねた構成にあるとき、リードタブの前縁は、誘電層の縁へと延在してもよい。そのような前縁は、外部端子を形成するために使用されてもよい。加えて、縁は、縁から延在する少なくとも1つのリードタブ、例えば少なくとも2つのリードタブ、例えば少なくとも3つのリードタブ、例えば少なくとも4つのリードタブを有し得る。
[0045]内部電極層の各上縁および下縁は、それらから延在する、等しい数のリードタブを有し得る。例えば、各縁は、それらから延在する少なくとも1つのリードタブを有し得る。別の実施形態において、各縁は、それらから延在する少なくとも2つのリードタブを有し得る。しかしながら、本発明は、内部電極層から延在する任意の数のリードタブを含んでもよく、必ずしも制限されないということが理解されるべきである。
[0046]リードタブは、内部電極層の本体の上縁および下縁の内側部分から延在する。この点に関して、リードタブは、内部電極層の側縁から直に延在しない場合がある。言い換えると、リードタブは、内部電極層の側縁からオフセットされてもよい。このオフセットは、リードタブが、オフセットされて、内部電極層の側縁間、特に、内部電極層の側縁と内部電極層の中心との間に、位置付けられるようなものであってもよい。
[0047]それぞれの内部電極層の上縁および同じ内部電極層の下縁から延在するリードタブは、側縁から同じ距離オフセットされてもよい。この点に関して、リードタブの少なくとも1つの横縁(すなわち、高さ方向に整合する縁)は、実質的に整列されてもよい。
[0048]各縁が少なくとも2つのリードタブを含むとき、上縁上の第1のリードタブは、下縁上の第1のリードタブと同じ距離だけ側縁からオフセットされてもよい。加えて、上縁上の第2のリードタブは、下縁上の第2のリードタブと同じ距離だけ側縁からオフセットされてもよい。この点に関して、それぞれのリードタブの横縁は、実質的に整列されてもよい。
[0049]同様に、上縁から延在するリードタブの長さ(すなわち、ある側面から別の側面までの長手方向に延在する)は、下縁から延在するリードタブの長さと同じであってもよい。
[0050]実質的に整列されるとは、上縁上の第1のリードタブおよび/または第2のリードタブの1つの横縁の側縁からのオフセットが、下縁上の第1のリードタブおよび/また
は第2のリードタブの対応する横縁の側縁からのオフセットの+/-10%以内、例えば+/-5%以内、例えば+/-4%以内、例えば+/-3%以内、例えば+/-2%以内、例えば+/-1%以内、例えば+/-0.5%以内であることを意味する。
は第2のリードタブの対応する横縁の側縁からのオフセットの+/-10%以内、例えば+/-5%以内、例えば+/-4%以内、例えば+/-3%以内、例えば+/-2%以内、例えば+/-1%以内、例えば+/-0.5%以内であることを意味する。
[0051]しかしながら、側縁からの上縁および/または下縁上の第1のリードタブのオフセットは、反対側の側縁からの同じ縁上の第2のリードタブのオフセットとは異なってもよいということが理解されるべきである。
[0052]所与の列内の内部電極層の隣接する露出されたリードタブ同士の距離は、終端の誘導形成を確実にするために特別に設計され得る。所与の列内の内部電極層の露出されたリードタブ同士のそのような距離は、約10ミクロン以下、例えば約8ミクロン以下、例えば約5ミクロン以下、例えば約4ミクロン以下、例えば約2ミクロン以下、例えば約1.5ミクロン以下、例えば約1ミクロン以下、であってもよい。この距離は、約0.25ミクロン以上、例えば約0.5ミクロン以上、例えば約1ミクロン以上、例えば約1.5ミクロン以上、例えば約2ミクロン以上、例えば約3ミクロン以上、であってもよい。しかしながら、そのような距離は、必ずしも制限されなくてもよいことが理解されるべきである。
[0053]加えて、電極タブの隣接する隊列状スタック同士の距離は、限定されるものではないが、個別の終端が混ざらないことを確実にするために、所与の列内の隣接するリードタブ同士の距離の少なくとも2倍以上であってもよい。いくつかの実施形態において、露出された金属被覆の隣接する隊列状スタック同士の距離は、特定のスタック内の隣接する露出された電極タブ同士の距離の約4倍である。しかしながら、そのような距離は、所望の静電容量性能および回路板構成に応じて様々であってもよい。
[0054]交互の誘電層および内部電極層のセット内の第1の内部電極層のリードタブおよび第2の内部電極層のリードタブは、長手方向に互いからオフセットされる。すなわち、それぞれの内部電極層のリードタブは、内部電極層および/または誘電層の中心線から(例えば、長手方向の中心線からまたは、垂直線に関して)特定の距離だけ対称的にオフセットされてもよい。すなわち、それぞれの内部電極層のリードタブは、内部電極層および/または誘電層の垂直線に関して対称的にオフセットされてもよい。それにもかかわらず、ギャップ領域が、それぞれの内部電極層のリードタブ間に形成される。
[0055]加えて、内部電極層は、そこから延在するリードタブの数に関係なく、所与の方向において対称であってもよい。例えば、リードタブは、内部電極層の本体の中心を通る水平線(すなわち、内部電極層の一方の側縁の中心から他方の側縁の中心まで延在する線)に関して対称であってもよい。
[0056]上に示されるように、本コンデンサは、交互の誘電層および内部電極層の第1のセット、ならびに交互の誘電層および内部電極層の第2のセットを含む。1つの実施形態において、1つのセットの第1の内部電極層と別のセットの最後の内部電極層との間の距離は、所与のセット内の隣接する内部電極層同士の距離よりも大きくてもよい。例えば、第1のセットの第1の内部電極層と第2のセットの最後の内部電極層との間の距離は、第1のセットの第1の内部電極層と第2の内部電極層との間の距離よりも大きくてもよい。
[0057]本発明のコンデンサはまた、上面および下面上に外部端子を含む。1つの特定の実施形態において、外部端子は、コンデンサの側面上に存在しなくてもよい。
[0058]外部端子は、少なくとも1つの第1の極性端子(polarity terminal)および少なくとも1つの第2の反対の極性端子を含む。本コンデンサは、コンデンサの上面に、少なくとも1つの、例えば少なくとも2つの、例えば少なくとも4つの、
例えば少なくとも6つの、例えば少なくとも8つの、第1の極性端子および/または第2の反対の極性端子を含んでもよい。加えて、コンデンサは、コンデンサの下面に上述の数量の端子を含んでもよい。
[0058]外部端子は、少なくとも1つの第1の極性端子(polarity terminal)および少なくとも1つの第2の反対の極性端子を含む。本コンデンサは、コンデンサの上面に、少なくとも1つの、例えば少なくとも2つの、例えば少なくとも4つの、
例えば少なくとも6つの、例えば少なくとも8つの、第1の極性端子および/または第2の反対の極性端子を含んでもよい。加えて、コンデンサは、コンデンサの下面に上述の数量の端子を含んでもよい。
[0059]本コンデンサは、コンデンサの上面およびコンデンサの下面に、等しい数の第1の極性端子および/または第2の極性端子を含んでもよい。第1の極性端子の数は、コンデンサの上面における第2の反対の極性端子の数と等しくてもよい。第1の極性端子の数は、コンデンサの下面における第2の反対の極性端子の数と等しくてもよい。コンデンサの上面に存在する端子の総数は、コンデンサの下面に存在する端子の総数と等しくてもよい。コンデンサの上面および下面に存在する第1の極性端子の総数は、コンデンサの上面および下面に存在する第2の反対の極性端子の総数と等しくてもよい。
[0060]一般に、交互の誘電層および内部電極層の特定のセットに対応するコンデンサの下面における同様の極性端子は、コンデンサの上面における同様の極性端子に電気的に接続される。コンデンサの上面および下面に位置する同様の極性端子は、入れ子配置(interdigitated)されなくてもよい。この点に関して、上面および下面における対応する同様の極性端子は、端子位置だけオフセットされてなくてもよいが、代わりに、対向する上面または下面における別の同様の極性端子の上または下に直接位置付けられてもよい。言い換えると、交互の誘電層および内部電極層の特定のセットに対応する、対応する同様の極性端子、および特に、そのようなセットの対応するリードタブは、実質的に整列されてもよい。実質的に整列されるとは、上面における極性端子の1つの横縁の側縁からのオフセットが、下面における対応する極性端子の側縁からのオフセットの+/-10%以内、例えば+/-5%以内、例えば+/-4%以内、例えば+/-3%以内、例えば+/-2%以内、例えば+/-1%以内、例えば+/-0.5%以内であることを意味する。
[0061]一般に、外部端子のピッチ(すなわち、中心間距離とも呼ばれる、中心同士の公称距離)は、特定の回路板構成によって決定付けられ得る。1つの方向(すなわち、xまたはy方向)における外部端子同士のピッチは、他の方向(すなわち、それぞれyまたはx方向)における隣接する外部端子同士のピッチと同じであってもよい。すなわち、任意の2つの隣接する外部端子同士のピッチは、任意の他の2つの隣接する外部端子同士のピッチと実質的に同じであってもよい。
[0062]ピッチは、約0.1mm以上、例えば約0.2mm以上、例えば約0.3mm以上、例えば0.4mm以上、例えば約0.5mm以上、例えば約0.6mm以上、例えば約0.7mm以上、例えば約0.8mm以上、例えば約0.9mm以上、例えば約1.0m以上、であってもよい。ピッチは、約2.0mm以下、例えば約1.5mm以下、例えば約1.4mm以下、例えば約1.3mm以下、例えば約1.2mm以下、例えば約1.1mm以下、例えば約1.0mm以下、であってもよい。例えば、ピッチは、約0.2mm、約0.4mm、約0.6mm、約0.8mm、約1.0mm、約1.2mmなどであってもよい。特に、ピッチは、0.6mm、0.8mm、または1.0mmであってもよい。1つの実施形態において、ピッチは、約0.6mm、例えば0.6mm+/-10%、例えば+/-5%、例えば+/-2%、例えば+/-1%、であってもよい。別の実施形態において、ピッチは、約0.8mm、例えば0.8mm+/-10%、例えば+/-5%、例えば+/-2%、例えば+/-1%、であってもよい。さらなる実施形態において、ピッチは、約1mm、例えば1mm+/-10%、例えば+/-5%、例えば+/-2%、例えば+/-1%、であってもよい。
[0063]上に示されるように、リードタブの前縁の延在は、外部端子の形成を助けることができる。この点に関して、第1の内部電極層上のリードタブと第2の内部電極層上のリ
ードタブとの間のピッチは、上で述べたものと同じであってもよい。すなわち、第1の内部電極層上のリードタブと第2の内部電極層上のリードタブとの間のピッチは、リードタブが形成に利用される対応する外部端子同士のピッチと実質的に同じであってもよい。
ードタブとの間のピッチは、上で述べたものと同じであってもよい。すなわち、第1の内部電極層上のリードタブと第2の内部電極層上のリードタブとの間のピッチは、リードタブが形成に利用される対応する外部端子同士のピッチと実質的に同じであってもよい。
[0064]加えて、外部端子は、ボールグリッドアレイの構成と同様に位置付けられてもよい。例えば、外部端子は、ボールグリッドアレイ、特に周囲のボールグリッドアレイによって典型的に用いられるように接触を行うために設けられてもよい。この点に関して、外部端子のピッチは、周囲のボールグリッドアレイのピッチと同じであってもよい。すなわち、ピッチは、周囲のボールグリッドアレイのピッチの10%以内、例えば5%以内、例えば2%以内、例えば1%以内、例えば0.5%以内、例えば0.1%以内、であってもよい。
[0065]加えて、ボールグリッドアレイのように、外部端子は、行および列で設けられてもよい。すなわち、外部端子は、それらが少なくとも2つの行および少なくとも2つの列内に存在するように設けられてもよい。例えば、外部端子は、少なくとも2つの行、例えば少なくとも3つの行、例えば少なくとも4つの行内に存在してもよい。行の数は、交互の誘電層および内部電極層の異なるセットの数によって決定付けられ得る。加えて、外部端子は、少なくとも2つの列、例えば少なくとも3つの列、例えば少なくとも4つの列内に存在してもよい。列の数は、内部電極の異なる隊列状タブの数によって決定付けられ得る。
[0066]本発明のコンデンサは、図1A~図1D、図2A~図2D、および図3A~図3Bに例証されるような実施形態に従ってさらに説明され得る。
[0067]図1Aは、2列2行の構成のコンデンサ10を例証する。すなわち、本コンデンサは、上面および下面の各次元に沿って2つの端子を含む。この点に関して、コンデンサ10は、合計して、上面に4つの外部端子12、14、および下面に4つの対応する外部端子(図示せず)を含み、上面の外部端子が、下面の対応する外部端子に電気的に接続される。
[0067]図1Aは、2列2行の構成のコンデンサ10を例証する。すなわち、本コンデンサは、上面および下面の各次元に沿って2つの端子を含む。この点に関して、コンデンサ10は、合計して、上面に4つの外部端子12、14、および下面に4つの対応する外部端子(図示せず)を含み、上面の外部端子が、下面の対応する外部端子に電気的に接続される。
[0068]図1Aのコンデンサ10は、外部端子12、14、ならびに図1Dに例証されるような交互の誘電層および内部電極層110の2つのセットを含む。図1Bおよび図1Cに例証されるように、交互の誘電層および内部電極層110の各セットは、内部電極層105、115および誘電層(図示せず)を交互配置で含む。
[0069]一般に、内部電極層105、115は、内部電極層の本体の上縁および下縁から延在する少なくとも1つのリードタブ120、130、140、150を含む。一般に、内部電極層105、115のリードタブ120、130、140、150は、コンデンサの上面および下面へと延在し、外部端子を形成することを助ける。この点に関して、リードタブ120、130、140、150は、コンデンサの上面および下面において露出されてもよく、内部電極層の本体と外部端子との間の接続を可能にする。例えば、リードタブ120、130、140、150は、誘電層の縁まで延在し、外部端子の形成を可能にする、前縁123、133、143、153を含み得る。
[0070]図1Bおよび図1Cに例証されるように、第1の内部電極層105は、上縁105cおよび下縁105dに沿い、かつ本体135から延在する、1つのリードタブ120、130を含む。第2の内部電極層115は、上縁および下縁に沿い、かつ本体145から延在する、1つのリードタブ140、150を含む。
[0071]第1の内部電極層105の上縁および下縁上のリードタブ120、130は、垂直方向に整列されてもよい。すなわち、上縁105cに沿う第1のリードタブ120の横
縁121、122は、上縁105cの反対側の下縁105dに沿う第1のリードタブ130の横縁131、132と整列されてもよい。言い換えると、上縁105cに沿う第1のリードタブ120の横縁121、122は、上縁105cの反対側の下縁105dに沿う第1のリードタブ130の横縁131、132と同じ距離だけ側縁105a-bからオフセットされてもよい(「O」で示される)。
縁121、122は、上縁105cの反対側の下縁105dに沿う第1のリードタブ130の横縁131、132と整列されてもよい。言い換えると、上縁105cに沿う第1のリードタブ120の横縁121、122は、上縁105cの反対側の下縁105dに沿う第1のリードタブ130の横縁131、132と同じ距離だけ側縁105a-bからオフセットされてもよい(「O」で示される)。
[0072]しかしながら、上縁105cに沿う第1のリードタブ120の両方の横縁121、122が、上縁105cの反対側の下縁105dに沿う第1のリードタブ130の横縁131、132と整列されてもよいことが理解されるべきである。言い換えると、上縁105cに沿う第1のリードタブ120の両方の横縁121、122は、上縁105cの反対側の下縁105dに沿う第1のリードタブ130の両方の横縁131、132と同じ距離だけ側縁105a-bからオフセットされてもよい。
[0073]同様に、第2の内部電極層115の上縁および下縁上のリードタブ140、150は、垂直方向に整列されてもよい。すなわち、上縁に沿う第1のリードタブ140の横縁141、142は、上縁の反対側の下縁に沿う第1のリードタブ150の横縁151、152と整列されてもよい。1つの実施形態において、上縁に沿う第1のリードタブ140の両方の横縁141、142は、上縁の反対側の下縁に沿う第1のリードタブ150の横縁151、152と整列されてもよい。内部電極層105に関して述べられるような上縁上の第1のリードタブの横縁と下縁上の第1のリードタブの横縁の関係は、内部電極層115にも適用され得る。
[0074]そのような配置では、第1の内部電極層105のリードタブ120と第2の内部電極層115のリードタブ140との間にギャップが形成されてもよい。同様に、第1の内部電極層105のリードタブ130と第2の内部電極層115のリードタブ150との間にギャップが形成されてもよい。それぞれのギャップのサイズは、実質的に同じであってもよい。
[0075]リードタブ120および140は、内部電極層105および115から延在するリードタブ130および150とそれぞれ並列に配置されてもよく、その結果、交互の電極層105および115から延在するリードタブは、それぞれの列内で整列されてもよい。例えば、内部電極層105のリードタブ120および130が、それぞれ積み重ねた構成で配置され得る一方で、内部電極層115のリードタブ140および150が、それぞれ積み重ねた構成で配置され得る。
[0076]リードタブ120は外部端子12に接続する一方、リードタブ140は外部端子14に接続するということを理解されよう。したがって、それぞれのリードタブ120は、外部端子12および14と同様の様式で、それぞれのリードタブ140と入れ子配置されることになる。入れ子配置されたリードタブは、複数の隣接する電流注入点を関連した主要電極部上に提供することができる。
[0077]加えて、図1Aのコンデンサ10は、上面に少なくとも1つの第1の極性端子および少なくとも1つの第2の反対の極性端子を含む。図示されないが、下面は、少なくとも第1の極性端子および第2の反対の端子を含む。特に、図1Aは、上面に2つの正端子12および2つの負端子14を含む。
[0078]図1A~図1Dに例証されるように、本コンデンサは、各表面に4つの外部端子を含み、各内部電極層は、上縁および下縁から延在する少なくとも1つのリードタブを含む。しかしながら、上に示されるように、本発明は、外部端子の数ならびに/または上縁および/もしくは下縁から延在するリードタブの数によって制限されない。
[0079]例えば、図2Aは、各表面上の8つの外部端子、ならびに各内部電極層の上面および下面から延在する2つのリードタブを含むコンデンサ20を例証する。
[0080]図2Aに例証されるように、コンデンサ20は、2行4列の構成を有する。すなわち、本コンデンサは、1つの次元に沿って2つの端子、および上面および下面の別の次元に沿って4つの端子を含む。この点に関して、本コンデンサは、合計して、上面に8つの外部端子22a-b、24a-b、および下面に8つの対応する外部端子(図示せず)を含み、上面の外部端子が、下面の対応する外部端子22a-b、24a-bに電気的に接続される。
[0080]図2Aに例証されるように、コンデンサ20は、2行4列の構成を有する。すなわち、本コンデンサは、1つの次元に沿って2つの端子、および上面および下面の別の次元に沿って4つの端子を含む。この点に関して、本コンデンサは、合計して、上面に8つの外部端子22a-b、24a-b、および下面に8つの対応する外部端子(図示せず)を含み、上面の外部端子が、下面の対応する外部端子22a-b、24a-bに電気的に接続される。
[0081]図2Aのコンデンサ20は、外部端子22a-b、24a-b、ならびに図2Dに例証されるような交互の誘電層および内部電極層210の2つのセットを含む。図2Bおよび図2Cに例証されるように、交互の誘電層および内部電極層210の各セットは、内部電極層205、215および誘電層(図示せず)を交互配置で含む。
[0082]一般に、内部電極層205、215は、内部電極層の本体の上縁および下縁から延在する少なくとも1つのリードタブ220a-b、230a-b、240a-b、250a-bを含む。一般に、内部電極層205、215のリードタブ220a-b、230a-b、240a-b、250a-bは、コンデンサの上面および下面へと延在し、外部端子を形成することを助ける。この点に関して、リードタブ220a-b、230a-b、240a-b、250a-bは、コンデンサの上面および下面において露出されてもよく、内部電極層の本体と外部端子との間の接続を可能にする。例えば、リードタブ220a-b、230a-b、240a-b、250a-bは、誘電層の縁まで延在し、外部端子の形成を可能にする、前縁223a-b、233a-b、243a-b、253a-bを含み得る。
[0083]図2Bおよび図2Cに例証されるように、内部電極層205、215は、上縁および下縁に沿って少なくとも2つのリードタブ220a-b、230a-b、240a-b、250a-bを含む。図2Bおよび図2Cに例証されるように、第1の内部電極層205は、各上縁205cおよび下縁205dに沿い、かつ本体235から延在する、2つのリードタブ220a-b、230a-bを含む。第2の内部電極層215は、各上縁下縁に沿い、かつ本体245から延在する、2つのリードタブ240a-b、250a-bを含む。
[0084]第1の内部電極層205の上縁205cおよび下縁205d上のリードタブ220a-b、230a-bは、垂直方向に整列されてもよい。すなわち、上縁205cに沿う第1のリードタブ220の横縁221a、222aは、上縁205cの反対側の下縁205dに沿う第1のリードタブ230の横縁231a、232aと整列されてもよい。言い換えると、上縁205cに沿う第1のリードタブ220の横縁221a、222aは、上縁205cの反対側の下縁205dに沿う第1のリードタブ230の横縁231a、232aと同じ距離だけ側縁205a-bからオフセットされてもよい(「O」で示される)。また、上縁205cに沿う第1のリードタブ220の両方の横縁221a、222aは、上縁205cの反対側の下縁205dに沿う第1のリードタブ230の横縁231a、232aと整列されてもよい。すなわち、両方の横縁が、側縁205a-bから同じ距離だけオフセットされてもよい。
[0085]上縁205cおよび下縁205dが少なくとも2つのリードタブ220a-b、230a-bを含むとき、上縁205c上の各リードタブの少なくとも1つの横縁は、下縁205d上のリードタブの対応する横縁と整列されてもよい。また、上縁205c上の各リードタブの両方の横縁が、下縁205d上のリードタブの対応する横縁と整列されて
もよい。
もよい。
[0086]同様に、第2の内部電極層215の上縁および下縁上のリードタブ240a-b、250a-bは、垂直方向に整列されてもよい。すなわち、上縁に沿う第1のリードタブ240の横縁241a、242aは、上縁の反対側の下縁に沿う第1のリードタブ250の横縁251a、252aと整列されてもよい。上縁に沿う第1のリードタブ240の両方の横縁241a、242aは、上縁の反対側の下縁に沿う第1のリードタブ250の横縁251a、252aと整列されてもよい。内部電極層205に関して述べられるような上縁上の第1のリードタブの横縁と下縁上の第1のリードタブの横縁の関係は、内部電極層215にも適用され得る。
[0087]そのような配置では、第1の内部電極層205の、第2の内部電極層215の、または両方の、上縁205cに沿うリードタブのうちのいずれかの間にギャップが形成されてもよい。例えば、それぞれの内部電極層の上縁から延在するリードタブ220a-b、240a-bのうちのいずれかの間にギャップが形成されてもよい。加えて、第1の内部電極層205の、第2の内部電極層215の、または両方の、上縁205dに沿うリードタブのうちのいずれかの間にギャップが形成されてもよい。例えば、それぞれの内部電極層の上縁から延在するリードタブ230a-b、250a-bのうちのいずれかの間にギャップが形成されてもよい。また、上縁から延在する2つのそれぞれのタブの間のギャップのサイズは、同じ内部電極層からにしろ、隣接する内部電極層からにしろ、下縁から延在する対応する2つのそれぞれのタブの間のギャップのサイズと実質的に同じであってもよい。例えば、リードタブ220aと220bとの間のギャップは、リードタブ230aと230bとの間のギャップと実質的に同じであってもよい。同様に、リードタブ220aと240aとの間のギャップは、リードタブ230aと250aとの間のギャップと実質的に同じであってもよい。
[0088]リードタブ220a-b、240a-bのいずれかまたはすべては、層205および215からそれぞれ延在するリードタブ230a-b、250a-bと並列に配置され得、その結果、交互の電極層205および215から延在するリードがそれぞれの列内で整列され得る。例えば、内部電極層205のリードタブ220a-bおよび230a-bが、それぞれ積み重ねた構成で配置され得る一方で、内部電極層215のリードタブ240a-bおよび250a-bが、それぞれ積み重ねた構成で配置され得る。
[0089]リードタブ220a-bは外部端子22a-bにそれぞれ接続する一方、リードタブ240a-bは外部端子24a-bにそれぞれ接続することを理解されたい。したがって、それぞれのリードタブ220a-bは、外部端子22a-bおよび24a-bと同様の様式で、それぞれのリードタブ240a-bとそれぞれ入れ子配置されることになる。入れ子配置されたリードタブは、複数の隣接する電流注入点を関連した主要電極部上に提供することができる。
[0090]加えて、図2Aのコンデンサ20は、上面に少なくとも1つの第1の極性端子および少なくとも1つの第2の反対の端子を含む。図示されないが、下面は、少なくとも第1の極性端子および第2の反対の端子を含む。特に、図2Aは、上面に4つの正端子22a-bおよび4つの負端子24a-bを含む。
[0091]図2A~図2Dに例証されるように、本コンデンサは、各表面に8つの外部端子を含み、本コンデンサは、交互の誘電層および内部電極層の2つのセットを含む。しかしながら、上に示されるように、本発明は、外部端子の数ならびに/または交互の誘電層および内部電極層のセットの数によって制限されない。
[0092]例えば、図3Aは、各表面に16個の外部端子、ならびに交互の誘電層および内部電極層の4つのセットを含むコンデンサ20を例証する。
[0093]図3Aに例証されるように、コンデンサ30は、4行4列の構成を有する。すなわち、本コンデンサは、1つの次元に沿って4つの端子、および上面および下面の別の次元に沿って4つの端子を含む。この点に関して、本コンデンサは、合計して、上面に16個の外部端子32a-b、34a-b、および下面に16個の対応する外部端子を含み、上面の外部端子32a-b、34a-bは、下面の対応する外部端子に電気的に接続されてもよい。
[0093]図3Aに例証されるように、コンデンサ30は、4行4列の構成を有する。すなわち、本コンデンサは、1つの次元に沿って4つの端子、および上面および下面の別の次元に沿って4つの端子を含む。この点に関して、本コンデンサは、合計して、上面に16個の外部端子32a-b、34a-b、および下面に16個の対応する外部端子を含み、上面の外部端子32a-b、34a-bは、下面の対応する外部端子に電気的に接続されてもよい。
[0094]図3Aのコンデンサ30は、外部端子32a-b、34a-b、ならびに図3Bに例証されるような交互の誘電層および内部電極層210の4つのセットを含む。図2Bおよび図2Cに例証されるように、交互の誘電層および内部電極層210の各セットは、内部電極層205、215および誘電層(図示せず)を交互配置で含む。
[0095]リードタブ220a-bは外部端子32a-bにそれぞれ接続する一方、リードタブ240a-bは外部端子34a-bにそれぞれ接続することを理解されよう。したがって、それぞれのリードタブ220a-bは、外部端子32a-bおよび34a-bと同様の様式で、それぞれのリードタブ240a-bとそれぞれ入れ子配置されることになる。入れ子配置リードタブは、複数の隣接する電流注入点を関連した主要電極部上に提供することができる。
[0096]加えて、図3Aのコンデンサ30は、上面に少なくとも1つの第1の極性端子および少なくとも1つの第2の反対の端子を含む。図示されないが、下面は、少なくとも第1の極性端子および第2の反対の端子を含む。特に、図3Aは、上面に4つの正端子32a-bおよび4つの負端子34a-bを含む。
[0097]図2A、図2D、および図3A、図3Bのコンデンサは、図2Bの交互の誘電層および内部電極層210のセットを用いるが、他の構成が用いられてもよいことが理解されるべきである。すなわち、図1B、図1Cの交互の誘電層および内部電極層110のセットは、図2A、図2D、および図3A、図3Bのコンデンサ20および30内で用いられてもよい。この点に関して、図2A、図2Dのコンデンサ20内で交互の誘電層および内部電極層210の2つのセットのみを用いるのではく、本コンデンサは、交互の誘電層および内部電極層110の最大4つのセットを用いてもよい。この点に関して、図2A、図2Dのコンデンサ20は、交互の誘電層および内部電極層の2~4つのセットを用いてもよい。同様に、図3A、図3Bのコンデンサ30内で交互の誘電層および内部電極層210の4つのセットのみを用いるのではく、本コンデンサは、交互の誘電層および内部電極層110の最大8つのセットを用いてもよい。この点に関して、図3A、図3Bのコンデンサ30は、交互の誘電層および内部電極層の2~8つのセットを用いてもよい。
[0098]加えて、図の実施形態は、交互の誘電層および内部電極層のセットあたり4つのみの内部電極層を用いる。しかしながら、本発明は、セットあたり任意の数の内部電極層を含んでもよく、必ずしも制限されないということが理解されるべきである。
[0099]一般に、本発明は、様々な利益および利点を提供する特有の構成を有するコンデンサを提供する。この点に関して、本コンデンサを構築するのに用いられる材料は、制限されることなく当該技術分野において一般的に用いられるような任意のものであってもよく、また当該技術分野において一般的に用いられる任意の方法を使用して形成されてもよいことが理解されるべきである。
[00100]一般に、誘電層は、典型的には、約10~約40,000、いくつかの実施形
態においては約50~約30,000、およびいくつかの実施形態においては約100~約20,000などの、比較的高い誘電率(K)を有する材料から形成される。
態においては約50~約30,000、およびいくつかの実施形態においては約100~約20,000などの、比較的高い誘電率(K)を有する材料から形成される。
[00101]この点に関して、誘電材料は、セラミックであってもよい。セラミックは、ウ
ェハ(例えば、事前焼成された)、またはデバイス自体と共焼成される誘電材料など、様々な形態で提供されてもよい。
ェハ(例えば、事前焼成された)、またはデバイス自体と共焼成される誘電材料など、様々な形態で提供されてもよい。
[00102]高誘電材料のタイプの特定の例としては、例えば、NPO(COG)(最大約
100)、X7R(約3,000~約7,000)、X7S、Z5U、および/またはY5V材料が挙げられる。前述の材料は、それらの産業分野で認められた定義により説明されるものであり、そのような定義の一部は、米国電子工業会(EIA)によって確立された標準分類であり、また前述の材料は、そのようなものとして、当業者によって認識されるべきであるということを理解されたい。例えば、そのような材料は、セラミックを含んでもよい。そのような材料は、チタン酸バリウムおよび関連固溶体(例えば、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、チタン酸ジルコン酸バリウム、チタン酸バリウムストロンチウムジルコン酸、チタン酸バリウムカルシウムジルコン酸など)、チタン酸鉛および関連固溶体(例えば、チタン酸ジルコニウム酸鉛、ジルコン酸チタン酸鉛ランタン)、ビスマスチタン酸ナトリウムなどのペロブスカイトを含んでもよい。1つの特定の実施形態において、例えば、式BaxSr1-xTiO3のチタン酸バリウムストロンチウム(「BSTO」)が用いられてもよく、式中、xは、0~1、いくつかの実施形態においては、約0.15~約0.65、およびいくつかの実施形態においては、約0.25~約0.6である。他の好適なペロブスカイトは、例えば、BaxCa1-xTiO3(式中、xは、約0.2~約0.8、およびいくつかの実施形態においては、約0.4~約0.6である)、PbxZr1-xTiO3(「PZT」)(式中、xは、約0.05から約0.4の範囲にわたる)、チタン酸ジルコニウム鉛ランタン(「PLZT」)、チタン酸鉛(PbTiO3)、チタン酸バリウムカルシウムジルコン酸(BaCaZrTiO3)、硝酸ナトリウム(NaNO3)、KNbO3、LiNbO3、LiTaO3、PbNb2O6、PbTa2O6、KSr(NbO3)、およびNaBa2(NbO3)5KHb2PO4を含んでもよい。依然としてさらなる複雑なペロブスカイトは、A[B11/3B22/3]O3材料を含んでもよく、式中、AはBaxSr1-x(xは0~1の値であり得る)、B1は、MgyZn1-y(yは0~1の値であり得る)、B2はTazNb1-zである(zは0~1の値であり得る)。1つの特定の実施形態において、誘電層は、チタン酸を含んでもよい。
100)、X7R(約3,000~約7,000)、X7S、Z5U、および/またはY5V材料が挙げられる。前述の材料は、それらの産業分野で認められた定義により説明されるものであり、そのような定義の一部は、米国電子工業会(EIA)によって確立された標準分類であり、また前述の材料は、そのようなものとして、当業者によって認識されるべきであるということを理解されたい。例えば、そのような材料は、セラミックを含んでもよい。そのような材料は、チタン酸バリウムおよび関連固溶体(例えば、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、チタン酸ジルコン酸バリウム、チタン酸バリウムストロンチウムジルコン酸、チタン酸バリウムカルシウムジルコン酸など)、チタン酸鉛および関連固溶体(例えば、チタン酸ジルコニウム酸鉛、ジルコン酸チタン酸鉛ランタン)、ビスマスチタン酸ナトリウムなどのペロブスカイトを含んでもよい。1つの特定の実施形態において、例えば、式BaxSr1-xTiO3のチタン酸バリウムストロンチウム(「BSTO」)が用いられてもよく、式中、xは、0~1、いくつかの実施形態においては、約0.15~約0.65、およびいくつかの実施形態においては、約0.25~約0.6である。他の好適なペロブスカイトは、例えば、BaxCa1-xTiO3(式中、xは、約0.2~約0.8、およびいくつかの実施形態においては、約0.4~約0.6である)、PbxZr1-xTiO3(「PZT」)(式中、xは、約0.05から約0.4の範囲にわたる)、チタン酸ジルコニウム鉛ランタン(「PLZT」)、チタン酸鉛(PbTiO3)、チタン酸バリウムカルシウムジルコン酸(BaCaZrTiO3)、硝酸ナトリウム(NaNO3)、KNbO3、LiNbO3、LiTaO3、PbNb2O6、PbTa2O6、KSr(NbO3)、およびNaBa2(NbO3)5KHb2PO4を含んでもよい。依然としてさらなる複雑なペロブスカイトは、A[B11/3B22/3]O3材料を含んでもよく、式中、AはBaxSr1-x(xは0~1の値であり得る)、B1は、MgyZn1-y(yは0~1の値であり得る)、B2はTazNb1-zである(zは0~1の値であり得る)。1つの特定の実施形態において、誘電層は、チタン酸を含んでもよい。
[00103]内部電極層は、当該技術分野において知られているような様々な異なる金属の
いずれかから形成されてもよい。内部電極層は、導電性金属などの金属製であってもよい。材料は、貴金属(例えば、銀、金、パラジウム、白金など)、卑金属(例えば、銅、すず、ニッケル、クロム、チタン、タングステンなど)など、ならびにそれらの様々な組み合わせを含んでもよい。スパッタされたチタン/タングステン(Ti/W)合金、ならびにクロム、ニッケル、および金のそれぞれのスパッタされた層もまた好適であり得る。1つの特定の実施形態において、内部電極層は、ニッケル、またはその合金を含んでもよい。
いずれかから形成されてもよい。内部電極層は、導電性金属などの金属製であってもよい。材料は、貴金属(例えば、銀、金、パラジウム、白金など)、卑金属(例えば、銅、すず、ニッケル、クロム、チタン、タングステンなど)など、ならびにそれらの様々な組み合わせを含んでもよい。スパッタされたチタン/タングステン(Ti/W)合金、ならびにクロム、ニッケル、および金のそれぞれのスパッタされた層もまた好適であり得る。1つの特定の実施形態において、内部電極層は、ニッケル、またはその合金を含んでもよい。
[00104]外部端子は、当該技術分野において知られているような様々な異なる金属のい
ずれかから形成されてもよい。外部端子は、導電性金属などの金属製であってもよい。材料は、貴金属(例えば、銀、金、パラジウム、白金など)、卑金属(例えば、銅、すず、ニッケル、クロム、チタン、タングステンなど)など、ならびにそれらの様々な組み合わせを含んでもよい。1つの特定の実施形態において、外部端子は、銅、またはその合金を含んでもよい。
ずれかから形成されてもよい。外部端子は、導電性金属などの金属製であってもよい。材料は、貴金属(例えば、銀、金、パラジウム、白金など)、卑金属(例えば、銅、すず、ニッケル、クロム、チタン、タングステンなど)など、ならびにそれらの様々な組み合わせを含んでもよい。1つの特定の実施形態において、外部端子は、銅、またはその合金を含んでもよい。
[00105]外部端子は、当該技術分野において一般的に知られている任意の方法を使用し
て形成されてもよい。外部端子は、スパッタリング、塗装、印刷、無電解めっきまたは微細銅終端処理(FCT:fine copper termination)、電解めっき、プラズマ蒸着、高圧ガス噴霧/エアブラシなどの技法を使用して形成されてもよい。
て形成されてもよい。外部端子は、スパッタリング、塗装、印刷、無電解めっきまたは微細銅終端処理(FCT:fine copper termination)、電解めっき、プラズマ蒸着、高圧ガス噴霧/エアブラシなどの技法を使用して形成されてもよい。
[00106]外部端子は、外部端子が金属の薄膜めっきであるように形成されてもよい。そ
のような薄膜めっきは、導電性金属などの導電材料を、内部電極層の露出部分に蒸着することによって形成されてもよい。例えば、内部電極層の前縁は、それがめっき終端の形成を可能にすることができるように露出されてもよい。
のような薄膜めっきは、導電性金属などの導電材料を、内部電極層の露出部分に蒸着することによって形成されてもよい。例えば、内部電極層の前縁は、それがめっき終端の形成を可能にすることができるように露出されてもよい。
[00107]外部端子は、約50μm以下、例えば約40μm以下、例えば約30μm以下
、例えば約25μm以下、例えば約20μm以下から、約5μm以上、例えば約10μm以上、例えば約15μm以上の平均厚さを有してもよい。例えば、外部端子は、約5μm~約50μm、例えば約10μm~約40μm、例えば約15μm~約30μm、例えば約15μm~約25μmの平均厚さを有してもよい。
、例えば約25μm以下、例えば約20μm以下から、約5μm以上、例えば約10μm以上、例えば約15μm以上の平均厚さを有してもよい。例えば、外部端子は、約5μm~約50μm、例えば約10μm~約40μm、例えば約15μm~約30μm、例えば約15μm~約25μmの平均厚さを有してもよい。
[00108]一般に、外部端子は、めっき端子を備えてもよい。例えば、外部端子は、電解
めっき端子、無電解めっき端子、またはそれらの組み合わせを備えてもよい。例えば、電解めっき端子は、電解めっきにより形成されてもよい。無電解めっき端子は、無電解めっきにより形成されてもよい。
めっき端子、無電解めっき端子、またはそれらの組み合わせを備えてもよい。例えば、電解めっき端子は、電解めっきにより形成されてもよい。無電解めっき端子は、無電解めっきにより形成されてもよい。
[00109]複数の層が外部端子を構成するとき、外部端子は、電解めっき端子および無電
解めっき端子を含んでもよい。例えば、まず、無電解めっきが、材料の最初の層を蒸着するために用いられてもよい。次いで、めっき技法は、材料のより速い構築を可能にすることができる電気化学めっきシステムへと切り替えられてもよい。
解めっき端子を含んでもよい。例えば、まず、無電解めっきが、材料の最初の層を蒸着するために用いられてもよい。次いで、めっき技法は、材料のより速い構築を可能にすることができる電気化学めっきシステムへと切り替えられてもよい。
[00110]いずれかのめっき法を使用してめっき端子を形成するとき、コンデンサの本体
から露出される内部電極層のリードタブの前縁は、めっき溶液にさらされる。さらすとは、1つの実施形態において、本コンデンサは、めっき溶液に浸漬されてもよい。
から露出される内部電極層のリードタブの前縁は、めっき溶液にさらされる。さらすとは、1つの実施形態において、本コンデンサは、めっき溶液に浸漬されてもよい。
[00111]めっき溶液は、めっき終端を形成するために用いられる、導電性金属などの導
電材料を含む。そのような導電材料は、前述の材料のうちのいずれか、または当該技術分野において一般的に知られているような任意のものであってもよい。例えば、めっき溶液は、めっき層および外部端子がニッケルを含むように、スルファミン酸ニッケル浴溶液または他のニッケル溶液であってもよい。代替的に、めっき溶液は、めっき層および外部端子が銅を含むように、銅酸浴または他の好適な銅溶液であってもよい。
電材料を含む。そのような導電材料は、前述の材料のうちのいずれか、または当該技術分野において一般的に知られているような任意のものであってもよい。例えば、めっき溶液は、めっき層および外部端子がニッケルを含むように、スルファミン酸ニッケル浴溶液または他のニッケル溶液であってもよい。代替的に、めっき溶液は、めっき層および外部端子が銅を含むように、銅酸浴または他の好適な銅溶液であってもよい。
[00112]加えて、めっき溶液は、当該技術分野において一般的に知られているような他
の添加剤を含んでもよいということが理解されるべきである。例えば、添加剤は、めっきプロセスを助けることができる他の有機添加剤および媒体を含んでもよい。加えて、添加剤は、めっき溶液を所望のpHで用いるために用いられてもよい。1つの実施形態において、抵抗低減添加剤が、コンデンサ、および内部電極層のリードタブの露出された前縁への、完全なめっき被覆およびめっき材料の結合を助けるために溶液で用いられてもよい。
の添加剤を含んでもよいということが理解されるべきである。例えば、添加剤は、めっきプロセスを助けることができる他の有機添加剤および媒体を含んでもよい。加えて、添加剤は、めっき溶液を所望のpHで用いるために用いられてもよい。1つの実施形態において、抵抗低減添加剤が、コンデンサ、および内部電極層のリードタブの露出された前縁への、完全なめっき被覆およびめっき材料の結合を助けるために溶液で用いられてもよい。
[00113]本コンデンサは、既定の時間量の間、めっき溶液に露出、浸水、浸漬されても
よい。そのような露出時間は、必ずしも制限されず、めっき端子を形成するのに十分なめっき材料が蒸着することを可能にするための十分な時間量であり得る。この点に関して、この時間は、交互の誘電層および内部電極層のセット内のそれぞれの内部電極層の所与の極性のリードタブの所望の露出された隣接する前縁同士の連続的接続の形成を可能にするのに十分なものでなければならない。
よい。そのような露出時間は、必ずしも制限されず、めっき端子を形成するのに十分なめっき材料が蒸着することを可能にするための十分な時間量であり得る。この点に関して、この時間は、交互の誘電層および内部電極層のセット内のそれぞれの内部電極層の所与の極性のリードタブの所望の露出された隣接する前縁同士の連続的接続の形成を可能にするのに十分なものでなければならない。
[00114]一般に、電解めっきと無電解めっきの違いは、電解めっきが、外部電源を使用
することなどによって、電気的バイアスを用いることである。電解めっき溶液は、典型的には、高電流密度範囲、例えば、10~15amp/ft2(定格9.4ボルト)にさらされ得る。めっき端子の形成を必要とするコンデンサへの負の接続、および同じめっき溶液内の固体材料(例えば、Cuめっき溶液内のCu)への正の接続により接続が形成され得る。すなわち、コンデンサは、めっき溶液の極性と反対の極性にバイアスされる。そのような方法を使用して、めっき溶液の導電材料は、内部電極層のリードタブの露出された前縁の金属に添着される。
することなどによって、電気的バイアスを用いることである。電解めっき溶液は、典型的には、高電流密度範囲、例えば、10~15amp/ft2(定格9.4ボルト)にさらされ得る。めっき端子の形成を必要とするコンデンサへの負の接続、および同じめっき溶液内の固体材料(例えば、Cuめっき溶液内のCu)への正の接続により接続が形成され得る。すなわち、コンデンサは、めっき溶液の極性と反対の極性にバイアスされる。そのような方法を使用して、めっき溶液の導電材料は、内部電極層のリードタブの露出された前縁の金属に添着される。
[00115]コンデンサをめっき溶液に浸す、またはさらす前に、様々な前処理ステップが
用いられ得る。そのようなステップは、リードタブの前縁へのめっき材料の添着に触媒作用を及ぼすこと、添着を加速すること、および/または添着を改善することを含む様々な目的のために行われてもよい。
用いられ得る。そのようなステップは、リードタブの前縁へのめっき材料の添着に触媒作用を及ぼすこと、添着を加速すること、および/または添着を改善することを含む様々な目的のために行われてもよい。
[00116]加えて、めっき、または任意の他の前処理のステップの前に、最初のクリーニ
ングステップが用いられてもよい。そのようなステップは、内部電極層の露出されたリードタブ上に形成されるいかなる酸化物の蓄積も除去するために用いられてもよい。このクリーニングステップは、内部電極または他の導電性素子がニッケルから形成されるときに酸化ニッケルのいかなる蓄積も除去することを助けるのに特に役立ち得る。構成要素クリーニングは、酸クリーナを含むものなど、プレクリーン浴への完全浸水によって達成されてもよい。1つの実施形態において、露出は、およそ約10分など、既定の時間にわたり得る。クリーニングはまた、代替的に、化学研磨またはハーパライジング(harperizing)ステップによって達成されてもよい。
ングステップが用いられてもよい。そのようなステップは、内部電極層の露出されたリードタブ上に形成されるいかなる酸化物の蓄積も除去するために用いられてもよい。このクリーニングステップは、内部電極または他の導電性素子がニッケルから形成されるときに酸化ニッケルのいかなる蓄積も除去することを助けるのに特に役立ち得る。構成要素クリーニングは、酸クリーナを含むものなど、プレクリーン浴への完全浸水によって達成されてもよい。1つの実施形態において、露出は、およそ約10分など、既定の時間にわたり得る。クリーニングはまた、代替的に、化学研磨またはハーパライジング(harperizing)ステップによって達成されてもよい。
[00117]加えて、内部電極層のリードタブの露出された金属前縁を活性化するためのス
テップが、導電材料の蒸着を促進するために実施されてもよい。活性化は、パラジウム塩、フォトパターニングされたパラジウム有機金属前駆体(マスクまたはレーザにより)、スクリーン印刷もしくはインクジェット蒸着されたパラジウム化合物、または電気泳動パラジウム堆積物内への浸水によって達成され得る。パラジウムベースの活性化は、現下、ニッケルまたはその合金から形成された露出されたタブ部の活性化にしばしばよく作用する活性化液の単なる例として開示されることを理解されたい。しかしながら、他の活性化液もまた利用されてもよく、このため必ずしも限定されないことが理解されるべきである。
テップが、導電材料の蒸着を促進するために実施されてもよい。活性化は、パラジウム塩、フォトパターニングされたパラジウム有機金属前駆体(マスクまたはレーザにより)、スクリーン印刷もしくはインクジェット蒸着されたパラジウム化合物、または電気泳動パラジウム堆積物内への浸水によって達成され得る。パラジウムベースの活性化は、現下、ニッケルまたはその合金から形成された露出されたタブ部の活性化にしばしばよく作用する活性化液の単なる例として開示されることを理解されたい。しかしながら、他の活性化液もまた利用されてもよく、このため必ずしも限定されないことが理解されるべきである。
[00118]また、前述の活性化ステップに代わって、またはそれに加えて、コンデンサの
内部電極層を形成するときに、活性化ドーパントが、導電材料内に導入されてもよい。例えば、内部電極層がニッケルを含み、活性化ドーパントがパラジウムを含むとき、パラジウムドーパントが、内部電極層を形成するニッケルインクまたは組成物内へ導入され得る。そうすることにより、パラジウム活性化ステップを除去することができる。有機金属前駆体など、上の活性化方法のうちの一部はまた、コンデンサの全体的にセラミック製の本体への添着の増大のためのガラス形成剤の共蒸着に適していることをさらに理解されたい。活性化ステップが上に説明されるように行われるとき、活性剤材料の痕跡が、しばしば、終端めっきの前後に、露出された導電性部分において残っていることがある。
内部電極層を形成するときに、活性化ドーパントが、導電材料内に導入されてもよい。例えば、内部電極層がニッケルを含み、活性化ドーパントがパラジウムを含むとき、パラジウムドーパントが、内部電極層を形成するニッケルインクまたは組成物内へ導入され得る。そうすることにより、パラジウム活性化ステップを除去することができる。有機金属前駆体など、上の活性化方法のうちの一部はまた、コンデンサの全体的にセラミック製の本体への添着の増大のためのガラス形成剤の共蒸着に適していることをさらに理解されたい。活性化ステップが上に説明されるように行われるとき、活性剤材料の痕跡が、しばしば、終端めっきの前後に、露出された導電性部分において残っていることがある。
[00119]加えて、めっき後の後処理ステップも、所望の場合、または必要に応じて、用
いられてもよい。そのようなステップは、材料の添着の強化および/または改善を含む、様々な目的のために行われてもよい。例えば、加熱(またはアニーリング)ステップが、めっきステップを実施した後に用いられてもよい。そのような加熱は、焼付、レーザサブジェクション(laser subjection)、UV露光、マイクロ波露出、アー
ク溶接などにより行われてもよい。
いられてもよい。そのようなステップは、材料の添着の強化および/または改善を含む、様々な目的のために行われてもよい。例えば、加熱(またはアニーリング)ステップが、めっきステップを実施した後に用いられてもよい。そのような加熱は、焼付、レーザサブジェクション(laser subjection)、UV露光、マイクロ波露出、アー
ク溶接などにより行われてもよい。
[00120]本明細書に示されるように、外部端子は、少なくとも1つのめっき層を備える
。1つの実施形態において、外部端子は、1つのみのめっき層を備えてもよい。しかしながら、外部端子は複数のめっき層を備えてもよいことが理解されるべきである。例えば、外部端子は、第1のめっき層および第2のめっき層を備えてもよい。加えて、外部端子はまた、第3のめっき層を備えてもよい。さらに、これらのめっき層の材料は、前述したもののうちのいずれか、および当該技術分野において一般的に知られているようなものであってもよい。
。1つの実施形態において、外部端子は、1つのみのめっき層を備えてもよい。しかしながら、外部端子は複数のめっき層を備えてもよいことが理解されるべきである。例えば、外部端子は、第1のめっき層および第2のめっき層を備えてもよい。加えて、外部端子はまた、第3のめっき層を備えてもよい。さらに、これらのめっき層の材料は、前述したもののうちのいずれか、および当該技術分野において一般的に知られているようなものであってもよい。
[00121]例えば、第1のめっき層などの1つのめっき層は、銅またはその合金を含んで
もよい。第2のめっき層などの別のめっき層は、ニッケルまたはその合金を含んでもよい。第3のめっき層などの別のめっき層は、すず、鉛、金、または、合金などの組み合わせを含んでもよい。代替的に、最初のめっき層が、ニッケルを含み、すずまたは金のめっき層がそれに続いてもよい。別の実施形態において、銅の最初のめっき層、次いでニッケル層が形成されてもよい。
もよい。第2のめっき層などの別のめっき層は、ニッケルまたはその合金を含んでもよい。第3のめっき層などの別のめっき層は、すず、鉛、金、または、合金などの組み合わせを含んでもよい。代替的に、最初のめっき層が、ニッケルを含み、すずまたは金のめっき層がそれに続いてもよい。別の実施形態において、銅の最初のめっき層、次いでニッケル層が形成されてもよい。
[00122]1つの実施形態において、最初または第1のめっき層は、導電性金属(例えば
、銅)であってもよい。この領域は、次いで、密閉のために抵抗体高分子材料を含む第2の層で被覆されてもよい。この領域は、次いで、抵抗性高分子材料を選択的に取り除くために研磨され、次いで、導電性の金属材料(例えば、銅)を含む第3の層で再びめっきされてもよい。
、銅)であってもよい。この領域は、次いで、密閉のために抵抗体高分子材料を含む第2の層で被覆されてもよい。この領域は、次いで、抵抗性高分子材料を選択的に取り除くために研磨され、次いで、導電性の金属材料(例えば、銅)を含む第3の層で再びめっきされてもよい。
[00123]最初のめっき層の上の前述の第2の層は、はんだバリア層、例えば、ニッケル
はんだバリア層に対応し得る。いくつかの実施形態において、前述の層は、最初の無電解または電解めっきされた層(例えば、めっき銅)の上に金属(例えば、ニッケル)の追加層を電解めっきすることによって形成されてもよい。層前述のはんだバリア層のための他の例示的な材料としては、ニッケルリン、金、および銀が挙げられる。前述のはんだバリア層の上の第3の層は、いくつかの実施形態において、めっきされたNi、Ni/Cr、Ag、Pd、Sn、Pb/Sn、または他の好適なめっきされたはんだなどの導電性層に対応する。
はんだバリア層に対応し得る。いくつかの実施形態において、前述の層は、最初の無電解または電解めっきされた層(例えば、めっき銅)の上に金属(例えば、ニッケル)の追加層を電解めっきすることによって形成されてもよい。層前述のはんだバリア層のための他の例示的な材料としては、ニッケルリン、金、および銀が挙げられる。前述のはんだバリア層の上の第3の層は、いくつかの実施形態において、めっきされたNi、Ni/Cr、Ag、Pd、Sn、Pb/Sn、または他の好適なめっきされたはんだなどの導電性層に対応する。
[00124]加えて、そのような金属めっきの上に、抵抗性合金またはより高い抵抗金属合
金被覆、例えば、無電解Ni-P合金などを提供するために、金属めっきの層が形成された後に電解めっきステップが続いてもよい。しかしながら、当業者が本明細書による完全な開示により理解するような任意の金属被覆を含むことが可能であることが理解されるべきである。
金被覆、例えば、無電解Ni-P合金などを提供するために、金属めっきの層が形成された後に電解めっきステップが続いてもよい。しかしながら、当業者が本明細書による完全な開示により理解するような任意の金属被覆を含むことが可能であることが理解されるべきである。
[00125]前述のステップのいずれも、バレルめっき、流動床めっきおよび/またはフロ
ースルーめっき(flow-through plating)終端プロセスなどの、バルクプロセスとして行われてもよく、それらのすべてが当該技術分野において一般的に知られているということを理解されたい。そのようなバルクプロセスは、複数の成分が一度に処理されることを可能にして、効率的かつ迅速な終端プロセスを提供する。これは、個々の成分の処理を必要とする厚膜終端の印刷などの、従来の終端方法に関する特定の利点である。
ースルーめっき(flow-through plating)終端プロセスなどの、バルクプロセスとして行われてもよく、それらのすべてが当該技術分野において一般的に知られているということを理解されたい。そのようなバルクプロセスは、複数の成分が一度に処理されることを可能にして、効率的かつ迅速な終端プロセスを提供する。これは、個々の成分の処理を必要とする厚膜終端の印刷などの、従来の終端方法に関する特定の利点である。
[00126]本明細書で説明されるように、外部端子の形成は、概して、内部電極層のリー
ドタブの露出された前縁の位置によって誘導される。そのような現象は、外部めっき端子の形成が、コンデンサ上の選択された周囲の場所における内部電極層の露出された導電性金属の構成によって決定されることから、「自己決定」と称され得る。
ドタブの露出された前縁の位置によって誘導される。そのような現象は、外部めっき端子の形成が、コンデンサ上の選択された周囲の場所における内部電極層の露出された導電性金属の構成によって決定されることから、「自己決定」と称され得る。
[00127]薄膜めっきされた終端を形成するための上記の技術の追加の態様は、あらゆる
目的のために参照により本明細書に組み込まれる、Ritterらに対する米国特許第7,177,137号において説明される。コンデンサ終端を形成するための追加の技術もまた、本技術の範囲内であり得ることを理解されたい。例示的な代替案は、限定されるものではないが、厚膜導電性層もしくは薄膜導電性層の両方を形成するための、めっき、磁性、マスキング、電気泳動/静電、スパッタリング、真空蒸着、印刷または他の技法による終端の形成を含む。
目的のために参照により本明細書に組み込まれる、Ritterらに対する米国特許第7,177,137号において説明される。コンデンサ終端を形成するための追加の技術もまた、本技術の範囲内であり得ることを理解されたい。例示的な代替案は、限定されるものではないが、厚膜導電性層もしくは薄膜導電性層の両方を形成するための、めっき、磁性、マスキング、電気泳動/静電、スパッタリング、真空蒸着、印刷または他の技法による終端の形成を含む。
[00128]本明細書に規定されるような積層コンデンサは、本明細書に開示される仕様に
従って製造された。特に、交互の誘電層および内部電極層の2つのセットを含む2行4列の積層コンデンサが製造された。各内部電極層は、上縁から延在する2つのリードタブ、および下縁から延在する2つのリードタブを含んでいた。本コンデンサは、上面に8つの外部端子、および下面に8つの外部端子を含んでおり、各表面における4つの外部端子が、第1の極性を有しており、各表面における残りの4つの外部端子が、第2の反対の極性を有していた。本コンデンサは、約300個の活性内部電極層を含んでおり、各層は、隣接する内部電極層から設定内で約4ミクロン隔てられた。
従って製造された。特に、交互の誘電層および内部電極層の2つのセットを含む2行4列の積層コンデンサが製造された。各内部電極層は、上縁から延在する2つのリードタブ、および下縁から延在する2つのリードタブを含んでいた。本コンデンサは、上面に8つの外部端子、および下面に8つの外部端子を含んでおり、各表面における4つの外部端子が、第1の極性を有しており、各表面における残りの4つの外部端子が、第2の反対の極性を有していた。本コンデンサは、約300個の活性内部電極層を含んでおり、各層は、隣接する内部電極層から設定内で約4ミクロン隔てられた。
[00129]本発明のこれらおよび他の修正形態および変異形は、本発明の趣旨および範囲
から逸脱することなく、当業者により実践され得る。加えて、様々な実施形態の態様は、全体または部分の両方において交換可能であり得ることが理解されるべきである。さらには、当業者は、先の説明は、単に例にすぎず、添付の特許請求の範囲においてそのようにさらに説明される本発明を制限することは意図されないことを理解するものとする。
から逸脱することなく、当業者により実践され得る。加えて、様々な実施形態の態様は、全体または部分の両方において交換可能であり得ることが理解されるべきである。さらには、当業者は、先の説明は、単に例にすぎず、添付の特許請求の範囲においてそのようにさらに説明される本発明を制限することは意図されないことを理解するものとする。
Claims (19)
- 積層コンデンサであって、
交互の誘電層および内部電極層の第1のセット、ならびに交互の誘電層および内部電極層の第2のセットを含む本体であって、
交互の誘電層および内部電極層の各セットが、第1の内部電極層および第2の内部電極層を含み、
各内部電極層が、上縁と、前記上縁の反対側の下縁と、前記内部電極層の本体を画定する、前記上縁と前記下縁との間に延在する2つの側縁とを含み、
各内部電極層が、前記内部電極層の前記本体の前記上縁から延在する少なくとも1つのリードタブと、前記内部電極層の前記本体の前記下縁から延在する少なくとも1つのリードタブとを含み、
前記内部電極層の前記本体の前記上縁から延在する前記リードタブが、前記内部電極層の前記本体の前記側縁からオフセットされ、
前記内部電極層の前記本体の前記下縁から延在する前記リードタブが、前記内部電極層の前記本体の前記側縁からオフセットされる、本体と、
前記内部電極層に電気的に接続された外部端子であって、前記コンデンサの上面、および前記コンデンサの上面の反対側の前記コンデンサの下面に形成される、外部端子と、を備える、積層コンデンサ。 - 前記第1の内部電極層および前記第2の内部電極層が、反対の関係でインターリーブされ、誘電層が、前記第1の内部電極層と前記第2の内部電極層との間に位置付けられる、請求項1に記載のコンデンサ。
- 各内部電極層が、前記上縁、前記下縁、または前記上縁および前記下縁の両方から延在する少なくとも2つのリードタブを含み、前記2つのリードタブが、第1のリードタブおよび第2のリードタブを含む、請求項1に記載のコンデンサ。
- 前記上縁上の前記リードタブの少なくとも1つの横縁が、前記下縁上の前記リードタブの少なくとも1つの横縁と実質的に整列される、請求項1に記載のコンデンサ。
- 前記上縁上の前記リードタブの両方の横縁が、前記下縁上の前記リードタブの両方の横縁と実質的に整列される、請求項1に記載のコンデンサ。
- 上縁上の前記第1のリードタブの少なくとも1つの側縁および前記第2のリードタブの少なくとも1つの側縁が、上縁上の前記第1のリードタブの少なくとも1つの側縁および前記第2のリードタブの少なくとも1つの側縁とそれぞれ実質的に整列される、請求項3に記載のコンデンサ。
- 上縁上の前記第1のリードタブの両方の側縁および前記第2のリードタブの両方の側縁が、前記上縁上の前記第1のリードタブの両方の側縁および前記第2のリードタブの両方の側縁と実質的に整列される、請求項3に記載のコンデンサ。
- 前記誘電層がセラミックを含む、請求項2に記載のコンデンサ。
- 前記内部電極層が導電性金属を含む、請求項1に記載のコンデンサ。
- 前記外部端子が、電解めっき層を含む、請求項1に記載のコンデンサ。
- 前記外部端子が、無電解めっき層を含む、請求項1に記載のコンデンサ。
- 前記外部端子が、無電解めっき層および電解めっき層を含む、請求項1に記載のコンデンサ。
- 前記外部端子が、第1の無電解めっき層、第2の電解めっき層、および第3の電解めっき層を含む、請求項1に記載のコンデンサ。
- 前記第1の無電解めっき層が銅を含み、前記第2の電解めっき層がニッケルを含み、前記第3の電解めっき層がすずを含む、請求項13に記載のコンデンサ。
- 前記コンデンサが、交互の誘電層および内部電極層の少なくとも3つのセットを含む、請求項1に記載のコンデンサ。
- 請求項1に記載のコンデンサを含む回路板であって、前記コンデンサが前記回路板上に位置付けられた、回路板。
- 前記回路板が、集積回路パッケージをさらに備え、前記回路板、前記コンデンサ、および前記集積回路パッケージが積み重ねられた配置で存在するように、前記コンデンサが、前記回路板と前記集積回路パッケージとの間に垂直方向に位置付けられる、請求項16に記載の回路板。
- 前記コンデンサが、前記回路板および前記集積回路パッケージに直接接続される、請求項17に記載の回路板。
- 請求項1に記載のコンデンサを含む集積回路パッケージ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762506130P | 2017-05-15 | 2017-05-15 | |
US62/506,130 | 2017-05-15 | ||
JP2019563059A JP2020520122A (ja) | 2017-05-15 | 2018-05-15 | 積層コンデンサ、および積層コンデンサを含む回路板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019563059A Division JP2020520122A (ja) | 2017-05-15 | 2018-05-15 | 積層コンデンサ、および積層コンデンサを含む回路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023093670A true JP2023093670A (ja) | 2023-07-04 |
Family
ID=64096741
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019563058A Pending JP2020520121A (ja) | 2017-05-15 | 2018-05-15 | 積層コンデンサ、および積層コンデンサを含む回路板 |
JP2019563059A Pending JP2020520122A (ja) | 2017-05-15 | 2018-05-15 | 積層コンデンサ、および積層コンデンサを含む回路板 |
JP2023070944A Pending JP2023093671A (ja) | 2017-05-15 | 2023-04-24 | 積層コンデンサ、および積層コンデンサを含む回路板 |
JP2023070907A Pending JP2023093670A (ja) | 2017-05-15 | 2023-04-24 | 積層コンデンサ、および積層コンデンサを含む回路板 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019563058A Pending JP2020520121A (ja) | 2017-05-15 | 2018-05-15 | 積層コンデンサ、および積層コンデンサを含む回路板 |
JP2019563059A Pending JP2020520122A (ja) | 2017-05-15 | 2018-05-15 | 積層コンデンサ、および積層コンデンサを含む回路板 |
JP2023070944A Pending JP2023093671A (ja) | 2017-05-15 | 2023-04-24 | 積層コンデンサ、および積層コンデンサを含む回路板 |
Country Status (4)
Country | Link |
---|---|
US (3) | US11636978B2 (ja) |
JP (4) | JP2020520121A (ja) |
CN (4) | CN110622266A (ja) |
WO (2) | WO2018213293A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110622266A (zh) | 2017-05-15 | 2019-12-27 | 阿维科斯公司 | 多层电容器和包括其的电路板 |
WO2019005616A1 (en) | 2017-06-29 | 2019-01-03 | Avx Corporation | MULTI-LAYER COUPLING CAPACITOR WITH SURFACE MOUNTING AND PRINTED CIRCUIT BOARD CONTAINING THE SAME |
DE112020000817T5 (de) | 2019-02-13 | 2021-10-28 | Avx Corporation | Mehrschichtiger Keramikkondensator mit leitfähigen Durchkontakten |
CN112342584A (zh) * | 2020-09-29 | 2021-02-09 | 扬州市景杨表面工程有限公司 | 一种心脏起搏器电容器件无磁化铜锡电镀工艺 |
US20230019800A1 (en) * | 2021-07-08 | 2023-01-19 | KYOCERA AVX Components Corporation | Multilayer Ceramic Capacitor |
Family Cites Families (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4831494A (en) | 1988-06-27 | 1989-05-16 | International Business Machines Corporation | Multilayer capacitor |
US5898562A (en) * | 1997-05-09 | 1999-04-27 | Avx Corporation | Integrated dual frequency noise attenuator |
US5880925A (en) | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
US6664628B2 (en) * | 1998-07-13 | 2003-12-16 | Formfactor, Inc. | Electronic component overlapping dice of unsingulated semiconductor wafer |
JP3489728B2 (ja) * | 1999-10-18 | 2004-01-26 | 株式会社村田製作所 | 積層コンデンサ、配線基板および高周波回路 |
US6292351B1 (en) * | 1999-11-17 | 2001-09-18 | Tdk Corporation | Multilayer ceramic capacitor for three-dimensional mounting |
JP4479050B2 (ja) * | 2000-04-20 | 2010-06-09 | パナソニック株式会社 | 固体電解コンデンサ |
US6532143B2 (en) | 2000-12-29 | 2003-03-11 | Intel Corporation | Multiple tier array capacitor |
US6477032B2 (en) | 2001-01-31 | 2002-11-05 | Avx Corporation | Low inductance chip with center via contact |
JP2002260959A (ja) * | 2001-03-01 | 2002-09-13 | Nec Corp | 積層コンデンサとその製造方法およびこのコンデンサを用いた半導体装置、電子回路基板 |
US6459561B1 (en) | 2001-06-12 | 2002-10-01 | Avx Corporation | Low inductance grid array capacitor |
TW586205B (en) * | 2001-06-26 | 2004-05-01 | Intel Corp | Electronic assembly with vertically connected capacitors and manufacturing method |
US6757152B2 (en) | 2001-09-05 | 2004-06-29 | Avx Corporation | Cascade capacitor |
US6496355B1 (en) | 2001-10-04 | 2002-12-17 | Avx Corporation | Interdigitated capacitor with ball grid array (BGA) terminations |
US7463474B2 (en) | 2002-04-15 | 2008-12-09 | Avx Corporation | System and method of plating ball grid array and isolation features for electronic components |
US7152291B2 (en) * | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
US7177137B2 (en) | 2002-04-15 | 2007-02-13 | Avx Corporation | Plated terminations |
US7576968B2 (en) * | 2002-04-15 | 2009-08-18 | Avx Corporation | Plated terminations and method of forming using electrolytic plating |
US6816356B2 (en) | 2002-05-17 | 2004-11-09 | Daniel Devoe | Integrated broadband ceramic capacitor array |
US6898070B2 (en) | 2002-12-19 | 2005-05-24 | Avx Corporation | Transmission line capacitor |
US7317622B2 (en) | 2002-12-31 | 2008-01-08 | Intel Corporation | Method and apparatus for supplying power to a semiconductor device using a capacitor DC shunt |
US20040125580A1 (en) | 2002-12-31 | 2004-07-01 | Intel Corporation | Mounting capacitors under ball grid array |
JP3988651B2 (ja) | 2003-01-31 | 2007-10-10 | 株式会社村田製作所 | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 |
US6950300B2 (en) | 2003-05-06 | 2005-09-27 | Marvell World Trade Ltd. | Ultra low inductance multi layer ceramic capacitor |
US7984195B2 (en) * | 2006-07-07 | 2011-07-19 | Logic Controls, Inc. | Hybrid industrial networked computer system |
JP2005150283A (ja) | 2003-11-13 | 2005-06-09 | Fujitsu Ltd | Bgaパッケージ |
US7068490B2 (en) * | 2004-04-16 | 2006-06-27 | Kemet Electronics Corporation | Thermal dissipating capacitor and electrical component comprising same |
KR100884902B1 (ko) | 2004-12-24 | 2009-02-19 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 커패시터 및 그 실장구조 |
US7408763B2 (en) * | 2005-07-19 | 2008-08-05 | Apurba Roy | Low inductance multilayer capacitor |
US7414857B2 (en) | 2005-10-31 | 2008-08-19 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
US7697262B2 (en) * | 2005-10-31 | 2010-04-13 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
US7724496B2 (en) | 2005-11-04 | 2010-05-25 | Avx Corporation | Multilayer vertically integrated array technology |
US7292429B2 (en) * | 2006-01-18 | 2007-11-06 | Kemet Electronics Corporation | Low inductance capacitor |
JP2007220751A (ja) | 2006-02-14 | 2007-08-30 | Tdk Corp | セラミックコンデンサの実装構造及びセラミックコンデンサ |
US7724498B2 (en) * | 2006-06-30 | 2010-05-25 | Intel Corporation | Low inductance capacitors, methods of assembling same, and systems containing same |
JP4896642B2 (ja) * | 2006-09-12 | 2012-03-14 | Tdk株式会社 | 積層コンデンサ及び電子機器 |
JP4626605B2 (ja) * | 2006-11-07 | 2011-02-09 | 株式会社村田製作所 | 積層コンデンサ |
US7545623B2 (en) * | 2006-11-27 | 2009-06-09 | Kemet Electronics Corporation | Interposer decoupling array having reduced electrical shorts |
KR100900673B1 (ko) * | 2007-01-31 | 2009-06-01 | 삼성전기주식회사 | 적층형 칩 커패시터 |
US8238116B2 (en) | 2007-04-13 | 2012-08-07 | Avx Corporation | Land grid feedthrough low ESL technology |
US7633739B2 (en) | 2007-05-24 | 2009-12-15 | Daniel Devoe | Stacked multilayer capacitor |
US8045319B2 (en) | 2007-06-13 | 2011-10-25 | Avx Corporation | Controlled ESR decoupling capacitor |
JP2009194096A (ja) | 2008-02-13 | 2009-08-27 | Murata Mfg Co Ltd | 部品内蔵基板、及びそれを用いた部品パッケージ |
JP4957737B2 (ja) | 2008-05-14 | 2012-06-20 | 株式会社村田製作所 | セラミック電子部品およびその製造方法ならびに集合部品 |
US8446705B2 (en) * | 2008-08-18 | 2013-05-21 | Avx Corporation | Ultra broadband capacitor |
KR100992286B1 (ko) * | 2008-10-10 | 2010-11-05 | 삼성전기주식회사 | 적층형 칩 커패시터 |
US20100188799A1 (en) | 2009-01-28 | 2010-07-29 | Avx Corporation | Controlled esr low inductance capacitor |
CN102742101A (zh) | 2009-10-02 | 2012-10-17 | 特兰斯泰克塔系统公司 | 带有非线性保护装置的rf共轴浪涌保护器 |
US8267718B2 (en) | 2010-04-07 | 2012-09-18 | Panduit Corp. | High data rate electrical connector and cable assembly |
GB2502971B (en) * | 2012-06-11 | 2017-10-04 | Knowles (Uk) Ltd | A capacitive structure |
KR101978975B1 (ko) * | 2012-12-21 | 2019-05-16 | 에스케이하이닉스 주식회사 | 임베디드 캐패시터를 갖는 반도체 장치 |
US9263186B2 (en) | 2013-03-05 | 2016-02-16 | Qualcomm Incorporated | DC/ AC dual function Power Delivery Network (PDN) decoupling capacitor |
WO2014167754A1 (ja) * | 2013-04-08 | 2014-10-16 | 株式会社村田製作所 | 誘電体セラミック、及び積層セラミックコンデンサ |
KR20140038871A (ko) | 2013-07-11 | 2014-03-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
JP2015019045A (ja) | 2013-07-15 | 2015-01-29 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | アレイ型積層セラミック電子部品及びその実装基板 |
US9627142B2 (en) * | 2013-09-24 | 2017-04-18 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board for mounting of the same |
KR101548813B1 (ko) * | 2013-11-06 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
US9330849B2 (en) | 2014-02-21 | 2016-05-03 | Apple Inc. | Non-uniform dielectric layer capacitor for vibration and acoustics improvement |
KR20140039016A (ko) * | 2014-02-27 | 2014-03-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
US20150294791A1 (en) * | 2014-04-14 | 2015-10-15 | Qualcomm Incorporated | Ceramic interposer capacitor |
KR101630040B1 (ko) * | 2014-05-28 | 2016-06-13 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장기판 |
US10204737B2 (en) | 2014-06-11 | 2019-02-12 | Avx Corporation | Low noise capacitors |
KR102016485B1 (ko) * | 2014-07-28 | 2019-09-02 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
KR20160051309A (ko) * | 2014-11-03 | 2016-05-11 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
KR102029500B1 (ko) * | 2014-11-14 | 2019-10-07 | 삼성전기주식회사 | 복합 전자부품 및 그 실장 기판 |
KR101698167B1 (ko) * | 2015-01-02 | 2017-01-19 | 삼화콘덴서공업주식회사 | 적층 세라믹 커패시터 |
US9847173B2 (en) | 2015-06-26 | 2017-12-19 | Murata Manufacturing Co., Ltd. | Mounting substrate |
JP2018056543A (ja) * | 2016-09-29 | 2018-04-05 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層型キャパシタ及びその製造方法 |
CN110622266A (zh) | 2017-05-15 | 2019-12-27 | 阿维科斯公司 | 多层电容器和包括其的电路板 |
WO2019005616A1 (en) | 2017-06-29 | 2019-01-03 | Avx Corporation | MULTI-LAYER COUPLING CAPACITOR WITH SURFACE MOUNTING AND PRINTED CIRCUIT BOARD CONTAINING THE SAME |
-
2018
- 2018-05-15 CN CN201880031906.6A patent/CN110622266A/zh active Pending
- 2018-05-15 JP JP2019563058A patent/JP2020520121A/ja active Pending
- 2018-05-15 WO PCT/US2018/032741 patent/WO2018213293A1/en active Application Filing
- 2018-05-15 CN CN202311028662.5A patent/CN117153563A/zh active Pending
- 2018-05-15 CN CN202311071147.5A patent/CN117133545A/zh active Pending
- 2018-05-15 US US15/980,159 patent/US11636978B2/en active Active
- 2018-05-15 WO PCT/US2018/032734 patent/WO2018213288A1/en active Application Filing
- 2018-05-15 JP JP2019563059A patent/JP2020520122A/ja active Pending
- 2018-05-15 CN CN201880031907.0A patent/CN110622267A/zh active Pending
- 2018-05-15 US US15/980,189 patent/US20180330880A1/en active Pending
-
2022
- 2022-08-18 US US17/890,650 patent/US20220392705A1/en active Pending
-
2023
- 2023-04-24 JP JP2023070944A patent/JP2023093671A/ja active Pending
- 2023-04-24 JP JP2023070907A patent/JP2023093670A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220392705A1 (en) | 2022-12-08 |
US20180330880A1 (en) | 2018-11-15 |
JP2020520121A (ja) | 2020-07-02 |
WO2018213288A1 (en) | 2018-11-22 |
CN110622266A (zh) | 2019-12-27 |
US20180330881A1 (en) | 2018-11-15 |
CN110622267A (zh) | 2019-12-27 |
US11636978B2 (en) | 2023-04-25 |
JP2023093671A (ja) | 2023-07-04 |
JP2020520122A (ja) | 2020-07-02 |
CN117153563A (zh) | 2023-12-01 |
WO2018213293A1 (en) | 2018-11-22 |
CN117133545A (zh) | 2023-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2023093670A (ja) | 積層コンデンサ、および積層コンデンサを含む回路板 | |
US11139115B2 (en) | Surface mount multilayer coupling capacitor and circuit board containing the same | |
US20220328248A1 (en) | Multilayer Ceramic Capacitor Including Conductive Vias | |
US11004603B2 (en) | Vertical electrode decoupling/bypass capacitor | |
US20240145172A1 (en) | Multilayer Capacitor | |
US20230019800A1 (en) | Multilayer Ceramic Capacitor | |
US20240145169A1 (en) | Multilayer Capacitor | |
JP7410356B2 (ja) | 超広帯域性能を有する積層セラミックコンデンサ | |
US20240145176A1 (en) | Multilayer Capacitor | |
WO2023129592A1 (en) | Multilayer ceramic capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230524 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230524 |