JP2020520122A - 積層コンデンサ、および積層コンデンサを含む回路板 - Google Patents

積層コンデンサ、および積層コンデンサを含む回路板 Download PDF

Info

Publication number
JP2020520122A
JP2020520122A JP2019563059A JP2019563059A JP2020520122A JP 2020520122 A JP2020520122 A JP 2020520122A JP 2019563059 A JP2019563059 A JP 2019563059A JP 2019563059 A JP2019563059 A JP 2019563059A JP 2020520122 A JP2020520122 A JP 2020520122A
Authority
JP
Japan
Prior art keywords
capacitor
edge
electrode layer
internal electrode
lead tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019563059A
Other languages
English (en)
Inventor
カイン，ジェフリー
Original Assignee
エイブイエックス コーポレイション
エイブイエックス コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エイブイエックス コーポレイション, エイブイエックス コーポレイション filed Critical エイブイエックス コーポレイション
Publication of JP2020520122A publication Critical patent/JP2020520122A/ja
Priority to JP2023070907A priority Critical patent/JP2023093670A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08265—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本発明は、積層コンデンサ、および積層コンデンサを含む回路板を対象とする。本コンデンサは、交互の誘電層および内部電極層の第１のセット、ならびに交互の誘電層および内部電極層の第２のセットを含む本体を含む。各セットは、第１の内部電極層および第２の内部電極層を含み、各層が、上縁と、上縁の反対側の下縁と、上記層の本体を画定する２つの側縁とを含む。各層は、上記層の本体の上縁から延在する少なくとも１つのリードタブ、および上記層の本体の下縁から延在する少なくとも１つのリードタブを含み、上記リードタブは、上記層の本体の側縁からオフセットされる。加えて、外部端子が、内部電極層に電気的に接続され、上記外部端子は、コンデンサの上面、およびコンデンサの上面の反対側のコンデンサの下面に形成される。【選択図】図１Ａ

Description

関連出願の相互参照
[001]本出願は、２０１７年５月１５日の出願日を有する米国仮特許出願第６２／５０６，１３０号の出願利益を主張するものであり、その全体が参照により本明細書に組み込まれる。
[002]積層コンデンサ（ｍｕｌｔｉｌａｙｅｒ ｃａｐａｃｉｔｏｒ）は、一般的に、複数の誘電層および内部電極層が積み重ねて配置されて構築される。製造中、積み重ねられた誘電層および内部電極層は、押圧および焼結されて、実質的に一体型のコンデンサ本体を達成する。これらのコンデンサの性能に改良を加える試みにおいて、様々な構成および設計が、誘電層および内部電極層のために用いられてきた。
[003]しかしながら、電子工業において、新しい性能基準を要する素早い変化が起こると、これらの構成は、共通して操作される。特に、様々な応用設計検討事項は、コンデンサパラメータ、および高速環境におけるコンデンサの性能を、特に、より高速かつ高密度の集積回路の観点から、再規定する必要性を作り出してきた。例えば、より大きい電流、より高密度の回路板、および費用の高騰はすべて、より優れた、およびより効率的なコンデンサの必要性を重要視することにつながっている。加えて、様々な電子コンポーネントの設計は、小型化ならびに機能性の増大に向かう一般的な業界動向によって動かされてきた。
[004]そのため、改善された動作特徴をコンデンサに提供する必要性が存在する。加えて、いくつかの応用はまた、回路板上により小さい占有面積を有することができるコンデンサを提供することにより恩恵を受ける。
[005]本発明の１つの実施形態に従って、積層コンデンサが開示される。本コンデンサは、交互の誘電層および内部電極層の第１のセット、ならびに交互の誘電層および内部電極層の第２のセットを含む本体を備える。交互の誘電層および内部電極層の各セットは、第１の内部電極層および第２の内部電極層を含む。各内部電極層は、上縁と、上縁の反対側の下縁と、内部電極層の本体を画定する、上縁と下縁との間に延在する２つの側縁とを含む。各内部電極層は、内部電極層の本体の上縁から延在する少なくとも１つのリードタブと、内部電極層の本体の下縁から延在する少なくとも１つのリードタブとを含む。内部電極層の本体の上縁から延在するリードタブは、内部電極層の本体の側縁からオフセットされる。内部電極層の本体の下縁から延在するリードタブは、内部電極層の本体の側縁からオフセットされる。本コンデンサは、内部電極層に電気的に接続された外部端子であって、コンデンサの上面、およびコンデンサの上面の反対側のコンデンサの下面に形成される、外部端子を含む。
[006]本発明の他の特徴および態様は、以下により詳細に記載される。
[007]当業者にとっての本発明の最良の形態を含む、本発明の完全かつ実施可能な開示は、添付の図面を参照して、本明細書の残りの部分においてより具体的に記載される。
[008]本発明に従う、２行２列のパッケージコンデンサの１つの実施形態の全体的な上面および側面外側斜視図である。 [009]図１Ａのコンデンサの内部電極層の上面外側斜視図である。 [0010]図１Ａおよび図１Ｂのコンデンサの内部電極層の３次元の上面および側面外側斜視図である。 [0011]図１Ｂおよび図１Ｃの交互の誘電層および内部電極層のセットを含む図１Ａのコンデンサの上面および側面斜視図である。 [0012]本発明に従う、２行４列のパッケージコンデンサの１つの実施形態の全体的な上面および側面外側斜視図である。 [0013]図２Ａのコンデンサの内部電極層の上面外側斜視図である。 [0014]図２Ａおよび図２Ｂのコンデンサの内部電極層の３次元の上面および側面外側斜視図である。 [0015]図２Ｂおよび図２Ｃの交互の誘電層および内部電極層のセットを含む図２Ａのコンデンサの上面および側面斜視図である。 [0016]本発明に従う、４行４列のパッケージコンデンサの１つの実施形態の全体的な上面および側面外側斜視図である。 [0017]図２Ｂおよび図２Ｃの交互の誘電層および内部電極層のセットを含む図３Ａのコンデンサの上面および側面斜視図である。 [0018]印刷回路板、および本発明のパッケージ型コンデンサを含む集積回路パッケージの側面図である。 [0019]印刷回路板、および先行技術の複数の積層セラミックコンデンサを含む集積回路パッケージの側面図である。
[0020]本議論は、単に例示的な実施形態の説明にすぎず、本発明の幅広い態様を制限することを目的としないことは、当業者によって理解されるものとする。
[0021]一般的に言うと、本発明は、積層コンデンサを対象とする。本積層コンデンサは、本体内に複数の容量性素子を含む。すなわち、本積層コンデンサは、単一の一体型のパッケージ内に複数の容量性素子を含む。この点に関して、本積層コンデンサは、交互の誘電層および内部電極層の第１のセット、ならびに交互の誘電層および内部電極層の第２のセットを含む。交互の誘電層および内部電極層の各セットが、容量性素子を画定する。
[0022]単一の一体型のパッケージ（すなわち、単一の本体）内の容量性素子の特定の配置は、いくつかの利点を提供し得る。例えば、図４に例証され、また以下にさらに論じられるように、本発明のコンデンサは、表面実装コンデンサとして回路板上に搭載されてもよく、回路板上により小さい接地面積を提供し得る。ひいては、これにより回路板のサイズの低減も可能にすることができる。
[0023]加えて、特定の応用においては、インダクタンス（すなわち、寄生インダクタンス）をできる限り低く維持することが望ましい。本発明のコンデンサを用いることにより、インダクタンスの実質的な低減が可能になる。特に、接地接続の距離または経路を最小限にすることにより、インダクタンスを低減するのを助けることができる。一般に、本発明のコンデンサを用いる（図４に例証されるように）ことにより、複数の個別の積層セラミックコンデンサを用いる（図５に例証されるように）ことと比較して、インダクタンスの少なくとも１桁の低減を可能にすることができる。例えば、本発明のコンデンサを用いることにより、より大きいインダクタンスを呈する先行技術のコンデンサと比較して、ピコヘンリー、またはさらにフェムトヘンリーほどのインダクタンスを結果としてもたらし得る。一般に、インダクタンスは、１ナノヘンリー未満であってもよい。特に、インダクタンスは、９００ピコヘンリー以下、例えば７５０ピコヘンリー以下、例えば５００ピコヘンリー以下、例えば４００ピコヘンリー以下、例えば２５０ピコヘンリー以下、例えば１００ピコヘンリー以下、例えば５０ピコヘンリー以下、例えば２５ピコヘンリー以下、例えば１５ピコヘンリー以下、例えば１０ピコヘンリー以下、であってもよい。インダクタンスは、１フェムトヘンリー以上、例えば２５フェムトヘンリー以上、例えば５０フェムトヘンリー以上、例えば１００フェムトヘンリー以上、例えば２５０フェムトヘンリー以上、例えば５００フェムトヘンリー以上、例えば７５０フェムトヘンリー以上、であってもよい。そのようなインダクタンスを最小限にすることにより、特に高速過渡条件下で、良好な性能、特に、良好な減結合性能に貢献することができる。
[0024]加えて、本コンデンサは、所望の静電容量を提供し得る。特に、静電容量は、１，０００μＦ以下、例えば７５０μＦ以下、例えば５００μＦ以下、例えば２５０μＦ以下、例えば１００μＦ以下、例えば５０μＦ以下、例えば２５μＦ以下、例えば１０μＦ以下、例えば５μＦ以下、例えば２．５μＦ以下、例えば１μＦ以下、例えば０．７５μＦ以下、例えば０．５μＦ以下、であってもよい。静電容量は、１ｐＦ以上、例えば１０ｐＦ以上、例えば２５ｐＦ以上、例えば５０ｐＦ以上、例えば１００ｐＦ以上、例えば２５０ｐＦ以上、例えば５００ｐＦ以上、例えば７５０ｐＦ以上、であってもよい。静電容量は、当該技術分野において知られているような一般的な技法を使用して測定され得る。
[0025]さらには、本コンデンサは、所望の抵抗を提供し得る。特に、抵抗は、１００ｍＯｈｍ以下、例えば７５ｍＯｈｍ以下、例えば５０ｍＯｈｍ以下、例えば４０ｍＯｈｍ以下、例えば３０ｍＯｈｍ以下、例えば２５ｍＯｈｍ以下、例えば２０ｍＯｈｍ以下、例えば１５ｍＯｈｍ以下、例えば１０ｍＯｈｍ以下、例えば５ｍＯｈｍ以下、であってもよい。抵抗は、０．０１ｍＯｈｍ以上、例えば０．１ｍＯｈｍ以上、例えば０．２５ｍＯｈｍ以上、例えば０．５ｍＯｈｍ以上、例えば１ｍＯｈｍ以上、例えば１．５ｍＯｈｍ以上、例えば２ｍＯｈｍ以上、例えば５ｍＯｈｍ以上、例えば１０ｍＯｈｍ以上、であってもよい。抵抗は、当該技術分野において知られているような一般的な技法を使用して測定され得る。
[0026]図４に移ると、コンデンサ４０８は、上部表面および下部表面を有する基板（例えば、絶縁層）を含む回路板４０６上に搭載（例えば、表面実装）されてもよい。回路板４０６は、その中に画定される複数の電流経路（図示せず）を有する。コンデンサ４０８の外部端子は、回路板４０６の既定の電流経路とそれぞれ電気通信状態にある。加えて、コンデンサ４０８の外部端子は、一般的なはんだ技法など、当該技術分野において一般的に知られている任意の方法を使用して、回路板４０６に物理的に接続されてもよい。
[0027]図４に例証されるように、集積回路パッケージ４０２もまた、回路板４０６上に設けられてもよい。集積回路パッケージ４０２は、ボールグリッドアレイ４０４を使用して回路板４０６に接続されてもよい。回路板は、プロセッサ４００をさらに備えてもよい。プロセッサ４００は、同様にボールグリッドアレイ４１２を使用して、集積回路パッケージ４０２に接続されてもよい。
[0028]一般に、ボールグリッドアレイ４０４は、ピッチが、１．５ｍｍ以下、例えば１．２５ｍｍ以下、例えば１ｍｍ以下、例えば０．８ｍｍ以下、例えば０．６ｍｍ以下、および０．４ｍｍ以上、例えば０．５ｍｍ以上、例えば０．６ｍｍ以上であるように構成されてもよい。
[0029]加えて、集積回路パッケージ４０２もまた、本明細書内で規定されるようなコンデンサ４０８を使用して回路板４０６に接続されてもよい。この点に関して、コンデンサの内部電極層は、それらが回路板４０６および集積回路パッケージ４０２の水平平面に直交するように位置付けられ得る。言い換えると、コンデンサ４０８の内部電極層は、それらが回路板４０６と実質的に非平行であるように位置付けられ得る。例えば、コンデンサ４０８は、コンデンサ４０８が集積回路パッケージ４０２と回路板４０６との間に「挟まれる」ように、この２つの構成要素の間に位置付けられ得る。この点に関して、コンデンサ４０８は、集積回路パッケージ４０２および回路板４０６に直接接続される。例えば、コンデンサ４０８は、一般的なはんだ技法などの一般的に知られている任意の方法を使用して、回路板４０６および／または回路パッケージ４０２に（例えば、物理的におよび／または電気的に）接続され得る。
[0030]前述の配置でコンデンサを用いることにより、コンデンサ４０８は、元々のボールグリッドアレイ４０４の一部の除去を可能にし得る。しかしながら、コンデンサ４０８は、図４に例証されるように、依然としてボールグリッドアレイ４０４に囲まれ得る。
[0031]一方、先行技術の回路板５０６は、図５に例証される。回路板５０６は、プロセッサ５００、集積回路パッケージ５０２、ならびにボールグリッドアレイ５０４および５１２を含む。しかしながら、図４のコンデンサ４０８のような単一の一体型のコンデンサパッケージを用いるのではなく、図５の回路板５０６は、複数の個別の積層セラミックコンデンサ５０８を用いる。しかしながら、上で述べた理由のために、単一の一体型のコンデンサを用いる本構成は、複数の個別の積層セラミックコンデンサを用いる回路板と比較して、様々な利点および利益を可能にし得る。
[0032]複数の個別の積層セラミックコンデンサを用いることと比較して、本発明のコンデンサおよび構成の１つの注目すべき利点は、直接電力接地接続に関する。図４に例証されるように、本発明のコンデンサ４０８は、集積回路パッケージ４０２、および印刷回路板などの回路板４０６に直接接続されてもよい。この直接接続は、電流４１０がコンデンサを通って流れることを可能にし、それにより直接電力接地接続を提供する。一方、図５に例証されるような先行技術において、特定の積層コンデンサ５０８は、高さのわずかな相違を含む様々な理由により、回路板５０６および集積回路パッケージ５０２との直接接続を行うことができない。不均一性のそのような問題が理由で、複数の個別の積層コンデンサを用いて接続を行うことは困難な場合がある。その結果、図５に例証されるように、（１）プロセッサ５００と個別のコンデンサ５０８との間の電流５１４、および（２）プロセッサ５００と回路板５１６との間の電流５１６という２つの電流経路が存在する。そのような構成では、直接電力接地接続を得ることはできない。
[0033]上記に加えて、本明細書には例証されないが、１つの実施形態において、集積回路パッケージ自体が、積層コンデンサを含んでもよい。この点に関して、コンデンサは、パッケージ内に直接埋め込まれてもよい。コンデンサのそのような組み込みが、サイズの低減を可能にし得、これは、様々な電子的応用に有益であり得る。
[0034]上に示されるように、本発明は、単一の一体型のパッケージ内に複数の容量性素子を含む積層コンデンサを含む。本コンデンサは、上面、および上面の反対側の下面を含む。本コンデンサはまた、上面と下面との間に延在する少なくとも１つの側面を含む。本コンデンサは、少なくとも３つの側面、例えば少なくとも４つの側面、を含んでもよい。１つの実施形態において、本コンデンサは、合計で少なくとも６つの表面（例えば、１つの上面、１つの下面、４つの側面）を含む。例えば、本コンデンサは、平行６面体形状、例えば直方体、を有し得る。
[0035]加えて、本コンデンサは、所望の高さを有し得る。例えば、高さは、１０ミクロン以上、例えば２５ミクロン以上、例えば５０ミクロン以上、例えば１００ミクロン以上、例えば２００ミクロン以上、例えば２５０ミクロン以上、例えば３００ミクロン以上、例えば３５０ミクロン以上、例えば５００ミクロン以上、例えば１，０００ミクロン以上、例えば２，０００ミクロン以上、であってもよい。高さは、５，０００ミクロン以下、例えば４，０００ミクロン以下、例えば２，５００ミクロン以下、例えば２，０００ミクロン以下、例えば１，０００ミクロン以下、例えば７５０ミクロン以下、例えば５００ミクロン以下、例えば４５０ミクロン以下、であってもよい。ボールグリッドアレイによって囲まれるとき、コンデンサの高さは、ボールグリッドアレイのボールの高さ（または直径）の、１０％以内、例えば７％以内、例えば５％以内、例えば３％以内、例えば２％以内、例えば１％以内、であってもよい。例えば、そのような高さは、任意のリフローの前の元の高さであってもよい。
[0036]一般に、本積層コンデンサは、交互の誘電層および内部電極層の第１のセット、ならびに交互の誘電層および内部電極層の第２のセットを含む。本コンデンサはまた、内部電極層に電気的に接続された外部端子であって、コンデンサの上面、およびコンデンサの上面の反対側のコンデンサの下面に形成される、外部端子を含む。
[0037]一般に、本コンデンサは、交互の誘電層および内部電極層の少なくとも２つのセットを含む。本コンデンサは、交互の誘電層および内部電極層の少なくとも３つのセット、例えば少なくとも４つのセットを含んでもよい。しかしながら、本発明は、交互の誘電層および内部電極層の任意の数のセットを含んでもよく、必ずしも制限されないということが理解されるべきである。加えて、交互の誘電層および内部電極層のセットは、隣接するセットから特定の距離だけ分離され得る。例えば、その距離は、セット内の個別の誘電層の厚さよりも大きい。特に、この距離は、セット内の誘電層の厚さの、少なくとも２倍、例えば少なくとも３倍、例えば少なくとも５倍、例えば少なくとも１０倍、であってもよい。
[0038]交互の誘電層および内部電極層の第１のセットならびに交互の誘電層および内部電極層の第２のセットは、コンデンサの本体の少なくとも部分を形成し得る。誘電層および内部電極層を積み重ねた構成または層状の構成に配置することにより、本コンデンサは、積層コンデンサ、特に、例えば、誘電層がセラミックを含むときには、積層セラミックコンデンサと称され得る。
[0039]交互の誘電層および内部電極層の各セットは、内部電極層と交互に配置される誘電層を備える。特に、内部電極層は、各内部電極層間に位置する誘電層と対向しかつ離間した関係でインターリーブされる第１の内部電極層および第２の内部電極層を含む。
[0040]一般に、誘電層および内部電極層の厚さは、制限されず、性能特徴に応じて所望されるような任意の厚さであってもよい。例えば、内部電極層の厚さは、限定されるものではないが、約５００ｎｍ以上、例えば約１μｍ以上、例えば約２μｍ以上〜約１０μｍ以下、例えば約５μｍ以下、例えば約４μｍ以下、例えば約３μｍ以下、例えば約２μｍ以下、であってもよい。例えば、内部電極層は、約１μｍ〜約２μｍの厚さを有し得る。
[0041]加えて、本発明は、交互の誘電層および内部電極層のセットあたりの、またはコンデンサ全体における、内部電極層の数によって必ずしも制限されない。例えば、各セットは、１０以上、例えば２５以上、例えば５０以上、例えば１００以上、例えば２００以上、例えば３００以上、例えば５００以上、例えば６００以上、例えば７５０以上、例えば１，０００以上の内部電極層を含んでもよい。各セットは、５，０００以下、例えば４，０００以下、例えば３，０００以下、例えば２，０００以下、例えば１，５００以下、例えば１，０００以下、例えば７５０以下、例えば５００以下、例えば４００以下、例えば３００以下、例えば２５０以下、例えば２００以下、例えば１７５以下、例えば１５０以下の内部電極層を有してもよい。また、コンデンサ全体が、前述の数の電極層を含んでもよい。
[0042]内部電極層は、上縁、および上縁の反対側の下縁を有する。内部電極層はまた、上縁と下縁との間に延在する２つの側縁を有する。１つの実施形態において、側縁、上縁、および下縁が、内部電極層の本体を画定する。一般に、本体は、矩形構成または形状を有し得る。
[0043]一般に、上縁および下縁は、同じ寸法（例えば、長さ）を有し得る。側縁は、同じ寸法（例えば、高さ）を有し得る。一般に、側縁は、上縁および／または下縁の寸法（例えば、長さ）よりも短い寸法（例えば、高さ）を有し得る。この点に関して、内部電極層の側縁の高さはコンデンサの上面と下面との間に延在するため、内部電極層の側縁の高さは、内部電極層の上縁および／または下縁の長さがコンデンサの側面間に延在することから、これよりも短くてもよい。言い換えると、内部電極層は、より小さい寸法の側縁よりも大きい寸法の上縁および／または下縁を有し得る。この点に関して、層の「短い」側が、コンデンサの高さ方向に整合し得る。
[0044]内部電極層は、上記層の本体から延在するリードタブを有する。リードタブは、上縁および下縁から延在する。言い換えると、内部電極層は、層の「長い」側または縁から延在するリードタブを有し得る。リードタブは、誘電層の縁および／またはコンデンサの表面へと延在してもよい。例えば、積み重ねた構成にあるとき、リードタブの前縁は、誘電層の縁へと延在してもよい。そのような前縁は、外部端子を形成するために使用されてもよい。加えて、縁は、縁から延在する少なくとも１つのリードタブ、例えば少なくとも２つのリードタブ、例えば少なくとも３つのリードタブ、例えば少なくとも４つのリードタブを有し得る。
[0045]内部電極層の各上縁および下縁は、それらから延在する、等しい数のリードタブを有し得る。例えば、各縁は、それらから延在する少なくとも１つのリードタブを有し得る。別の実施形態において、各縁は、それらから延在する少なくとも２つのリードタブを有し得る。しかしながら、本発明は、内部電極層から延在する任意の数のリードタブを含んでもよく、必ずしも制限されないということが理解されるべきである。
[0046]リードタブは、内部電極層の本体の上縁および下縁の内側部分から延在する。この点に関して、リードタブは、内部電極層の側縁から直に延在しない場合がある。言い換えると、リードタブは、内部電極層の側縁からオフセットされてもよい。このオフセットは、リードタブが、オフセットされて、内部電極層の側縁間、特に、内部電極層の側縁と内部電極層の中心との間に、位置付けられるようなものであってもよい。
[0047]それぞれの内部電極層の上縁および同じ内部電極層の下縁から延在するリードタブは、側縁から同じ距離オフセットされてもよい。この点に関して、リードタブの少なくとも１つの横縁（すなわち、高さ方向に整合する縁）は、実質的に整列されてもよい。
[0048]各縁が少なくとも２つのリードタブを含むとき、上縁上の第１のリードタブは、下縁上の第１のリードタブと同じ距離だけ側縁からオフセットされてもよい。加えて、上縁上の第２のリードタブは、下縁上の第２のリードタブと同じ距離だけ側縁からオフセットされてもよい。この点に関して、それぞれのリードタブの横縁は、実質的に整列されてもよい。
[0049]同様に、上縁から延在するリードタブの長さ（すなわち、ある側面から別の側面までの長手方向に延在する）は、下縁から延在するリードタブの長さと同じであってもよい。
[0050]実質的に整列されるとは、上縁上の第１のリードタブおよび／または第２のリードタブの１つの横縁の側縁からのオフセットが、下縁上の第１のリードタブおよび／または第２のリードタブの対応する横縁の側縁からのオフセットの＋／−１０％以内、例えば＋／−５％以内、例えば＋／−４％以内、例えば＋／−３％以内、例えば＋／−２％以内、例えば＋／−１％以内、例えば＋／−０．５％以内であることを意味する。
[0051]しかしながら、側縁からの上縁および／または下縁上の第１のリードタブのオフセットは、反対側の側縁からの同じ縁上の第２のリードタブのオフセットとは異なってもよいということが理解されるべきである。
[0052]所与の列内の内部電極層の隣接する露出されたリードタブ同士の距離は、終端の誘導形成を確実にするために特別に設計され得る。所与の列内の内部電極層の露出されたリードタブ同士のそのような距離は、約１０ミクロン以下、例えば約８ミクロン以下、例えば約５ミクロン以下、例えば約４ミクロン以下、例えば約２ミクロン以下、例えば約１．５ミクロン以下、例えば約１ミクロン以下、であってもよい。この距離は、約０．２５ミクロン以上、例えば約０．５ミクロン以上、例えば約１ミクロン以上、例えば約１．５ミクロン以上、例えば約２ミクロン以上、例えば約３ミクロン以上、であってもよい。しかしながら、そのような距離は、必ずしも制限されなくてもよいことが理解されるべきである。
[0053]加えて、電極タブの隣接する隊列状スタック同士の距離は、限定されるものではないが、個別の終端が混ざらないことを確実にするために、所与の列内の隣接するリードタブ同士の距離の少なくとも２倍以上であってもよい。いくつかの実施形態において、露出された金属被覆の隣接する隊列状スタック同士の距離は、特定のスタック内の隣接する露出された電極タブ同士の距離の約４倍である。しかしながら、そのような距離は、所望の静電容量性能および回路板構成に応じて様々であってもよい。
[0054]交互の誘電層および内部電極層のセット内の第１の内部電極層のリードタブおよび第２の内部電極層のリードタブは、長手方向に互いからオフセットされる。すなわち、それぞれの内部電極層のリードタブは、内部電極層および／または誘電層の中心線から（例えば、長手方向の中心線からまたは、垂直線に関して）特定の距離だけ対称的にオフセットされてもよい。すなわち、それぞれの内部電極層のリードタブは、内部電極層および／または誘電層の垂直線に関して対称的にオフセットされてもよい。それにもかかわらず、ギャップ領域が、それぞれの内部電極層のリードタブ間に形成される。
[0055]加えて、内部電極層は、そこから延在するリードタブの数に関係なく、所与の方向において対称であってもよい。例えば、リードタブは、内部電極層の本体の中心を通る水平線（すなわち、内部電極層の一方の側縁の中心から他方の側縁の中心まで延在する線）に関して対称であってもよい。
[0056]上に示されるように、本コンデンサは、交互の誘電層および内部電極層の第１のセット、ならびに交互の誘電層および内部電極層の第２のセットを含む。１つの実施形態において、１つのセットの第１の内部電極層と別のセットの最後の内部電極層との間の距離は、所与のセット内の隣接する内部電極層同士の距離よりも大きくてもよい。例えば、第１のセットの第１の内部電極層と第２のセットの最後の内部電極層との間の距離は、第１のセットの第１の内部電極層と第２の内部電極層との間の距離よりも大きくてもよい。
[0057]本発明のコンデンサはまた、上面および下面上に外部端子を含む。１つの特定の実施形態において、外部端子は、コンデンサの側面上に存在しなくてもよい。
[0058]外部端子は、少なくとも１つの第１の極性端子（ｐｏｌａｒｉｔｙ ｔｅｒｍｉｎａｌ）および少なくとも１つの第２の反対の極性端子を含む。本コンデンサは、コンデンサの上面に、少なくとも１つの、例えば少なくとも２つの、例えば少なくとも４つの、例えば少なくとも６つの、例えば少なくとも８つの、第１の極性端子および／または第２の反対の極性端子を含んでもよい。加えて、コンデンサは、コンデンサの下面に上述の数量の端子を含んでもよい。
[0059]本コンデンサは、コンデンサの上面およびコンデンサの下面に、等しい数の第１の極性端子および／または第２の極性端子を含んでもよい。第１の極性端子の数は、コンデンサの上面における第２の反対の極性端子の数と等しくてもよい。第１の極性端子の数は、コンデンサの下面における第２の反対の極性端子の数と等しくてもよい。コンデンサの上面に存在する端子の総数は、コンデンサの下面に存在する端子の総数と等しくてもよい。コンデンサの上面および下面に存在する第１の極性端子の総数は、コンデンサの上面および下面に存在する第２の反対の極性端子の総数と等しくてもよい。
[0060]一般に、交互の誘電層および内部電極層の特定のセットに対応するコンデンサの下面における同様の極性端子は、コンデンサの上面における同様の極性端子に電気的に接続される。コンデンサの上面および下面に位置する同様の極性端子は、入れ子配置（ｉｎｔｅｒｄｉｇｉｔａｔｅｄ）されなくてもよい。この点に関して、上面および下面における対応する同様の極性端子は、端子位置だけオフセットされてなくてもよいが、代わりに、対向する上面または下面における別の同様の極性端子の上または下に直接位置付けられてもよい。言い換えると、交互の誘電層および内部電極層の特定のセットに対応する、対応する同様の極性端子、および特に、そのようなセットの対応するリードタブは、実質的に整列されてもよい。実質的に整列されるとは、上面における極性端子の１つの横縁の側縁からのオフセットが、下面における対応する極性端子の側縁からのオフセットの＋／−１０％以内、例えば＋／−５％以内、例えば＋／−４％以内、例えば＋／−３％以内、例えば＋／−２％以内、例えば＋／−１％以内、例えば＋／−０．５％以内であることを意味する。
[0061]一般に、外部端子のピッチ（すなわち、中心間距離とも呼ばれる、中心同士の公称距離）は、特定の回路板構成によって決定付けられ得る。１つの方向（すなわち、ｘまたはｙ方向）における外部端子同士のピッチは、他の方向（すなわち、それぞれｙまたはｘ方向）における隣接する外部端子同士のピッチと同じであってもよい。すなわち、任意の２つの隣接する外部端子同士のピッチは、任意の他の２つの隣接する外部端子同士のピッチと実質的に同じであってもよい。
[0062]ピッチは、約０．１ｍｍ以上、例えば約０．２ｍｍ以上、例えば約０．３ｍｍ以上、例えば０．４ｍｍ以上、例えば約０．５ｍｍ以上、例えば約０．６ｍｍ以上、例えば約０．７ｍｍ以上、例えば約０．８ｍｍ以上、例えば約０．９ｍｍ以上、例えば約１．０ｍ以上、であってもよい。ピッチは、約２．０ｍｍ以下、例えば約１．５ｍｍ以下、例えば約１．４ｍｍ以下、例えば約１．３ｍｍ以下、例えば約１．２ｍｍ以下、例えば約１．１ｍｍ以下、例えば約１．０ｍｍ以下、であってもよい。例えば、ピッチは、約０．２ｍｍ、約０．４ｍｍ、約０．６ｍｍ、約０．８ｍｍ、約１．０ｍｍ、約１．２ｍｍなどであってもよい。特に、ピッチは、０．６ｍｍ、０．８ｍｍ、または１．０ｍｍであってもよい。１つの実施形態において、ピッチは、約０．６ｍｍ、例えば０．６ｍｍ＋／−１０％、例えば＋／−５％、例えば＋／−２％、例えば＋／−１％、であってもよい。別の実施形態において、ピッチは、約０．８ｍｍ、例えば０．８ｍｍ＋／−１０％、例えば＋／−５％、例えば＋／−２％、例えば＋／−１％、であってもよい。さらなる実施形態において、ピッチは、約１ｍｍ、例えば１ｍｍ＋／−１０％、例えば＋／−５％、例えば＋／−２％、例えば＋／−１％、であってもよい。
[0063]上に示されるように、リードタブの前縁の延在は、外部端子の形成を助けることができる。この点に関して、第１の内部電極層上のリードタブと第２の内部電極層上のリードタブとの間のピッチは、上で述べたものと同じであってもよい。すなわち、第１の内部電極層上のリードタブと第２の内部電極層上のリードタブとの間のピッチは、リードタブが形成に利用される対応する外部端子同士のピッチと実質的に同じであってもよい。
[0064]加えて、外部端子は、ボールグリッドアレイの構成と同様に位置付けられてもよい。例えば、外部端子は、ボールグリッドアレイ、特に周囲のボールグリッドアレイによって典型的に用いられるように接触を行うために設けられてもよい。この点に関して、外部端子のピッチは、周囲のボールグリッドアレイのピッチと同じであってもよい。すなわち、ピッチは、周囲のボールグリッドアレイのピッチの１０％以内、例えば５％以内、例えば２％以内、例えば１％以内、例えば０．５％以内、例えば０．１％以内、であってもよい。
[0065]加えて、ボールグリッドアレイのように、外部端子は、行および列で設けられてもよい。すなわち、外部端子は、それらが少なくとも２つの行および少なくとも２つの列内に存在するように設けられてもよい。例えば、外部端子は、少なくとも２つの行、例えば少なくとも３つの行、例えば少なくとも４つの行内に存在してもよい。行の数は、交互の誘電層および内部電極層の異なるセットの数によって決定付けられ得る。加えて、外部端子は、少なくとも２つの列、例えば少なくとも３つの列、例えば少なくとも４つの列内に存在してもよい。列の数は、内部電極の異なる隊列状タブの数によって決定付けられ得る。
[0066]本発明のコンデンサは、図１Ａ〜図１Ｄ、図２Ａ〜図２Ｄ、および図３Ａ〜図３Ｂに例証されるような実施形態に従ってさらに説明され得る。
[0067]図１Ａは、２列２行の構成のコンデンサ１０を例証する。すなわち、本コンデンサは、上面および下面の各次元に沿って２つの端子を含む。この点に関して、コンデンサ１０は、合計して、上面に４つの外部端子１２、１４、および下面に４つの対応する外部端子（図示せず）を含み、上面の外部端子が、下面の対応する外部端子に電気的に接続される。
[0068]図１Ａのコンデンサ１０は、外部端子１２、１４、ならびに図１Ｄに例証されるような交互の誘電層および内部電極層１１０の２つのセットを含む。図１Ｂおよび図１Ｃに例証されるように、交互の誘電層および内部電極層１１０の各セットは、内部電極層１０５、１１５および誘電層（図示せず）を交互配置で含む。
[0069]一般に、内部電極層１０５、１１５は、内部電極層の本体の上縁および下縁から延在する少なくとも１つのリードタブ１２０、１３０、１４０、１５０を含む。一般に、内部電極層１０５、１１５のリードタブ１２０、１３０、１４０、１５０は、コンデンサの上面および下面へと延在し、外部端子を形成することを助ける。この点に関して、リードタブ１２０、１３０、１４０、１５０は、コンデンサの上面および下面において露出されてもよく、内部電極層の本体と外部端子との間の接続を可能にする。例えば、リードタブ１２０、１３０、１４０、１５０は、誘電層の縁まで延在し、外部端子の形成を可能にする、前縁１２３、１３３、１４３、１５３を含み得る。
[0070]図１Ｂおよび図１Ｃに例証されるように、第１の内部電極層１０５は、上縁１０５ｃおよび下縁１０５ｄに沿い、かつ本体１３５から延在する、１つのリードタブ１２０、１３０を含む。第２の内部電極層１１５は、上縁および下縁に沿い、かつ本体１４５から延在する、１つのリードタブ１４０、１５０を含む。
[0071]第１の内部電極層１０５の上縁および下縁上のリードタブ１２０、１３０は、垂直方向に整列されてもよい。すなわち、上縁１０５ｃに沿う第１のリードタブ１２０の横縁１２１、１２２は、上縁１０５ｃの反対側の下縁１０５ｄに沿う第１のリードタブ１３０の横縁１３１、１３２と整列されてもよい。言い換えると、上縁１０５ｃに沿う第１のリードタブ１２０の横縁１２１、１２２は、上縁１０５ｃの反対側の下縁１０５ｄに沿う第１のリードタブ１３０の横縁１３１、１３２と同じ距離だけ側縁１０５ａ−ｂからオフセットされてもよい（「Ｏ」で示される）。
[0072]しかしながら、上縁１０５ｃに沿う第１のリードタブ１２０の両方の横縁１２１、１２２が、上縁１０５ｃの反対側の下縁１０５ｄに沿う第１のリードタブ１３０の横縁１３１、１３２と整列されてもよいことが理解されるべきである。言い換えると、上縁１０５ｃに沿う第１のリードタブ１２０の両方の横縁１２１、１２２は、上縁１０５ｃの反対側の下縁１０５ｄに沿う第１のリードタブ１３０の両方の横縁１３１、１３２と同じ距離だけ側縁１０５ａ−ｂからオフセットされてもよい。
[0073]同様に、第２の内部電極層１１５の上縁および下縁上のリードタブ１４０、１５０は、垂直方向に整列されてもよい。すなわち、上縁に沿う第１のリードタブ１４０の横縁１４１、１４２は、上縁の反対側の下縁に沿う第１のリードタブ１５０の横縁１５１、１５２と整列されてもよい。１つの実施形態において、上縁に沿う第１のリードタブ１４０の両方の横縁１４１、１４２は、上縁の反対側の下縁に沿う第１のリードタブ１５０の横縁１５１、１５２と整列されてもよい。内部電極層１０５に関して述べられるような上縁上の第１のリードタブの横縁と下縁上の第１のリードタブの横縁の関係は、内部電極層１１５にも適用され得る。
[0074]そのような配置では、第１の内部電極層１０５のリードタブ１２０と第２の内部電極層１１５のリードタブ１４０との間にギャップが形成されてもよい。同様に、第１の内部電極層１０５のリードタブ１３０と第２の内部電極層１１５のリードタブ１５０との間にギャップが形成されてもよい。それぞれのギャップのサイズは、実質的に同じであってもよい。
[0075]リードタブ１２０および１４０は、内部電極層１０５および１１５から延在するリードタブ１３０および１５０とそれぞれ並列に配置されてもよく、その結果、交互の電極層１０５および１１５から延在するリードタブは、それぞれの列内で整列されてもよい。例えば、内部電極層１０５のリードタブ１２０および１３０が、それぞれ積み重ねた構成で配置され得る一方で、内部電極層１１５のリードタブ１４０および１５０が、それぞれ積み重ねた構成で配置され得る。
[0076]リードタブ１２０は外部端子１２に接続する一方、リードタブ１４０は外部端子１４に接続するということを理解されよう。したがって、それぞれのリードタブ１２０は、外部端子１２および１４と同様の様式で、それぞれのリードタブ１４０と入れ子配置されることになる。入れ子配置されたリードタブは、複数の隣接する電流注入点を関連した主要電極部上に提供することができる。
[0077]加えて、図１Ａのコンデンサ１０は、上面に少なくとも１つの第１の極性端子および少なくとも１つの第２の反対の極性端子を含む。図示されないが、下面は、少なくとも第１の極性端子および第２の反対の端子を含む。特に、図１Ａは、上面に２つの正端子１２および２つの負端子１４を含む。
[0078]図１Ａ〜図１Ｄに例証されるように、本コンデンサは、各表面に４つの外部端子を含み、各内部電極層は、上縁および下縁から延在する少なくとも１つのリードタブを含む。しかしながら、上に示されるように、本発明は、外部端子の数ならびに／または上縁および／もしくは下縁から延在するリードタブの数によって制限されない。
[0079]例えば、図２Ａは、各表面上の８つの外部端子、ならびに各内部電極層の上面および下面から延在する２つのリードタブを含むコンデンサ２０を例証する。
[0080]図２Ａに例証されるように、コンデンサ２０は、２行４列の構成を有する。すなわち、本コンデンサは、１つの次元に沿って２つの端子、および上面および下面の別の次元に沿って４つの端子を含む。この点に関して、本コンデンサは、合計して、上面に８つの外部端子２２ａ−ｂ、２４ａ−ｂ、および下面に８つの対応する外部端子（図示せず）を含み、上面の外部端子が、下面の対応する外部端子２２ａ−ｂ、２４ａ−ｂに電気的に接続される。
[0081]図２Ａのコンデンサ２０は、外部端子２２ａ−ｂ、２４ａ−ｂ、ならびに図２Ｄに例証されるような交互の誘電層および内部電極層２１０の２つのセットを含む。図２Ｂおよび図２Ｃに例証されるように、交互の誘電層および内部電極層２１０の各セットは、内部電極層２０５、２１５および誘電層（図示せず）を交互配置で含む。
[0082]一般に、内部電極層２０５、２１５は、内部電極層の本体の上縁および下縁から延在する少なくとも１つのリードタブ２２０ａ−ｂ、２３０ａ−ｂ、２４０ａ−ｂ、２５０ａ−ｂを含む。一般に、内部電極層２０５、２１５のリードタブ２２０ａ−ｂ、２３０ａ−ｂ、２４０ａ−ｂ、２５０ａ−ｂは、コンデンサの上面および下面へと延在し、外部端子を形成することを助ける。この点に関して、リードタブ２２０ａ−ｂ、２３０ａ−ｂ、２４０ａ−ｂ、２５０ａ−ｂは、コンデンサの上面および下面において露出されてもよく、内部電極層の本体と外部端子との間の接続を可能にする。例えば、リードタブ２２０ａ−ｂ、２３０ａ−ｂ、２４０ａ−ｂ、２５０ａ−ｂは、誘電層の縁まで延在し、外部端子の形成を可能にする、前縁２２３ａ−ｂ、２３３ａ−ｂ、２４３ａ−ｂ、２５３ａ−ｂを含み得る。
[0083]図２Ｂおよび図２Ｃに例証されるように、内部電極層２０５、２１５は、上縁および下縁に沿って少なくとも２つのリードタブ２２０ａ−ｂ、２３０ａ−ｂ、２４０ａ−ｂ、２５０ａ−ｂを含む。図２Ｂおよび図２Ｃに例証されるように、第１の内部電極層２０５は、各上縁２０５ｃおよび下縁２０５ｄに沿い、かつ本体２３５から延在する、２つのリードタブ２２０ａ−ｂ、２３０ａ−ｂを含む。第２の内部電極層２１５は、各上縁下縁に沿い、かつ本体２４５から延在する、２つのリードタブ２４０ａ−ｂ、２５０ａ−ｂを含む。
[0084]第１の内部電極層２０５の上縁２０５ｃおよび下縁２０５ｄ上のリードタブ２２０ａ−ｂ、２３０ａ−ｂは、垂直方向に整列されてもよい。すなわち、上縁２０５ｃに沿う第１のリードタブ２２０の横縁２２１ａ、２２２ａは、上縁２０５ｃの反対側の下縁２０５ｄに沿う第１のリードタブ２３０の横縁２３１ａ、２３２ａと整列されてもよい。言い換えると、上縁２０５ｃに沿う第１のリードタブ２２０の横縁２２１ａ、２２２ａは、上縁２０５ｃの反対側の下縁２０５ｄに沿う第１のリードタブ２３０の横縁２３１ａ、２３２ａと同じ距離だけ側縁２０５ａ−ｂからオフセットされてもよい（「Ｏ」で示される）。また、上縁２０５ｃに沿う第１のリードタブ２２０の両方の横縁２２１ａ、２２２ａは、上縁２０５ｃの反対側の下縁２０５ｄに沿う第１のリードタブ２３０の横縁２３１ａ、２３２ａと整列されてもよい。すなわち、両方の横縁が、側縁２０５ａ−ｂから同じ距離だけオフセットされてもよい。
[0085]上縁２０５ｃおよび下縁２０５ｄが少なくとも２つのリードタブ２２０ａ−ｂ、２３０ａ−ｂを含むとき、上縁２０５ｃ上の各リードタブの少なくとも１つの横縁は、下縁２０５ｄ上のリードタブの対応する横縁と整列されてもよい。また、上縁２０５ｃ上の各リードタブの両方の横縁が、下縁２０５ｄ上のリードタブの対応する横縁と整列されてもよい。
[0086]同様に、第２の内部電極層２１５の上縁および下縁上のリードタブ２４０ａ−ｂ、２５０ａ−ｂは、垂直方向に整列されてもよい。すなわち、上縁に沿う第１のリードタブ２４０の横縁２４１ａ、２４２ａは、上縁の反対側の下縁に沿う第１のリードタブ２５０の横縁２５１ａ、２５２ａと整列されてもよい。上縁に沿う第１のリードタブ２４０の両方の横縁２４１ａ、２４２ａは、上縁の反対側の下縁に沿う第１のリードタブ２５０の横縁２５１ａ、２５２ａと整列されてもよい。内部電極層２０５に関して述べられるような上縁上の第１のリードタブの横縁と下縁上の第１のリードタブの横縁の関係は、内部電極層２１５にも適用され得る。
[0087]そのような配置では、第１の内部電極層２０５の、第２の内部電極層２１５の、または両方の、上縁２０５ｃに沿うリードタブのうちのいずれかの間にギャップが形成されてもよい。例えば、それぞれの内部電極層の上縁から延在するリードタブ２２０ａ−ｂ、２４０ａ−ｂのうちのいずれかの間にギャップが形成されてもよい。加えて、第１の内部電極層２０５の、第２の内部電極層２１５の、または両方の、上縁２０５ｄに沿うリードタブのうちのいずれかの間にギャップが形成されてもよい。例えば、それぞれの内部電極層の上縁から延在するリードタブ２３０ａ−ｂ、２５０ａ−ｂのうちのいずれかの間にギャップが形成されてもよい。また、上縁から延在する２つのそれぞれのタブの間のギャップのサイズは、同じ内部電極層からにしろ、隣接する内部電極層からにしろ、下縁から延在する対応する２つのそれぞれのタブの間のギャップのサイズと実質的に同じであってもよい。例えば、リードタブ２２０ａと２２０ｂとの間のギャップは、リードタブ２３０ａと２３０ｂとの間のギャップと実質的に同じであってもよい。同様に、リードタブ２２０ａと２４０ａとの間のギャップは、リードタブ２３０ａと２５０ａとの間のギャップと実質的に同じであってもよい。
[0088]リードタブ２２０ａ−ｂ、２４０ａ−ｂのいずれかまたはすべては、層２０５および２１５からそれぞれ延在するリードタブ２３０ａ−ｂ、２５０ａ−ｂと並列に配置され得、その結果、交互の電極層２０５および２１５から延在するリードがそれぞれの列内で整列され得る。例えば、内部電極層２０５のリードタブ２２０ａ−ｂおよび２３０ａ−ｂが、それぞれ積み重ねた構成で配置され得る一方で、内部電極層２１５のリードタブ２４０ａ−ｂおよび２５０ａ−ｂが、それぞれ積み重ねた構成で配置され得る。
[0089]リードタブ２２０ａ−ｂは外部端子２２ａ−ｂにそれぞれ接続する一方、リードタブ２４０ａ−ｂは外部端子２４ａ−ｂにそれぞれ接続することを理解されたい。したがって、それぞれのリードタブ２２０ａ−ｂは、外部端子２２ａ−ｂおよび２４ａ−ｂと同様の様式で、それぞれのリードタブ２４０ａ−ｂとそれぞれ入れ子配置されることになる。入れ子配置されたリードタブは、複数の隣接する電流注入点を関連した主要電極部上に提供することができる。
[0090]加えて、図２Ａのコンデンサ２０は、上面に少なくとも１つの第１の極性端子および少なくとも１つの第２の反対の端子を含む。図示されないが、下面は、少なくとも第１の極性端子および第２の反対の端子を含む。特に、図２Ａは、上面に４つの正端子２２ａ−ｂおよび４つの負端子２４ａ−ｂを含む。
[0091]図２Ａ〜図２Ｄに例証されるように、本コンデンサは、各表面に８つの外部端子を含み、本コンデンサは、交互の誘電層および内部電極層の２つのセットを含む。しかしながら、上に示されるように、本発明は、外部端子の数ならびに／または交互の誘電層および内部電極層のセットの数によって制限されない。
[0092]例えば、図３Ａは、各表面に１６個の外部端子、ならびに交互の誘電層および内部電極層の４つのセットを含むコンデンサ２０を例証する。
[0093]図３Ａに例証されるように、コンデンサ３０は、４行４列の構成を有する。すなわち、本コンデンサは、１つの次元に沿って４つの端子、および上面および下面の別の次元に沿って４つの端子を含む。この点に関して、本コンデンサは、合計して、上面に１６個の外部端子３２ａ−ｂ、３４ａ−ｂ、および下面に１６個の対応する外部端子を含み、上面の外部端子３２ａ−ｂ、３４ａ−ｂは、下面の対応する外部端子に電気的に接続されてもよい。
[0094]図３Ａのコンデンサ３０は、外部端子３２ａ−ｂ、３４ａ−ｂ、ならびに図３Ｂに例証されるような交互の誘電層および内部電極層２１０の４つのセットを含む。図２Ｂおよび図２Ｃに例証されるように、交互の誘電層および内部電極層２１０の各セットは、内部電極層２０５、２１５および誘電層（図示せず）を交互配置で含む。
[0095]リードタブ２２０ａ−ｂは外部端子３２ａ−ｂにそれぞれ接続する一方、リードタブ２４０ａ−ｂは外部端子３４ａ−ｂにそれぞれ接続することを理解されよう。したがって、それぞれのリードタブ２２０ａ−ｂは、外部端子３２ａ−ｂおよび３４ａ−ｂと同様の様式で、それぞれのリードタブ２４０ａ−ｂとそれぞれ入れ子配置されることになる。入れ子配置リードタブは、複数の隣接する電流注入点を関連した主要電極部上に提供することができる。
[0096]加えて、図３Ａのコンデンサ３０は、上面に少なくとも１つの第１の極性端子および少なくとも１つの第２の反対の端子を含む。図示されないが、下面は、少なくとも第１の極性端子および第２の反対の端子を含む。特に、図３Ａは、上面に４つの正端子３２ａ−ｂおよび４つの負端子３４ａ−ｂを含む。
[0097]図２Ａ、図２Ｄ、および図３Ａ、図３Ｂのコンデンサは、図２Ｂの交互の誘電層および内部電極層２１０のセットを用いるが、他の構成が用いられてもよいことが理解されるべきである。すなわち、図１Ｂ、図１Ｃの交互の誘電層および内部電極層１１０のセットは、図２Ａ、図２Ｄ、および図３Ａ、図３Ｂのコンデンサ２０および３０内で用いられてもよい。この点に関して、図２Ａ、図２Ｄのコンデンサ２０内で交互の誘電層および内部電極層２１０の２つのセットのみを用いるのではく、本コンデンサは、交互の誘電層および内部電極層１１０の最大４つのセットを用いてもよい。この点に関して、図２Ａ、図２Ｄのコンデンサ２０は、交互の誘電層および内部電極層の２〜４つのセットを用いてもよい。同様に、図３Ａ、図３Ｂのコンデンサ３０内で交互の誘電層および内部電極層２１０の４つのセットのみを用いるのではく、本コンデンサは、交互の誘電層および内部電極層１１０の最大８つのセットを用いてもよい。この点に関して、図３Ａ、図３Ｂのコンデンサ３０は、交互の誘電層および内部電極層の２〜８つのセットを用いてもよい。
[0098]加えて、図の実施形態は、交互の誘電層および内部電極層のセットあたり４つのみの内部電極層を用いる。しかしながら、本発明は、セットあたり任意の数の内部電極層を含んでもよく、必ずしも制限されないということが理解されるべきである。
[0099]一般に、本発明は、様々な利益および利点を提供する特有の構成を有するコンデンサを提供する。この点に関して、本コンデンサを構築するのに用いられる材料は、制限されることなく当該技術分野において一般的に用いられるような任意のものであってもよく、また当該技術分野において一般的に用いられる任意の方法を使用して形成されてもよいことが理解されるべきである。
[00100]一般に、誘電層は、典型的には、約１０〜約４０，０００、いくつかの実施形態においては約５０〜約３０，０００、およびいくつかの実施形態においては約１００〜約２０，０００などの、比較的高い誘電率（Ｋ）を有する材料から形成される。
[00101]この点に関して、誘電材料は、セラミックであってもよい。セラミックは、ウェハ（例えば、事前焼成された）、またはデバイス自体と共焼成される誘電材料など、様々な形態で提供されてもよい。
[00102]高誘電材料のタイプの特定の例としては、例えば、ＮＰＯ（ＣＯＧ）（最大約１００）、Ｘ７Ｒ（約３，０００〜約７，０００）、Ｘ７Ｓ、Ｚ５Ｕ、および／またはＹ５Ｖ材料が挙げられる。前述の材料は、それらの産業分野で認められた定義により説明されるものであり、そのような定義の一部は、米国電子工業会（ＥＩＡ）によって確立された標準分類であり、また前述の材料は、そのようなものとして、当業者によって認識されるべきであるということを理解されたい。例えば、そのような材料は、セラミックを含んでもよい。そのような材料は、チタン酸バリウムおよび関連固溶体（例えば、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、チタン酸ジルコン酸バリウム、チタン酸バリウムストロンチウムジルコン酸、チタン酸バリウムカルシウムジルコン酸など）、チタン酸鉛および関連固溶体（例えば、チタン酸ジルコニウム酸鉛、ジルコン酸チタン酸鉛ランタン）、ビスマスチタン酸ナトリウムなどのペロブスカイトを含んでもよい。１つの特定の実施形態において、例えば、式ＢａｘＳｒ１−ｘＴｉＯ３のチタン酸バリウムストロンチウム（「ＢＳＴＯ」）が用いられてもよく、式中、ｘは、０〜１、いくつかの実施形態においては、約０．１５〜約０．６５、およびいくつかの実施形態においては、約０．２５〜約０．６である。他の好適なペロブスカイトは、例えば、ＢａｘＣａ１−ｘＴｉＯ３（式中、ｘは、約０．２〜約０．８、およびいくつかの実施形態においては、約０．４〜約０．６である）、ＰｂｘＺｒ１−ｘＴｉＯ３（「ＰＺＴ」）（式中、ｘは、約０．０５から約０．４の範囲にわたる）、チタン酸ジルコニウム鉛ランタン（「ＰＬＺＴ」）、チタン酸鉛（ＰｂＴｉＯ３）、チタン酸バリウムカルシウムジルコン酸（ＢａＣａＺｒＴｉＯ３）、硝酸ナトリウム（ＮａＮＯ３）、ＫＮｂＯ３、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＰｂＮｂ２Ｏ６、ＰｂＴａ２Ｏ６、ＫＳｒ（ＮｂＯ３）、およびＮａＢａ２（ＮｂＯ３）５ＫＨｂ２ＰＯ４を含んでもよい。依然としてさらなる複雑なペロブスカイトは、Ａ［Ｂ１１／３Ｂ２２／３］Ｏ３材料を含んでもよく、式中、ＡはＢａｘＳｒ１−ｘ（ｘは０〜１の値であり得る）、Ｂ１は、ＭｇｙＺｎ１−ｙ（ｙは０〜１の値であり得る）、Ｂ２はＴａｚＮｂ１−ｚである（ｚは０〜１の値であり得る）。１つの特定の実施形態において、誘電層は、チタン酸を含んでもよい。
[00103]内部電極層は、当該技術分野において知られているような様々な異なる金属のいずれかから形成されてもよい。内部電極層は、導電性金属などの金属製であってもよい。材料は、貴金属（例えば、銀、金、パラジウム、白金など）、卑金属（例えば、銅、すず、ニッケル、クロム、チタン、タングステンなど）など、ならびにそれらの様々な組み合わせを含んでもよい。スパッタされたチタン／タングステン（Ｔｉ／Ｗ）合金、ならびにクロム、ニッケル、および金のそれぞれのスパッタされた層もまた好適であり得る。１つの特定の実施形態において、内部電極層は、ニッケル、またはその合金を含んでもよい。
[00104]外部端子は、当該技術分野において知られているような様々な異なる金属のいずれかから形成されてもよい。外部端子は、導電性金属などの金属製であってもよい。材料は、貴金属（例えば、銀、金、パラジウム、白金など）、卑金属（例えば、銅、すず、ニッケル、クロム、チタン、タングステンなど）など、ならびにそれらの様々な組み合わせを含んでもよい。１つの特定の実施形態において、外部端子は、銅、またはその合金を含んでもよい。
[00105]外部端子は、当該技術分野において一般的に知られている任意の方法を使用して形成されてもよい。外部端子は、スパッタリング、塗装、印刷、無電解めっきまたは微細銅終端処理（ＦＣＴ：ｆｉｎｅ ｃｏｐｐｅｒ ｔｅｒｍｉｎａｔｉｏｎ）、電解めっき、プラズマ蒸着、高圧ガス噴霧／エアブラシなどの技法を使用して形成されてもよい。
[00106]外部端子は、外部端子が金属の薄膜めっきであるように形成されてもよい。そのような薄膜めっきは、導電性金属などの導電材料を、内部電極層の露出部分に蒸着することによって形成されてもよい。例えば、内部電極層の前縁は、それがめっき終端の形成を可能にすることができるように露出されてもよい。
[00107]外部端子は、約５０μｍ以下、例えば約４０μｍ以下、例えば約３０μｍ以下、例えば約２５μｍ以下、例えば約２０μｍ以下から、約５μｍ以上、例えば約１０μｍ以上、例えば約１５μｍ以上の平均厚さを有してもよい。例えば、外部端子は、約５μｍ〜約５０μｍ、例えば約１０μｍ〜約４０μｍ、例えば約１５μｍ〜約３０μｍ、例えば約１５μｍ〜約２５μｍの平均厚さを有してもよい。
[00108]一般に、外部端子は、めっき端子を備えてもよい。例えば、外部端子は、電解めっき端子、無電解めっき端子、またはそれらの組み合わせを備えてもよい。例えば、電解めっき端子は、電解めっきにより形成されてもよい。無電解めっき端子は、無電解めっきにより形成されてもよい。
[00109]複数の層が外部端子を構成するとき、外部端子は、電解めっき端子および無電解めっき端子を含んでもよい。例えば、まず、無電解めっきが、材料の最初の層を蒸着するために用いられてもよい。次いで、めっき技法は、材料のより速い構築を可能にすることができる電気化学めっきシステムへと切り替えられてもよい。
[00110]いずれかのめっき法を使用してめっき端子を形成するとき、コンデンサの本体から露出される内部電極層のリードタブの前縁は、めっき溶液にさらされる。さらすとは、１つの実施形態において、本コンデンサは、めっき溶液に浸漬されてもよい。
[00111]めっき溶液は、めっき終端を形成するために用いられる、導電性金属などの導電材料を含む。そのような導電材料は、前述の材料のうちのいずれか、または当該技術分野において一般的に知られているような任意のものであってもよい。例えば、めっき溶液は、めっき層および外部端子がニッケルを含むように、スルファミン酸ニッケル浴溶液または他のニッケル溶液であってもよい。代替的に、めっき溶液は、めっき層および外部端子が銅を含むように、銅酸浴または他の好適な銅溶液であってもよい。
[00112]加えて、めっき溶液は、当該技術分野において一般的に知られているような他の添加剤を含んでもよいということが理解されるべきである。例えば、添加剤は、めっきプロセスを助けることができる他の有機添加剤および媒体を含んでもよい。加えて、添加剤は、めっき溶液を所望のｐＨで用いるために用いられてもよい。１つの実施形態において、抵抗低減添加剤が、コンデンサ、および内部電極層のリードタブの露出された前縁への、完全なめっき被覆およびめっき材料の結合を助けるために溶液で用いられてもよい。
[00113]本コンデンサは、既定の時間量の間、めっき溶液に露出、浸水、浸漬されてもよい。そのような露出時間は、必ずしも制限されず、めっき端子を形成するのに十分なめっき材料が蒸着することを可能にするための十分な時間量であり得る。この点に関して、この時間は、交互の誘電層および内部電極層のセット内のそれぞれの内部電極層の所与の極性のリードタブの所望の露出された隣接する前縁同士の連続的接続の形成を可能にするのに十分なものでなければならない。
[00114]一般に、電解めっきと無電解めっきの違いは、電解めっきが、外部電源を使用することなどによって、電気的バイアスを用いることである。電解めっき溶液は、典型的には、高電流密度範囲、例えば、１０〜１５ａｍｐ／ｆｔ２（定格９．４ボルト）にさらされ得る。めっき端子の形成を必要とするコンデンサへの負の接続、および同じめっき溶液内の固体材料（例えば、Ｃｕめっき溶液内のＣｕ）への正の接続により接続が形成され得る。すなわち、コンデンサは、めっき溶液の極性と反対の極性にバイアスされる。そのような方法を使用して、めっき溶液の導電材料は、内部電極層のリードタブの露出された前縁の金属に添着される。
[00115]コンデンサをめっき溶液に浸す、またはさらす前に、様々な前処理ステップが用いられ得る。そのようなステップは、リードタブの前縁へのめっき材料の添着に触媒作用を及ぼすこと、添着を加速すること、および／または添着を改善することを含む様々な目的のために行われてもよい。
[00116]加えて、めっき、または任意の他の前処理のステップの前に、最初のクリーニングステップが用いられてもよい。そのようなステップは、内部電極層の露出されたリードタブ上に形成されるいかなる酸化物の蓄積も除去するために用いられてもよい。このクリーニングステップは、内部電極または他の導電性素子がニッケルから形成されるときに酸化ニッケルのいかなる蓄積も除去することを助けるのに特に役立ち得る。構成要素クリーニングは、酸クリーナを含むものなど、プレクリーン浴への完全浸水によって達成されてもよい。１つの実施形態において、露出は、およそ約１０分など、既定の時間にわたり得る。クリーニングはまた、代替的に、化学研磨またはハーパライジング（ｈａｒｐｅｒｉｚｉｎｇ）ステップによって達成されてもよい。
[00117]加えて、内部電極層のリードタブの露出された金属前縁を活性化するためのステップが、導電材料の蒸着を促進するために実施されてもよい。活性化は、パラジウム塩、フォトパターニングされたパラジウム有機金属前駆体（マスクまたはレーザにより）、スクリーン印刷もしくはインクジェット蒸着されたパラジウム化合物、または電気泳動パラジウム堆積物内への浸水によって達成され得る。パラジウムベースの活性化は、現下、ニッケルまたはその合金から形成された露出されたタブ部の活性化にしばしばよく作用する活性化液の単なる例として開示されることを理解されたい。しかしながら、他の活性化液もまた利用されてもよく、このため必ずしも限定されないことが理解されるべきである。
[00118]また、前述の活性化ステップに代わって、またはそれに加えて、コンデンサの内部電極層を形成するときに、活性化ドーパントが、導電材料内に導入されてもよい。例えば、内部電極層がニッケルを含み、活性化ドーパントがパラジウムを含むとき、パラジウムドーパントが、内部電極層を形成するニッケルインクまたは組成物内へ導入され得る。そうすることにより、パラジウム活性化ステップを除去することができる。有機金属前駆体など、上の活性化方法のうちの一部はまた、コンデンサの全体的にセラミック製の本体への添着の増大のためのガラス形成剤の共蒸着に適していることをさらに理解されたい。活性化ステップが上に説明されるように行われるとき、活性剤材料の痕跡が、しばしば、終端めっきの前後に、露出された導電性部分において残っていることがある。
[00119]加えて、めっき後の後処理ステップも、所望の場合、または必要に応じて、用いられてもよい。そのようなステップは、材料の添着の強化および／または改善を含む、様々な目的のために行われてもよい。例えば、加熱（またはアニーリング）ステップが、めっきステップを実施した後に用いられてもよい。そのような加熱は、焼付、レーザサブジェクション（ｌａｓｅｒ ｓｕｂｊｅｃｔｉｏｎ）、ＵＶ露光、マイクロ波露出、アーク溶接などにより行われてもよい。
[00120]本明細書に示されるように、外部端子は、少なくとも１つのめっき層を備える。１つの実施形態において、外部端子は、１つのみのめっき層を備えてもよい。しかしながら、外部端子は複数のめっき層を備えてもよいことが理解されるべきである。例えば、外部端子は、第１のめっき層および第２のめっき層を備えてもよい。加えて、外部端子はまた、第３のめっき層を備えてもよい。さらに、これらのめっき層の材料は、前述したもののうちのいずれか、および当該技術分野において一般的に知られているようなものであってもよい。
[00121]例えば、第１のめっき層などの１つのめっき層は、銅またはその合金を含んでもよい。第２のめっき層などの別のめっき層は、ニッケルまたはその合金を含んでもよい。第３のめっき層などの別のめっき層は、すず、鉛、金、または、合金などの組み合わせを含んでもよい。代替的に、最初のめっき層が、ニッケルを含み、すずまたは金のめっき層がそれに続いてもよい。別の実施形態において、銅の最初のめっき層、次いでニッケル層が形成されてもよい。
[00122]１つの実施形態において、最初または第１のめっき層は、導電性金属（例えば、銅）であってもよい。この領域は、次いで、密閉のために抵抗体高分子材料を含む第２の層で被覆されてもよい。この領域は、次いで、抵抗性高分子材料を選択的に取り除くために研磨され、次いで、導電性の金属材料（例えば、銅）を含む第３の層で再びめっきされてもよい。
[00123]最初のめっき層の上の前述の第２の層は、はんだバリア層、例えば、ニッケルはんだバリア層に対応し得る。いくつかの実施形態において、前述の層は、最初の無電解または電解めっきされた層（例えば、めっき銅）の上に金属（例えば、ニッケル）の追加層を電解めっきすることによって形成されてもよい。層前述のはんだバリア層のための他の例示的な材料としては、ニッケルリン、金、および銀が挙げられる。前述のはんだバリア層の上の第３の層は、いくつかの実施形態において、めっきされたＮｉ、Ｎｉ／Ｃｒ、Ａｇ、Ｐｄ、Ｓｎ、Ｐｂ／Ｓｎ、または他の好適なめっきされたはんだなどの導電性層に対応する。
[00124]加えて、そのような金属めっきの上に、抵抗性合金またはより高い抵抗金属合金被覆、例えば、無電解Ｎｉ−Ｐ合金などを提供するために、金属めっきの層が形成された後に電解めっきステップが続いてもよい。しかしながら、当業者が本明細書による完全な開示により理解するような任意の金属被覆を含むことが可能であることが理解されるべきである。
[00125]前述のステップのいずれも、バレルめっき、流動床めっきおよび／またはフロースルーめっき（ｆｌｏｗ−ｔｈｒｏｕｇｈ ｐｌａｔｉｎｇ）終端プロセスなどの、バルクプロセスとして行われてもよく、それらのすべてが当該技術分野において一般的に知られているということを理解されたい。そのようなバルクプロセスは、複数の成分が一度に処理されることを可能にして、効率的かつ迅速な終端プロセスを提供する。これは、個々の成分の処理を必要とする厚膜終端の印刷などの、従来の終端方法に関する特定の利点である。
[00126]本明細書で説明されるように、外部端子の形成は、概して、内部電極層のリードタブの露出された前縁の位置によって誘導される。そのような現象は、外部めっき端子の形成が、コンデンサ上の選択された周囲の場所における内部電極層の露出された導電性金属の構成によって決定されることから、「自己決定」と称され得る。
[00127]薄膜めっきされた終端を形成するための上記の技術の追加の態様は、あらゆる目的のために参照により本明細書に組み込まれる、Ｒｉｔｔｅｒらに対する米国特許第７，１７７，１３７号において説明される。コンデンサ終端を形成するための追加の技術もまた、本技術の範囲内であり得ることを理解されたい。例示的な代替案は、限定されるものではないが、厚膜導電性層もしくは薄膜導電性層の両方を形成するための、めっき、磁性、マスキング、電気泳動／静電、スパッタリング、真空蒸着、印刷または他の技法による終端の形成を含む。
[00128]本明細書に規定されるような積層コンデンサは、本明細書に開示される仕様に従って製造された。特に、交互の誘電層および内部電極層の２つのセットを含む２行４列の積層コンデンサが製造された。各内部電極層は、上縁から延在する２つのリードタブ、および下縁から延在する２つのリードタブを含んでいた。本コンデンサは、上面に８つの外部端子、および下面に８つの外部端子を含んでおり、各表面における４つの外部端子が、第１の極性を有しており、各表面における残りの４つの外部端子が、第２の反対の極性を有していた。本コンデンサは、約３００個の活性内部電極層を含んでおり、各層は、隣接する内部電極層から設定内で約４ミクロン隔てられた。
Figure 2020520122
[00129]本発明のこれらおよび他の修正形態および変異形は、本発明の趣旨および範囲から逸脱することなく、当業者により実践され得る。加えて、様々な実施形態の態様は、全体または部分の両方において交換可能であり得ることが理解されるべきである。さらには、当業者は、先の説明は、単に例にすぎず、添付の特許請求の範囲においてそのようにさらに説明される本発明を制限することは意図されないことを理解するものとする。

Claims (19)

  1. 積層コンデンサであって、
    交互の誘電層および内部電極層の第１のセット、ならびに交互の誘電層および内部電極層の第２のセットを含む本体であって、
    交互の誘電層および内部電極層の各セットが、第１の内部電極層および第２の内部電極層を含み、
    各内部電極層が、上縁と、前記上縁の反対側の下縁と、前記内部電極層の本体を画定する、前記上縁と前記下縁との間に延在する２つの側縁とを含み、
    各内部電極層が、前記内部電極層の前記本体の前記上縁から延在する少なくとも１つのリードタブと、前記内部電極層の前記本体の前記下縁から延在する少なくとも１つのリードタブとを含み、
    前記内部電極層の前記本体の前記上縁から延在する前記リードタブが、前記内部電極層の前記本体の前記側縁からオフセットされ、
    前記内部電極層の前記本体の前記下縁から延在する前記リードタブが、前記内部電極層の前記本体の前記側縁からオフセットされる、本体と、
    前記内部電極層に電気的に接続された外部端子であって、前記コンデンサの上面、および前記コンデンサの上面の反対側の前記コンデンサの下面に形成される、外部端子と、を備える、積層コンデンサ。
  2. 前記第１の内部電極層および前記第２の内部電極層が、反対の関係でインターリーブされ、誘電層が、前記第１の内部電極層と前記第２の内部電極層との間に位置付けられる、請求項１に記載のコンデンサ。
  3. 各内部電極層が、前記上縁、前記下縁、または前記上縁および前記下縁の両方から延在する少なくとも２つのリードタブを含み、前記２つのリードタブが、第１のリードタブおよび第２のリードタブを含む、請求項１に記載のコンデンサ。
  4. 前記上縁上の前記リードタブの少なくとも１つの横縁が、前記下縁上の前記リードタブの少なくとも１つの横縁と実質的に整列される、請求項１に記載のコンデンサ。
  5. 前記上縁上の前記リードタブの両方の横縁が、前記下縁上の前記リードタブの両方の横縁と実質的に整列される、請求項１に記載のコンデンサ。
  6. 上縁上の前記第１のリードタブの少なくとも１つの側縁および前記第２のリードタブの少なくとも１つの側縁が、上縁上の前記第１のリードタブの少なくとも１つの側縁および前記第２のリードタブの少なくとも１つの側縁とそれぞれ実質的に整列される、請求項３に記載のコンデンサ。
  7. 上縁上の前記第１のリードタブの両方の側縁および前記第２のリードタブの両方の側縁が、前記上縁上の前記第１のリードタブの両方の側縁および前記第２のリードタブの両方の側縁と実質的に整列される、請求項３に記載のコンデンサ。
  8. 前記誘電層がセラミックを含む、請求項２に記載のコンデンサ。
  9. 前記内部電極層が導電性金属を含む、請求項１に記載のコンデンサ。
  10. 前記外部端子が、電解めっき層を含む、請求項１に記載のコンデンサ。
  11. 前記外部端子が、無電解めっき層を含む、請求項１に記載のコンデンサ。
  12. 前記外部端子が、無電解めっき層および電解めっき層を含む、請求項１に記載のコンデンサ。
  13. 前記外部端子が、第１の無電解めっき層、第２の電解めっき層、および第３の電解めっき層を含む、請求項１に記載のコンデンサ。
  14. 前記第１の無電解めっき層が銅を含み、前記第２の電解めっき層がニッケルを含み、前記第３の電解めっき層がすずを含む、請求項１３に記載のコンデンサ。
  15. 前記コンデンサが、交互の誘電層および内部電極層の少なくとも３つのセットを含む、請求項１に記載のコンデンサ。
  16. 請求項１に記載のコンデンサを含む回路板であって、前記コンデンサが前記回路板上に位置付けられた、回路板。
  17. 前記回路板が、集積回路パッケージをさらに備え、前記回路板、前記コンデンサ、および前記集積回路パッケージが積み重ねられた配置で存在するように、前記コンデンサが、前記回路板と前記集積回路パッケージとの間に垂直方向に位置付けられる、請求項１６に記載の回路板。
  18. 前記コンデンサが、前記回路板および前記集積回路パッケージに直接接続される、請求項１７に記載の回路板。
  19. 請求項１に記載のコンデンサを含む集積回路パッケージ。
JP2019563059A 2017-05-15 2018-05-15 積層コンデンサ、および積層コンデンサを含む回路板 Pending JP2020520122A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023070907A JP2023093670A (ja) 2017-05-15 2023-04-24 積層コンデンサ、および積層コンデンサを含む回路板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762506130P 2017-05-15 2017-05-15
US62/506,130 2017-05-15
PCT/US2018/032734 WO2018213288A1 (en) 2017-05-15 2018-05-15 Multilayer capacitor and circuit board containing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023070907A Division JP2023093670A (ja) 2017-05-15 2023-04-24 積層コンデンサ、および積層コンデンサを含む回路板

Publications (1)

Publication Number Publication Date
JP2020520122A true JP2020520122A (ja) 2020-07-02

Family

ID=64096741

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2019563058A Pending JP2020520121A (ja) 2017-05-15 2018-05-15 積層コンデンサ、および積層コンデンサを含む回路板
JP2019563059A Pending JP2020520122A (ja) 2017-05-15 2018-05-15 積層コンデンサ、および積層コンデンサを含む回路板
JP2023070944A Pending JP2023093671A (ja) 2017-05-15 2023-04-24 積層コンデンサ、および積層コンデンサを含む回路板
JP2023070907A Pending JP2023093670A (ja) 2017-05-15 2023-04-24 積層コンデンサ、および積層コンデンサを含む回路板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019563058A Pending JP2020520121A (ja) 2017-05-15 2018-05-15 積層コンデンサ、および積層コンデンサを含む回路板

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2023070944A Pending JP2023093671A (ja) 2017-05-15 2023-04-24 積層コンデンサ、および積層コンデンサを含む回路板
JP2023070907A Pending JP2023093670A (ja) 2017-05-15 2023-04-24 積層コンデンサ、および積層コンデンサを含む回路板

Country Status (4)

Country Link
US (3) US11636978B2 (ja)
JP (4) JP2020520121A (ja)
CN (4) CN110622266A (ja)
WO (2) WO2018213293A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110622266A (zh) 2017-05-15 2019-12-27 阿维科斯公司 多层电容器和包括其的电路板
WO2019005616A1 (en) 2017-06-29 2019-01-03 Avx Corporation MULTI-LAYER COUPLING CAPACITOR WITH SURFACE MOUNTING AND PRINTED CIRCUIT BOARD CONTAINING THE SAME
DE112020000817T5 (de) 2019-02-13 2021-10-28 Avx Corporation Mehrschichtiger Keramikkondensator mit leitfähigen Durchkontakten
CN112342584A (zh) * 2020-09-29 2021-02-09 扬州市景杨表面工程有限公司 一种心脏起搏器电容器件无磁化铜锡电镀工艺
US20230019800A1 (en) * 2021-07-08 2023-01-19 KYOCERA AVX Components Corporation Multilayer Ceramic Capacitor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256216A (ja) * 1988-06-27 1990-10-17 Internatl Business Mach Corp <Ibm> 多層キヤパシタ及び前記キヤパシタを含む電子部品構造体
JP2004534376A (ja) * 2000-12-29 2004-11-11 インテル・コーポレーション 多段アレイキャパシター及びその製造方法
JP2005150283A (ja) * 2003-11-13 2005-06-09 Fujitsu Ltd Ｂｇａパッケージ
JP2007129224A (ja) * 2005-10-31 2007-05-24 Avx Corp 内部電流キャンセル機能および底面端子を有する積層セラミックコンデンサ
JP2008047907A (ja) * 2006-08-10 2008-02-28 Avx Corp めっき終端および電解めっきを使用する形成方法
JP2009537995A (ja) * 2006-06-30 2009-10-29 インテル・コーポレーション 低インダクタンスコンデンサ、低インダクタンスコンデンサの組立方法、および低インダクタンスコンデンサを含むシステム

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898562A (en) * 1997-05-09 1999-04-27 Avx Corporation Integrated dual frequency noise attenuator
US5880925A (en) 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
US6664628B2 (en) * 1998-07-13 2003-12-16 Formfactor, Inc. Electronic component overlapping dice of unsingulated semiconductor wafer
JP3489728B2 (ja) * 1999-10-18 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板および高周波回路
US6292351B1 (en) * 1999-11-17 2001-09-18 Tdk Corporation Multilayer ceramic capacitor for three-dimensional mounting
JP4479050B2 (ja) * 2000-04-20 2010-06-09 パナソニック株式会社 固体電解コンデンサ
US6477032B2 (en) 2001-01-31 2002-11-05 Avx Corporation Low inductance chip with center via contact
JP2002260959A (ja) * 2001-03-01 2002-09-13 Nec Corp 積層コンデンサとその製造方法およびこのコンデンサを用いた半導体装置、電子回路基板
US6459561B1 (en) 2001-06-12 2002-10-01 Avx Corporation Low inductance grid array capacitor
TW586205B (en) * 2001-06-26 2004-05-01 Intel Corp Electronic assembly with vertically connected capacitors and manufacturing method
US6757152B2 (en) 2001-09-05 2004-06-29 Avx Corporation Cascade capacitor
US6496355B1 (en) 2001-10-04 2002-12-17 Avx Corporation Interdigitated capacitor with ball grid array (BGA) terminations
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US6816356B2 (en) 2002-05-17 2004-11-09 Daniel Devoe Integrated broadband ceramic capacitor array
US6898070B2 (en) 2002-12-19 2005-05-24 Avx Corporation Transmission line capacitor
US7317622B2 (en) 2002-12-31 2008-01-08 Intel Corporation Method and apparatus for supplying power to a semiconductor device using a capacitor DC shunt
US20040125580A1 (en) 2002-12-31 2004-07-01 Intel Corporation Mounting capacitors under ball grid array
JP3988651B2 (ja) 2003-01-31 2007-10-10 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US6950300B2 (en) 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
US7984195B2 (en) * 2006-07-07 2011-07-19 Logic Controls, Inc. Hybrid industrial networked computer system
US7068490B2 (en) * 2004-04-16 2006-06-27 Kemet Electronics Corporation Thermal dissipating capacitor and electrical component comprising same
KR100884902B1 (ko) 2004-12-24 2009-02-19 가부시키가이샤 무라타 세이사쿠쇼 적층 커패시터 및 그 실장구조
US7408763B2 (en) * 2005-07-19 2008-08-05 Apurba Roy Low inductance multilayer capacitor
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7724496B2 (en) 2005-11-04 2010-05-25 Avx Corporation Multilayer vertically integrated array technology
US7292429B2 (en) * 2006-01-18 2007-11-06 Kemet Electronics Corporation Low inductance capacitor
JP2007220751A (ja) 2006-02-14 2007-08-30 Tdk Corp セラミックコンデンサの実装構造及びセラミックコンデンサ
JP4896642B2 (ja) * 2006-09-12 2012-03-14 Ｔｄｋ株式会社 積層コンデンサ及び電子機器
JP4626605B2 (ja) * 2006-11-07 2011-02-09 株式会社村田製作所 積層コンデンサ
US7545623B2 (en) * 2006-11-27 2009-06-09 Kemet Electronics Corporation Interposer decoupling array having reduced electrical shorts
KR100900673B1 (ko) * 2007-01-31 2009-06-01 삼성전기주식회사 적층형 칩 커패시터
US8238116B2 (en) 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology
US7633739B2 (en) 2007-05-24 2009-12-15 Daniel Devoe Stacked multilayer capacitor
US8045319B2 (en) 2007-06-13 2011-10-25 Avx Corporation Controlled ESR decoupling capacitor
JP2009194096A (ja) 2008-02-13 2009-08-27 Murata Mfg Co Ltd 部品内蔵基板、及びそれを用いた部品パッケージ
JP4957737B2 (ja) 2008-05-14 2012-06-20 株式会社村田製作所 セラミック電子部品およびその製造方法ならびに集合部品
US8446705B2 (en) * 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
KR100992286B1 (ko) * 2008-10-10 2010-11-05 삼성전기주식회사 적층형 칩 커패시터
US20100188799A1 (en) 2009-01-28 2010-07-29 Avx Corporation Controlled esr low inductance capacitor
CN102742101A (zh) 2009-10-02 2012-10-17 特兰斯泰克塔系统公司 带有非线性保护装置的rf共轴浪涌保护器
US8267718B2 (en) 2010-04-07 2012-09-18 Panduit Corp. High data rate electrical connector and cable assembly
GB2502971B (en) * 2012-06-11 2017-10-04 Knowles (Uk) Ltd A capacitive structure
KR101978975B1 (ko) * 2012-12-21 2019-05-16 에스케이하이닉스 주식회사 임베디드 캐패시터를 갖는 반도체 장치
US9263186B2 (en) 2013-03-05 2016-02-16 Qualcomm Incorporated DC/ AC dual function Power Delivery Network (PDN) decoupling capacitor
WO2014167754A1 (ja) * 2013-04-08 2014-10-16 株式会社村田製作所 誘電体セラミック、及び積層セラミックコンデンサ
KR20140038871A (ko) 2013-07-11 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP2015019045A (ja) 2013-07-15 2015-01-29 サムソン エレクトロ−メカニックス カンパニーリミテッド． アレイ型積層セラミック電子部品及びその実装基板
US9627142B2 (en) * 2013-09-24 2017-04-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
KR101548813B1 (ko) * 2013-11-06 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터
US9330849B2 (en) 2014-02-21 2016-05-03 Apple Inc. Non-uniform dielectric layer capacitor for vibration and acoustics improvement
KR20140039016A (ko) * 2014-02-27 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US20150294791A1 (en) * 2014-04-14 2015-10-15 Qualcomm Incorporated Ceramic interposer capacitor
KR101630040B1 (ko) * 2014-05-28 2016-06-13 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장기판
US10204737B2 (en) 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
KR102016485B1 (ko) * 2014-07-28 2019-09-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20160051309A (ko) * 2014-11-03 2016-05-11 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR102029500B1 (ko) * 2014-11-14 2019-10-07 삼성전기주식회사 복합 전자부품 및 그 실장 기판
KR101698167B1 (ko) * 2015-01-02 2017-01-19 삼화콘덴서공업주식회사 적층 세라믹 커패시터
US9847173B2 (en) 2015-06-26 2017-12-19 Murata Manufacturing Co., Ltd. Mounting substrate
JP2018056543A (ja) * 2016-09-29 2018-04-05 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ及びその製造方法
CN110622266A (zh) 2017-05-15 2019-12-27 阿维科斯公司 多层电容器和包括其的电路板
WO2019005616A1 (en) 2017-06-29 2019-01-03 Avx Corporation MULTI-LAYER COUPLING CAPACITOR WITH SURFACE MOUNTING AND PRINTED CIRCUIT BOARD CONTAINING THE SAME

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256216A (ja) * 1988-06-27 1990-10-17 Internatl Business Mach Corp <Ibm> 多層キヤパシタ及び前記キヤパシタを含む電子部品構造体
JP2004534376A (ja) * 2000-12-29 2004-11-11 インテル・コーポレーション 多段アレイキャパシター及びその製造方法
JP2005150283A (ja) * 2003-11-13 2005-06-09 Fujitsu Ltd Ｂｇａパッケージ
JP2007129224A (ja) * 2005-10-31 2007-05-24 Avx Corp 内部電流キャンセル機能および底面端子を有する積層セラミックコンデンサ
JP2009537995A (ja) * 2006-06-30 2009-10-29 インテル・コーポレーション 低インダクタンスコンデンサ、低インダクタンスコンデンサの組立方法、および低インダクタンスコンデンサを含むシステム
JP2008047907A (ja) * 2006-08-10 2008-02-28 Avx Corp めっき終端および電解めっきを使用する形成方法

Also Published As

Publication number Publication date
US20220392705A1 (en) 2022-12-08
US20180330880A1 (en) 2018-11-15
JP2020520121A (ja) 2020-07-02
WO2018213288A1 (en) 2018-11-22
CN110622266A (zh) 2019-12-27
JP2023093670A (ja) 2023-07-04
US20180330881A1 (en) 2018-11-15
CN110622267A (zh) 2019-12-27
US11636978B2 (en) 2023-04-25
JP2023093671A (ja) 2023-07-04
CN117153563A (zh) 2023-12-01
WO2018213293A1 (en) 2018-11-22
CN117133545A (zh) 2023-11-28

Similar Documents

Publication Publication Date Title
JP2020520122A (ja) 積層コンデンサ、および積層コンデンサを含む回路板
US11139115B2 (en) Surface mount multilayer coupling capacitor and circuit board containing the same
US20220328248A1 (en) Multilayer Ceramic Capacitor Including Conductive Vias
JP2023551592A (ja) 超広帯域性能を有する積層セラミックコンデンサ
US20240145172A1 (en) Multilayer Capacitor
US20230019800A1 (en) Multilayer Ceramic Capacitor
US20240145169A1 (en) Multilayer Capacitor
JP7410356B2 (ja) 超広帯域性能を有する積層セラミックコンデンサ
US20240145176A1 (en) Multilayer Capacitor
WO2023129592A1 (en) Multilayer ceramic capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221222