JP2009537995A - 低インダクタンスコンデンサ、低インダクタンスコンデンサの組立方法、および低インダクタンスコンデンサを含むシステム - Google Patents

低インダクタンスコンデンサ、低インダクタンスコンデンサの組立方法、および低インダクタンスコンデンサを含むシステム Download PDF

Info

Publication number
JP2009537995A
JP2009537995A JP2009511267A JP2009511267A JP2009537995A JP 2009537995 A JP2009537995 A JP 2009537995A JP 2009511267 A JP2009511267 A JP 2009511267A JP 2009511267 A JP2009511267 A JP 2009511267A JP 2009537995 A JP2009537995 A JP 2009537995A
Authority
JP
Japan
Prior art keywords
capacitor
electrode
capacitor structure
ground
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009511267A
Other languages
English (en)
Other versions
JP4974037B2 (ja
Inventor
イー． モズレー、ラリー
アール． ヘンドリックス、クライヴ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2009537995A publication Critical patent/JP2009537995A/ja
Application granted granted Critical
Publication of JP4974037B2 publication Critical patent/JP4974037B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

低インダクタンスコンデンサは、使用時に、第１のコンデンサ部において第１の特性インダクタンスを、第２のコンデンサ部において第２の特性インダクタンスを示し、この第１の特性インダクタンス及び第２の特性インダクタンスは、互いを無効化するよう作用する。低インダクタンスコンデンサを形成する方法には、熱硬化が含まれる。パッケージは、低インダクタンスコンデンサと実装基板とを含む。
【選択図】 図３

Description

実施形態は、数多くある用途のうち、特に、プロセッサのデカップリングに使用するコンデンサに係る。
多くの場合、電気回路は、フィルタリング、バイパシング、電源デカップリング、及び他の機能の実行といった様々な目的に使用するコンデンサを含む。特に、プロセッサやコンピュータチップセットといった高速デジタル集積回路は、当該集積回路に供給される電源が、当該集積回路に物理的に近いところに配置されたコンデンサを用いてフィルタリングされると性能が向上する。
このような電源デカップリングコンデンサは、集積回路に供給される電圧における不規則性を平滑化するよう機能するので、当該集積回路により理想的な電圧供給を与える。
集積回路の付近にデカップリングコンデンサを配置することにより、印刷回路基板経路の抵抗又はインダクタンスといった寄生インピーダンスは最小化され、これにより、デカップリングコンデンサから集積回路へのエネルギー転送が容易且つ効率的になる。コンデンサ自体における直列抵抗及びインダクタンスの最小化も、同様の理由から望ましく、また、その結果、より効率のよい且つ望ましいデカップリング又はバイパスコンデンサがもたらされる。
コンデンサの内部の直列抵抗は、一般に、等価直列抵抗、即ち、ＥＳＲとして知られる。同様に内部の直列インダクタンスは、等価直列インダクタンス、即ち、ＥＳＬとして知られる。これらのパラメータはともに、所与のコンデンサについて測定することができ、また、集積回路電力供給デカップリングといった用途に応じてコンデンサを選択する際に用いられる基本基準の一部である。
ＥＳＬ及びＥＳＲを最小化する努力には、様々な構成で複数タイプのコンデンサを使用するといった解決策が含まれる。
実施形態が得られる方法を説明することを目的として、先に簡単に説明した実施形態のより具体的な説明を、添付図面に示す特定の実施形態を参照することにより記載する。これらの図面は、必ずしも縮尺が取られているわけではない典型的な実施形態を示すに過ぎず、その範囲がそのように限定されると解釈すべきではなく、実施形態は、添付図面を用いて更に具体的且つ詳細に説明されることを理解するものとする。
一実施形態によるコンデンサを示す図である。
一実施形態によるコンデンサの一部を示す斜視図である。
一実施形態によるコンデンサの一部を示す斜視図である。
一実施形態によるコンデンサパッケージを示す正面図である。
一実施形態によるコンデンサを示す図である。
一実施形態によるコンデンサを示す図である。
一実施形態によるコンデンサを示す図である。
一実施形態によるコンデンサを示す図である。
一実施形態によるコンデンサを示す図である。
一実施形態による低インダクタンスコンデンサを含むパッケージを示す断面図である。
一実施形態による低インダクタンスコンデンサを形成する方法を示す図である。
一実施形態によるコンピュータシステムを示す断面斜視図である。
一実施形態によるコンピュータシステムを示す図である。
本開示における実施形態は、集積回路（ＩＣ）パッケージに用いられる低インダクタンスコンデンサコンポーネントに係る。実施形態は更に、低インダクタンスコンデンサを形成する方法に係る。
以下の説明において、「上部」、「下部」、「第１」、「第２」等といった用語を含むが、これらは、説明目的に用いているに過ぎず、限定的に解釈すべきではない。本願に記載にするデバイス又は製品の実施形態は、多数の配置及び方向において製造、使用、又は輸送されることが可能である。「ダイ」及び「チップ」という用語は、一般に、様々な作業工程を経て所望の集積回路デバイスに変換された基本ワークピースである物理的な対象物を指す。１つのダイは、通常、１つのウェハから単一化（singulate）され、また、ウェハは半導体材料、非半導体材料、又は、半導体及び非半導体材料の組み合わせから形成されうる。基板は、一般に、樹脂含浸処理された繊維ガラスの構造であり、ダイ用の実装基板として機能する。
図１は、一実施形態によるコンデンサを示す図である。
図１Ａにおいて、第１のコンデンサ構造１０１は、充電及び放電時に第１の特性インダクタンスを示す。一実施形態では、この第１の特性インダクタンスは、質において「右側（right-hand）」であり、所与の量Ｌを有すると特徴付けることができ、これは、第１の特性磁界が誘起されることを意味する。以下、「第１の特性インダクタンス」とは、全体的に右側と全体的に左側の一方であるとして理解するものとする。したがって、「第２の特性インダクタンス」は、必ず、全体的に右側と全体的に左側の他方でなければならない。したがって、「反対（opposite）」とは、第１の特性インダクタンスが右側である場合、第２の特性インダクタンスは左側であり、その逆も同様であることを意味する。即ち、第１の特性磁界と反対である第２の特性磁界が誘起される。
第１のコンデンサ構造１０１は、第１の電極１１０及び第１の誘電体１１２と、第２の電極１１４及び第２の誘電体１１６を含む。第１の電極１１０及び第２の電極１１４は、例示目的で別個のものとして示す。第１の電極１１０は、第１の電力タブ１０９と第２の電力タブ１１１を含む。第２の電極１１４は、第１の接地タブ１１３及び第２の接地タブ１１５を含む。
第１の電極１１０及び第２の電極１１４は、図１Ｂに示すように組み立てられる。図１Ｂでは、電極は、それぞれの誘電体なしで図示され、それにより、第１の電力タブ１０９及び第２の電力タブ１１１を有する第１の電極１１０が手前に示され、第２の電極１１４（図１Ａ）は、第１の接地タブ１１３及び第２の接地タブ１１５のみが下に示される。
図１Ａにおいて、第２のコンデンサ構造１０２は、充電及び放電時に第２の特性インダクタンスを示す。一実施形態では、この第２の特性インダクタンスは、質において「左側」であり、所与の量Ｌを有するとして特徴付けることができる。したがって、充電及び放電時の第１の特性インダクタンスは、充電及び放電時の第２の特性インダクタンスと実質的に反対である。この結果、コンデンサの最終構造では、個々のインダクタンスが実質的に相殺される。
第２のコンデンサ構造１０２は、第１の電極１１８及び第１の誘電体１２０と、第２の電極１２２及び第２の誘電体１２４を含む。第１の電極１１８は、第１の電力タブ１１７及び第２の電力タブ１１９を含む。第２の電極１２２は、第１の接地タブ１２１及び第２の接地タブ１２３を含む。第１の電極１１８及び第２の電極１２２は、図１Ｂに示すように組み立てられる。図１Ｂでは、電極は、それぞれの誘電体なしで図示され、それにより、第１の電力タブ１１７及び第２の電力タブ１１９を有する第１の電極１１８が手前に示され、第２の電極１２２（図１Ａ）は、第１の接地タブ１２１及び第２の接地タブ１２３のみが下に示される。
一実施形態では、第１のコンデンサ構造１０１及び第２のコンデンサ構造１０２は、それぞれ、各コンデンサ構造に対して複数の交互にされた電源電極及び接地電極が設けられるよう繰り返される。一実施形態では、１つのコンデンサ実施例用の電源電極及び接地電極の数は、電極の厚さ及びＹ次元における空間の全体性（これは、電極及び誘電体の厚さを示す）に依存して、約４（それぞれ１回繰り返される）乃至約１０，０００（それぞれ２，４９９回繰り返される）以上の範囲にある。一実施形態では、電源電極及び接地電極の数は、約１００乃至約２，０００の範囲にある。一実施形態では、電源電極及び接地電極の数は、約４００乃至約８００の範囲にある。一実施形態では、所与の電源コンデンサ電極と、所与の接地コンデンサ電極との間の間隔は、約０．１ミル乃至約０．５ミルの範囲にある。一実施形態では、この間隔は、約０．３ミルである。
一実施形態では、コンデンサ電極間に配置される誘電体材料は、シリカである。一実施形態では、チタン酸バリウム誘電体材料が、コンデンサ電極間に配置される。一実施形態では、チタン酸バリウムストロンチウム誘電体材料が、コンデンサ電極間に配置される。一実施形態では、誘電体材料は、ミシガン州ミッドランドのＤｏｗ Ｃｈｅｍｉｃａｌ社により製造されるＳｉＬＫ（Ｒ）や、ニュージャージ州モリスタウンのＡｌｌｉｅｄＳｉｇｎａｌ社により製造されるＦＬＡＲＥ（Ｒ）といった低Ｋ（シリカの誘電率より低い誘電率を有することを意味する）材料である。他の誘電体材料も、所与の適用に応じて用いることができる。
図２は、一実施形態によるコンデンサ２００の一部を示す斜視図である。第１のコンデンサ構造２０１は、第１の電極２１０及び第２の電極２１４を含む。第１の電極２１０及び第２の電極２１４は、複数の電力端子及び接地端子への接続を有するものとして図示する。誘電体材料は、電極を明瞭とするために図示していない。第１の電極２１０は、第１の電力端子２２６及び第２の電力端子２２８に結合される。第２の電極２１４は、第１の接地端子２３０及び第２の接地端子２３２に結合される。
図２において、第１の電極２１０は、充電及び放電時に第１の特性インダクタンスを示す。一実施形態では、この第１の特性インダクタンスは、質において「右側」であり、所与の量Ｌを有するとして特徴付けることができる。図２において、第２の電極２１４は、充電及び放電時に第２の特性インダクタンスを示す。一実施形態では、この第２の特性インダクタンスは、質において「左側（left-hand）」であり、所与の量Ｌを有するとして特徴付けることができる。したがって、充電及び放電時の第１の特性インダクタンスは、充電及び放電時の第２の特性インダクタンスと実質的に反対である。この結果、コンデンサ製品の最終構造では、個々のインダクタンスが実質的に相殺される。
図３は、一実施形態によるコンデンサ３００の一部を示す斜視図である。コンデンサ３００は、図２に示すコンデンサ２００より多くの構造を示す。図３において、第１のコンデンサ構造３０１は、交互にされた電源電極及び接地電極の合成物であり、第２のコンデンサ構造３０２は、交互にされた接地電極及び電源電極の合成物である。これらの交互にされた接地電極及び電源電極は繰り返される。合成物として、第１のコンデンサ構造３０１は、充電及び放電時に第３の特性インダクタンスを示し、第２のコンデンサ構造３０２は、充電及び放電時に第４の特性インダクタンスを示す。この結果、コンデンサ３００の最終構造では、個々のインダクタンスは実質的に相殺される。
第１のコンデンサ構造３０１及び第２のコンデンサ構造３０２は、それぞれ、複数の電力端子及び接地端子との接続を有するものとして図示する。誘電体材料は、電極を明瞭とするために図示していない。第１のコンデンサ構造３０１及び第２のコンデンサ電極３０２は、それぞれ、第１の電力端子３２６、第２の電力端子３２８、第１の接地端子３３０、及び、第２の接地端子３３２に適切に結合される。更に、４つの他の電力端子及び接地端子が第１のコンデンサ構造３０１及び第２のコンデンサ構造３０２に結合されるが、そのうちの２つを、第５の電力端子３３８及び第６の接地端子３３４として図示する。
図３に示すように、全ての端子は、実質的に単一の平面内に配置され、これは、共面構成とも呼ばれ、これにより、コンデンサ３００の表面実装が可能である。したがって、コンデンサ３００におけるインダクティブルーピング（inductive looping）は、コンデンサ実施形態に固有である。
図４は、一実施形態によるコンデンサパッケージ４００を示す立面図である。ＹＺ立面図において、第１のコンデンサ構造４０１及び第２のコンデンサ構造４０２は、スペーサ４０３によって離間される。第１のコンデンサ構造４０１は、図３に示す第１のコンデンサ構造３０１と同様に配置されうる。また、第２のコンデンサ構造４０２も、図３の第２のコンデンサ構造３０２と同様に配置されうる。一実施形態では、スペーサ４０３は、コンデンサ構造の電極とかみ合わされる誘電体材料といった誘電体材料である。一実施形態では、スペーサ４０３は、第１のコンデンサ構造４０１及び第２のコンデンサ構造４０２の製造と同時に製造される。例えば、最初に、第１のコンデンサ構造４０１、次に、スペーサ４０３、続けて、第２のコンデンサ構造４０２の順で組み立てられる。
ＹＺ立面図に対して底面であるＸＹ立面図では、第１のコンデンサ構造４０１及び第２のコンデンサ構造４０２は、スペーサ４０３によって離間されていることを示す。コンデンサ４００は、複数の端子を介して外部と通信する。第１のコンデンサ構造４０１における電力端子は、第１の電力端子４２６及び第２の電力端子４２８を含む。第１のコンデンサ構造４０１における接地端子は、第１の接地端子４３０及び第２の接地端子４３２を含む。第２のコンデンサ構造４０２における電力端子は、第１の電力端子４３８及び第２の電力端子４４０を含む。第２のコンデンサ構造４０２における接地端子は、第１の接地端子４３４及び第２の接地端子４３６を含む。
ＸＺ立面図において、コンデンサ４００は、図１に示す第１の誘電体１１２と同様に配置されうる第１の誘電体４１２を示す。第１のコンデンサ構造４０１の様々な端子、即ち、第１の電力端子４２６、第２の電力端子４２８、第１の接地端子４３０、及び第２の接地端子４３２が、この方向から見えている。
図５は、一実施形態によるコンデンサ５００を示す。一実施形態では、コンデンサ５００は、第１のコンデンサ構造５０１、第２のコンデンサ構造５０２、及びスペーサ５０３を含む。この実施形態では、スペーサ５０３は、かみ合わされた複数のコンデンサフローティング電極５４２（そのうちの２つを図示する）と、複数の誘電体層５４４（そのうちの２つを図示する）である。
ＹＺ立面図では、コンデンサ５００は、第１のコンデンサ構造５０１、スペーサ５０３、及び第２のコンデンサ構造５０２を含んで組み立てられる。第１のコンデンサ構造５０１は、第１の電力端子５２６に結合され、第２のコンデンサ構造５０２は、第１の接地端子５３０に結合される。コンデンサフローティング電極５４２は、第１のコンデンサ構造５０１及び第２のコンデンサ構造５０２における電極と構造上類似しており、したがって、熱処理時には、コンデンサ５００は、実質的に均一な構造的完全性が得られる。
図６は、一実施形態によるコンデンサの一部を示す。この実施形態の最終的に組み立てられたコンデンサ構造は、図３−５及び７Ｃに図示する電力端子及び接地端子を含む。
図６Ａでは、第１のコンデンサ構造６０１は、充電及び放電時に第１の特性インダクタンスを示す。一実施形態では、この第１の特性インダクタンスは、質が「右側」であり、所与の量Ｌを有するとして特徴付けることが可能である。
第１のコンデンサ構造６０１は、第１の電極６１０及び第１の誘電体６１２と、第２の電極６１４及び第２の誘電体６１６を含む。第１の電極６１０は、２箇所にある第１の電力タブ６０９と、２箇所にある第２の電力タブ６１１を含む。第２の電極６１４は、２箇所にある第１の接地タブ６１３と、２箇所にある第２の接地タブ６１５を含む。第１の電極６１０及び第２の電極６１４は、図６Ｂに示すように組み立てたれる。図６Ｂでは、電極は、それぞれの誘電体なしで図示され、それにより、複数の第１の電力タブ６０９及び複数の第２の電力タブ６１１を有する第１の電極６１０が手前に示され、第２の電極６１４（図６Ａ）は、複数の第１の接地タブ６１３及び複数の第２の接地タブ６１５のみが下に示される。
図６Ａにおいて、第２のコンデンサ構造６０２は、充電及び放電時に第２の特性インダクタンスを示す。一実施形態では、この第２の特性インダクタンスは、質が「左側」であり、所与の量Ｌを有するとして特徴付けることが可能である。したがって、充電及び放電時の第１の特性インダクタンスは、充電及び放電時の第２の特性インダクタンスと実質的に反対である。この結果、コンデンサ製品の最終構造では、個々のインダクタンスは実質的に相殺される。
第２のコンデンサ構造６０２は、第１の電極６１８及び第１の誘電体６２０と、第２の電極６２２及び第２の誘電体６２４を含む。第１の電極６１８は、２箇所にある第１の電力タブ６１７と、２箇所にある第２の電力タブ６１９を含む。第２の電極６２２は、２箇所にある第１の接地タブ６２１と、２箇所にある第２の接地タブ６２３を含む。第１の電極６１８及び第２の電極６２２は、図６Ｂに示すように組み立てられる。図６Ｂでは、電極は、それぞれの誘電体なしで図示され、それにより、複数の第１の電力タブ６１７及び複数の第２の電力タブ６１９を有する第１の電極６１８が手前に示され、第２の電極６２２（図６Ａ）は、複数の第１の接地タブ６２１及び複数の第２の接地タブ６２３のみが下に示される。
一実施形態では、第１のコンデンサ構造６０１及び第２のコンデンサ構造６０２は、各コンデンサ構造に対して複数の交互にされた電力プレート及び接地プレートが設けられるよう繰り返される。一実施形態では、所与の電源コンデンサ電極と所与の接地コンデンサ電極との間の間隔は、約０．１ミル乃至約０．５ミルの範囲にある。一実施形態では、この間隔は、約０．３ミルである。
図７は、一実施形態によるコンデンサを示す図である。
図７Ａにおいて、第１のコンデンサ構造７０１は、充電及び放電時に第１の特性インダクタンスを示す。一実施形態では、この第１の特性インダクタンスは、質が「右側」であり、所与の量Ｌを有するとして特徴付けることが可能である。
第１のコンデンサ構造７０１は、第１の電極７１０及び第１の誘電体７１２と、第２の電極７１４及び第２の誘電体７１６を含む。第１の電極７１０は、第１の電力タブ７０９、第２の電力タブ７１１、及び第３の電力縁７１９を含む。第２の電極７１４は、第１の接地タブ７１３、第２の接地タブ７１５、及び第３の接地縁７２３を含む。第１の電極７１０及び第２の電極７１４は、図７Ｂに示すように組み立てたれる。図７Ｂでは、電極は、それぞれの誘電体なしで図示され、それにより、第１の電力タブ７０９及び第２の電力タブ７１１を有する第１の電極７１０が手前に示され、第２の電極７１４（図７Ａ）は、第１の接地タブ７１３及び第２の接地タブ７１５のみが下に示される。
図７Ａにおいて、第２のコンデンサ構造７０２は、充電及び放電時に第２の特性インダクタンスを示す。一実施形態では、この第２の特性インダクタンスは、質が「右側ではない（not right-hand）」であり、所与の量Ｌ´を有するとして特徴付けることが可能である。したがって、充電及び放電時の第１の特性インダクタンスは、充電及び放電時の第２の特性インダクタンスとは異なる。ここでは、「異なる（different）」とは、「反対」ではないということを意味する。つまり、「異なる（different）」とは、「違う（contrary）」が「反対ではない（not opposite）」ということを意味する。
第２のコンデンサ構造７０２は、第１の電極７１８及び第１の誘電体７２０と、第２の電極７２２及び第２の誘電体７２４を含む。第１の電極７１８は、電力縁露出部７１７を含む。第２の電極７２２は、接地縁露出部７２１を含む。第１の電極７１８及び第２の電極７２２は、図７Ｂに示すように組み立てられる。図７Ｂでは、電極は、それぞれの誘電体なしで図示され、それにより、第１の電極７１８は、電力縁露出部７１７が図面の左側にあるように示され、第２の電極７２２は、接地縁露出部７２１が下側にあり、図面の右側にあるように示される。
一実施形態では、第１のコンデンサ構造７０１及び第２のコンデンサ構造７０２は、各コンデンサ構造に対して複数の交互にされた電力プレート及び接地プレートが設けられるよう繰り返される。一実施形態では、所与の電源コンデンサ電極と所与の接地コンデンサ電極との間の間隔は、約０．１ミル乃至約０．５ミルの範囲にある。一実施形態では、この間隔は、約０．３ミルである。
図７Ｃは、一実施形態によるコンデンサの一部を示す斜視図である。図７Ｃでは、第１のコンデンサ構造７０１は、交互にされた電源電極及び接地電極の合成物であり、第２のコンデンサ構造７０２は、交互にされた接地電極及び電源電極の合成物である。
第１のコンデンサ構造７０１は、第１の電力端子７２６、第２の電力端子７２８、第１の接地端子７３０、及び第２の接地端子７３２に結合される。第２のコンデンサ構造７０２は、電力端子及び接地端子に結合され、これらの端子の１つを、第６の接地端子７３４として図示する。第６の接地端子７３４は、接地縁露出部７２１において、例えば、第２の電極７２２といった接地電極に接触する。同様に、第７の接地端子７３５が、第６の接地端子７３４とは反対に配置される。第５の電力端子は、図示しないが、電力縁露出部７１７において、例えば、第１の電極７１８といった電源電極に接触する。
図７に示すように、全ての端子は、実質的に単一の平面内に配置され、これにより、コンデンサの表面実装が可能となる。したがって、コンデンサにおけるインダクティブルーピング（inductive looping）は、コンデンサ実施形態に固有である。
図８は、本発明のコンデンサを示す図である。
図８Ａにおいて、第１のコンデンサ構造８０１は、充電及び放電時に第１の特性インダクタンスを示す。一実施形態では、この第１の特性インダクタンスは、質において「右側」であり、所与の量Ｌを有すると特徴付けることができる。
第１のコンデンサ構造８０１は、第１の電極８１０及び第１の誘電体８１２と、第２の電極８１４及び第２の誘電体８１６を含む。第１の電極８１０は、２箇所にある第１の電力タブ８０９と、電力縁露出部８１１を含む。第２の電極８１４は、２箇所にある第１の接地タブ８１３と、接地縁露出部８１５を含む。第１の電極８１０及び第２の電極８１４は、図８Ｂに示すように組み立てたれる。図８Ｂでは、電極は、それぞれの誘電体なしで図示され、それにより、複数の第１の電力タブ８０９及び電力縁露出部８１１を有する第１の電極８１０が手前に示され、第２の電極８１４は、複数の第１の接地タブ８１３及び接地縁露出部８１５のみが下に示される。
図８Ａにおいて、第２のコンデンサ構造８０２は、充電及び放電時に第２の特性インダクタンスを示す。一実施形態では、この第２の特性インダクタンスは、質が「右側ではない」であり、所与の量Ｌ´を有するとして特徴付けることが可能である。したがって、充電及び放電時の第１の特性インダクタンスは、充電及び放電時の第２の特性インダクタンスとは異なる。
第２のコンデンサ構造８０２は、第１の電極８１８及び第１の誘電体８２０と、第２の電極８２２及び第２の誘電体８２４を含む。第１の電極８１８は、電力縁露出部８１７を含む。第２の電極８２２は、接地縁露出部８２１を含む。第１の電極８１８及び第２の電極８２２は、図８Ｂに示すように組み立てられる。図８Ｂでは、電極は、それぞれの誘電体なしで図示され、それにより、第１の電極８１８は、電力縁露出部８１７が右上にあり、第２の電極８２２は、接地縁露出部８２１が左上にあるよう図示される。
一実施形態では、第１のコンデンサ構造８０１及び第２のコンデンサ構造８０２は、各コンデンサ構造に対して複数の交互にされた電力プレート及び接地プレートが設けられるよう繰り返される。一実施形態では、所与の電源コンデンサ電極と所与の接地コンデンサ電極との間の間隔は、約０．１ミル乃至約０．５ミルの範囲にある。一実施形態では、この間隔は、約０．３ミルである。
図９は、一実施形態によるコンデンサを示す図である。
図９Ａにおいて、第１のコンデンサ構造９０１は、充電及び放電時に第１の特性インダクタンスを示す。一実施形態では、この第１の特性インダクタンスは、質が「右側」であり、所与の量Ｌを有するとして特徴付けることが可能である。
第１のコンデンサ構造９０１は、第１の電極９１０及び第１の誘電体９１２と、第２の電極９１４及び第２の誘電体９１６を含む。第１の電極９１０は、２箇所にある第１の電力タブ９０９、２箇所にある第２の電力タブ９１１、及び電力縁露出部９４６を含む。第２の電極９１４は、２箇所にある第１の接地タブ９１３、２箇所にある第２の接地タブ９１５、及び接地縁露出部９４８を含む。第１の電極９１０及び第２の電極９１４は、図９Ｂに示すように組み立てたれる。図９Ｂでは、電極は、それぞれの誘電体なしで図示され、それにより、複数の第１の電力タブ９０９、複数の第２の電力タブ９１１、及び電力縁露出部９４６を有する第１の電極９１０が手前に示され、第２の電極９１４は、複数の第１の接地タブ９１３、複数の第２の接地タブ９１５、及び接地縁露出部９４８のみが下に示される。
図９Ａにおいて、第２のコンデンサ構造９０２は、充電及び放電時に第２の特性インダクタンスを示す。一実施形態では、この第２の特性インダクタンスは、質が「左側」であり、所与の量Ｌを有するとして特徴付けることが可能である。したがって、充電及び放電時の第１の特性インダクタンスは、充電及び放電時の第２の特性インダクタンスと実質的に反対である。この結果、コンデンサ製品の最終構造では、個々のインダクタンスは実質的に相殺される。
第２のコンデンサ構造９０２は、第１の電極９１８及び第１の誘電体９２０と、第２の電極９２２及び第２の誘電体９２４を含む。第１の電極９１８は、２箇所にある第１の電力タブ９１７、２箇所にある第２の電力タブ９１９、及び電力縁露出部９５０を含む。第２の電極９２２は、２箇所にある第１の接地タブ９２１、２箇所にある第２の接地タブ９２３、及び、接地縁露出部９５２を含む。第１の電極９１８及び第２の電極９２２は、図９Ｂに示すように組み立てられる。図９Ｂでは、電極は、それぞれの誘電体なしで図示され、それにより、複数の第１の電力タブ９１７、複数の第２の電力タブ９１９、及び電力縁露出部９５０を有する第１の電極９１８が手前に示され、第２の電極９２２は、複数の第１の接地タブ９２１、複数の第２の接地タブ９２３、及び接地縁露出部９５２のみが下に示される。
一実施形態では、第１のコンデンサ構造９０１及び第２のコンデンサ構造９０２は、各コンデンサ構造に対して複数の交互にされた電力プレート及び接地プレートが設けられるよう繰り返される。一実施形態では、低インダクタンスコンデンサは、片側にある第１のコンデンサ構造９０１、もう片側にある第２のコンデンサ構造９０２、及び、第１のコンデンサ構造と第２のコンデンサ構造との間にスペーサとしてはさまれる、第２のコンデンサ構造７０２の複数の層といった第３のコンデンサ構造とを含む。一実施形態では、所与の電力コンデンサ電極と所与の接地コンデンサ電極との間の間隔は、約０．１ミル乃至約０．５ミルの範囲にある。一実施形態では、この間隔は、約０．３ミルである。
図１０は、一実施形態による低インダクタンスコンデンサを含むパッケージ１０００を示す断面図である。パッケージ１０００は、ダイ１０７０及び実装基板１０７２を含む。２箇所に低インダクタンスコンデンサ１０７４及び１０７６を示す。一実施形態では、低インダクタンスコンデンサ１０７４は、ダイ１０７０に対して横に、且つ、実装基板１０７２上に配置される。一実施形態では、低インダクタンスコンデンサ１０７６は、ダイ１０７０の下に、且つ、実装基板１０７２と一体に配置される。一実施形態では、ダイ１０７０はないが、ダイ用の領域は、実装基板１０７２上の同じ空間を、ダイ１０７０といったダイが最終的には占有できるよう占有し、また、低インダクタンスコンデンサ１０７６は、ダイ用の領域の下に、実装基板１０７２と一体に配置される。一実施形態では、ダイ１０７０はないが、ダイ用の領域は、実装基板１０７２上の同じ空間を、ダイ１０７０といったダイが最終的に占有できるように占有し、また、低インダクタンスコンデンサ１０７４は、実装基板１０７２上のダイ領域に隣接して配置される。
ダイ１０７０に対して横に配置される低インダクタンスコンデンサ１０７４を以下に詳細に説明する。低インダクタンスコンデンサ１０７４の構造について、例えば、低インダクタンスコンデンサ１０７４の電力端子１０２６に接触する第１のピンアウトコンタクト１０７８と、接地端子１０３０に接触する第２のピンアウトコンタクト１０８０がある。
一実施形態では、パッケージ１０００は、低インダクタンスコンデンサ１０８２を含み、この低インダクタンスコンデンサは、その電力の１つを上から、即ち、ダイ１０７０を介して受取り、また、もう１つの電力又は接地に下から、即ち、実装基板１０７２から結合される。
図１１は、一実施形態による低インダクタンスコンデンサを形成する方法１１００を示す図である。
段階１１１０において、かかる方法は、第１のコンデンサ構造を形成する。非限定的な例として、この段階では、図１に示すように第１の電極１１０及び第１の誘電体１１２と、第２の電極１１４及び第２の誘電体１１６を形成する。
段階１１１２において、かかる方法は、第１のコンデンサ構造として選択された数の電極が組み立てられるまで、Ｎ回、第１の電極及び第１の誘電体と、第２の電極及び第２の誘電体を形成することを繰り返す。
段階１１２０において、かかる方法は、第１のコンデンサ構造上にスペーサを形成する。非限定的な例として、この段階では、図１に示すようにスペーサ１０３を形成する。
段階１１２２において、非限定的な例において、かかる方法は、図５に示すように少なくとも１つのフローティング電極５４２を有するスペーサ５０３を形成する。
段階１１３０において、かかる方法は、第２のコンデンサ構造を形成する。非限定的な例として、この段階では、図１に示すように、第１の電極１１８及び第１の誘電体１２０と、第２の電極１２２及び第２の誘電体１２４を形成する。
段階１１３２において、かかる方法は、第２のコンデンサ構造として選択された数の電極が組み立てられるまで、Ｎ回、第１の電極及び第１の誘電体と、第２の電極及び第２の誘電体を形成することを繰り返す。
段階１１４０において、充電及び放電時にコンデンサを用いて、第１のコンデンサ構造が第１の特性インダクタンスを有し、第２のコンデンサ構造が、第１の特性インダクタンスとは異なる第２の特性インダクタンスを有することを観察することができる。本願に記載したように、第１の特性インダクタンス及び第２の特性インダクタンスは、互いに相殺されることが可能である。本願に記載したように、第１の特性インダクタンス及び第２の特性インダクタンスは、質又は量において相違することが可能である。
段階１１５０において、かかる方法は、コンデンサを硬化する。硬化は、周囲温度より上の温度から、電極の固相線温度未満の範囲で行われることが可能である。一実施形態では、硬化は、電極の酸化を回避すべく還元性雰囲気において行われる。一実施形態では、硬化は、電極の反応を回避すべく非反応性雰囲気において行われる。
段階１１６０において、かかる方法は、完成したコンデンサを実装基板に取り付ける。非限定的な例として、実装基板は、回路基板である。非限定的な例として、実装基板は、主に半導体材料から形成されるマイクロ電子デバイスである。
図１２は、一実施形態によるコンピュータシステムを示す断面斜視図（cut-away perspective）である。上述した低インダクタンスコンデンサの１以上の実施形態を、図１２のコンピュータシステム１２００といったコンピュータシステムに用いうる。以下、任意の低インダクタンスコンデンサの実施形態を、独立して、又は、任意の他の実施形態と組合わせて、実施形態構成（embodiment(s) configuration）と呼ぶ。
コンピュータシステム１２００は、パッケージ１２１０内に含まれる少なくとも１つのプロセッサ（図示せず）、データ記憶システム１２１２、キーボード１２１４といった少なくとも１つの入力装置、及び、モニタ１２１６といった少なくとも１つの出力装置等を含む。コンピュータシステム１２００は、データ信号を処理するプロセッサを含み、また、例えば、インテル社から入手可能であるマイクロプロセッサを含みうる。コンピュータシステム１２００は、キーボード１２１４に加えて、例えば、マウス１２１８といった他のユーザ入力装置を含むこともできる。
開示の目的として、本発明による構成要素を具現化するコンピュータシステム１２００は、例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、ポリマーメモリ、フラッシュメモリ、及び相変化メモリといったデータ記憶装置に結合される少なくとも１つの低インダクタンスコンデンサ実施形態を含みうるマイクロ電子デバイスシステムを使用する任意のシステムを含みうる。この実施形態では、実施形態は、プロセッサに結合されることによってこれらの機能の任意の組み合わせに結合される。しかし、一実施形態では、本願に記載した実施形態構成が、これらの機能のいずれにも結合される。例示的な実施形態について、データ記憶装置は、ダイ上の組み込みＤＲＡＭキャッシュを含む。更に、一実施形態において、プロセッサ（図示せず）に結合された実施形態構成は、ＤＲＡＭキャッシュのデータ記憶装置に結合された実施形態構成を有するシステムの一部である。更に、一実施形態において、実施形態構成は、データ記憶システム１２１２に結合される。
一実施形態において、コンピュータシステム１２００は、デジタル信号プロセッサ（ＤＰＳ）、マイクロコントローラ、特殊用途向け集積回路（ＡＳＩＣ）、又はマイクロプロセッサを有するダイを含むことが可能である。この実施形態では、実施形態構成は、プロセッサに結合されることによってこれらの機能のいずれの組み合わせにも結合される。例示的な実施形態について、ＤＳＰ（図示せず）は、スタンドアロンプロセッサを含みうるチップセットの一部であり、このＤＳＰは、回路基板１２２０上のチップセットの別個の部品である。この実施形態では、実施形態構成は、ＤＳＰに結合され、パッケージ１２１０内のプロセッサに結合された別の実施形態構成があってもよい。更に、一実施形態において、実施形態構成は、パッケージ１２１０と同じ回路基板１２２０上に実装されたＤＳＰに結合される。実施形態構成は、本開示における低インダクタンスコンデンサの様々な実施形態及びその等価物により記載される実施形態構成と組み合わされて、コンピュータシステム１２００に対して上述したように組み合わされることが可能であることが理解できよう。
図１３は、一実施形態によるコンピューティングシステムの概略図である。図示する電子システム１３００は、図１２に示すコンピュータシステム１２００を具現化したものでありうるが、この電子システムは概略的に示す。電子システム１３００は、図１０に示すＩＣパッケージといった少なくとも１つの電子アセンブリ１３１０を組み込む。一実施形態では、電子システム１３００は、電子システム１３００内の様々な構成要素に電気的に結合するシステムバス１３２０を含むコンピュータシステムである。システムバス１３２０は、様々な実施形態に応じて、単一のバスであっても、任意のバスの組み合わせであってもよい。電子システム１３００は、集積回路１３１０に電力を供給する電圧源１３３０を含む。一部の実施形態では、電圧源１３３０は、システムバス１３２０を介して集積回路１３１０に電流を供給する。
一実施形態では、低インダクタンスコンデンサ１３８０は、電圧源１３３０と集積回路１３１０との間に電気的に配置される。この位置は、一実施形態においては、実装基板内であり、この低インダクタンスコンデンサ１３８０は、実装基板と一体である。一実施形態における低インダクタンスコンデンサ１３８０のこの位置は、プロセッサ及び低インダクタンスコンデンサ構成要素といった集積回路１３１０及び低インダクタンスコンデンサ１３８０用の位置を与える実装基板上にあり、それぞれ、基板上で互いに対して横に及び隣接して実装される。
一実施形態では、集積回路１３１０は、システムバス１３２０に電気的に結合され、任意の回路、又は回路の組み合わせを含む。一実施形態では、集積回路１３１０は、任意のタイプでありうるプロセッサ１３１２を含む。本願で用いるように「プロセッサ」１３１２とは、次に限定されないが、マイクロプロセッサ、マイクロコントローラ、グラフィクスプロセッサ、デジタル信号プロセッサ、又は別のプロセッサといった任意のタイプの回路を指す。集積回路１３１０内に含みうる他のタイプの回路は、携帯電話機、ページャ、携帯可能コンピュータ、２方向ラジオ、又は同様の電子システムといったワイヤレス装置に用いられる通信回路１３１４といったカスタム回路又はＡＳＩＣである。一実施形態では、プロセッサ１３１０は、スタティックランダムアクセスメモリ（ＳＲＡＭ）といったオンダイメモリ１３１６を含む。一実施形態では、プロセッサ１３１０は、組み込みダイナミックＲＡＭ（ｅＲＡＭ）といったオンダイメモリ１３１６を含む。
一実施形態では、電子システム１３００は更に、ＲＡＭの形のメインメモリ１３４２、１以上のハードドライブ１３４４、及び／又は、ディスケット、コンパクトディスク（ＣＤ）、デジタルビデオディスク（ＤＶＤ）、フラッシュメモリキー、及び当該技術において既知である他のリムーバブル媒体といったリムーバブル媒体１３４６を取り扱う１以上のドライブといった特定のアプリケーションに適した１以上のメモリ要素を含みうる外部メモリ１３４０を含む。
一実施形態では、電子システム１３００は更に、表示装置１３５０、及び、オーディオ出力１３６０を含む。一実施形態では、電子システム１３００は、キーボード、マウス、トラックボール、ゲームコントローラ、マイクロホン、音声認識装置、又は、電子システム１３００に情報を入力する任意の他の装置といった入力装置１３７０を含む。
本願に示すように、集積回路１３１０は、電子パッケージ、電子システム、コンピュータシステム、集積回路を製作する１以上の方法、及び、集積回路と本願にて様々な実施形態に記載した低インダクタンスコンデンサ実施形態及び当該技術において認識される等価物を含む電子組立体を製作する１以上の方法を含む多数の異なる実施形態において実装されることが可能である。要素、材料、形状、寸法、及び動作の順序は、特定のパッケージ要件に適合するよう変更することができる。
本開示に記載した低インダクタンスコンデンサの実施形態は、従来のコンピュータ以外のデバイス及び装置に適用可能であることが理解されよう。例えば、ダイは、実施形態構成とともにパッケージ化され、ワイヤレスコミュニケータといった携帯可能装置又は携帯情報端末といったハンドヘルド式装置内に配置されることが可能である。別の例では、実施形態構成内にパッケージ化されることが可能であるダイであり、このダイは、自動車、機関車、船舶、飛行機、又は宇宙船といった乗り物において用いることができる。
要約書は、読者が本技術開示の本質及び要旨を素早く理解可能にすることを求める３７ＣＦＲ§１．７２（ｂ）の要件を満たすべく与えているものである。本要約書は、請求項の範囲又は意味を解釈又は限定するために用いられないという理解のもとに提出している。
上述した「発明を実施するための最良の形態（詳細な説明）」では、様々な特徴は、本開示を簡素化することを目的として単一の実施形態においてまとめられている。この開示方法は、本発明の請求する実施形態は各請求項において明示的に引用する特徴より多くの特徴を必要とする意図を反映するとして解釈されるべきではない。むしろ、請求項に示すように、新規の主題は、単一の開示実施形態の全ての特徴より少ない特徴にある。したがって、請求項は詳細な説明に組み込まれるものであり、各請求項は、別個の好適な実施形態として独立している。
本発明の本質を説明することを目的として記載及び図示した細部、材料、及び部品の配置、及び方法の段階における様々な他の変更は、特許請求の範囲に明治する発明の趣旨及び範囲から逸脱することなく行いうることは当業者には容易に理解されよう。

Claims (20)

  1. 充電及び放電時に第１の特性インダクタンスを示す第１のコンデンサ構造と、
    充電及び放電時に第２の特性インダクタンスを示す第２のコンデンサ構造と、
    前記第１のコンデンサ構造と前記第２のコンデンサ構造とに接し且つそれらの間に配置されるスペーサと、
    を備え、
    充電及び放電時の前記第１の特性インダクタンスは、充電及び放電時の前記第２の特性インダクタンスとは、質が異なる、コンデンサ。
  2. 前記第１のコンデンサ構造は、少なくとも、１つの電源電極及び１つの接地電極を含み、
    前記第２のコンデンサ構造は、少なくとも、１つの電源電極及び１つの接地電極を含み、
    前記第１の特性インダクタンスは、前記第２の特性インダクタンスとは、質が反対である、請求項１に記載のコンデンサ。
  3. 前記第１のコンデンサ構造は、少なくとも、１つの電源電極及び１つの接地電極を含み、
    前記第２のコンデンサ構造は、少なくとも、１つの電源電極及び１つの接地電極を含み、
    前記第１の特性インダクタンスは、前記第２の特性インダクタンスとは、量が反対である、請求項１に記載のコンデンサ。
  4. 前記第１のコンデンサ構造は、少なくとも、１つの電源電極及び１つの接地電極を含み、
    前記第２のコンデンサ構造は、少なくとも、１つの電源電極及び１つの接地電極を含み、
    前記第１の特性インダクタンスは、前記第２の特性インダクタンスとは、質及び量が反対である、請求項１に記載のコンデンサ。
  5. 前記第１のコンデンサ構造は、少なくとも、１つの電源電極及び１つの接地電極を含み、
    前記第２のコンデンサ構造は、少なくとも、１つの電源電極及び１つの接地電極を含み、
    前記第１の特性インダクタンスは、前記第２の特性インダクタンスとは、量が異なるが反対ではない、請求項１に記載のコンデンサ。
  6. 前記第１のコンデンサ構造は、少なくとも、１つの電源電極及び１つの接地電極を含み、
    前記第２のコンデンサ構造は、少なくとも、１つの電源電極及び１つの接地電極を含み、
    前記第１の特性インダクタンスは、前記第２の特性インダクタンスとは、質が違うが反対ではない、請求項１に記載のコンデンサ。
  7. 前記スペーサは、前記スペーサの内部に配置される少なくとも１つのフローティング電極を含む、請求項１に記載のコンデンサ。
  8. 前記少なくとも１つの電源電極上に延在する少なくとも１つの電力タブを更に含む、請求項１に記載のコンデンサ。
  9. 前記少なくとも１つの接地電極上に延在する少なくとも１つの接地タブを更に含む、請求項１に記載のコンデンサ。
  10. 前記少なくとも１つの電源電極上に延在する少なくとも１つの電力縁露出部を更に含む、請求項１に記載のコンデンサ。
  11. 前記少なくとも１つの接地電極上に延在する少なくとも１つの接地縁露出部を更に含む、請求項１に記載のコンデンサ。
  12. 前記第１のコンデンサ構造は、少なくとも、１つの電源電極及び１つの接地電極を含み、
    前記第２のコンデンサ構造は、少なくとも、１つの電源電極及び１つの接地電極を含み、
    前記少なくとも１つの電源電極に結合される少なくとも１つの電力端子と、
    前記少なくとも１つの接地電極に結合される少なくとも１つの接地端子と、
    を更に備え、
    前記少なくとも１つの電力端子及び前記少なくとも１つの接地端子は、共面構成で配置される、請求項１に記載のコンデンサ。
  13. 第１のコンデンサ構造を形成する段階と、
    前記第１のコンデンサ構造上にスペーサを形成する段階と、
    前記スペーサ上に第２のコンデンサ構造を形成する段階と、
    を含み、
    前記第１のコンデンサ構造は、充電及び放電時に、第１の特性インダクタンスを示し、
    前記第２のコンデンサ構造は、充電及び放電時に、第２の特性インダクタンスを示し、
    充電及び放電時の前記第１の特性インダクタンスは、充電及び放電時の第２の特性インダクタンスとは、質が異なる、方法。
  14. 前記スペーサを形成する段階は、前記スペーサの内部に少なくとも１つのフローティング電極を形成する段階を含む、請求項１３に記載の方法。
  15. 前記第１のコンデンサ構造及び前記第２のコンデンサ構造は、それぞれ、少なくとも２つの電極と、前記第１のコンデンサ構造と前記第２のコンデンサ構造との間にかみ合わされる誘電体材料とを含み、
    前記誘電体材料を硬化する段階を更に含む、請求項１３に記載の方法。
  16. 前記第１のコンデンサ構造は、少なくとも、１つの電源電極及び１つの接地電極を含み、
    前記第２のコンデンサ構造は、少なくとも、１つの電源電極及び１つの接地電極を含み、
    前記少なくとも１つの電源電極に結合される少なくとも１つの電力端子を形成する段階と、
    前記少なくとも１つの接地電極に結合される少なくとも１つの接地端子を形成する段階と、
    を更に含み、
    前記少なくとも１つの電力端子及び前記少なくとも１つの接地端子は、共面構成で配置される、請求項１３に記載の方法。
  17. 基板と、
    前記基板上に配置されたコンデンサと、
    を備えたパッケージであって、
    前記コンデンサは、
    充電及び放電時に第１の特性インダクタンスを示す第１のコンデンサ構造と、
    充電及び放電時に第２の特性インダクタンスを示す第２のコンデンサ構造と、
    前記第１のコンデンサ構造と前記第２のコンデンサ構造とに接し且つそれらの間に配置されるスペーサと、
    を備え、
    充電及び放電時の前記第１の特性インダクタンスは、充電及び放電時の前記第２の特性インダクタンスとは、質が異なる、パッケージ。
  18. 前記コンデンサに結合されるマイクロ電子ダイと、前記マイクロ電子ダイに結合されるダイナミックランダムアクセスメモリとを含むシステムを更に備える、請求項１７に記載のパッケージ。
  19. 前記システムは、コンピュータ、ワイヤレスコミュニケータ、ハンドヘルド式デバイス、自動車、機関車、飛行機、船舶、及び宇宙船のうちの１つに配置される、請求項１７に記載のパッケージ。
  20. 前記マイクロ電子ダイは、データ記憶装置、デジタル信号プロセッサ、マイクロコントローラ、特殊用途向け集積回路、及びマイクロプロセッサのうちから選択される、請求項１７に記載のパッケージ。
JP2009511267A 2006-06-30 2007-06-26 低インダクタンスコンデンサ、低インダクタンスコンデンサの組立方法、および低インダクタンスコンデンサを含むシステム Expired - Fee Related JP4974037B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/428,331 US7724498B2 (en) 2006-06-30 2006-06-30 Low inductance capacitors, methods of assembling same, and systems containing same
US11/428,331 2006-06-30
PCT/US2007/072109 WO2008005749A1 (en) 2006-06-30 2007-06-26 Low inductance capacitors, methods of assembling same, and systems containing same

Publications (2)

Publication Number Publication Date
JP2009537995A true JP2009537995A (ja) 2009-10-29
JP4974037B2 JP4974037B2 (ja) 2012-07-11

Family

ID=38875735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009511267A Expired - Fee Related JP4974037B2 (ja) 2006-06-30 2007-06-26 低インダクタンスコンデンサ、低インダクタンスコンデンサの組立方法、および低インダクタンスコンデンサを含むシステム

Country Status (7)

Country Link
US (1) US7724498B2 (ja)
JP (1) JP4974037B2 (ja)
KR (2) KR101115169B1 (ja)
CN (2) CN101479849B (ja)
HK (1) HK1176739A1 (ja)
TW (1) TWI384511B (ja)
WO (1) WO2008005749A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020520121A (ja) * 2017-05-15 2020-07-02 エイブイエックス コーポレイション 積層コンデンサ、および積層コンデンサを含む回路板

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5605342B2 (ja) * 2010-11-09 2014-10-15 株式会社村田製作所 電子部品及び基板モジュール
US8378453B2 (en) * 2011-04-29 2013-02-19 Georgia Tech Research Corporation Devices including composite thermal capacitors
CN103959463B (zh) * 2011-10-01 2017-03-15 英特尔公司 片上电容器及其组装方法
JP2015019045A (ja) * 2013-07-15 2015-01-29 サムソン エレクトロ−メカニックス カンパニーリミテッド． アレイ型積層セラミック電子部品及びその実装基板
KR101525672B1 (ko) * 2013-07-15 2015-06-03 삼성전기주식회사 어레이형 적층 세라믹 전자 부품 및 그 실장 기판
JP6430384B2 (ja) * 2013-09-05 2018-11-28 テイ・エス テック株式会社 シート
DE202013008747U1 (de) * 2013-10-01 2013-10-23 Abb Technology Ag Energieversorgungseinrichtung für explosionsgeschützte elektronische Funktionseinheiten
DE202013009990U1 (de) * 2013-11-04 2013-11-25 Abb Technology Ag Energieversorgungseinrichtung für explosionsgeschützte elektronische Funktionseinheiten
TWI550283B (zh) * 2015-05-08 2016-09-21 High voltage detection module of high voltage detection device and its detection method
JP2020013908A (ja) * 2018-07-18 2020-01-23 住友電工デバイス・イノベーション株式会社 電子部品の実装構造
JP7248143B2 (ja) * 2019-10-24 2023-03-29 株式会社村田製作所 複合キャパシタ
KR20210001935U (ko) 2020-02-19 2021-08-27 이재윤 흑당 쫀드기 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0438810A (ja) * 1990-06-04 1992-02-10 Hitachi Ltd ４端子型コンデンサ
JPH07263269A (ja) * 1994-03-22 1995-10-13 Tdk Corp 積層セラミックコンデンサ
JPH0982568A (ja) * 1995-09-19 1997-03-28 Murata Mfg Co Ltd セラミック電子部品
JP2001148324A (ja) * 1999-11-19 2001-05-29 Murata Mfg Co Ltd 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP2002289467A (ja) * 2001-03-23 2002-10-04 Kyocera Corp 積層セラミックコンデンサおよび実装基板
WO2006067939A1 (ja) * 2004-12-24 2006-06-29 Murata Manufacturing Co., Ltd. 積層コンデンサおよびその実装構造

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666004A (en) 1994-09-28 1997-09-09 Intel Corporation Use of tantalum oxide capacitor on ceramic co-fired technology
US5923523A (en) * 1996-04-30 1999-07-13 Herbert; Edward High current, low inductance capacitor packages
JP3357314B2 (ja) 1999-03-23 2002-12-16 ニチコン株式会社 低インダクタンスコンデンサ
US6262877B1 (en) 1999-11-23 2001-07-17 Intel Corporation Low inductance high capacitance capacitor and method of making same
US6801422B2 (en) 1999-12-28 2004-10-05 Intel Corporation High performance capacitor
US6441459B1 (en) * 2000-01-28 2002-08-27 Tdk Corporation Multilayer electronic device and method for producing same
US6950300B2 (en) 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
JP4392530B2 (ja) 2003-06-11 2010-01-06 株式会社指月電機製作所 低インダクタンスコンデンサ
US7019346B2 (en) 2003-12-23 2006-03-28 Intel Corporation Capacitor having an anodic metal oxide substrate
US7132743B2 (en) 2003-12-23 2006-11-07 Intel Corporation Integrated circuit package substrate having a thin film capacitor structure
US7218504B2 (en) 2004-03-02 2007-05-15 Intel Corporation Capacitor device and method
US20060001068A1 (en) 2004-06-30 2006-01-05 Mosley Larry E Multi-layer capacitor using dielectric layers having differing compositions
US7173804B2 (en) 2004-09-28 2007-02-06 Intel Corporation Array capacitor with IC contacts and applications
US7216406B2 (en) 2004-09-29 2007-05-15 Intel Corporation Method forming split thin film capacitors with multiple voltages
US7180724B2 (en) 2004-09-30 2007-02-20 Intel Corporation Electrolytic polymer capacitors for decoupling power delivery, packages made therewith, and systems containing same
US7149071B2 (en) 2005-03-17 2006-12-12 Intel Corporation Controlled resistance capacitors
US7505248B2 (en) 2005-06-30 2009-03-17 Intel Corporation Controlled-resistance capacitors, and methods of assembling same
US7428138B2 (en) 2005-10-06 2008-09-23 Intel Corporation Forming carbon nanotube capacitors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0438810A (ja) * 1990-06-04 1992-02-10 Hitachi Ltd ４端子型コンデンサ
JPH07263269A (ja) * 1994-03-22 1995-10-13 Tdk Corp 積層セラミックコンデンサ
JPH0982568A (ja) * 1995-09-19 1997-03-28 Murata Mfg Co Ltd セラミック電子部品
JP2001148324A (ja) * 1999-11-19 2001-05-29 Murata Mfg Co Ltd 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP2002289467A (ja) * 2001-03-23 2002-10-04 Kyocera Corp 積層セラミックコンデンサおよび実装基板
WO2006067939A1 (ja) * 2004-12-24 2006-06-29 Murata Manufacturing Co., Ltd. 積層コンデンサおよびその実装構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020520121A (ja) * 2017-05-15 2020-07-02 エイブイエックス コーポレイション 積層コンデンサ、および積層コンデンサを含む回路板
JP2020520122A (ja) * 2017-05-15 2020-07-02 エイブイエックス コーポレイション 積層コンデンサ、および積層コンデンサを含む回路板

Also Published As

Publication number Publication date
HK1176739A1 (zh) 2013-08-02
KR20110122761A (ko) 2011-11-10
CN102723198B (zh) 2016-01-13
US7724498B2 (en) 2010-05-25
US20080001253A1 (en) 2008-01-03
JP4974037B2 (ja) 2012-07-11
TWI384511B (zh) 2013-02-01
CN101479849A (zh) 2009-07-08
KR101115169B1 (ko) 2012-02-24
WO2008005749A1 (en) 2008-01-10
CN102723198A (zh) 2012-10-10
KR20090025296A (ko) 2009-03-10
CN101479849B (zh) 2012-08-08
TW200828366A (en) 2008-07-01

Similar Documents

Publication Publication Date Title
JP4974037B2 (ja) 低インダクタンスコンデンサ、低インダクタンスコンデンサの組立方法、および低インダクタンスコンデンサを含むシステム
US8093717B2 (en) Microstrip spacer for stacked chip scale packages, methods of making same, methods of operating same, and systems containing same
US10741536B2 (en) Magnetic small footprint inductor array module for on-package voltage regulator
US7505248B2 (en) Controlled-resistance capacitors, and methods of assembling same
US7030460B2 (en) Selectable capacitance apparatus and methods
US20200350303A1 (en) In situ package integrated thin film capacitors for power delivery
US7852189B2 (en) Packaged spiral inductor structures, processes of making same, and systems containing same
US20100059858A1 (en) Integrated capacitors in package-level structures, processes of making same, and systems containing same
US7502218B2 (en) Multi-terminal capacitor
US20120181683A1 (en) Three-dimensionally integrated semiconductor device and electronic device incorporation by reference
CN114649477A (zh) 具有钙钛矿电介质的金属绝缘体金属(mim)电容器
US11258008B2 (en) Semiconductor device and manufacturing method for same
US7218504B2 (en) Capacitor device and method
US11462521B2 (en) Multilevel die complex with integrated discrete passive components
US7495336B2 (en) Array capacitors for broadband decoupling applications
JP2006041061A (ja) 半導体装置
US8624365B1 (en) Interposer based capacitors for semiconductor packaging
JP2003318321A (ja) 高周波モジュール
JPH09191077A (ja) コンデンサ内蔵集積回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110621

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110628

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110721

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110728

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110819

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120330

R150 Certificate of patent or registration of utility model

Ref document number: 4974037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees