JP2003318321A - 高周波モジュール - Google Patents
高周波モジュールInfo
- Publication number
- JP2003318321A JP2003318321A JP2002122376A JP2002122376A JP2003318321A JP 2003318321 A JP2003318321 A JP 2003318321A JP 2002122376 A JP2002122376 A JP 2002122376A JP 2002122376 A JP2002122376 A JP 2002122376A JP 2003318321 A JP2003318321 A JP 2003318321A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- high frequency
- electrode
- frequency module
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】本発明では、高周波回路の面積及び厚みを抑
え、小型化を図ることが可能な高周波モジュールを提供
する。 【解決手段】インダクタの上下にコンデンサを設けてバ
イアス回路を構成すると共に、このバイアス回路上に高
周波回路の配線や素子を有する配線層を配設して高周波
モジュールを形成する。また、インダクタの上に設けた
コンデンサは上部電極を接地電極とし、インダクタの下
に設けたコンデンサは下部電極を接地電極とする。
え、小型化を図ることが可能な高周波モジュールを提供
する。 【解決手段】インダクタの上下にコンデンサを設けてバ
イアス回路を構成すると共に、このバイアス回路上に高
周波回路の配線や素子を有する配線層を配設して高周波
モジュールを形成する。また、インダクタの上に設けた
コンデンサは上部電極を接地電極とし、インダクタの下
に設けたコンデンサは下部電極を接地電極とする。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波モジュール
に関し、特に、小型化を図ることが可能な高周波モジュ
ールに関する。
に関し、特に、小型化を図ることが可能な高周波モジュ
ールに関する。
【０００２】
【従来の技術】携帯電話機やＰＤＡ（Personal Digital
Assistant）など、様々な移動体携帯通信端末が我々の
日常生活に欠かせないものとなっている。
Assistant）など、様々な移動体携帯通信端末が我々の
日常生活に欠かせないものとなっている。
【０００３】そして、このような端末には、多機能、小
型化、低消費電力化などが求められており、また、この
ような要求に対応するため、これらの端末の主要部品で
あるパワーアンプなどの高周波モジュールに対しても、
さらなる高周波化、小型化、低消費電力化、低価格化な
どが求められている。
型化、低消費電力化などが求められており、また、この
ような要求に対応するため、これらの端末の主要部品で
あるパワーアンプなどの高周波モジュールに対しても、
さらなる高周波化、小型化、低消費電力化、低価格化な
どが求められている。
【０００４】ところで、このような高周波モジュール
は、従来、アルミナや樹脂基板上に様々な部品を実装し
て構成されていた。
は、従来、アルミナや樹脂基板上に様々な部品を実装し
て構成されていた。
【０００５】これに対して近年、従来は、基板上に実装
していた部品を半導体基板に組み込み、高周波モジュー
ルを構成するといったアプローチが試みられている。
していた部品を半導体基板に組み込み、高周波モジュー
ルを構成するといったアプローチが試みられている。
【０００６】
【発明が解決しようとする課題】しかし、基板上に実装
していた各部品を素子や回路として半導体基板に組み込
む方法では、各部品を実装した高周波モジュールに比べ
て小型化が図れるものの、バイアス回路や高周波回路の
配線、素子など、半導体基板に並列に配設されるため、
半導体基板の面積を縮小するには限界があった。
していた各部品を素子や回路として半導体基板に組み込
む方法では、各部品を実装した高周波モジュールに比べ
て小型化が図れるものの、バイアス回路や高周波回路の
配線、素子など、半導体基板に並列に配設されるため、
半導体基板の面積を縮小するには限界があった。
【０００７】また、バイアス回路上に高周波回路の配線
や素子などを積層して形成することにより、半導体基板
の面積を抑える構成も考えられているが、この構成の場
合、バイアス回路のインダクタやコンデンサから生じる
電界や磁界が高周波回路の配線に影響を与え、特性の劣
化が生じるという問題があった。
や素子などを積層して形成することにより、半導体基板
の面積を抑える構成も考えられているが、この構成の場
合、バイアス回路のインダクタやコンデンサから生じる
電界や磁界が高周波回路の配線に影響を与え、特性の劣
化が生じるという問題があった。
【０００８】このため、バイアス回路と配線層との間
に、このような影響を防止するに十分な距離を設ける必
要があり、これが高周波モジュールの小型化を妨げてい
た。
に、このような影響を防止するに十分な距離を設ける必
要があり、これが高周波モジュールの小型化を妨げてい
た。
【０００９】そこで本発明では、高周波回路の面積及び
厚みを抑え、小型化を図ることが可能な高周波モジュー
ルを提供することを目的とする。
厚みを抑え、小型化を図ることが可能な高周波モジュー
ルを提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明に係る高周波モジ
ュールは、バイアス回路を有する高周波回路を搭載した
高周波モジュールにおいて、バイアス回路は、半導体基
板上に形成された下部コンデンサと、上部コンデンサ
と、下部コンデンサと上部コンデンサとの間に挟まれて
形成されたインダクタとを具備し、高周波回路の配線層
は、バイアス回路上に層間絶縁膜を介して形成される。
ュールは、バイアス回路を有する高周波回路を搭載した
高周波モジュールにおいて、バイアス回路は、半導体基
板上に形成された下部コンデンサと、上部コンデンサ
と、下部コンデンサと上部コンデンサとの間に挟まれて
形成されたインダクタとを具備し、高周波回路の配線層
は、バイアス回路上に層間絶縁膜を介して形成される。
【００１１】このため、高周波回路の配線は、バイアス
回路と電磁気的に分離され、高周波回路の特性の劣化を
防止すると共に、配線や素子の設計自由度が増し、高周
波モジュールの小型化を図ることができる。
回路と電磁気的に分離され、高周波回路の特性の劣化を
防止すると共に、配線や素子の設計自由度が増し、高周
波モジュールの小型化を図ることができる。
【００１２】また、上部コンデンサ及び下部コンデンサ
は、それぞれ下部電極と誘電体と上部電極とを積層した
構成を有し、上部コンデンサは、上部電極を接地電極と
し、下部コンデンサは、下部電極を接地電極とすること
により、π型のフィルタ回路が構成され、バイアス回路
のフィルタ特性を向上させることができる。
は、それぞれ下部電極と誘電体と上部電極とを積層した
構成を有し、上部コンデンサは、上部電極を接地電極と
し、下部コンデンサは、下部電極を接地電極とすること
により、π型のフィルタ回路が構成され、バイアス回路
のフィルタ特性を向上させることができる。
【００１３】そして、上部コンデンサ及び下部コンデン
サは、それぞれ異種材料の薄膜を積層して形成されるこ
とにより、高周波回路を薄く形成することができる。
サは、それぞれ異種材料の薄膜を積層して形成されるこ
とにより、高周波回路を薄く形成することができる。
【００１４】
【発明の実施の形態】以下、本発明に係わる高周波モジ
ュールの実施の形態を添付図面を参照して詳細に説明す
る。
ュールの実施の形態を添付図面を参照して詳細に説明す
る。
【００１５】図１は、本発明に係わる高周波モジュール
の一実施の形態の構成を概念的に示した図である。
の一実施の形態の構成を概念的に示した図である。
【００１６】図１において、高周波モジュール１は、半
導体基板(Ｓi基板)２をプラットフォームとして、その
上に異種材料の薄膜を利用したバイアス回路３を有し、
さらに、バイアス回路３上に高周波回路の配線層４が積
層されている。
導体基板(Ｓi基板)２をプラットフォームとして、その
上に異種材料の薄膜を利用したバイアス回路３を有し、
さらに、バイアス回路３上に高周波回路の配線層４が積
層されている。
【００１７】また、バイアス回路３には、高周波チョー
クコイル５と、この高周波チョークコイルの上に形成さ
れた上部コンデンサ６、及び高周波チョークコイルの下
に形成された下部コンデンサ７が設けられている。
クコイル５と、この高周波チョークコイルの上に形成さ
れた上部コンデンサ６、及び高周波チョークコイルの下
に形成された下部コンデンサ７が設けられている。
【００１８】そして、配線層４には、ＧＮＤ電極８、及
び高周波回路の配線９が設けられている。
び高周波回路の配線９が設けられている。
【００１９】ここで、上部コンデンサ６及び下部コンデ
ンサ７は、高周波大容量コンデンサであり、後に詳述す
るように、下部電極、容量絶縁膜、上部電極、例えば、
Ｐt／ＳrＴiＯ3／Ｐtの多層構造からなるＭＩＭキャパ
シタとして形成され、また、高周波チョークコイル５
は、インダクタ配線である。
ンサ７は、高周波大容量コンデンサであり、後に詳述す
るように、下部電極、容量絶縁膜、上部電極、例えば、
Ｐt／ＳrＴiＯ3／Ｐtの多層構造からなるＭＩＭキャパ
シタとして形成され、また、高周波チョークコイル５
は、インダクタ配線である。
【００２０】また、図２に回路図を示すように、バイア
ス回路を構成する下部コンデンサは、下部電極を接地電
極とし、また、上部コンデンサは、上部電極を接地電極
としてπ型のフィルタ回路を構成しており、これにより
バイアス回路のフィルタ特性を向上させている。
ス回路を構成する下部コンデンサは、下部電極を接地電
極とし、また、上部コンデンサは、上部電極を接地電極
としてπ型のフィルタ回路を構成しており、これにより
バイアス回路のフィルタ特性を向上させている。
【００２１】加えて、チョークインダクタの上下が高周
波的に接地されているため、バイアス回路の電界、磁界
が遮断が可能で、高周波回路の配線や素子の設計自由度
が増し、回路特性の向上や高周波モジュールの小型化を
図ることができる。
波的に接地されているため、バイアス回路の電界、磁界
が遮断が可能で、高周波回路の配線や素子の設計自由度
が増し、回路特性の向上や高周波モジュールの小型化を
図ることができる。
【００２２】次に、本発明に係る高周波モジュールの製
造方法の一例を図３を参照して説明する。
造方法の一例を図３を参照して説明する。
【００２３】まず、Ｓｉなどの半導体からなる半導体基
板２上に、図示しないＳiＯ2膜を成膜する。
板２上に、図示しないＳiＯ2膜を成膜する。
【００２４】そして、ＳiＯ2膜上に、下部電極１０とな
るＰｔ電極膜を形成し、このＰｔ電極膜上に、強誘電体
材料であるＳrＴiＯ3膜１１をゾルゲル法、スパッタ
法、ＣＶＤ法等によって形成し、その上に上部電極１２
となるＰｔ電極膜を形成して、図３（ａ）に示すよう
に、Ｐｔ電極膜／ＳrＴiＯ3膜／Ｐｔ電極膜の多層構造
からなる大容量ＭＩＭキャパシタを下部コンデンサ７と
して形成する。
るＰｔ電極膜を形成し、このＰｔ電極膜上に、強誘電体
材料であるＳrＴiＯ3膜１１をゾルゲル法、スパッタ
法、ＣＶＤ法等によって形成し、その上に上部電極１２
となるＰｔ電極膜を形成して、図３（ａ）に示すよう
に、Ｐｔ電極膜／ＳrＴiＯ3膜／Ｐｔ電極膜の多層構造
からなる大容量ＭＩＭキャパシタを下部コンデンサ７と
して形成する。
【００２５】また、ＳiＯ2膜及び下部コンデンサ７上に
絶縁性材料であるポリイミドを塗布して第１の層間絶縁
膜１３を形成し、図３（ｂ）に示すように、第１の層間
絶縁膜１３上に、チョークコイル５をパターニングす
る。
絶縁性材料であるポリイミドを塗布して第１の層間絶縁
膜１３を形成し、図３（ｂ）に示すように、第１の層間
絶縁膜１３上に、チョークコイル５をパターニングす
る。
【００２６】ここで、第１の層間絶縁膜１０及びチョー
クコイル５上に絶縁性材料であるポリイミドを塗布して
第２の層間絶縁膜１４を形成し、図３（ｃ）に示すよう
に、下部電極１５であるＰｔ電極膜、ＳｒＴｉＯ3膜１
６、下部電極１７であるＰｔ電極膜を積層して、この多
層構造からなる大容量ＭＩＭキャパシタを上部コンデン
サ６としてチョークコイル５に対応する位置に形成し
て、上部コンデンサ６及び下部コンデンサ７との間にチ
ョークコイル７が配設されたバイアス回路３を形成す
る。
クコイル５上に絶縁性材料であるポリイミドを塗布して
第２の層間絶縁膜１４を形成し、図３（ｃ）に示すよう
に、下部電極１５であるＰｔ電極膜、ＳｒＴｉＯ3膜１
６、下部電極１７であるＰｔ電極膜を積層して、この多
層構造からなる大容量ＭＩＭキャパシタを上部コンデン
サ６としてチョークコイル５に対応する位置に形成し
て、上部コンデンサ６及び下部コンデンサ７との間にチ
ョークコイル７が配設されたバイアス回路３を形成す
る。
【００２７】そして、上部コンデンサ６上にポリイミド
を塗布して第３の層間絶縁膜１８を形成し、この第３の
層間絶縁膜１８上に、図３（ｄ）に示すように、Ａｌか
らなる高周波回路のＧＮＤ配線９を形成する。
を塗布して第３の層間絶縁膜１８を形成し、この第３の
層間絶縁膜１８上に、図３（ｄ）に示すように、Ａｌか
らなる高周波回路のＧＮＤ配線９を形成する。
【００２８】ここで、ＧＮＤ配線９上にポリイミドを塗
布して第４の層間絶縁層１９を形成し、この第４の層間
絶縁膜１９上に高周波回路の配線９及び図示しない高周
波回路の素子を形成して、図３（ｅ）に示すように、Ｇ
ＮＤ配線９及び配線９からなる高周波回路の配線層４を
形成する。
布して第４の層間絶縁層１９を形成し、この第４の層間
絶縁膜１９上に高周波回路の配線９及び図示しない高周
波回路の素子を形成して、図３（ｅ）に示すように、Ｇ
ＮＤ配線９及び配線９からなる高周波回路の配線層４を
形成する。
【００２９】なお、上部コンデンサは、上部電極を接地
電極として形成し、また、下部コンデンサは、下部電極
を接地電極として形成する。
電極として形成し、また、下部コンデンサは、下部電極
を接地電極として形成する。
【００３０】
【発明の効果】本発明では、搭載する高周波回路の面積
及び厚みを抑えた高周波モジュールを作成することがで
きる。
及び厚みを抑えた高周波モジュールを作成することがで
きる。
【図１】 本発明に係わる高周波モジュールの構成を概
念的に示す断面図
念的に示す断面図
【図２】 本発明に係わる高周波モジュールのバイアス
回路を示す回路図
回路を示す回路図
【図３】 本発明に係わる高周波モジュールの製造方法
を示す断面図
を示す断面図
１…高周波モジュール
２…半導体基板
３…バイアス回路
４…配線層
５…チョークコイル
６…上部コンデンサ
７…下部コンデンサ
８…ＧＮＤ電極
９…配線
１０、１５…下部電極
１１、１６…ＳrＴiＯ3膜
１２、１７…上部電極
１３…第１の層間絶縁膜
１４…第２の層間絶縁膜
１８…第３の層間絶縁膜
１９…第４の層間絶縁層
Claims (3)
- 【請求項１】 バイアス回路を有する高周波回路を搭載
した高周波モジュールにおいて、 前記バイアス回路は、 半導体基板上に形成された下部コンデンサと、 上部コンデンサと、 前記下部コンデンサと前記上部コンデンサとの間に挟ま
れて形成されたインダクタとを具備し、 前記高周波回路の配線層は、前記バイアス回路上に層間
絶縁膜を介して形成されることを特徴とする高周波モジ
ュール。 - 【請求項２】 前記上部コンデンサ及び前記下部コンデ
ンサは、 それぞれ下部電極と誘電体と上部電極とを積層した構成
を有し、 前記上部コンデンサは、 前記上部電極を接地電極とし、 前記下部コンデンサは、 前記下部電極を接地電極とすることを特徴とする請求項
１記載の高周波モジュール。 - 【請求項３】 前記上部コンデンサ及び下部コンデンサ
は、 それぞれ異種材料の薄膜を積層して形成されることを特
徴とする請求項１記載の高周波モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002122376A JP3936620B2 (ja) | 2002-04-24 | 2002-04-24 | 高周波モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002122376A JP3936620B2 (ja) | 2002-04-24 | 2002-04-24 | 高周波モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318321A true JP2003318321A (ja) | 2003-11-07 |
| JP3936620B2 JP3936620B2 (ja) | 2007-06-27 |
Family
ID=29538006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002122376A Expired - Fee Related JP3936620B2 (ja) | 2002-04-24 | 2002-04-24 | 高周波モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3936620B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101003587B1 (ko) | 2008-10-13 | 2010-12-22 | 삼성전기주식회사 | Ｃｍｏｓ ｒｆ ｉｃ |
-
2002
- 2002-04-24 JP JP2002122376A patent/JP3936620B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101003587B1 (ko) | 2008-10-13 | 2010-12-22 | 삼성전기주식회사 | Ｃｍｏｓ ｒｆ ｉｃ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3936620B2 (ja) | 2007-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7982557B2 (en) | Layered low-pass filter capable of producing a plurality of attenuation poles | |
| JP2007300002A (ja) | 電子部品 | |
| WO2010038478A1 (ja) | 電磁バンドギャップ構造、これを備える素子、基板、モジュール、半導体装置及びこれらの製造方法 | |
| JP4518013B2 (ja) | 電子部品 | |
| US20060274476A1 (en) | Low loss thin film capacitor and methods of manufacturing the same | |
| CN219041754U (zh) | 一种体声波谐振器及包括其的封装组件和电子设备 | |
| TW594812B (en) | Thin film capacitor and thin film electronic component and method for manufacturing the same | |
| JP5023999B2 (ja) | 薄膜コンデンサ及びその製造方法 | |
| JP2004063664A (ja) | キャビティ付き多層セラミック基板 | |
| US8242575B2 (en) | Thin-film device including a terminal electrode connected to respective end faces of conductor layers | |
| JP2005108887A (ja) | 可変コンデンサ | |
| JP2001044778A (ja) | 複合電子部品 | |
| JP2004342846A (ja) | 積層セラミックコンデンサ | |
| CN111342796A (zh) | 具有无源辅助器件的滤波器单元、滤波器和电子设备 | |
| JP3936620B2 (ja) | 高周波モジュール | |
| JP2018207091A (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| JP3936619B2 (ja) | 高周波モジュール | |
| TW200532724A (en) | LC composite component | |
| KR100490501B1 (ko) | 압전체 진동소자 및 그 제조 방법 | |
| US20070063777A1 (en) | Electrostrictive devices | |
| JP2012044112A (ja) | コンデンサ素子を含むデバイス | |
| KR100660652B1 (ko) | Ｍｍｉｃ형 전자기 노이즈 필터 및 이를 포함한 고주파집적회로소자 | |
| JP3092693B2 (ja) | 複合電子部品 | |
| JP2003318272A (ja) | 高周波モジュール | |
| JP2006525663A (ja) | 補償共振回路を有する多層積層体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |