JP2006525663A - 補償共振回路を有する多層積層体 - Google Patents

Abstract

接地電極から所定の距離に配置された、多層積層体のメタライゼーション構造であって、上記メタライゼーション構造は、キャパシタ電極と、コイルとして機能するラインとを有し、上記キャパシタ電極及び上記ラインは、上記接地電極と所定の距離ｈ_１だけ離れて平行に位置する共通平面内に配置されており、ｗが上記ラインの幅であるとすると、ｗ／ｈ_１＞３（式（Ｉ））であることを特徴とする。

Description

本発明は、接地電極の上下に配置された多数の誘電体層を備える多層積層体のメタライゼーション構造に関する。

現在の電子回路においては、小さな容積又は小さな面積に非常に高い密度で電気的機能を集積することが望ましい。これは、例えば、多層プロセスによって機能が３次元構造で形成されることにより達成される。集積電気共振回路がプレーナ技術を使用して製造される場合には、例えば、多層積層プロセス（ｍｕｌｔｉｌａｙｅｒ ｌａｍｉｎａｔｅ ｐｒｏｃｅｓｓ）及び低温同時焼成セラミック（ＬＴＣＣ）プロセスにより、メタル構造を有するコイル及びキャパシタが多層基板中に組み込まれる。それにも拘わらず、そのような多層回路におけるキャパシタの集積は、限られた範囲までしか行なうことができない。これは、多くの多層プロセスが層厚の変動を呈するからである。この場合、層厚の統計的な変動は、最大で１０％に達することが多く、また、電極間にある誘電体層の層厚に応じて平板キャパシタのキャパシタンス（容量）が変化するため、集積されたキャパシタもそのキャパシタンスが１０％だけ変動する。これに伴って、集積された機能の電気的応答が変動し、集積されたコイル及びキャパシタを用いて形成されたフィルタの周波数を、仕様に従って一定に維持することができない。そのため、今日、多層積層体においては、多くの構成部品が依然として回路上に外部部品として半田付けされており、これらは、組み立て前にその設定値がチェックされる。キャパシタは、そのキャパシタンスにより区別され、一般に５％未満の変化を示す。これらの外部部品は、小型化を制限すると共に、組み立てにより高いコストを必要とする。また、組み立てにおいてこれらの外部部品のために使用される半田付けプロセスは、集積キャパシタにおける場合よりもエラー率が高く、従って、しばしば製品不良をもたらす。

他の解決策は、プロセス中に層厚を非常に注意深く監視することである。しかしながら、これは、高レベルの複雑度をもってのみ可能である。

例えばブルートゥース装置の高周波回路等の一部の回路では、キャパシタ及びコイルからなる１０個を超える共振回路が必要である。これらの回路に必要な外部部品は、外部部品の全体数のかなりの部分を占める。従って、プロセスにより引き起こされ且つ共振回路の電気的応答に著しい影響を与える層厚の変動を生じさせることなく、これらの共振回路を集積して一つの多層積層体にすることが望ましい。

図１ａの回路は、コイルＬ１と接地されたキャパシタＣ１とからなる接地された直列共振回路を示している。共振回路の共振周波数では、点１から点２へと移動する高周波信号が反射される。これは、この周波数において共振回路が短絡回路として機能するからである。

図１ｂは、共振回路の３次元図を示している。

図１ｃは、層厚が１０％変化する場合における点１から点２へと至る高周波信号の伝送特性を示している。伝送特性が変化し、特に共振周波数が変位する。

本発明の目的は、多数の誘電体層を有する多層積層体のメタライゼーション構造であって、共振回路を積層体内に集積することができると共に、層厚変動が共振回路の電気的応答に全く又はほとんど影響を与えないように層厚変動が補償されるメタライゼーション構造を提供することである。

この目的は、請求項１に記載された多層積層体のメタライゼーション構造によって達成される。有利な改良点が従属請求項の主題を形成する。特別に構成された多層積層体が請求項４乃至１０に規定されている。

本発明によれば、メタライゼーション構造が、キャパシタ電極と、コイルとして機能するラインとを有し、上記キャパシタ電極及び上記ラインは、接地電極と所定の距離ｈ_１だけ離れて平行に位置する共通平面内に配置されている。上記ラインの幅ｗのｈ_１に対する比率は、３よりも大きい。

本発明の好適な改良によれば、第２の接地電極が設けられているとよく、上記キャパシタ電極及び上記ラインを含む上記共通平面が上記第２の接地電極と所定の距離ｈ_２だけ離れて平行に配置され、上記ラインの幅ｗのｈ_２に対する比率は、やはり３よりも大きい。上記キャパシタ電極及び上記ラインを含む上記共通平面は、上記第１及び第２の接地電極の間に位置する。

本発明によれば、上記メタライゼーション構造を備える多層積層体において、上記メタライゼーション構造が誘電体層上に配置され、上記誘電体層の誘電率（ε_{ｍｅｄｉｕｍ}）が周囲の誘電体層の誘電率（ε）よりも大きいものとされている。「周囲の層」とは、誘電率ε_{ｍｅｄｉｕｍ}を有する層に隣接している層のことを意味している。そのような構成では、誘電率ε_{ｍｅｄｉｕｍ}を有する誘電体層の層厚の変化が、伝送特性又は共振周波数の変動にごくわずかしか影響を与えないことが分かっている。特に誘電体層内においては、層厚が減少すると、キャパシタのキャパシタンス（容量）が増大する。同時に、接地電極の近傍には金属ラインが配置されている。このラインは、コイルとして機能する。接地電極では、ラインのインダクタンスを低下させるミラー電流が生じる。ラインが接地電極に対して近ければ近いほど、ラインのインダクタンスは減少する。従って、キャパシタンスとインダクタンスとの積はほぼ一定のままであり、そのため、回路の共振周波数
ｆ＝１／２π（Ｌ・Ｃ）^１／２
も維持される。逆に、層厚が増大すると、キャパシタのキャパシタンスが小さくなる一方、ラインのインダクタンスが大きくなる。その結果、積Ｌ・Ｃは、この場合も同様に、ほぼ一定のままである。

一つの好適な改良によれば、誘電率に関して以下が適用される。
ε≦ε_{ｍｅｄｉｕｍ}
誘電率ε_{ｍｅｄｉｕｍ}を有する誘電体層の層厚は、以下のように選択されることが好ましい。
ε_{ｍｅｄｉｕｍ}・ｄ_ε／ε・ｄ_{ｍｅｄｉｕｍ}＞５
これにより、垂直方向において隣り合うメタライゼーション構造が良好に分離される。水平方向の分離に関しては、以下が適用されなければならない。
ε_{ｍｅｄｉｕｍ}・ｄ_ｍｉｎ／ｄ_{ｍｅｄｉｕｍ}・ε＞７
ここで、ｄ_ｍｉｎは、上記共通平面内の隣のメタライゼーション構造までの最小距離である。

誘電体層の他に、多層積層体中には磁気層も存在する。

本発明に係る多層積層体は、多層積層プロセスによって、特にＬＴＣＣプロセスによって製造されてもよい。

本発明は、高周波信号におけるフィルタ機能を果たすための電気モジュールに用途を見出すものである。

図面に示される実施の形態を参照しながら本発明について更に説明するが、本発明はこれらの実施の形態に限定されない。

図２は、多数の誘電体層１０，１２，１４，１６，１８からなる本発明に係る多層積層体の実施の一形態を示している。この場合、接地電極３０上の誘電体層１４は、周囲の層１２，１６の誘電率よりも例えば２倍だけ大きい誘電率ε_{ｍｅｄｉｕｍ}を有している。誘電体層１４の厚さｄ_{ｍｅｄｉｕｍ}は周囲の誘電体層１２，１６のそれよりも薄く、また、周囲の構造との相互作用を低く維持するため、層厚ｄ_{ｍｅｄｉｕｍ}は、隣接する構造までの距離に比べて小さいことが有利である。一方、ε_{ｍｅｄｉｕｍ}はできる限り大きくするべきである。従って、寸法が十分に小さいキャパシタを集積することができる。誘電体層１４と誘電体層１２との間の界面にはメタライゼーション構造２０が設けられており、このメタライゼーション構造２０は、キャパシタ電極（キャパシタ電極）２２と、キャパシタ電極の一部を取り囲むライン２４とからなる。

図３は、給電ラインを有する直列共振回路構造の３次元図を示している。

本発明に係る回路の出力の伝送が図４に示されている。図から明らかなように、誘電体層１４の層厚が変化しても、共振周波数又は全体のフィルタ曲線はごくわずかしか変化しない。

本発明に係る回路の電気的応答は、直列共振回路の上下において多層積層体に配置された他のメタライゼーション構造との相互作用に対して大きな安定性を有している。図３の多層積層体において、誘電体層１２の上側には、メタライゼーション構造２０よりも上側に接地電極が存在しない。図５ａは、メタライゼーション構造２０よりも上側に追加接地電極３２を有するこの構造の図を示している。また、図５ｂは伝送特性を示しており、接地電極が無くても（曲線Ｉ）、また、追加接地電極の距離が１００μｍ（曲線II）及び２００μｍ（曲線III）と異なっていても、共振周波数の変化はほとんど見られない。この結果は、短い距離で配置された接地電極３０に対する本発明に係る構造の高い結合度と、周囲の層の誘電率に比較して比較的高い有利な誘電率とに基づいている。

比較のため、図６ａにおいて、従来の技術に係る多層積層体、即ち、図１ｂに示されるような多層積層体を有する共振回路には、回路よりも垂直上側に１００μｍだけ離れた位置に、追加接地電極が同様に設けられている。図６ｂの伝送特性IIから分かるように、上側電極に起因して、追加接地電極が無い構成（曲線Ｉ）に比べて共振周波数がかなり変化している。

図７は、二つの接地電極３０，３２を有する多層積層体を示しており、これらの接地電極間にはメタライゼーション構造２０が配置されている。この場合、メタライゼーション構造２０と各接地電極３０，３２との間には、周囲の層１２，１６の誘電率よりも高い誘電率を有する誘電体層１４，１４’がそれぞれ設けられている。あるいは、多層積層体は、基本的に図２の多層積層体に対応している。

直列共振回路の図を示している。 図１ａの直列共振回路の３次元図を示している。 誘電体層の厚さ変化が±１０％の場合における図１ａの直列共振回路の伝送特性を示している。 本発明の実施の一形態に係る多層積層体及びメタライゼーション構造を示している。 共振回路を形成するためのメタライゼーション構造の３次元図を示している。 誘電率ε_{ｍｅｄｉｕｍ}を有する誘電体層の厚さ変化が±１０％の場合における本発明に係る多層積層体のメタライゼーション構造の伝送特性を示している。 追加接地電極を有する本発明に係る多層積層体の図を示している。 図３の多層積層体と比較した図５ａの多層積層体の伝送特性を示している。 追加接地電極を有する従来の技術に係る直列共振回路の３次元図を示している。 接地電極を有さない場合の伝送特性（Ｉ）及び追加接地電極を有する場合の伝送特性（II）を示している。 二つの接地電極間に共振回路を有する多層積層体の実施の一形態を示している。

Claims (10)

1. 接地電極から所定の距離に配置された、多層積層体のメタライゼーション構造であって、前記メタライゼーション構造は、キャパシタ電極と、コイルとして機能するラインとを有し、前記キャパシタ電極及び前記ラインは、前記接地電極と所定の距離ｈ_１だけ離れて平行に位置する共通平面内に配置されており、ｗが前記ラインの幅であるとすると、ｗ／ｈ_１＞３であることを特徴とするメタライゼーション構造。
2. 第２の接地電極が設けられ、前記キャパシタ電極及び前記ラインを含む前記共通平面が前記第２の接地電極と所定の距離ｈ_２だけ離れて平行に配置され、前記キャパシタ電極及び前記ラインを含む前記共通平面が前記第１及び第２の接地電極の間に位置し、ｗ／ｈ_２＞３であることを特徴とする請求項１に記載のメタライゼーション構造。
3. 前記メタライゼーション構造が誘電体層上に配置され、前記誘電体層の誘電率（ε_{ｍｅｄｉｕｍ}）が周囲の誘電体層の誘電率（ε）よりも大きいことを特徴とする請求項１に記載のメタライゼーション構造を備える多層積層体。
4. 前記誘電体層の誘電率（ε_{ｍｅｄｉｕｍ}）に関しては、
   ε＜ε_{ｍｅｄｉｕｍ}
   が適用されることを特徴とする請求項３に記載の多層積層体。
5. 前記誘電体層の層厚（ｄ_{ｍｅｄｉｕｍ}）に関しては、
   ε_{ｍｅｄｉｕｍ}・ｄ_ε／ε・ｄ_{ｍｅｄｉｕｍ}＞５
   が適用されることを特徴とする請求項３又は４に記載の多層積層体。
6. ｄ_ｍｉｎが、前記共通平面内の隣のメタライゼーション構造までの最小距離であるとすると、
   ε_{ｍｅｄｉｕｍ}・ｄ_ｍｉｎ／ｄ_{ｍｅｄｉｕｍ}・ε＞７
   であることを特徴とする請求項３又は４に記載の多層積層体。
7. 磁気層を備えていることを特徴とする請求項３に記載の多層積層体。
8. 多層積層プロセスによって製造されることを特徴とする請求項３乃至７のいずれか一項に記載の多層積層体。
9. ＬＴＣＣプロセスによって製造されることを特徴とする請求項３乃至７のいずれか一項に記載の多層積層体。
10. 請求項１若しくは２に記載のメタライゼーション構造、又は、請求項３乃至７のいずれか一項に記載の多層積層体を備え、高周波信号におけるフィルタ機能を果たすための電気モジュール。

Images