JP3936619B2 - 高周波モジュール - Google Patents
高周波モジュール Download PDFInfo
- Publication number
- JP3936619B2 JP3936619B2 JP2002122375A JP2002122375A JP3936619B2 JP 3936619 B2 JP3936619 B2 JP 3936619B2 JP 2002122375 A JP2002122375 A JP 2002122375A JP 2002122375 A JP2002122375 A JP 2002122375A JP 3936619 B2 JP3936619 B2 JP 3936619B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency module
- circuit
- frequency
- bias circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波モジュールに関し、特に、小型化を図ることが可能な高周波モジュールに関する。
【０００２】
【従来の技術】
携帯電話機やＰＤＡ（Personal Digital Assistant）など、様々な移動体携帯通信端末が我々の日常生活に欠かせないものとなっている。
【０００３】
そして、このような端末には、多機能、小型化、低消費電力化などが求められており、また、このような要求に対応するため、これらの端末の主要部品であるパワーアンプなどの高周波モジュールに対しても、さらなる高周波化、小型化、低消費電力化、低価格化などが求められている。
【０００４】
ところで、このような高周波モジュールは、従来、アルミナや樹脂基板上に様々な部品を実装して構成されていた。
【０００５】
これに対して近年、従来は、基板上に実装していた部品を半導体基板に組み込み、高周波モジュールを構成するといったアプローチが試みられている。
【０００６】
【発明が解決しようとする課題】
しかし、基板上に実装していた各部品を素子や回路として半導体基板に組み込む方法では、各部品を実装した高周波モジュールに比べて小型化が図れるものの、バイアス回路や高周波回路の配線、素子など、半導体基板に並列に配設されるため、半導体基板の面積を縮小するには限界があった。
【０００７】
また、バイアス回路上に高周波回路の配線や素子などを積層して形成することにより、半導体基板の面積を抑える構成も考えられているが、この構成の場合、バイアス回路のインダクタやコンデンサから生じる電界や磁界が高周波回路の配線に影響を与え、特性の劣化が生じるという問題があった。
【０００８】
このため、バイアス回路と配線層との間に、このような影響を防止するに十分な距離を設ける必要があり、これが高周波モジュールの小型化を妨げていた。
【０００９】
そこで本発明では、高周波回路の面積及び厚みを抑え、小型化を図ることが可能な高周波モジュールを提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る高周波モジュールは、バイアス回路を有する高周波回路を搭載した高周波モジュールにおいて、バイアス回路は、半導体基板上に形成されたコンデンサと、該コンデンサ上に形成されたインダクタとを具備し、高周波回路の配線層は、バイアス回路上に配設され、バイアス回路と高周波回路の配線層との間の少なくとも前記コンデンサ及び前記インダクタ上に、高周波回路の配線層をバイアス回路から電磁気的に分離する磁性体薄膜を設ける。
【００１１】
この構成では、バイアス回路を構成するインダクタやコンデンサから生じる電界や磁界が、バイアス回路上に配設されている高周波回路の配線等に与える影響を妨げ、特性の劣化防止を図ることができる。
【００１２】
また、コンデンサは、半導体基板上に異種材料の薄膜を積層して形成される。
【００１３】
また、インダクタは、磁性体薄膜により磁束が閉じ込められる磁性体薄膜装荷型インダクタとして機能することにより、チョークコイルの磁束を閉じ込め、インダクタのインダクタンス値を上昇させることができる。
【００１４】
【発明の実施の形態】
以下、本発明に係わる高周波モジュールの実施の形態を添付図面を参照して詳細に説明する。
【００１５】
図１は、本発明に係わる高周波モジュールの一実施の形態の構成を概念的に示した図である。
【００１６】
図１において、高周波モジュール１は、半導体基板(Ｓi基板)２をプラットフォームとして、その上に異種材料の薄膜を利用したバイアス回路３を有し、さらに、バイアス回路３上に高周波回路の配線層４が積層されている。
【００１７】
また、バイアス回路３と配線層４との間には、ナノグラニュラ磁性体薄膜など、高周波磁性体膜である磁性体薄膜５が設けられている。
【００１８】
そして、バイアス回路３には、高周波大容量コンデンサ６、及び高周波チョークコイル７が設けられている。
【００１９】
ここで、高周波大容量コンデンサ６は、後に詳述するように、金属、容量絶縁膜、金属、例えば、Ｐt／ＳrＴiＯ3／Ｐtの多層構造からなるＭＩＭキャパシタとして形成され、高周波チョークコイル７は、インダクタ配線である。
【００２０】
また、配線層４には、ＧＮＤ電極８、及び高周波回路の配線９が設けられている。
【００２１】
このように、本実施の形態における高周波モジュールは、バイアス回路と配線層との間に、ナノグラニュラなど、数ＧＨｚまで対応可能な高周波磁性体材料からなる磁性体薄膜が設けられている。
【００２２】
このため、高周波回路の配線等に電磁界的な影響を及ぼし特性を劣化させるバイアス回路のインダクタやコンデンサから生じる電界や磁界を遮断することが可能で、バイアス回路の上に形成する配線等のレイアウトに制約がなくなると同時に、回路特性の向上や高周波モジュールの小型化ができる。
【００２３】
さらに、この磁性体膜は、通常、導電性を有するため、チョークコイルの磁束を閉じ込め、インダクタのインダクタンス値を上昇させることができる。
【００２４】
次に、本発明に係る高周波モジュールの製造方法の一例を図２を参照して説明する。
【００２５】
まず、Ｓｉなどの半導体からなる半導体基板２上に、図示しないＳiＯ2膜を成膜する。
【００２６】
そして、ＳiＯ2膜上に、下部電極となるＰｔ電極膜を形成し、このＰｔ電極膜上に、強誘電体材料であるＳrＴiＯ3膜をゾルゲル法、スパッタ法、ＣＶＤ法等によって形成し、その上に上部電極となるＰｔ電極膜を形成して、図２（ａ）に示すように、Ｐｔ電極膜／ＳrＴiＯ3膜／Ｐｔ電極膜の多層構造からなる大容量ＭＩＭキャパシタをコンデンサ６として形成する。
【００２７】
また、ＳiＯ2膜及びコンデンサ６上に絶縁性材料であるポリイミドを塗布して第１の層間絶縁膜１０を形成し、さらに、第１の層間絶縁膜１０上に、チョークコイル７をパターニングして、図３（ｂ）に示すように、コンデンサ６及びチョークコイル７からなるバイアス回路３を形成する。
【００２８】
次に、チョークコイル７上にポリイミドを塗布して第２の層間絶縁膜１１を成膜し、図３（ｃ）に示すように、この第２の層間絶縁膜状の全面にナノグラニュラ磁性体材料からなる磁性体薄膜５を形成する。
【００２９】
また、磁性体薄膜５上に、ポリイミドを塗布して第３の層間絶縁膜１２を形成し、この第３の層間絶縁膜１２上に、図３（ｄ）に示すように、Ａｌからなる高周波回路のＧＮＤ配線８を形成する。
【００３０】
そして、ＧＮＤ配線８上にポリイミドを塗布して第４の層間絶縁層１３を形成し、この第４の層間絶縁膜１３上に高周波回路の配線９及び図示しない高周波回路の素子を形成して、図３（ｅ）に示すように、ＧＮＤ配線８及び配線９からなる高周波回路の配線層４を形成する。
【００３１】
なお、第２の層間絶縁膜は、バイアス回路と磁性体薄膜との距離が最適となる厚みを有し、また、第３の層間絶縁膜は、ＧＮＤ配線と磁性体薄膜、及びＧＮＤ配線とバイアス回路との距離が適切となる厚みを有する。
【００３２】
また、第２の層間絶縁膜上の少なくともバイアス回路に対応する領域、好ましくは、第２の層間絶縁膜上の全面に磁性体薄膜を形成し、バイアス回路を遮蔽することにより、バイアス回路のインダクタ及びコンデンサと配線層とを電磁的に分離して、バイアス回路から生じる電界や磁界による高周波回路の配線等への影響を防止する。
【００３３】
【発明の効果】
本発明では、搭載する高周波回路の面積及び厚みを抑えた高周波モジュールを作成することができる。
【図面の簡単な説明】
【図１】 本発明に係わる高周波モジュールの構成を概念的に示す断面図
【図２】 本発明に係わる高周波モジュールの製造方法を示す断面図
【符号の説明】
１…高周波モジュール
２…半導体基板
３…バイアス回路
４…配線層
５…磁性体薄膜
６…コンデンサ
７…チョークコイル
８…ＧＮＤ電極
９…配線
１０…第１の層間絶縁膜
１１…第２の層間絶縁膜
１２…第３の層間絶縁膜
１３…第４の層間絶縁層
【発明の属する技術分野】
本発明は、高周波モジュールに関し、特に、小型化を図ることが可能な高周波モジュールに関する。
【０００２】
【従来の技術】
携帯電話機やＰＤＡ（Personal Digital Assistant）など、様々な移動体携帯通信端末が我々の日常生活に欠かせないものとなっている。
【０００３】
そして、このような端末には、多機能、小型化、低消費電力化などが求められており、また、このような要求に対応するため、これらの端末の主要部品であるパワーアンプなどの高周波モジュールに対しても、さらなる高周波化、小型化、低消費電力化、低価格化などが求められている。
【０００４】
ところで、このような高周波モジュールは、従来、アルミナや樹脂基板上に様々な部品を実装して構成されていた。
【０００５】
これに対して近年、従来は、基板上に実装していた部品を半導体基板に組み込み、高周波モジュールを構成するといったアプローチが試みられている。
【０００６】
【発明が解決しようとする課題】
しかし、基板上に実装していた各部品を素子や回路として半導体基板に組み込む方法では、各部品を実装した高周波モジュールに比べて小型化が図れるものの、バイアス回路や高周波回路の配線、素子など、半導体基板に並列に配設されるため、半導体基板の面積を縮小するには限界があった。
【０００７】
また、バイアス回路上に高周波回路の配線や素子などを積層して形成することにより、半導体基板の面積を抑える構成も考えられているが、この構成の場合、バイアス回路のインダクタやコンデンサから生じる電界や磁界が高周波回路の配線に影響を与え、特性の劣化が生じるという問題があった。
【０００８】
このため、バイアス回路と配線層との間に、このような影響を防止するに十分な距離を設ける必要があり、これが高周波モジュールの小型化を妨げていた。
【０００９】
そこで本発明では、高周波回路の面積及び厚みを抑え、小型化を図ることが可能な高周波モジュールを提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る高周波モジュールは、バイアス回路を有する高周波回路を搭載した高周波モジュールにおいて、バイアス回路は、半導体基板上に形成されたコンデンサと、該コンデンサ上に形成されたインダクタとを具備し、高周波回路の配線層は、バイアス回路上に配設され、バイアス回路と高周波回路の配線層との間の少なくとも前記コンデンサ及び前記インダクタ上に、高周波回路の配線層をバイアス回路から電磁気的に分離する磁性体薄膜を設ける。
【００１１】
この構成では、バイアス回路を構成するインダクタやコンデンサから生じる電界や磁界が、バイアス回路上に配設されている高周波回路の配線等に与える影響を妨げ、特性の劣化防止を図ることができる。
【００１２】
また、コンデンサは、半導体基板上に異種材料の薄膜を積層して形成される。
【００１３】
また、インダクタは、磁性体薄膜により磁束が閉じ込められる磁性体薄膜装荷型インダクタとして機能することにより、チョークコイルの磁束を閉じ込め、インダクタのインダクタンス値を上昇させることができる。
【００１４】
【発明の実施の形態】
以下、本発明に係わる高周波モジュールの実施の形態を添付図面を参照して詳細に説明する。
【００１５】
図１は、本発明に係わる高周波モジュールの一実施の形態の構成を概念的に示した図である。
【００１６】
図１において、高周波モジュール１は、半導体基板(Ｓi基板)２をプラットフォームとして、その上に異種材料の薄膜を利用したバイアス回路３を有し、さらに、バイアス回路３上に高周波回路の配線層４が積層されている。
【００１７】
また、バイアス回路３と配線層４との間には、ナノグラニュラ磁性体薄膜など、高周波磁性体膜である磁性体薄膜５が設けられている。
【００１８】
そして、バイアス回路３には、高周波大容量コンデンサ６、及び高周波チョークコイル７が設けられている。
【００１９】
ここで、高周波大容量コンデンサ６は、後に詳述するように、金属、容量絶縁膜、金属、例えば、Ｐt／ＳrＴiＯ3／Ｐtの多層構造からなるＭＩＭキャパシタとして形成され、高周波チョークコイル７は、インダクタ配線である。
【００２０】
また、配線層４には、ＧＮＤ電極８、及び高周波回路の配線９が設けられている。
【００２１】
このように、本実施の形態における高周波モジュールは、バイアス回路と配線層との間に、ナノグラニュラなど、数ＧＨｚまで対応可能な高周波磁性体材料からなる磁性体薄膜が設けられている。
【００２２】
このため、高周波回路の配線等に電磁界的な影響を及ぼし特性を劣化させるバイアス回路のインダクタやコンデンサから生じる電界や磁界を遮断することが可能で、バイアス回路の上に形成する配線等のレイアウトに制約がなくなると同時に、回路特性の向上や高周波モジュールの小型化ができる。
【００２３】
さらに、この磁性体膜は、通常、導電性を有するため、チョークコイルの磁束を閉じ込め、インダクタのインダクタンス値を上昇させることができる。
【００２４】
次に、本発明に係る高周波モジュールの製造方法の一例を図２を参照して説明する。
【００２５】
まず、Ｓｉなどの半導体からなる半導体基板２上に、図示しないＳiＯ2膜を成膜する。
【００２６】
そして、ＳiＯ2膜上に、下部電極となるＰｔ電極膜を形成し、このＰｔ電極膜上に、強誘電体材料であるＳrＴiＯ3膜をゾルゲル法、スパッタ法、ＣＶＤ法等によって形成し、その上に上部電極となるＰｔ電極膜を形成して、図２（ａ）に示すように、Ｐｔ電極膜／ＳrＴiＯ3膜／Ｐｔ電極膜の多層構造からなる大容量ＭＩＭキャパシタをコンデンサ６として形成する。
【００２７】
また、ＳiＯ2膜及びコンデンサ６上に絶縁性材料であるポリイミドを塗布して第１の層間絶縁膜１０を形成し、さらに、第１の層間絶縁膜１０上に、チョークコイル７をパターニングして、図３（ｂ）に示すように、コンデンサ６及びチョークコイル７からなるバイアス回路３を形成する。
【００２８】
次に、チョークコイル７上にポリイミドを塗布して第２の層間絶縁膜１１を成膜し、図３（ｃ）に示すように、この第２の層間絶縁膜状の全面にナノグラニュラ磁性体材料からなる磁性体薄膜５を形成する。
【００２９】
また、磁性体薄膜５上に、ポリイミドを塗布して第３の層間絶縁膜１２を形成し、この第３の層間絶縁膜１２上に、図３（ｄ）に示すように、Ａｌからなる高周波回路のＧＮＤ配線８を形成する。
【００３０】
そして、ＧＮＤ配線８上にポリイミドを塗布して第４の層間絶縁層１３を形成し、この第４の層間絶縁膜１３上に高周波回路の配線９及び図示しない高周波回路の素子を形成して、図３（ｅ）に示すように、ＧＮＤ配線８及び配線９からなる高周波回路の配線層４を形成する。
【００３１】
なお、第２の層間絶縁膜は、バイアス回路と磁性体薄膜との距離が最適となる厚みを有し、また、第３の層間絶縁膜は、ＧＮＤ配線と磁性体薄膜、及びＧＮＤ配線とバイアス回路との距離が適切となる厚みを有する。
【００３２】
また、第２の層間絶縁膜上の少なくともバイアス回路に対応する領域、好ましくは、第２の層間絶縁膜上の全面に磁性体薄膜を形成し、バイアス回路を遮蔽することにより、バイアス回路のインダクタ及びコンデンサと配線層とを電磁的に分離して、バイアス回路から生じる電界や磁界による高周波回路の配線等への影響を防止する。
【００３３】
【発明の効果】
本発明では、搭載する高周波回路の面積及び厚みを抑えた高周波モジュールを作成することができる。
【図面の簡単な説明】
【図１】 本発明に係わる高周波モジュールの構成を概念的に示す断面図
【図２】 本発明に係わる高周波モジュールの製造方法を示す断面図
【符号の説明】
１…高周波モジュール
２…半導体基板
３…バイアス回路
４…配線層
５…磁性体薄膜
６…コンデンサ
７…チョークコイル
８…ＧＮＤ電極
９…配線
１０…第１の層間絶縁膜
１１…第２の層間絶縁膜
１２…第３の層間絶縁膜
１３…第４の層間絶縁層
Claims (3)
- バイアス回路を有する高周波回路を搭載した高周波モジュールにおいて、
前記バイアス回路は、
半導体基板上に形成されたコンデンサと、
該コンデンサ上に形成されたインダクタと
を具備し、
前記高周波回路の配線層は、
前記バイアス回路上に配設され、
前記バイアス回路と前記高周波回路の配線層との間の少なくとも前記コンデンサ及び前記インダクタ上に、前記高周波回路の配線層を前記バイアス回路から電磁気的に分離する磁性体薄膜を形成した
ことを特徴とする高周波モジュール。 - 前記コンデンサは、
前記半導体基板上に異種材料の薄膜を積層して形成される
ことを特徴とする請求項１記載の高周波モジュール。 - 前記インダクタは、
前記磁性体薄膜により磁束が閉じ込められる磁性体薄膜装荷型インダクタとして機能する
ことを特徴とする請求項１記載の高周波モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002122375A JP3936619B2 (ja) | 2002-04-24 | 2002-04-24 | 高周波モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002122375A JP3936619B2 (ja) | 2002-04-24 | 2002-04-24 | 高周波モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318320A JP2003318320A (ja) | 2003-11-07 |
| JP3936619B2 true JP3936619B2 (ja) | 2007-06-27 |
Family
ID=29538005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002122375A Expired - Fee Related JP3936619B2 (ja) | 2002-04-24 | 2002-04-24 | 高周波モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3936619B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5541427B2 (ja) * | 2012-02-01 | 2014-07-09 | 株式会社村田製作所 | 無線通信モジュール、及びそれを用いた通信端末装置 |
-
2002
- 2002-04-24 JP JP2002122375A patent/JP3936619B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003318320A (ja) | 2003-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8050045B2 (en) | Electronic component and method of manufacturing the same | |
| KR101462806B1 (ko) | 인덕터 및 그 제조 방법 | |
| US7079371B2 (en) | Capacitor device, electronic parts packaging structure, and method of manufacturing the capacitor device | |
| KR101296238B1 (ko) | Ｄｃ―ｄｃ 컨버터 | |
| US7667951B2 (en) | Electronic component | |
| US20120268875A1 (en) | Mounting structure of circuit board having thereon multi-layered ceramic capacitor, method thereof, land pattern of circuit board for the same, packing unit for multi-layered ceramic capacitor taped horizontally and aligning method thereof | |
| JP2007300002A (ja) | 電子部品 | |
| JP2004311944A (ja) | チップタイプパワーインダクタ | |
| US11763986B2 (en) | Electronic component including insulating layer between body and shielding layer | |
| JP2007165581A (ja) | 電子部品 | |
| TW594812B (en) | Thin film capacitor and thin film electronic component and method for manufacturing the same | |
| CN104578753A (zh) | 复合电子组件和其上安装有复合电子组件的板 | |
| US8242575B2 (en) | Thin-film device including a terminal electrode connected to respective end faces of conductor layers | |
| JP3936619B2 (ja) | 高周波モジュール | |
| JP6210926B2 (ja) | 複合電子部品及びその実装基板 | |
| JP4967241B2 (ja) | コンデンサ内蔵配線基板及びその製造方法と電子機器 | |
| JP2001308538A (ja) | インダクタ内蔵多層配線板 | |
| JP2002222712A (ja) | Ｌｃ複合素子 | |
| JP2004342846A (ja) | 積層セラミックコンデンサ | |
| JP2001044778A (ja) | 複合電子部品 | |
| JPH10215119A (ja) | 電圧制御発振器 | |
| JP3936620B2 (ja) | 高周波モジュール | |
| KR20160007222A (ko) | 복합 전자부품 및 그 실장 기판 | |
| JP2018207091A (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| KR100660652B1 (ko) | Ｍｍｉｃ형 전자기 노이즈 필터 및 이를 포함한 고주파집적회로소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |